Interface com Sensor Ultrassônico de Distância

Versão 2026

OBJETIVOS

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- *Medida de distância;*
- *Interface com Sensor ultrassônico;*
- *Desenvolvimento de Máquinas de estados;*
- *Projeto em FPGA.*

RESUMO

Esta experiência tem por objetivo desenvolver um circuito que realiza a interface com o sensor ultrassônico de distância HC-SR04. A implementação e os testes serão desenvolvidos para utilizar a placa de desenvolvimento FPGA DE0-CV e outros componentes disponíveis na bancada do Laboratório Digital.

1. MEDIDORES DE DISTÂNCIA

Uma trena é um equipamento de medida de distâncias. Elas podem variar desde equipamentos puramente mecânicos, como barbantes, uma fita métrica, metros dobráveis e trenas com fitas de aço, até equipamentos eletrônicos, como trenas digitais com medidas a laser (figura 1).



Figura 1. Alguns medidores de distância.

1.1. Sensores de Distância

O **sensor de distância** é um componente essencial das trenas digitais. Tais sensores normalmente emitem um sinal eletromagnético para realizar a medida, conforme ilustrado na figura 2. Esse sinal emitido reflete no objeto de interesse, e seu retorno é, depois, detectado pelo medidor. O intervalo de tempo entre a emissão e a recepção do sinal refletido determinam a distância entre a trena e o objeto.




Figura 2. Esquema do processo de medida de distância com um sensor ultrassônico (adaptado de Vahid (2008))**.**

Caso seja adotado um sensor ultrassônico de distância, o medidor emite um sinal com frequência ultrassônica que trafega na velocidade do som (aproximadamente 340 m/s[1] a 15ºC). Dessa forma, a distância D entre o sensor e o objetivo pode ser obtida pela equação (1) a seguir.

$$D \cong \frac{T}{58{,}82} \quad (1)$$

Na equação (1), a **distância D** é medida em **centímetros** e o **intervalo de tempo T**, em **microssegundos**.

1.2. Interface do Sensor HC-SR04

O projeto desta experiência tem o objetivo de desenvolver um **circuito digital programável** para **realizar a interface com o sensor ultrassônico de distância HC-SR04**. A figura 3 ilustra os sinais de entrada e saída do sensor. Além dos pinos de alimentação (VCC e GND), o HC-SR04 possui um sinal de entrada TRIGGER e um sinal de saída ECHO. Convém notar que a especificação do sensor HC-SR04 original, mostrada na figura 3, prevê que os sinais de sua interface seguem os níveis de tensão TTL, com tensão de alimentação VCC=5V[2]. Recentemente, novas versões do mesmo sensor, como o **HC-SR04 Plus**, permitem alimentar o circuito com uma faixa de tensões diferentes, como, por exemplo, VCC=3,3V[3]. **A versão disponível para uso na Experiência 3 prevê tensão de alimentação de VCC = 3,3V.**




Figura 3. Sinais da interface do sensor ultrassônico HC-SR04

O acionamento do sensor é realizado pelo envio de um **pulso com 10µs** de largura no pino **TRIGGER**. Em seguida, o sensor envia oito pulsos ultrassônicos de 40 KHz para o processo de medida. Depois da recepção dos pulsos refletidos, o sinal de saída **ECHO** apresenta um pulso de resposta, cuja largura é proporcional à distância. Esse processo de medida é ilustrado na figura 4.




Figura 4. Sinais do processo de medida com HC-SR04.

[1] A velocidade do som se caracteriza pelo fato de depender de alguns fatores, como a temperatura ambiente. Embora seja comum adotar o valor de 340 m/s como a velocidade nominal de propagação do som na atmosfera, ela varia de 319 m/s a -20ºC até 355 m/s a 30ºC.

2 O sensor ultrassônico HC-SR04 original deve ser energizado com VCC=5V e não funcionará corretamente se VCC=3,3V.

3 Na bancada do Laboratório Digital, está disponível uma versão do sensor HC-SR04 que trabalha corretamente com VCC=3,3V. Isso dispensa o uso de circuitos de conversão de tensão entre 5V e 3,3V na montagem da experiência.

2. PARTE EXPERIMENTAL

2.1. Atividade 1 – Projeto e Simulação do Circuito de Interface

a) **Especificação do Circuito**: O circuito da experiência inicia sua operação com o acionamento do sinal de entrada **`medir`** em **nível '1'**. Após o seu acionamento, o circuito deve gerar o pulso **`trigger`** (**em '1' por 10µs**) e aguardar o sinal de resposta **`echo`** do sensor. Em seguida, deve-se medir a **largura do pulso `echo` de resposta**, calcular a distância ao objeto **na escala de 1 cm**, apresentar a **`medida`** na saída e ligar o sinal **`pronto`** (**em '1'**) por **um ciclo de *clock***. A figura 5 apresenta os principais sinais da interface do circuito.




Figura 5. Interface externa do circuito de interface com o sensor HC-SR04.

Os sinais `trigger` e `echo` devem ser ligados ao sensor HC-SR04, e a saída `medida` deve ser composta por **três dígitos BCD** – *Binary-Coded Decimal* (totalizando 12 *bits*), de forma a permitir saídas de 000 até 999, que correspondem a distâncias de zero até cerca de 10 metros[4].

O processo de medida envolve a conversão da medida da largura de pulso do sinal echo proveniente do sensor HC-SR04 para um valor de distância em centímetros. O circuito da experiência deve **arredondar** o valor calculado da distância pela aplicação da expressão:

$$\text{distância (cm)} = \frac{\text{largura do pulso echo (µs)}}{58{,}82}.$$

A definição das interfaces do módulo Verilog para o circuito de interface com o sensor HC-SR04 é apresentada na figura 6.

```
module interface_hcsr04 (
    input wire          clock    ,
    input wire          reset    ,
    input wire          medir    ,
    input wire          echo     ,
    output wire         trigger  ,
    output wire [11:0] medida   ,
    output wire         pronto   ,
    output wire [3:0]   db_estado
);
```

Figura 6. Interfaces do módulo Verilog '`interface_hcsr04`'.

b) Desenvolva o **projeto** do circuito de interface com o sensor ultrassônico de distância conforme as especificações do item 'a)'. Apresente as decisões de projeto e detalhes do seu funcionamento no Planejamento e anexe os **diagramas de projeto** do **Fluxo de Dados** e da **Unidade de Controle**.

c) A **verificação** de funcionamento do projeto deve ser realizada através da análise dos sinais usando o **software de simulação ModelSim** e, no laboratório, por meio de testes físicos. Detalhes dos procedimentos de síntese e testes do circuito na placa FPGA são apresentados na seção 2.2.

d) Elabore um **Plano de testes** para verificar o funcionamento lógico do circuito, explicando a escolha dos casos de teste. Para os testes físicos no Laboratório, siga as recomendações da seção 2.2.
DICA 1: planeje como os sinais do sensor HC-SR04 devem ser monitorados na montagem prática usando ferramentas do Analog Discovery e defina os sinais de depuração do circuito.

DICA 2: considere que o componente HC-SR04 pode medir distâncias de 2cm a 400cm, mas também assuma as limitações de espaço da bancada do laboratório ao definir os casos de teste.

[4] Esta faixa de valores engloba o intervalo de medidas apresentadas manual do sensor HC-SR04, que especifica que as medidas do componente variam de 2cm a 400cm, com resolução da medida de 0,3cm (Cytron, 2013).

e) Use o software **ModelSim** para simular o funcionamento do circuito de interface. No e-Disciplinas, é disponibilizado um arquivo Verilog de um *testbench* básico (`interface_hcsr04_tb.v`) com a estrutura geral para os testes. **Recomenda-se que o grupo aprimore os testes já incluídos no *testbench* para incluir os casos de teste definidos no item 2.1.d**.

DICA 1: no *testbench*, será necessário **gerar um sinal `echo`** para emular o funcionamento do sensor de distância. Estude e explique como isso é feito no arquivo do *testbench* fornecido e replique essa técnica para os demais casos de teste.

DICA 2: as simulações podem demorar até alguns minutos para serem executadas dependendo das distâncias incluídas nos casos de teste.

f) Acrescente no Planejamento as formas de onda **anotadas** das simulações do sistema digital e de suas partes. Deixe claro, nas suas anotações, os seguintes itens: (i.) gerar do sinal *`trigger`* após acionar o sinal *`medir`*, (ii.) medir a largura do sinal *`echo`*, (iii.) calcular a distância *`medida`*, em BCD, e comparar com a largura do sinal *`echo`* e (iv.) gerar o sinal *`pronto`*.

g) Submeta, junto com o Planejamento, um arquivo ZIP contendo o *testbench* desenvolvido pelo grupo (`interface_hcsr04_tb.v`) e os outros arquivos usados na verificação funcional. Utilize o nome `exp3_ModelSim_TxByy.zip` para esse arquivo.

2.2. Atividade 2 – Estratégia para o Teste de Funcionamento do Projeto

h) Para a execução dos testes de funcionamento do circuito de interface com o sensor ultrassônico de distância em um ambiente remoto, é necessário definir uma estratégia adequada. Para esta experiência, a montagem experimental na bancada remota do Laboratório Digital é composta por um módulo HC-SR04 e um conjunto de ao menos três objetos dispostos em distâncias pré-estabelecidas pelo grupo. A figura 7 ilustra uma possível montagem física.




Figura 7 – Disposição espacial da montagem na bancada do Laboratório Digital.

As medidas de distância devem obedecer ao seguinte **protocolo** de atividades:

1. Colocar os circuitos digitais em sua condição inicial (*reset*);
2. Posicionar o objeto de medida em uma posição pré-estabelecida (ex.: Plano de Testes);
3. Acionar do sinal de medida do circuito de interface com sensor ultrassônico de distância;
4. Verificar a medida efetuada;
5. Reposicionar o objeto de medida para a próxima posição;
6. Repetir os passos 3 a 5 anteriores até concluir o Plano de Testes.

As medidas efetuadas devem ser analisadas segundo aspectos de **precisão (valor correto da distância)** e de **estabilidade (variabilidade entre múltiplas medidas)**. Avalie como a precisão e a estabilidade variam de acordo com a distância medida (ex.: baixa, média e alta em relação ao sensor de distância).

DICA: Utilize **medidas de tendência (ex.: média, desvio padrão)** e **repita as medidas de cada distância nominal algumas vezes** para quantificar essas informações.

2.3. Atividade 3 – Preparação do Projeto para Síntese na Placa FPGA

i) O projeto a ser sintetizado na placa FPGA deve incluir o circuito de interface com o sensor ultrassônico de distância e mais alguns componentes. O módulo Verilog do **circuito de teste** a ser sintetizado deve ser chamado `exp3_sensor` e deve seguir a interface mínima de sinais da figura 8.

```
module exp3_sensor (
    input wire        clock,
    input wire        reset,
    input wire        medir,
    input wire        echo,
    output wire       trigger,
    output wire [6:0] hex0,       // digito da unidade da medida
    output wire [6:0] hex1,       // digito da dezena da medida
    output wire [6:0] hex2,       // digito da centena da medida
    output wire       pronto,
    output wire       db_medir,   // depuracao do sinal medir
    output wire       db_echo,    // depuracao do sinal echo
    output wire       db_trigger, // depuracao do sinal trigger
    output wire [6:0] db_estado   // depuracao: estado da UC
);
```

Figura 8 – Interface do módulo Verilog '`exp3_sensor`'.

j) Na implementação do projeto do circuito de teste da interface com o sensor ultrassônico de distância na placa FPGA, o sinal **`medida`** deve ser apresentado em **3 *displays* de 7 segmentos**, denominados **`hex2`** (centena), **`hex1`** (dezena) e **`hex0`** (unidade). Isso deve ser implementado através da adição de codificadores para *displays* de 7 segmentos (módulo **`hexa7seg`**), já utilizados em PCS3635 e que fazem a conversão de sinais binários para o código de 7 segmentos.

A entrada `medir` também deve ser processada por um circuito **detector de borda** (módulo **`edge_detector`**) para transformá-la em um pulso com 1 período de *clock* de duração. A figura 9 ilustra um diagrama de blocos do circuito.




Figura 9 – Diagrama de blocos do circuito de teste para a experiência.

k) Siga a designação de pinos da placa FPGA DE0-CV mostrada na Tabela 1.

Tabela 1 – Designação de Pinos para as Interfaces Mínimas do Módulo 'exp3_sensor'

sinal	pino	Analog Discovery
clock	CLK_50	-
reset	chave SW0	-
medir	chave SW1	-
echo	GPIO_1_D3	-
trigger	GPIO_1_D1	-
hex0 a hex2	*displays* HEX0 a HEX2	-
pronto	LED LEDR[0]	-
db_medir	LED LEDR[1]	-
db_trigger	GPIO_1_D33	CH1+ (Scope)
db_echo	GPIO_1_D35	CH2+ (Scope)
db_estado	*display* HEX5	-

Defina um conjunto de sinais de depuração adicional que podem ser mostrados em LEDs e *displays* disponíveis. O Planejamento deve conter uma tabela com a designação desses sinais adicionais. Observe que alguns sinais de depuração já foram definidos na Tabela 1 e devem ser observados.

Durante os testes de medida de distância, os sinais `db_trigger` e `db_echo` devem ser monitorados e analisados para verificar o correto funcionamento do circuito. Utilize o osciloscópio (*Scope*) do Analog Discovery para essa finalidade.

DICA: a precisão da medida pode ser avaliada pela medida da largura do pulso **echo** (usando as ferramentas disponíveis no laboratório) e posterior cálculo da expressão matemática da distância ao objeto.

l) Submeta o arquivo PDF do Planejamento (`PCS3645-TxByy-Planejamento3.pdf`) e o arquivo QAR (`exp3_TxByy.qar`) do projeto.

2.4. Atividade 4 – Síntese e Teste do Projeto na Placa FPGA

m) Inclua no planejamento as etapas a serem executadas e os testes que devem validar cada parte da montagem experimental. Documente-as na forma de uma Plano de Execução Experimental.

n) Programe o projeto sintetizado na placa DE0-CV no Laboratório Digital e inicie a montagem experimental. Execute a montagem do circuito de teste da interface do sensor ultrassônico de distância na bancada do Laboratório Digital.

o) Ao final da montagem completa, execute os testes planejados no Plano de Teste e verifique o funcionamento do sensor de distância. Descreva os resultados e quaisquer outras ocorrências experimentais no Relato.

p) Durante as atividades práticas, execute algumas medidas de sinais capturados do HC-SR04 (em função da distância e da posição do objeto de interesse) mapeando os **sinais de depuração** para os pinos da GPIO_1 da placa FPGA ligados no osciloscópio do Analog Discovery.

1. Largura do pulso de *trigger*;
2. Largura do pulso de *echo*.

DICA: os pinos do GPIO_1 mapeados nas entradas de osciloscópio são apresentados a seguir. Conforme a necessidade, acerte os mapeamentos dos sinais que serão analisados a cada etapa de medida.

pino da GPIO	entrada do Analog Discovery	descrição
GPIO_1_D33	CH1+	canal 1 do osciloscópio
GPIO_1_D35	CH2+	canal 2 do osciloscópio

q) Repita medidas para cada posição. Verifique a **precisão e estabilidade das medidas** realizadas segundo o roteiro e as dicas da seção 2.2 da apostila. Se necessário, faça ajustes nas configurações do circuito. Registre os resultados obtidos no Relato.

r) Submeta o arquivo PDF (`PCS3645-TxByy-Relato3.pdf`), o arquivo QAR do projeto testado no Laboratório Digital (`exp3_final_TxByy.qar`) e a última versão do ambiente de simulação e do *testbench* do circuito (`exp3_final_ModelSim_TxByy.zip`).

2.5. Desafio

s) Uma **modificação** será apresentada pelo professor. Implemente, documente e execute uma demonstração de seu funcionamento.

t) Anote os resultados experimentais no Relato da experiência.

u) Submeta o arquivo QAR do projeto modificado (`exp3_desafio_TxByy.qar`) junto com o Relato da experiência.

3. BIBLIOGRAFIA

- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais em Verilog no Quartus Prime 20.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2024.
- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- ALTERA / Intel. **DE0-CV User Manual**. 2015.
- ALTERA / Intel. **Quartus Prime Introduction Using Verilog Designs.** 2016.
- ALTERA / Intel. **Quartus Prime Introduction to Simulation of Verilog Designs.** 2016.
- Cytron Technologies. **HC-SR04 Product user's manual**. May 2013.
- MIDORIKAWA, E.T. **Metodologia de Projeto com Dispositivos Programáveis**. Apostila de Laboratório Digital. PCS-EPUSP, 2016.
- MENOTTI, R.; FERRAIRA, R. S. **Introdução à Lógica Digital com Verilog: uma abordagem prática**. Kindle. 2023.
- VAHID, F. **Sistemas Digitais: Projeto, Otimização e HDLs**. 1ª edição, Bookman, 2008.
- WAKERLY, John F. **Digital Design Principles & Practices**. 5th edition, Prentice Hall, 2018.

4. MATERIAL DISPONÍVEL

- 1 sensor ultrassônico HC-SR04 com VCC=3,3V.
- 1 *protoboard* ou outra plataforma de montagem.
- Pelo menos 1 objeto para medida de distância.

5. EQUIPAMENTOS NECESSÁRIOS

- 1 computador com software Intel Quartus Prime e ModelSim.
- 1 dispositivo Analog Discovery da Digilent.
- 1 placa de desenvolvimento FPGA DE0-CV com o dispositivo Cyclone V 5CEBA4F23C7N.

Histórico de Revisões

E.T.M./2014 – versão inicial
E.T.M./2015 – revisão
E.T.M./2016 – revisão e adaptação
E.T.M./2019 – revisão e atualização
E.T.M./2020 – revisão e reorganização da experiência para acesso remoto.
E.T.M./2021 – revisão.
E.T.M./2022 – revisão e atualização para ensino presencial.
E.T.M./2023 – revisão.
E.T.M./2024 – revisão e adaptação para Verilog.
E.T.M./2025 – revisão.
E.T.M. & A.V.S.N./2026 – revisão.