

Projeto do Jogo do Desafio da Memória

Versão 2026

OBJETIVOS

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Projeto de um sistema digital a partir de sua especificação;
- Revisão de código de componentes;
- Projeto de fluxo de dados e de unidade de controle de circuitos digitais;
- Verificação funcional de sistemas digitais;
- Síntese em uma placa FPGA usando Quartus Prime.

RESUMO

Esta experiência tem como objetivo o desenvolvimento do circuito digital do **Jogo do Desafio da Memória** usando Verilog em uma placa FPGA. O circuito da experiência usa como base o fluxo de dados de experiências anteriores, e a unidade de controle deve ser projetada tendo como base uma especificação do funcionamento do jogo.

1. PARTE EXPERIMENTAL

A parte experimental desta experiência visa realizar o desenvolvimento do circuito base do projeto da disciplina, o **Jogo do Desafio da Memória**. O projeto deve ser sintetizado na placa DE0-CV com o FPGA Cyclone V 5CEBA4F23C7N. Posteriormente, deve-se executar um estudo detalhado de seu funcionamento por meio da execução de um plano de testes minucioso.

Esta experiência será dividida em algumas atividades, de tal forma a orientar o desenvolvimento do projeto de forma incremental.

1.1. Atividade 1 – Projeto Lógico do Jogo do Desafio da Memória

Nesta primeira atividade, será desenvolvido o projeto lógico do Jogo do Desafio da Memória, tendo como referências uma descrição do funcionamento do Jogo e os circuitos desenvolvidos nas experiências anteriores. Tais projetos das experiências anteriores devem ser revisados e ajustados para a especificação do projeto desta experiência (refatoração de código).

- a) Considere um sistema digital com a interface externa de sinais conforme diagrama de blocos da Figura 1. O circuito digital deve implementar um jogo similar ao **Modo 2** dos brinquedos Genius [6] e Simon [7], denominado “*Você inventa a sequência*”. Neste jogo, um jogador deve repetir a sequência de jogadas anterior e, ao final, acrescentar uma nova jogada. Uma jogada é realizada com o acionamento de um dos quatro botões de entrada.




Figura 1: Diagrama de Blocos da Interface Externa de Sinais do Circuito para a Atividade 1

O **funcionamento do sistema digital** da experiência deve seguir as instruções de jogo subsequentes (Figura 2).

Como jogar:

1. Selecionar as funcionalidades do jogo, ajustando a entrada CONFIGURACAO.
2. Para iniciar o jogo, aperte o botão JOGAR.
3. O circuito apresenta a primeira jogada, apresentando uma cor nos LEDs RGB de saída por 2 segundos.
4. O jogador deve acionar o botão de entrada associado à cor do LED da jogada apresentada anteriormente. Em cada jogada, o jogo apresenta a jogada efetuada apresentando a respectiva cor nos LEDs RGB.
5. Em seguida, o jogador deve adicionar uma nova jogada, acionando o botão de entrada desejado.
6. Na rodada seguinte, o jogador deve repetir as duas primeiras jogadas e, ao final, acrescentar a terceira jogada.
7. Na próxima rodada, o jogador deve repetir as três primeiras jogadas e acrescentar mais uma jogada.
8. O jogo prossegue com a repetição das jogadas anteriores e o acréscimo da jogada adicional até chegar na sequência final determinada pela configuração selecionada do jogo.
9. O jogador vai ganhar o jogo se conseguir repetir a maior sequência, composta por 16 ou 4 jogadas. Isso é sinalizado pelo sinal de saída GANHOU.
10. Se cometer um erro em qualquer jogada, o jogador vai perder o jogo. Isso é sinalizado pelo sinal de saída PERDEU.
11. Se configurado, o jogo deve verificar a condição em que o jogador não fizer uma jogada em até 5 segundos. Nessa situação, o jogador também vai perder o jogo, e isso é sinalizado pelos sinais de saída TIMEOUT e PERDEU.
12. Em TODAS as situações de término (itens “9”, “10” e “11”), o final de jogo também é sinalizado pela saída PRONTO.
13. Depois do final do jogo anterior, para iniciar um novo jogo, basta ajustar a CONFIGURACAO, se desejar, e apertar o botão JOGAR.
14. Se desejar parar um jogo em andamento, basta apertar o botão RESET.
15. Qualquer mudança na entrada CONFIGURACAO não deve afetar um jogo já iniciado.

Figura 2: Funcionamento do Jogo do Desafio da Memória (Modo 2)

As funcionalidades do jogo podem ser configuradas pela entrada CONFIGURACAO conforme a Tabela 1.

Tabela 1: Configurações de funcionamento do Jogo do Desafio da Memória

CONFIGURACAO	Funcionamento
00	Jogada sem <i>timeout</i> e modo normal com 16 rodadas.
01	Jogada sem <i>timeout</i> e modo de demonstração com 4 rodadas.
10	Jogadas com <i>timeout</i> e 5 segundos e modo normal com 16 rodadas.
11	Jogadas com <i>timeout</i> de 5 segundos e modo de demonstração com 4 rodadas.

A configuração de cores a serem apresentadas nos LEDs RGB deve seguir o padrão da Tabela 2.

Tabela 2: Configuração de cores do Jogo do Desafio da Memória

Código da memória de jogadas	Cor
0001	Vermelho
0010	Azul
0100	Amarelo
1000	Verde

- b) Elabore o **pseudocódigo** do funcionamento do Jogo do Desafio da Memória. DICA: Use o material com Dicas para a Experiência com informações sobre aspectos de projeto do circuito da Experiência.

- c) A partir da especificação fornecida do Jogo do Desafio da Memória, desenvolva um **diagrama de transição de estados de alto nível** que descreve o funcionamento do circuito digital. Use comandos escritos e testes de condição em linguagem natural.
- d) Documente os elementos do **Fluxo de Dados** na forma de um **diagrama de blocos**.
- e) Considerando os sinais de controle e de condição dos elementos do Fluxo de Dados, elabore o **diagrama de transição de estados da Unidade de Controle**.
- f) Implemente o circuito da experiência em Verilog. Ao descrever o módulo topo (componente principal) do circuito, adote a interface (mínima) da Figura 3 para o nome do módulo e os sinais principais de entrada e saída. DICA: use os componentes desenvolvidos nas experiências anteriores e execute a refatoração deles, se necessário.

```

module jogo_desafio_memoria (
    input      clock,
    input      reset,
    input      jogar,
    input [1:0] configuracao,
    input [3:0] botoes,
    output [2:0] leds_rgb,
    output      ganhou,
    output      perdeu,
    output      pronto,
    output      timeout

    // acrescentar saidas de depuracao
);

```

Figura 3: Interface Mínima de Sinais da Módulo Topo jogo_desafio_memoria

- g) Defina e documente a adição de **sinais de depuração**, informando suas respectivas funções e valores apresentados. DICA: Os sinais de depuração podem ser adicionados a critério da equipe, mas devem seguir a nomenclatura padrão adotada nas experiências.
- h) Documente o projeto do circuito da experiência, acrescentando diagramas gerados com as ferramentas **RTL Viewer** e **State Machine Viewer** do Intel Quartus Prime. Faça anotações nas figuras e inclua-os no Planejamento.
- i) Elabore um **Plano de Testes** para estudar o funcionamento do circuito de tal forma a considerar diversos **cenários de teste** (por exemplo, jogo com vencedor, perda do jogo com erro na 5ª jogada, dois jogos consecutivos, tentativa de mudança de CONFIGURACAO no meio de um jogo, etc.) com um conjunto mínimo de casos de teste que ateste o funcionamento básico do Jogo do Desafio da Memória. Para cada cenário do Plano de Testes vislumbrado pelo grupo, gere uma tabela seguindo a estrutura da Tabela 2 e inclua, em cada etapa, os sinais de entrada necessários para executar cada operação e os resultados esperados.

Nota Importante: Cada cenário de teste deve ser executado separadamente. Deve haver uma tabela com os testes específicos para cada cenário exercitado.

Tabela 2: Modelo de Tabela para cada Cenário do Plano de Testes

Cenário #i – Descrição do Cenário				
#	Operação	Sinais de Entrada	Resultado Esperado	Resultado Observado
c.i.	Condições Iniciais			
1				
2				
3				
...				
n				

- j) Execute **simulações do circuito** com o ModelSim usando o Plano de Testes elaborado para testar o funcionamento do seu circuito. Submeta os arquivos fonte e os *testbenches* usados junto com o Planejamento (exp6_TxByy_modelsim.zip). **DICA:** elabore um arquivo de *testbench* (bancada de testes) para cada cenário de teste.
- k) Crie um projeto no Intel Quartus Prime referente ao circuito da Atividade 1.
- l) **[Opcional]** Elabore um **projeto no Digital** e execute uma simulação de funcionamento do circuito da experiência para verificar o funcionamento dinâmico do projeto. Verifique o funcionamento e documente. Submeta o arquivo DIG (exp6_TxByy_atividade1_digital.dig) junto com o Planejamento.

1.2. Atividade 2 – Implementação e Síntese do Sistema Digital

Esta atividade tem como objetivo a implementação e a síntese do circuito projetado na Atividade 1 na placa FPGA DE0-CV. Em seguida, esse circuito deve ser estudado, e seu comportamento deve ser validado conforme projetado.

- m) Prepare a síntese do projeto do circuito na placa FPGA com Cyclone V 5CEBA4F23C7N. Para isso, adote a designação de pinos da placa DE0-CV da Tabela 3 e complete-a com os dados faltantes no Planejamento – incluindo os sinais de depuração definidos no projeto do grupo.

Tabela 3: Designação de Pinos para a Atividade 2

	Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
entradas	CLOCK	GPIO_0_D1		Patterns – Clock – 1 KHz StaticIO – LED – DIO0
	RESET	GPIO_0_D3		StaticIO – Button 0/1 – DIO1
	JOGAR	GPIO_0_D5		StaticIO – Button 0/1 – DIO2
	CONFIGURACAO(0)	GPIO_0_D7		StaticIO – Switch Push/Pull – DIO3
	CONFIGURACAO(1)	GPIO_0_D9		StaticIO – Switch Push/Pull – DIO11
	BOTOES(0)	GPIO_0_D11		StaticIO – Button 0/1 – DIO4
	BOTOES(1)	GPIO_0_D13		StaticIO – Button 0/1 – DIO5
	BOTOES(2)	GPIO_0_D15		StaticIO – Button 0/1 – DIO6
	BOTOES(3)	GPIO_0_D17		StaticIO – Button 0/1 – DIO7
saídas	GANHOU	GPIO_1_D1		StaticIO – LED – DIO12
	PERDEU	GPIO_1_D3		StaticIO – LED – DIO13
	PRONTO	GPIO_1_D5		StaticIO – LED – DIO14
	TIMEOUT	GPIO_1_D7		StaticIO – LED – DIO14
	LEDS_RGB(0)	GPIO_1_D9		-
	LEDS_RGB(1)	GPIO_1_D11		-
	LEDS_RGB(2)	GPIO_1_D13		-

- n) Submeta o arquivo QAR do projeto da experiência preparado para sua execução no Laboratório Digital (exp6_TxByy-ativ2-inicial.qar) junto com o Planejamento.
- o) Elabore um **Roteiro Experimental** a ser executado na bancada da Laboratório Digital com os seguintes itens: (1) **plano de montagem** (montagem de equipamentos, conexões elétricas, síntese e programação do projeto), (2) **plano de depuração** (sinais de depuração, equipamentos de bancada utilizados para monitorá-los e estratégias de verificação e ajustes do projeto em caso de problema) e (3) **execução do Plano de Testes** (tabelas com cenários de teste, anotação dos resultados experimentais, coleta de evidências probatórias, etc.).
- p) No Laboratório Digital, execute o Roteiro Experimental elaborado pelo grupo, anote os principais resultados experimentais e elabore o Relato da Experiência. Ao final, submeta o arquivo QAR final desta atividade (exp6_TxByy-atividade2-final.qar) junto com o Relato.

DICA: Configure as entradas e saídas nas ferramentas do AnalogDiscovery conforme a Figura 4.




Figura 4: Sinais da experiência na ferramenta StaticIO do AnalogDiscovery.

1.3. Atividade 3 – Desafio: Modificação do Sistema Digital

Esta atividade tem como objetivo praticar atividades de projeto de sistemas digitais. O circuito deve ser modificado a partir do projeto elaborado na Atividade 1 e exercitado na Atividade 2.

- q) A **especificação** de uma modificação do circuito da experiência será fornecida pelo professor.
- r) Projete a modificação do sistema digital e documente-a no relatório.
- s) Elabore um **Plano de Testes** para verificar o funcionamento do circuito, projetando-o para atestar o funcionamento das modificações introduzidas e a não regressão das demais funcionalidades não afetadas pela modificação (isto é, que as demais funcionalidades do circuito seguem inalteradas com a modificação). Para cada cenário do Plano de Testes vislumbrado pelo grupo, gere uma tabela seguindo a estrutura da Tabela 2 (ver Atividade 1) e inclua, em cada etapa, os sinais de entrada necessários para executar cada operação e os resultados esperados.
- t) Realize **simulações do projeto** com o ModelSim executando os cenários do Plano de Testes do item anterior. Inclua as formas de onda obtidas na documentação da experiência. Submeta os arquivos usados com o ModelSim (exp6_TxByy_desafio_modelsim.zip) junto com o relato da experiência.
- u) Sintetize o projeto do circuito no FPGA Cyclone V 5CEBA4F23C7N da placa DE0-CV. Para isto, adote a mesma designação de pinos da Atividade 2 e complete-a com os dados faltantes. **Sinais adicionais de depuração** podem ser incluídos conforme a necessidade (consulte a designação de pinos disponível no e-Disciplinas e documente-a no relatório).
- v) Programe o projeto na placa DE0-CV.
- w) Execute o acionamento da sequência de sinais de entrada conforme Plano de Testes elaborado. Anote os resultados experimentais obtidos.
- x) Submeta o arquivo QAR final desta atividade (exp6_TxByy_desafio.qar) junto com o Relatório.

2. BIBLIOGRAFIA

- [1] ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais em Verilog no Quartus Prime 20.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2024.
- [2] ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- [3] ALTERA / Intel. **DE0-CV User Manual**. 2015.
- [4] ALTERA / Intel. **Quartus Prime Introduction Using Verilog Designs**. 2016.
- [5] ALTERA / Intel. **Quartus Prime Introduction to Simulation of Verilog Designs**. 2016.
- [6] ESTRELA. **Genius: manual do jogo**. Acessado em <https://www.estrela.com.br/central-de-manuais>.
- [7] HASBRO. **Simon instruction sheet**. 2013.
- [8] Ricardo Menotti, Ricardo dos Santos Ferreira. **Introdução à Lógica Digital com Verilog: uma abordagem prática**. Kindle. 2023
- [9] WAKERLY, John F. **Digital Design Principles & Practices**. 5th edition, Prentice Hall, 2018.

3. MATERIAL NECESSÁRIO

- 1 módulo com LEDs RGB.

4. EQUIPAMENTOS NECESSÁRIOS

- 1 computador pessoal com os softwares Intel Quartus Prime e Intel ModelSim.
- 1 placa de desenvolvimento com FPGA DE0-CV com o dispositivo Cyclone V 5CEBA4F23C7N.
- 1 dispositivo AnalogDiscovery da Digilent ou equivalente.

Histórico de Revisões

E.T.M. / 2018 (versão inicial)
E.T.M. & A.V.S.N. / 2021 (revisão e adaptação para ensino remoto)
E.T.M. & A.V.S.N. / 2022 (revisão e adaptação do projeto)
E.T.M. & A.V.S.N. / 2025 (revisão e adaptação para Verilog)
E.T.M. & A.V.S.N. / 2026 (revisão)