

Projeto de um Jogo de Sequências de Jogadas

Versão 2026

OBJETIVOS

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Projeto de um sistema digital a partir de sua especificação;
- Revisão de código de componentes;
- Projeto de fluxo de dados e de unidade de controle de circuitos digitais;
- Projeto de circuitos digitais com sinal periódico como clock;
- Síntese em uma placa FPGA usando Quartus Prime.

RESUMO

Esta experiência tem como objetivo o início do desenvolvimento do circuito digital de um Jogo de Sequência de Jogadas usando Verilog em uma placa FPGA. A experiência usa como base um fluxo de dados proposto, e a unidade de controle deve ser projetada tendo como base uma especificação funcional do Jogo.

1. PARTE EXPERIMENTAL

A parte experimental desta experiência visa iniciar o desenvolvimento do circuito digital de um **Jogo de Sequência de Jogadas**. O projeto deve ser sintetizado para a placa FPGA DE0-CV. Posteriormente, deve-se executar um estudo detalhado de seu funcionamento através da execução de um plano de testes minucioso. Esta experiência é dividida em algumas atividades, nas quais o projeto será desenvolvido em etapas incrementais.

1.1. Atividade 1 – Projeto Lógico do Jogo de Sequência de Jogadas

Nesta primeira atividade, será desenvolvido o projeto lógico do projeto do Jogo de Sequência de Jogadas, tendo como base os resultados dos estudos do fluxo de dados e da unidade de controle das últimas experiências. Os componentes dos projetos das experiências anteriores podem ser usados no circuito da experiência, mas devem ser revisados e ajustados para a especificação do projeto.

- a) Considere um sistema digital com a interface externa de sinais conforme diagrama de blocos da Figura 1. O **funcionamento do sistema digital** da experiência deve seguir a descrição subsequente. As alterações introduzidas em relação à experiência anterior estão destacadas em **azul**.

“O circuito do sistema digital sequencial inclui um sinal de `clock`, replicado em uma saída de depuração `db_clock`, e um conjunto de 16 dados de 4 bits que é armazenado em uma memória interna, cujos endereços são percorridos por meio de um contador interno. Depois do acionamento do sinal `reset`, o circuito deve aguardar o início de sua operação até o acionamento do **sinal de entrada jogar**.

Depois de iniciar seu funcionamento, o circuito deve **aguardar uma jogada que ocorre com o acionamento de um dos botões de entrada (sinal botoes)**. A ocorrência desse acionamento deve ser indicada pela saída de depuração `db_temjogada`. O dado dos botões (jogada realizada) deve ser armazenado pelo circuito e apresentado no sinal `leds` de saída e também na saída de depuração `db_jogadafeita`.

Em seguida, deve-se comparar o conteúdo armazenado da entrada de jogada com o respectivo dado da memória, gerando o resultado da comparação, e indica-lo na saída de depuração `db_igual`. Se a comparação for igual, o contador interno deve ser incrementado para posicionar o acesso à memória interna para o próximo dado. As saídas de depuração `db_contagem` e `db_memoria` indicam, respectivamente, o endereço e o dado armazenado pela memória, ao passo que a saída de depuração `db_estado`, por sua vez, deve indicar o código do estado vigente da Unidade de Controle em determinado instante do funcionamento do sistema digital. As saídas de depuração `db_jogadafeita`, `db_contagem`, `db_memoria` e `db_estado` devem ser projetadas para serem exibidas em *displays* de sete segmentos.

A entrada `modo` configura o modo de funcionamento do sistema digital: **selecionando o número de rodadas** para encerrar o jogo: quando **`modo=0`, selecionam-se 16 rodadas** para ganhar o jogo; quando **`modo=1`, devem ser realizadas 4 rodadas** para concluir o jogo com sucesso. A saída `db_modos` apresenta o modo de funcionamento do jogo. A escolha da entrada `modo` só deve ocorrer antes do início de um jogo com o acionamento da **entrada**

jogar. Após isso, o jogo deve funcionar no modo escolhido, e qualquer alteração da entrada **modo** deve ser ignorada.

O **ciclo de funcionamento** com a espera pela jogada, armazenamento dos **botões**, comparação de jogadas e reposicionamento da memória deve seguir o **seguinte padrão**: inicialmente, somente o primeiro dado deve ser verificado (primeira rodada). Em seguida, os dois primeiros dados (segunda rodada). Daí, os três primeiros dados (terceira rodada), e assim por diante até que todas as rodadas selecionadas sejam verificadas. Ou seja, a cada rodada, uma sequência de jogadas é verificada, iniciando com 1 elemento apenas, depois 2 elementos, e assim por diante, até chegar a uma sequência com todos os 16 elementos (quando **modo=0**) ou 4 elementos (quando **modo=1**).

A cada jogada, o circuito deve permitir a espera do acionamento dos botões de entrada por um período máximo de até 3 segundos. Quando uma situação de *timeout* como essa ocorrer, uma saída de depuração chamada **timeout** deve ser acionada até o reinício da operação do circuito.

Se o jogador acertar todas as sequências de jogadas, o **signal de saída ganhou** deve ser ativado. Se o jogador errar um dado ou se ocorrer *timeout* na comparação de jogadas em qualquer rodada, o ciclo deve ser imediatamente interrompido, e o **signal de saída perdeu** deve ser ativado. Ao final da operação, o **signal de saída pronto** também deve ser ativado. Depois disso, o circuito deve aguardar o próximo acionamento do **signal jogar**. As saídas **ganhou**, **perdeu**, **timeout** e **pronto**, quando ativadas, devem permanecer habilitadas até o reinício da operação do circuito.”




Figura 1: Diagrama de Blocos da Interface Externa de Sinais do Circuito para a Atividade 1 (sem sinais de depuração)

No diagrama de blocos da figura 1 não estão especificados **sinais adicionais de depuração**. Cabe ao grupo definir quais sinais devem ser acrescentados à interface de forma a garantir a realização eficiente de atividades de teste e de depuração e, depois, uma demonstração efetiva do circuito ao professor.

- b) Considere a seguinte descrição do funcionamento do Jogo de Sequências de Jogadas na forma de um pseudocódigo mostrado na figura 2.

Repare que, na descrição de funcionamento do circuito, ele ainda não se comporta como o brinquedo que serve como base do Jogo do Desafio da Memória. Isso vai ser considerado na próxima experiência.

- c) A partir da especificação fornecida do Jogo do Desafio da Memória, desenvolver um **diagrama de transição de estados de alto nível** que descreve o funcionamento do circuito digital. Documente-o detalhadamente no Planejamento, descrevendo cada estado, cada ação executada nele e cada transição entre estados.
- d) Identifique os principais elementos do **Fluxo de Dados** (alguns são mostrados, de forma não exaustiva, no diagrama de blocos na Figura 3) e sua aplicação na implementação das operações do circuito da experiência. Complete o diagrama com outros componentes para implementar todas as funcionalidades do circuito. Documente o projeto do grupo no Planejamento.

DICA: documente usando a saída da ferramenta RTL Viewer do Intel Quartus Prime e descreva textualmente essa imagem.

- e) A partir dos sinais de controle dos elementos do Fluxo de Dados, elabore o **diagrama de transição de estados da Unidade de Controle**. Documente no Planejamento, descrevendo cada estado, cada ação executada nele e cada transição entre estados.

DICA: estude os elementos do Fluxo de Dados e suas interações. Verifique como as diferentes funcionalidades do circuito da experiência podem ser implementadas com o acionamento dos elementos internos (p.ex. detecção do final de uma sequência de jogadas).

Algoritmo: Jogo de Sequências de Jogadas

entradas: jogar, botoes, modo

saídas: leds, ganhou, perdeu, timeout, pronto

depuração (sugestão): contagem, memória, limite, estado, jogada, endereçoIgualLimite, chavesIgualMemoria

```

1. {
2.   while (verdadeiro) {
3.     espera acionamento do sinal jogar
4.     inicia circuito para condições iniciais e sequência inicial

5.     while (não atingir final do jogo E não ocorrer uma jogada errada) {
6.       reinicia sequência de jogadas

7.       while (não atingir jogada final da sequência atual E jogada foi correta
8.         E não ocorreu timeout na jogada) {
9.         espera jogada
10.        compara jogada efetuada com jogada armazenada
11.        atualiza (incrementa) endereço da próxima jogada

12.      aumenta o tamanho da sequência
13.      vai para próxima rodada (início da sequência)
14.    }

15.    se atingiu o final do jogo acertando todas as jogadas {
16.      então { // ganhou o jogo
17.        ativa saída ganhou
18.        ativa saída pronto
19.        espera acionamento do sinal jogar
20.        reinicia o jogo
21.      }
22.    }
23.    se jogada errada {
24.      então { // perdeu o jogo
25.        ativa saída perdeu
26.        ativa saída pronto
27.        espera acionamento do sinal jogar
28.        reinicia o jogo
29.      }
30.    }
31.    se timeout de jogada {
32.      então { // perdeu o jogo por timeout
33.        ativa saída timeout
34.        ativa saída perdeu
35.        ativa saída pronto
36.        espera acionamento do sinal jogar
37.        reinicia o jogo
38.      }
39.    }
40.  }
41. }
```

Figura 2: Pseudocódigo do circuito da experiência.




Figura 3: Diagrama de blocos com alguns componentes do Fluxo de Dados do circuito para a atividade 1.

- f) Implemente o circuito da experiência em Verilog. Adote a seguinte interface padrão mínima de sinais do componente principal do circuito da experiência. Documente no Planejamento.

```
module circuito_jogo_sequencias (
    input    clock,
    input    reset,
    input    jogar,
    input    modo,
    input [3:0] botoes,
    output [3:0] leds,
    output    pronto,
    output    ganhou,
    output    perdeu,
    output    timeout
    // acrescentar saidas de depuracao
);
```

Figura 4: Interface Mínima de Sinais do Módulo Topo circuito_jogo_sequencias

Elabore um **Plano de Testes** para verificar o funcionamento do circuito. Considere diversos cenários de teste (vitória, derrota com erro de jogada, derrota com *timeout* de jogada, dois jogos consecutivos, exercício dos modos normal (0) e de demonstração (1), etc.) com um conjunto mínimo de casos de teste para exercitar o funcionamento básico do Jogo de Sequências de Jogadas. Complete a tabela com os sinais de entrada e de controle necessários para executar cada operação e os resultados esperados. Cada cenário de teste deve ser verificado separadamente.

DICA: elaborar um arquivo de *testbench* (bancada de testes) para cada cenário de teste.

- g) Executar **simulações do circuito** com o ModelSim usando o Plano de Testes elaborado para testar o funcionamento do seu circuito. Adicione anotações nas formas de onda resultantes no Planejamento. Submeter arquivos usados nas simulações (exp5_TxByy-simulacoes.zip) junto com o Planejamento.
- h) Criar um projeto no Intel Quartus Prime referente ao circuito da Atividade 1. Documente o projeto elaborado no Planejamento. Mostre as saídas da ferramenta **RTL Viewer** para o Sistema Digital e para o Fluxo de Dados e a saída da ferramenta **State Machine Viewer** para a Unidade de Controle.

1.2. Atividade 2 – Implementação e Síntese do Sistema Digital

Esta atividade tem como objetivo a implementação do projeto em Verilog e sua síntese para a placa FPGA DE0-CV. Em seguida, este circuito deve ser estudado e seu comportamento deve ser validado conforme projetado.

- j) Sintetize o projeto do circuito no FPGA Cyclone V 5CEBA4F23C7N da placa DE0-CV. Para isso, adote a designação de pinos da placa DE0-CV da Tabela 1 e complete-a com os dados faltantes no Planejamento. Adicione os sinais de depuração definidos no projeto do grupo. Submeta o arquivo QAR do projeto da atividade (exp5_TxByy-ativ2-inicial.qar) junto com o Planejamento.

Tabela 1: Designação de Pinos para a Atividade 2

	Sinal	Pino na Placa DE0-CV	Pino no FPGA	Analog Discovery
entradas	CLOCK	GPIO_0_D11	completar	StaticIO – LED – DIO0 Patterns – Clock – 1KHz
	RESET	GPIO_0_D13	completar	StaticIO – Button 0/1 – DIO1
	INICIAR	GPIO_0_D15	completar	StaticIO – Button 0/1 – DIO2
	MODO	GPIO_0_D17	completar	StaticIO – Switch Push/Pull – DIO3
	BOTOES(0)	GPIO_0_D19	completar	StaticIO – Button 0/1 – DIO4
	BOTOES(1)	GPIO_0_D21	completar	StaticIO – Button 0/1 – DIO5
	BOTOES(2)	GPIO_0_D23	completar	StaticIO – Button 0/1 – DIO6
	BOTOES(3)	GPIO_0_D25	completar	StaticIO – Button 0/1 – DIO7
saídas	LEDS(0)	GPIO_0_D27	completar	StaticIO – LED – DIO12
	LEDS(1)	GPIO_0_D29	completar	StaticIO – LED – DIO13
	LEDS(2)	GPIO_0_D31	completar	StaticIO – LED – DIO14
	LEDS(3)	GPIO_0_D33	completar	StaticIO – LED – DIO15
	PERDEU	Led LEDR0	completar	-
	GANHOU	Led LEDR1	completar	-
	TIMEOUT	Led LEDR2	completar	-
	PRONTO	Led LEDR3	completar	-
depuração (sugestão)	db_chavesIgualMemoria	Led LEDR4	completar	-
	db_clock	Led LEDR5	completar	-
	db_tem_jogada	Led LEDR6	completar	-
	db_contagem	Display HEX0	completar	-
	db_memoria	Display HEX1	completar	-
	db_jogada	Display HEX2	completar	-
	db_limite	Display HEX3	completar	-
	db_estado	Display HEX5	completar	-

- k) Elabore, **no planejamento**, os planos de montagem e depuração do projeto, indicando as interligações a serem realizadas, os equipamentos utilizados e a estratégia do grupo para lidar com eventuais problemas no laboratório.
- l) Programe o projeto sintetizado na placa DE0-CV na bancada do Laboratório Digital.
- m) Execute o acionamento das sequências de sinais de entrada dos cenários do Plano de Testes do circuito. Anote os resultados experimentais obtidos para cada cenário.
- n) Ajuste os sinais de entrada usando o AnalogDiscovery. Adote uma frequência de clock de 1kHz.
- o) Analise os resultados obtidos e elabore um resumo do funcionamento do circuito estudado. Inclua, na documentação, evidências probatórias dos testes realizados no laboratório.

- p) Submeta o arquivo QAR final após a realização desta atividade (`exp5_TxByy-ativ2-final.qar`) junto com o Relato.

1.3. Atividade 3 – Desafio: Modificação do Sistema Digital

Esta atividade tem como objetivo praticar as atividades de projeto de sistemas digitais. O circuito deve ser modificado a partir do projeto da atividade 1.

- q) A especificação de uma modificação ao circuito da experiência será fornecida pelo professor.
- r) Projete a modificação do sistema digital e documente-a no Relato.
- s) Elabore um Plano de Testes para verificar o funcionamento do circuito. Considere ao menos dois cenários de teste para o circuito modificado. Para cada cenário vislumbrado pelo grupo, gere uma tabela com o plano de testes seguindo a estrutura da Tabela 1 e complete-a com os sinais de controle necessários para executar cada operação e os resultados esperados.

Nota Importante: Cada cenário de teste deve ser executado separadamente. Deve haver uma tabela com o plano de testes específico para cada cenário exercitado.

Tabela 1: Modelo de Tabela para o Plano de Testes da Atividade 3

Cenário #n – Descrição do Cenário				
#	Operação	Sinais de entrada	Resultado esperado	Resultado observado
c.i.	Condições Iniciais			
1				
2				
3				
...				
n				

- t) Realize algumas **simulações do projeto** com o ModelSim executando os cenários do Plano de Testes do item anterior. Inclua as formas de onda obtidas na documentação da experiência.
- u) Sintetize o projeto do circuito no FPGA Cyclone V 5CEBA4F23C7N. Para isto, adote a mesma designação de pinos da Atividade 2 e complete-a com os dados faltantes. **Sinais adicionais de depuração** podem ser incluídos conforme a necessidade (consulte a designação de pinos disponível no e-Disciplinas e documente-a no relato).
- v) Programe o projeto na placa DE0-CV.
- w) Execute o acionamento da sequência de sinais de entrada conforme Plano de Testes elaborado. Anote os resultados experimentais obtidos.
- x) Submeta o arquivo QAR final desta atividade (exp5_TxByy_desafio.qar) junto com o Relato.

2. BIBLIOGRAFIA

- [1] ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais em Verilog no Quartus Prime 20.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2024.
- [2] ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. **Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1**. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- [3] ALTERA. **DE0-CV User Manual**. 2015.
- [4] ALTERA / Intel. **Quartus Prime Introduction Using Verilog Designs**. 2016.
- [5] ALTERA / Intel. **Quartus Prime Introduction to Simulation of Verilog Designs**. 2016.
- [6] Ricardo Menotti, Ricardo dos Santos Ferreira. **Introdução à Lógica Digital com Verilog: uma abordagem prática**. Kindle. 2023
- [7] WAKERLY, John F. **Digital Design Principles & Practices**. 5th edition, Prentice Hall, 2018.

3. EQUIPAMENTOS NECESSÁRIOS

- 1 computador pessoal com o software Intel Quartus Prime e ModelSim.
- 1 placa de desenvolvimento FPGA DE0-CV da Altera com o dispositivo Cyclone V 5CEBA4F23C7N.
- 1 dispositivo Analog Discovery da Digilent ou equivalente.

Histórico de Revisões

E.T.M. / 2018 (versão inicial)
 E.T.M. & A.V.S.N. / 2021 (revisão e adaptação para ensino remoto)
 E.T.M. & A.V.S.N. / 2025 (revisão e adaptação para Verilog)
 E.T.M. & A.V.S.N. / 2026 (revisão)