


试卷一


一 填空题（每题 2 分，共 14 分）

- $(107.75)_{10} = ()_{16}$ 。
- 函数 $F = \overline{A\overline{B} + CD}$ 的反函数 $\overline{F} =$ 。
- 一个 10 位地址码、8 位输出的 ROM，其存储矩阵的容量为 。
- 单稳态触发器的主要用途为 、 和延时。
- 一个 8 位 D/A 转换器的最小输出电压增量为 0.02V，当输入代码为 11011001 时，输出电压 v_o 为 。
- 若一个 8 位 D/A 转换器的分辨率用百分数表示，则应是 。
- 已知 TTL 与非门的特性如下：输入电流 $I_{IL} = 1\text{mA}$ ， $I_{IH} = 40\text{mA}$ 。输出低电平时，输出电流最大为 10mA，输出高电平时，输出电流最大为 1mA，则其扇出系数 $N_0 =$ 。


二、判断下图所示各电路接法的对错，对的打“？”，错的打“×”。（除特殊说明外，均为 TTL 电路）（8 小题，共 16 分）




(1)



(2) CMOS 电路




(3)




(4)

$$F_4 = A + \overline{B}$$




(5)




(6)

$$Q^{*+1} = \overline{Q^*}$$




(7)




(8) CMOS 电路

三 用卡诺图化简逻辑函数 $L = \overline{A}D + \overline{B}\overline{C}\overline{D} + A\overline{B}\overline{C}D$ ，约束条件为 $AB + AC = 0$ 。将结果写成与非—与非形式。(6 分)



四 已知逻辑函数 $L = A\bar{B}\bar{C} + AC + \bar{A}BC + B\bar{C}D$ ，（1）用公式法化简为最简与 - 或式。（2）用 3 线 -8 线译码器（逻辑符号如右图）和最少的门电路实现该逻辑函数。译码器输出低电平有效，使能端 $EN = S_1\bar{S}_2 + \bar{S}_3$ 。（10 分）


五 在双积分式 A/D 转换器中，计数器的最大计数容量为 $N_1 = (3000)_{10}$ ，若参考电压 $V_{REF} = +15V$ ，第二次计数值 $N_2 = (2000)_{10}$ ，此时的输入模拟电压 V_i 为多少？输出数字量是多少？（4 分）



六 用 RAM2114 芯片构成和 3 线 -8 线译码器组成 $4K \times 8$ 的 RAM，画出逻辑图。（6 分）

七 试用两片如图所示的四位二进制加法计数器 74LS161（Q3 为高位端）构

成 85 进制计数器。要求两片之间采用同步级连及整体置数法置 0 实现。（ 8 分）



74LS161 功能表

CP	$\overline{R}$	$\overline{L}$	EP	ET	工 作 状 态
'	0	'	'	'	清 0
	1	0	'	'	预置数
'	1	1	0	'	保持
'	1	1	'	0	保持
	1	1	1	1	计数

八 设 TTL 主从 JK 触发器的初态 $Q_n=0$ ，试画出下图所示的输入信号作用下触发器的工作波形。（ 5 分）

十一 试分析如图所示电路，列出该时序电路的状态转换表。（10 分）

十二 已知输入为 8421BCD 码，要求当输入小于 5 时，输出为输入数加 2，当输入大于、等于 5 时，输出为输入数加 6。试用一片如图所示的四位二进制加法器及与非门实现此电路。要求写出必要的设计过程，并画出逻辑图。（说明 $A_0 \sim A_3$ 为被加数， $B_0 \sim B_3$ 为加数， $S_0 \sim S_3$ 为和， C_I 为低位进位， C_O 为进位）（8 分）

