



广工资源在线

更多试卷、资料尽在公众号



数字电子技术试卷 4

班级：

学号：

姓名：

考试方式					制卷份数			
题号	一	二	三	四	五	六	总分	
得分								
登分人							核分人	

得分	阅卷人

一、填空题（本大题共 15 分，每空 1 分）

- 1、逻辑表达式中，异或的符号是_____，同或的符号是_____。
- 2、ROM/RAM 容量的扩展通常有_____、_____、_____三种方式。
- 3、构成 1024 x 16 位的存储器需要_____片 256 x 4 位的芯片。
- 4、有一八位倒 T 型电阻网络 DAC，已知 U_{REF} =10V，当输入 10000000 时输出的电压值为_____V。

- 5、同步触发器在一个 CP 脉冲高电平期间发生多次翻转，称为_____现象。
- 6、二进制码 11100001 表示的十进制数为_____，相应的 8421BCD 码为_____。
- 7、D 触发器的特征方程为_____，JK 触发器的特征方程为_____，T 触发器的特征方程为_____。
- 8、逐次逼近型 ADC 的数码位数越多，转换结果越_____，但转换时间越_____。

得分	阅卷人

二、单项选择题（本大题共 20 分,每小题 2 分）

1. 若输入变量 A、B 全为 1 时，输出 F=1，则其输入与输出的关系是（ ）。
A. 异或 B. 同或 C. 或非 D. 与或
2. 用 n 个触发器构成计数器，可得到最大计数长度是（ ）。
A. n B. 2n C. 2ⁿ D. 2ⁿ⁻¹
3. 能实现分时传送数据逻辑功能的是（ ）。
A. TTL 与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS 逻辑门
4. 逻辑表达式 A+BC=（ ）。
A. A+B B. A+C C. (A+B)(A+C) D. B+C
5. 在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器 B. 编码器 C. 全加器 D.寄存器

6. 要使 JK 触发器的输出 Q 从 1 变成 0，它的输入信号 JK 应为（ ）。
A. 00 B. 01 C. 10 D. 无法确定

7. 最小项 $\overline{A}BC\overline{D}$ 的逻辑相邻最小项是（ ）。

A. $\overline{A}BCD$ B. $\overline{A}BC\overline{D}$ C. $ABC\overline{D}$ D. $\overline{A}BCD$

8. 组合电路设计的结果一般是要得到（ ）。
A. 逻辑电路图 B. 电路的逻辑功能 C. 电路的真值表 D. 逻辑函数式
9. 如果触发器的次态仅取决于 CP（ ）时输入信号的状态，就可以克服空翻。
A. 上升（下降）沿 B. 高电平 C. 低电平 D. 无法确定
10. 十六路数据选择器，其地址输入端有（ ）个。
A. 16 B. 2 C. 4 D. 8

得分	阅卷人

三、判断题（本大题共 10 分,每小题 2 分）

- （ ）1、时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
- （ ）2、555 集成定时器在正常工作时，应该将外部复位端 $\overline{R}$ 接高电平。
- （ ）3、同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
- （ ）4、RAM 掉电后数据易丢失，而 ROM 掉电后仍能保持数据。
- （ ）5、普通 TTL 与非门的输出端允许直接相连，实现线与。

得分	阅卷人

四、化简题（本大题共 15 分,每小题 5 分）

1. 用代数法化简：F= $\overline{\overline{A}B + ABC + A(B + A)}$

学号:

姓名:

六、分析题 (本大题共 30 分)

五、画图题 (本大题共 10 分,每小题 5 分)

