

数据手册

MM32F5280

基于"星辰" STAR-MC1 处理器的 32 位微控制器

Revision: 0.6

灵动微电子有权在任何时间对此文件包含的信息(包括但不限于规格与产品说明)做出任何改动与发布,本文件将取代之前所有公布的信息。

目录

1		总览	1
	1.1	概述	1
	1.2	主要特点	1
2		订购信息	4
	2.1	订购表	4
	2.2	丝印	5
	2.3	产品命名规则	
3		功能描述	7
	3.1	系统框图	
	3.2	内核简介	
	3.3	缓存简介	
	3.4	总线简介	
	3.5	存储器映像	
	3.6	行用確以係 Flash	
	3.7	SRAM	
	3.8	NVIC	
	3.9	EXTI	
	3.10	时钟配置	
	3.11	启动模式	
	3.12	供电方案	
	3.13	供电监控器	
	3.14	电压调压器	
	3.15	低功耗模式	
	3.16	DMA	
	3.17	MindSwitch	
	3.18	定时器和看门狗 TIM & WDG	
	3.19	实时时钟 RTC	
	3.20	备份寄存器	_
	3.21	GPIO	_
	3.22	UART	
	3.23	LPUART	
	3.24	I2C	17
	3.25	SPI	17
	3.26	128	17
	3.27	FlexCAN	17
	3.28	USB FS OTG	17
	3.29	以太网控制器	18
	3.30	FSMC	18
	3.31	ADC	
	3.32	DAC	
	3.33	COMP	
	3.34	CRC	
	3.35	调试	
4		引脚定义及复用功能	20

	4.1	引脚分	↑布图	20
		4.1.1	LQFP144 引脚分布	20
		4.1.2	LQFP100 引脚分布	21
		4.1.3	LQFP64 引脚分布	22
	4.2	引脚定	三义表	23
	4.3	GPIO	复用表	33
5		电气特性	<u> </u>	51
	5.1	测试条	5件	51
		5.1.1	负载电容	51
		5.1.2	引脚输入电压	51
		5.1.3	供电方案	52
		5.1.4	电流消耗测量	52
	5.2	数据说	色明	52
	5.3	绝对最	是大额定值	53
	5.4	工作条	6件	54
		5.4.1	通用工作条件	54
		5.4.2	上电和掉电时的工作条件	54
		5.4.3	内嵌复位和电源控制模块特性	55
		5.4.4	内置的参照电压	55
		5.4.5	供电电流特性	56
		5.4.6	外部时钟源特性	62
		5.4.7	内部时钟源特性	66
		5.4.8	PLL1 特性	67
		5.4.9	PLL2 特性	67
		5.4.10	存储器特性	68
		5.4.11	EMC 特性	69
		5.4.12	I/O 端口特性	70
		5.4.13	NRST 引脚特性	73
		5.4.14	Timer 定时器特性	74
		5.4.15	I2C 接口特性	75
		5.4.16	SPI 接口特性	76
		5.4.17	USB FS OTG 接口特性	80
		5.4.18	ENET 特性	81
		5.4.19	QSPI 特性	82
		5.4.20	ADC 特性	83
		5.4.21	温度传感器特性	88
		5.4.22	DAC 特性	88
		5.4.23	比较器特性	89
6		封装特性	£	90
	6.1	LQFP	144	90
	6.2		100	
	6.3	LQFP	64	94
7		修订记录	t	96

表格

表 2-1 订购表	4
表 3-1 存储器映像	8
表 3-2 定时器功能比较	14
表 4-1 引脚定义表	23
表 4-2 PA 端口功能复用 AF0-AF7	33
表 4-3 PA 端口功能复用 AF8-AF15	34
表 4-4 PB 端口功能复用 AF0-AF7	35
表 4-5 PB 端口功能复用 AF8-AF15	36
表 4-6 PC 端口功能复用 AF0-AF7	37
表 4-7 PC 端口功能复用 AF8-AF15	38
表 4-8 PD 端口功能复用 AF0-AF7	
表 4-9 PD 端口功能复用 AF8-AF15	40
表 4-10 PE 端口功能复用 AF0-AF7	41
表 4-11 PE 端口功能复用 AF8-AF15	42
表 4-12 PF 端口功能复用 AF0-AF7	
表 4-13 PF 端口功能复用 AF8-AF15	44
表 4-14 PG 端口功能复用 AF0-AF7	
表 4-15 PG 端口功能复用 AF8-AF15	46
表 4-16 PH 端口功能复用 AF0-AF7	
表 4-17 PH 端口功能复用 AF8-AF15	48
表 4-18 PI 端口功能复用 AF0-AF7	49
表 4-19 PI 端口功能复用 AF8-AF15	50
表 5-1 电气特性章节中的数据类别	
表 5-2 电压特性	
表 5-3 电流特性	53
表 5-4 通用工作条件	54
表 5-5 上电和掉电时的工作条件	54
表 5-6 内嵌复位和电源控制模块特性	55
表 5-7 内置的参照电压	
表 5-8 运行模式下的典型电流消耗	56
表 5-9 低功耗运行模式下的典型电流消耗	57
表 5-10 睡眠模式下的典型电流消耗	59
表 5-11 停机和深度停机模式下的典型电流消耗	
表 5-12 待机模式下的典型电流消耗	59
表 5-13 内置外设的典型电流消耗	60
表 5-14 低功耗模式的唤醒时间	62
表 5-15 高速外部用户时钟特性	63
表 5-16 低速外部用户时钟特性	63
表 5-17 HSE 振荡器特性	64
表 5-18 LSE 振荡器特性	65
表 5-19 HSI 振荡器特性	66
表 5-20 LSI 振荡器特性	67
表 5-21 PLL1 特性	67
表 5-22 PLL2 特性	68

表 5-23 Flash 存储器特性	68
表 5-24 Flash 存储器寿命和数据保存期限	68
表 5-25 QSPI Flash 存储器特性	68
表 5-26 QSPI Flash 存储器寿命和数据保存期限	69
表 5-27 EMS 特性	69
表 5-28 ESD & LU 特性	70
表 5-29 I/O 静态特性	71
表 5-30 输出电压特性, V _{DD} = 3.3V	71
表 5-31 I/O 交流特性 (1)(2)	72
表 5-32 NRST 引脚特性	73
表 5-33 TIMx 特性	74
表 5-34 I2C 接口特性	
表 5-35 SPI 特性	76
表 5-36 USB 电气特性	80
表 5-37 USB 动态特性	
表 5-38 以太网 SMI 动态特性	81
表 5-39 以太网 MII 动态特性	
表 5-40 QSPI 电气参数	
表 5-41 ADC 特性	84
表 5-42 f _{ADC} =48MHz 时的最大 R _{AIN}	
表 5-43 ADC 静态参数,参考来自 VREF+	
表 5-44 ADC 静态参数,参考来自 VDDA	
表 5-45 温度传感器特性	88
表 5-46 DAC 特性	
表 5-47 比较器特性	
表 6-1 LQFP144 封装尺寸细节	
表 6-2 LQFP100 封装尺寸细节	93
表 6-3 LQFP64 封装尺寸细节	95
表 7-1 修订历史	96

插图

图 2-1 LQFP 封装丝印	5
图 2-2 型号命名规则	6
图 3-1 系统框图	7
图 4-1 LQFP144 引脚分布	20
图 4-2 LQFP100 引脚分布	21
图 4-3 LQFP64 引脚分布	22
图 5-1 引脚的负载条件	51
图 5-2 引脚输入电压	
图 5-3 供电方案	52
图 5-4 电流消耗测量方案	
图 5-5 上电与掉电波形	
图 5-6 T _A = 25°C 时运行模式功耗随频率变化曲线	
图 5-7 T _A = 25°C 时运行和低功耗运行模式功耗随频率变化曲线	
图 5-8 T _A = 25°C 时睡眠模式功耗随频率变化曲线	
图 5-9 外部高速时钟源的交流时序图	
图 5-10 外部低速时钟源的交流时序图	
图 5-11 使用 8MHz 晶体的典型应用	
图 5-12 使用 32.768KHz 晶体的典型应用	
图 5-13 I/O 交流特性	
图 5-14 建议的 NRST 引脚保护	
图 5-15 I2C 总线交流波形和测量电路	
图 5-16 SPI 时序图从模式和 CPHA = 0, CPHASEL = 1	
图 5-17 SPI 时序图从模式和 CPHA = 1, CPHASEL = 1 (1)	
图 5-18 SPI 时序图主模式,CPHASEL = 1 (1)	
图 5-19 以太网 SMI 时序图	
图 5-20 以太网 MII 时序图	
图 5-21 QSPI 主模式时序示意图	
图 5-22 ADC 静态参数示意图	
图 5-23 使用 ADC 典型的连接图	
图 5-24 供电电源和参考电源去耦线路	
图 6-1 LQFP144 封装尺寸	
图 6-2 LQFP100 封装尺寸	92
图 6-3 L QFP64 封装尺寸	94

1 总览

1.1 概述

MM32F5280 搭载了由安谋科技授权的 Arm®v8-M 架构"星辰"STAR-MC1 处理器,最高工作频率可达 120MHz。内置了 2.25MB Flash(包括 256KB 片上 Flash 和 2MB QSPI Flash),192KB SRAM,并集成了丰富的 I/O 端口和外设模块,包括 2 个 3MSPS 12 位的 ADC,2 个 12 位的 DAC,3 个模拟比较器,2 个 16 位高级定时器,2 个 16 位和 2 个 32 位通用定时器,2 个 16 位基础定时器和 1 个低功耗定时器,1 个 FSMC 接口可用于扩展外部存储器,还包含通信接口如 2 个 I2C,3 个 SPI 或 I2S,7 个 UART,1 个低功耗UART,1 个 10/100M 以太网控制器,1 个集成了内部 PHY 的 USB 2.0 全速 OTG 控制器,以及 2 个 FlexCAN 接口。

与 MM32F5270 相比, MM32F5280 具有以下主要差异:

- MM32F5280 不具备 QSPI 外设接口,部分 QSPI 功能所在的 GPIO 引脚为 NC,更多信息请参考"引脚定义及复用功能"小节。
- MM32F5280 的工作电压为 2.7V ~ 3.6V,工作温度范围为扩展工业型 -40℃ ~ +105℃, 更多电气特性部分的异同,请参考"电气特性"小节。
- MM32F5280 的 QSPI Flash 需配置后方可使用。更多信息请参考相应软件驱动代码。 MM32F5280 提供 LQFP144、LQFP100 和 LQFP64 等多种封装形式,适合于工业控制、电梯控制、消防控制、交通运输、打印机、扫描仪、家电控制、电机控制、扫地机等多种应用场合。

1.2 主要特点

- 内核与系统
 - 工作频率可达 120MHz
 - 搭载 32 位安谋科技"星辰"STAR-MC1 处理器,采用 Arm®v8-M Mainline 架构, 内置单精度浮点运算单元(FPU),支持 DSP 扩展
 - 4KB L1 指令缓存(I-Cache)和 4KB L1 数据缓存(D-Cache)
 - 三角函数加速单元(CORDIC),支持 Sin, Cos 和 Atan 操作
 - 外设互联矩阵 MindSwitch,支持定时器、GPIOs、EXTI、ADC、DAC 和比较器等模块信号间的直接连接或触发连接;内置 4 个可配置逻辑单元(CLU)可支持这些信号间的逻辑组合以实现更灵活的触发控制
- 存储器

- 多达 2.25MB 的 Flash 存储器
- 多达 192KB 的 SRAM, 其中包括 32KB 指令 TCM (ITCM), 32KB 数据 TCM (DTCM) 和 128KB 的系统 RAM
- Boot loader 支持片内 Flash 在线系统编程(ISP)
- FSMC 接口,支持外扩 SRAM/PSRAM/NOR Flash 类型,兼容 8080/6800 通信总线模式
- 时钟、复位和电源管理
 - 2.7V~3.6V供电
 - 上电/断电复位(POR/PDR)、可编程电压监测器(PVD)
 - 外部 4~24MHz 高速晶体振荡器
 - 内置经出厂调校的 8MHz 高速 RC 振荡器
 - 内置的 PLL1 可产生系统时钟,支持多种分频模式,为总线矩阵和外设提供时钟
 - 内置的 PLL2 可产生最高 100MHz 的系统时钟,支持多种分频模式,为 USB 和 ADC 提供时钟
 - 内置 40KHz 低速振荡器
 - 外部 32.768KHz 低速振荡器,支持旁路功能

• 低功耗

- 多种低功耗模式,包括:低功耗运行(Lower Power Run)、睡眠(Sleep)、低功耗睡眠(Low Power Sleep)、停机(Stop)、深度停机(Deep Stop)和待机模式(Standby)
- VBAT 为 RTC 和后备寄存器(20 x 16 位)供电
- 2个8通道 DMA 控制器,支持外设类型包括定时器、ADC、DAC、UART、LPUART、I2C、SPI 和 FlexCAN
- 13 个定时器
 - 2个 16 位 4 通道高级定时器(TIM1 / TIM8),每个通道配有 2 个 PWM 输出,其中包括 1 路互补输出有 4 通道 PWM 输出,并支持硬件死区插入和故障检测后的紧急停止功能
 - 2 个 16 位 4 通道通用定时器(TIM3 / TIM4)和 2 个 32 位 4 通道通用定时器 (TIM2 / TIM5),每个通道配有 1 个 PWM 输出,并支持输入捕捉和输出比较, 可用于红外、霍尔传感器或者编码器信号的解码
 - 2 个 16 位基础定时器(TIM6 / TIM7)可用作通用定时和产生中断
 - 1 个 16 位低功耗定时器(LPTIM)能否在除了 Standby 以外的所有低功耗模式下唤醒处理器
 - 2 个看门狗定时器,包括独立型的 IWDG 和窗口型的 WWDG
 - 1 个 24 位 Systick 定时器

- 1 个 RTC 实时时钟
- 多达 112 个快速 I/O 端口
 - 所有 I/O 口可以映像到 16 个外部中断
 - 所有端口均可输入输出电压不高于 VDD 的信号
 - 多达 85 个 5V 容忍 I/O 端口
- 多达 17 个通信接口
 - **-**7个 UART 接口
 - 1 个 LPUART 接口
 - **-** 2 个 I2C 接口
 - 3 个 SPI 接口(支持 I2S 模式)
 - 1 个 USB 2.0 全速 OTG 控制器,内置 PHY
 - 1 个 10/100M 以太网控制器
 - 2 个 FlexCAN 接口,兼容 CAN 2.0B 协议
- 2个 12 位 ADC, 共支持 21 个外部输入通道和 2个内部输出通道, 其中每个 ADC 支持最快 3MSPS 转换率
 - 转换范围: 0 ~ V_{DDA}
 - 支持采样时间和分辨率配置
 - 支持硬件过采样,过采样次数从2到256次可选
 - 片上温度传感器
 - 片上电压传感器
 - VBAT 电压传感器
- 2个12位DAC
- 3个高速模拟比较器
- CRC 计算单元
- 96 位芯片唯一 ID (UID)
- 调试模式
 - 串行调试接口(SWD)
 - JTAG 接口
- 采用 LQFP144、LQFP100 和 LQFP64 封装

2 订购信息

2.1 订购表

表 2-1 订购表

Part no	umbers	MM32F5287							
Fea	tures	K7PV	K8PV	K9PV	L7PV	L8PV	L9PV		
Core	type	32-bit Arm China STAR-MC1, Arm®v8-M Mainline ISA							
CPU fre	equency	120 MHz							
Flash ba	nk 1 – KB	256	256	256	256	256	256		
Flash ba	nk 2 – KB	1024	1024	1024	2048	2048	2048		
SRAM - KB (ITCM/DTCM)	192 (32/32)	192 (32/32)	192 (32/32)	192 (32/32)	192 (32/32)	192 (32/32)		
DI	MA	2x 8ch	2x 8ch	2x 8ch	2x 8ch	2x 8ch	2x 8ch		
COF	RDIC	√	\checkmark	V	1	√	√		
	16-bit GP	2	2	2	2	2	2		
	32-bit GP	2	2	2	2	2	2		
Timers	16-bit basic	2	2	2	2	2	2		
Timers	16-bit advanced	2	2	2	2	2	2		
	16-bit low power	1	1	1	1	1	1		
	UART	7	7	7	7	7	7		
	LPUART	1	1	1	1	1	1		
	I2C	2	2	2	2	2	2		
	SPI / I2S	3	3	3	3	3	3		
Interfaces	USB2.0 FS OTG	1	1	1	1	1	1		
	Ethernet MAC	1	1	1	1	1	1		
	FlexCAN	2	2	2	2	2	2		
	FSMC	Can only wor 6800 in	rk as 8080 or terface	√	Can only wo	rk as 8080 or iterface	√		
GPIO (5\	/ tolerant)	54 (32)	86 (61)	112 (85)	54 (32)	86 (61)	112 (85)		
	Modules	2	2	2	2	2	2		
40111450	Speed	3MSPS	3MSPS	3MSPS	3MSPS	3MSPS	3MSPS		
12-bit ADC	Channels	16	19	21	16	19	21		
	Over sampling	2 to 256	2 to 256	2 to 256	2 to 256	2 to 256	2 to 256		
12-bi	12-bit DAC		2	2	2	2	2		
Comp	parator	3	3	3	3	3	3		
Supply	voltage				o 3.6V				
	ture range			-40°C to	+105°C		T		
Pac	kage	LQFP64	LQFP100	LQFP144	LQFP64	LQFP100	LQFP144		

2.2 丝印




图 2-1 LQFP 封装丝印

LQFP 封装一般在顶层包含如下丝印:

- 第一行: MM32
 - 灵动微电子 Logo + 产品型号第一部分。
- 第二行: F528xxxxt
 - 产品型号第二部分,"t"表示温度范围,"t"="V"表示-40~105°C环境温度范围, "t"为空表示-40~85°C环境温度范围
- 第三行: xxxxxxxr
 - 追溯编码+芯片版本号,其中"r"代表芯片版本号。
- 第四行: yyww
 - 日期编码,其中"yy"代表日期编码中的年份,"ww"代表日期编码中的周数。

2.3 产品命名规则




图 2-2 型号命名规则

3 功能描述

3.1 系统框图




图 3-1 系统框图

3.2 内核简介

本产品搭载了安谋科技授权的"星辰"STAR-MC1处理器。该处理器是基于 Arm®v8-M Mainline 指令集架构的 32 位处理器,内置单精度浮点运算单元(FPU),支持数字信号处理(DSP)扩展,提供了卓越的实时处理能力和先进的中断处理系统,可实现性能和功耗效率间的平衡,非常适用于实时控制应用。

3.3 缓存简介

本产品提供了和内核紧耦合的 4KB 第一级指令缓存(L1 I-Cache)和 4KB 第一级数据缓存(L1 D-Cache),可显著提升当程序在内置 Flash 或扩展外部存储中执行时的运行效率。

3.4 总线简介

总线矩阵包括一个 AHB 互联矩阵,一个 AHB 总线和两个桥接的 APB 总线。当 CPU 总线和 DMA 总线同时请求时,具备仲裁的功能。AHB 总线的外设(RCC,GPIO 和 CRC)通过 AHB 互联矩阵与系统总线连接。在 APB 和 AHB 总线之间连接通过 AHB2APB 桥进行数据交换。当对 APB 寄存器进行 8 位 16 位访问,APB 会自动拓宽成 32 位访问。

3.5 存储器映像

表 3-1 存储器映像

Bus	Address range	Size	Peripheral
	0x0000 0000 - 0x0007 FFFF	32 KB	ITCM
	0x0008 0000 - 0x000F FFFF	992 KB	Reserved
	0x0010 0000 - 0x07FF FFFF	127 MB	Reserved
	0x0800 0000 - 0x0803 FFFF	256 KB	Flash bank 1
	0x0804 0000 - 0x081F FFFF	1792 KB	Reserved
	0x0820 1000 - 0x0FFF FFFF	126 MB	Reserved
	0x1000 0000 - 0x100D FFFF	896 KB	Reserved
FLASH	0x100E 0000 - 0x1FFD FFFF	255 MB	Reserved
	0x1FFE 0000 - 0x1FFE 01FF	0.5 KB	Reserved
	0x1FFE 0200 - 0x1FFE 0FFF	3.5 KB	Reserved
	0x1FFE 1000 - 0x1FFE 23FF	5 KB	Security memory
	0x1FFE 2400 - 0x1FFF E7FF	113 KB	Reserved
	0x1FFF E800 - 0x1FFF F7FF	4 KB	System memory
	0x1FFF F800 - 0x1FFF F9FF	0.5 KB	Option bytes
	0x1FFF FA00 - 0x1FFF FFFF	1.5 KB	Reserved
CDAM	0x2000 0000 - 0x2000 7FFF	32 KB	DTCM
SRAM	0x2000 8000 - 0x200F FFFF	992 KB	Reserved

Bus	Address range	Size	Peripheral
	0x2010 8000 - 0x2FFF FFFF	255 MB	Reserved
	0x3000 0000 - 0x3001 BFFF	112 KB	SRAM-1
	0x3001 C000 - 0x3001 FFFF	16 KB	SRAM-2
	0x3002 0000 - 0x300F FFFF	896 KB	Reserved
	0x3010 0000 - 0x3FFF FFFF	255 MB	Reserved
	0x4000 0000 - 0x4000 03FF	1 KB	TIM2
	0x4000 0400 - 0x4000 07FF	1 KB	TIM3
	0x4000 0800 - 0x4000 0BFF	1 KB	TIM4
	0x4000 0C00 - 0x4000 0FFF	1 KB	TIM5
	0x4000 1000 - 0x4000 13FF	1 KB	TIM6
	0x4000 1400 - 0x4000 17FF	1 KB	TIM7
	0x4000 1800- 0x4000 27FF	4 KB	Reserved
	0x4000 2800 - 0x4000 2BFF	1 KB	RTC BKP
	0x4000 2C00 - 0x4000 2FFF	1 KB	WWDG
	0x4000 3000 - 0x4000 33FF	1 KB	IWDG
	0x4000 3400 - 0x4000 37FF	1 KB	Reserved
	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2
	0x4000 3C00 - 0x4000 3FFF	1 KB	SPI3
APB1	0x4000 4000 - 0x4000 43FF	1 KB	Reserved
	0x4000 4400 - 0x4000 47FF	1 KB	UART2
	0x4000 4800 - 0x4000 4BFF	1 KB	UART3
	0x4000 4C00 - 0x4000 4FFF	1 KB	UART4
	0x4000 5000 - 0x4000 53FF	1 KB	UART5
	0x4000 5400 - 0x4000 57FF	1 KB	I2C1
	0x4000 5800 - 0x4000 5BFF	1 KB	I2C2
	0x4000 5C00 - 0x4000 6BFF	4 KB	Reserved
	0x4000 6C00 - 0x4000 6FFF	1 KB	CRS
	0x4000 7000 - 0x4000 73FF	1 KB	PWR
	0x4000 7400 - 0x4000 77FF	1 KB	DAC
	0x4000 7800 - 0x4000 7BFF	1 KB	UART7
	0x4000 7C00 - 0x4000 BFFF	17 KB	Reserved
	0x4000 C000 - 0x4000 FFFF	16 KB	FLEXCAN1
¥	0x4001 0000 - 0x4001 03FF	1 KB	SYSCFG
	0x4001 0400 - 0x4001 07FF	1 KB	EXTI
	0x4001 0800 - 0x4001 0BFF	1 KB	LPUART
APB2	0x4001 0C00 - 0x4001 23FF	6 KB	Reserved
	0x4001 2400 - 0x4001 27FF	1 KB	ADC1
	0x4001 2800 - 0x4001 2BFF	1 KB	ADC2

Bus	Address range	Size	Peripheral
	0x4001 2C00 - 0x4001 2FFF	1 KB	TIM1
	0x4001 3000 - 0x4001 33FF	1 KB	SPI1
	0x4001 3400 - 0x4001 37FF	1 KB	TIM8
	0x4001 3800 - 0x4001 3BFF	1 KB	UART1
	0x4001 3C00 - 0x4001 3FFF	1 KB	UART6
	0x4001 4000 - 0x4001 43FF	1 KB	COMP
	0x4001 4400 - 0x4001 7FFF	15 KB	Reserved
	0x4001 8000 - 0x4001 BFFF	16 KB	FLEXCAN2
	0x4001 C000 - 0x4001 CFFF	4 KB	Reserved
	0x4001 D000 - 0x4001 D3FF	1 KB	LPTIM
	0x4001 D400 - 0x4001 FBFF	10 KB	Reserved
	0x4001 FC00 - 0x4001 FFFF	1 KB	MindSwitch
	0x4002 0000 - 0x4002 03FF	1 KB	DMA1
	0x4002 0400 - 0x4002 07FF	1 KB	DMA2
	0x4002 0800 - 0x4002 0FFF	2 KB	Reserved
	0x4002 1000 - 0x4002 13FF	1 KB	RCC
	0x4002 1400 - 0x4002 1FFF	3 KB	Reserved
	0x4002 2000 - 0x4002 23FF	1 KB	Flash memory interface
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved
	0x4002 3000 - 0x4002 33FF	1 KB	CRC
	0x4002 3400 - 0x4002 7FFF	19 KB	Reserved
	0x4002 8000 - 0x4002 9FFF	8 KB	ENET
	0x4002 A000 - 0x4002 A3FF	1 KB	CORDIC
AHB1	0x4002 A400 - 0x4003 FFFF	87 KB	Reserved
	0x4004 0000 - 0x4004 03FF	1 KB	Port A
	0x4004 0400 - 0x4004 07FF	1 KB	Port B
	0x4004 0800 - 0x4004 0BFF	1 KB	Port C
	0x4004 0C00 - 0x4004 0FFF	1 KB	Port D
	0x4004 1000 - 0x4004 13FF	1 KB	Port E
	0x4004 1400 - 0x4004 17FF	1 KB	Port F
	0x4004 1800 - 0x4004 1BFF	1 KB	Port G
	0x4004 1C00 - 0x4004 1FFF	1 KB	Port H
	0x4004 2000 - 0x4004 23FF	1 KB	Port I
	0x4004 2400 - 0x400F FFFF	759 KB	Reserved
	0x4010 0000 - 0x4FFF FFFF	255 MB	Reserved
	0x5000 0000 - 0x5003 FFFF	256 KB	USB OTG FS
AHB2	0x5004 0000 - 0x500F FFFF	768 KB	Reserved
	0x5010 0000 - 0x5FFF FFFF	255 MB	Reserved

Bus	Address range	Size	Peripheral
	0x6000 0000 - 0x63FF FFFF	64 MB	FSMC Bank
	0x6400 0000 - 0x67FF FFFF	64 MB	FSMC Bank
AHB3	0x6800 0000 - 0x6BFF FFFF	64 MB	FSMC Bank
	0x6C00 0000 - 0x6FFF FFFF	64 MB	FSMC Bank
	0x7000 0000 - 0x8FFF FFFF	512 MB	Reserved
	0x9000 0000 - 0x901F FFFF	2 MB	Flash bank 2 (QSPI)
	0x9020 0000 - 0x9FFF FFFF	254 MB	Reserved
ALID4	0xA000 0000 - 0xA000 0FFF	4 KB	FSMC Register
AHB4	0xA000 1000 - 0xA000 13FF	1 KB	QSPI Register
	0xA000 1400 - 0xA00F FFFF	1019 KB	Reserved
	0xA010 0000 - 0xDFFF FFFF	1023 MB	Reserved

3.6 Flash

本产品提供最大 2.25MB 的闪存存储器,用于存放程序和数据。按照两个独立分区排布,其中,分区 1 为 256KB,分区 2 为 2MB QSPI Flash。

3.7 SRAM

本产品提供最大 129KB 的内置 SRAM, 其中包括 32KB 的指令 TCM(ITCM), 32KB 的数据 TCM(DTCM)和 128KB 的系统 RAM。TCM 是和内核紧耦合的 RAM 存储器,具有独立的访问总线,提供零延迟的程序或数据访问。

3.8 NVIC

本产品内置嵌套的向量式中断控制器,能够处理多个可屏蔽中断通道(不包括 16 个 STAR-MC1 的中断线)和 256 个可编程优先级。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复,无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

3.9 **EXTI**

外部中断/事件控制器(EXTI)包含多个边沿检测器,用于捕获来自 IO 引脚的电平变化,进而产生中断/事件请求。所有 IO 引脚可以连接到 16 个外部中断线。每个中断线均可独立开关,或启用各自的触发模式(上升沿、下降沿或双边沿)。一个挂起状态寄存器将会维持所有中断请求的状态。

EXTI可以检测到脉冲宽度小于内部 APB2 总线时钟周期的电平变化。

3.10 时钟配置

芯片启动后选择系统时钟。在复位后,首先使用内部的 8 MHz 振荡器作为默认的系统时钟,随后可选择使用外部的 4~24 MHz 时钟源。当监测到外部时钟无效时,系统会自动将外部时钟源屏蔽,关闭 PLL,转而使用内部的振荡器。此时,如果使能了相关的中断监测开关,也会产生对应的中断请求。

时钟系统中,使用多个预分频器产生 AHB 总线、高速 APB(APB1 和 APB2)总线的时钟。 其中 AHB 和高速 APB 总线的时钟最高可达 120 MHz。

3.11 启动模式

在启动时,通过 BOOT0 引脚和 nBOOT1 选择位可以选择三种启动模式中的一种:

- 用户可编程的启动地址,在选项字节中配置,出厂默认为内置 Flash 起始地址
- 从系统存储区启动
- 从 ITCM 启动

Bootloader 程序位于系统存储区。从系统存储区启动 Bootloader 之后,可通过 UART1 对 片内 Flash 重新编程。

3.12 供电方案

- V_{DD} = 2.7V ~ 3.6V: 通过 V_{DD} 引脚为 I/O 引脚和内部调节器供电。
- VDDA = 2.7V ~ 3.6V: 为 ADC、复位模块、振荡器和 PLL 的模拟部分提供供电。VDDA 和 VSSA 可以分别连接到 VDD 和 VSS, 也可以单独供电, 单独供电时电压需与 VDD 和 VSS 一致。
- VBAT= 1.8V ~ 3.6V: 当关闭VDD 时,(通过内部电源切换器)为RTC、外部32KHz 振荡器和备份寄存器供电。当应用系统中没有备份电池时,VBAT 引脚可以连接到 VDD 或者浮空。

3.13 供电监控器

本产品内部集成了上电复位(POR)/掉电复位(PDR)电路,该电路始终处于工作状态,

保证系统供电超过最低允许的工作电压时工作; 当 VDD 低于设定的阈值(VPOR/PDR)时, 置器件于复位状态,而不必使用外部复位电路。

器件中还有一个可编程电压监测器(PVD),它监视 VDD/VDDA 供电并与阈值 VPVD 比较,当 VDD 低于或高于阈值 VPVD 时产生中断,中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD 功能需要通过程序开启。

3.14 电压调压器

片内的电压调压器将外部电压转成内部逻辑电路工作的电压。电压调压器在芯片复位后时 钟处于工作状态。

3.15 低功耗模式

产品支持低功耗模式,可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

低功耗运行模式(Low Power Run)

核心电路通过低功耗稳压器驱动,以最大程度地减少调节器的工作电流。该模式下代码可以从 SRAM 或 Flash 执行,但 CPU 频率限制为 2MHz。

睡眠模式 (Sleep)

在睡眠模式,只有 CPU 停止,所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

低功耗睡眠模式(Low Power Sleep)

核心电路通过低功耗稳压器驱动,从低功率运行模式进入该模式。只有 CPU 时钟停止。当事件或中断触发唤醒时,系统将恢复为低功耗运行模式。

停机模式 (Stop)

可保持 SRAM 和寄存器的内容,并达到较低的电能消耗。在停机模式下,HSI 的振荡器和 HSE 晶体振荡器被关闭。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒, EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出的唤醒信号。

深度停机模式(Deep Stop)

和停机模式类似,但能够达到更低的电流消耗,但需要比停机模式更长的唤醒时间。

待机模式 (Standby)

待机模式可实现系统的最低功耗。该模式下电压调节器掉电,核心电路的供电被切断, PLL、HSI 和 HSE 振荡器也都停止供电,仅部分必要的待机电路和备份寄存器依然保持带 电工作。待机模式下仅可以通过 WKUP 引脚的上升沿、NRST 引脚的外部复位、IWDG 复 位唤醒或者看门狗定时器唤醒并复位。SRAM 和寄存器的内容将被丢失。

3.16 DMA

本产品内置 2 个 8 路通用 DMA 可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输; DMA 控制器支持环形缓冲区的管理,避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件 DMA 请求逻辑,同时可以由软件触发每个通道;传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

3.17 MindSwitch

本产品内置的 MindSwitch 是一个外设到外设的连接和触发矩阵,支持多个输入和输出通道,实现了灵活可配的外设间硬件互联。连接到 MindSwitch 上的典型外设包括定时器、EXTI、GPIOs、软件触发源、ADC、DAC 和比较器等。MindSwitch 还内置了 4 个可编程逻辑单元 CLU,每个 CLU 是一个 4 输入 1 输出的组合逻辑运算引擎,支持的组合逻辑运算包括与、或、非和异或等。典型的应用场景包括: 用户可选择一个定时器的多个通道触发输出做为 MindSwitch 的输入,并通过 CLU 将几个触发输出做或逻辑运算后得到一个输出触发信号,再将这个组合后的触发信号连接到 ADC 的同步输入端来触发 ADC 的采样。通过灵活可配的 MindSwitch 和 CLU,用户可实现多种多样的应用场景来帮助加速终端应用。

3.18 定时器和看门狗 TIM & WDG

本产品包含 2 个高级定时器、2 个 32 位和 2 个 16 位通用定时器、2 个基本定时器、1 个 低功耗定时器、2 个看门狗定时器和 1 个系统时基定时器。下表比较了本产品中的高级定时器、通用定时器、基本定时器和低功耗定时器的功能和实例:

表 3-2 定时器功能比较

Туре	Instance	Resolution	Counter direction	pre-divider	DMA request	Capture/compare channels	Complementary output
Advanced	TIM1 TIM8	16-bit	up, down, up/down	1 to 65536	Yes	4	4
General	TIM2 TIM5	32-bit	up, down, up/down	1 to 65536	Yes	4	No
purpose	TIM3 TIM4	16-bit	up, down, up/down	1 to 65536	Yes	4	No
Basic	TIM6 TIM7	16-bit	up	1 to 65536	Yes	No	No
Low power	LPTIM	16-bit	up	1 to 128	No	1 (compare only)	No

高级控制定时器(TIM1/TIM8)

高级控制定时器是由 16 位计数器、4 个捕获/比较通道以及四组互补 PWM 发生器组成,它具有带死区插入的互补 PWM 输出,还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生 PWM(边缘或中心对齐模式,支持移向输出)
- 单脉冲输出

配置为 16 位通用定时器时,它与 TIM2 定时器具有相同的功能。配置为 16 位 PWM 发生器时,它具有全调制能力(0~100%)。

高级定时器的很多功能都与通用的 TIM 定时器相同,因此,高级定时器可以通过定时器链接功能与 通用定时器协同操作,提供同步或事件链接功能。

在调试模式下,计数器可以被冻结,同时 PWM 输出被禁止,从而切断由这些输出所控制的开关。

通用定时器(TIM2/TIM3/TIM4/TIM5)

产品中内置了 4 个通用定时器,该定时器有一个 16 位或 32 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

这些定时器也可以通过定时器链接功能来实现协同操作,提供同步或事件链接功能。

每个通用定时器都可以用于产生 PWM 输出,或做为基础定时器使用,每个定时器都支持独立的 DMA 请求。

这些定时器还能够处理增量编码器的信号,也能处理 1 ~ 4 个霍尔传感器的数字输出。每个定时器都 PWM 输出或作为简单时间基准。

在调试模式下,计数器可以被冻结,同时 PWM 输出被禁止。

32 位通用定时器 (TIM2 / TIM5)

该定时器有一个 32 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

16 位通用定时器 (TIM3 / TIM4)

该定时器有一个 16 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

基础定时器(TIM6/TIM7)

定时器均基于一个 **16** 位自动重载递增计数器和一个 **16** 位预分频器。在调试模式下,计数器可以被冻结。

低功耗定时器(LPTIM)

LPTIM 由一个 16 位计数器组成,可以为用户提供便捷的计数定时功能。LPTIM 可以工作在各种低功耗模式下,具有低功耗的特点。LPTIM 的时钟也可由外部时钟提供,工作在没有内部时钟的环境中,可以在休眠模式下实现外部脉冲计数功能。通过外部输入的触发信

号,能够实现低功耗超时唤醒。LPTIM 具有外部时钟计数,超时唤醒功能,PWM 输出等 多种用途。

独立看门狗(IWDG)

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器,它由一个内部独立的 40KHz 的振荡器提供时钟。因为这个振荡器独立于主时钟,所以它可运行于停机和待机模式。它可以用在系统发生问题时复位整个系统或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下,计数器可以被冻结。

窗口看门狗 (WWDG)

窗口看门狗内有一个 7 位的递减计数器,并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动,具有早期预警中断功能;在调试模式下,计数器可以被冻结。

系统时基定时器(Systick)

这个定时器是专用于实时操作系统,也可当成一个标准的递减计数器。它具有下述特性:

- 24 位的递减计数器
- 自动重加载功能
- 当计数器为0时能产生一个可屏蔽系统中断
- 可编程时钟源

3.19 实时时钟 RTC

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器,在相应软件配置下,可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。RTC 模块和时钟配置系统(RCC_BDCR 寄存器) 处于后备区域,即在系统复位或待机模式唤醒后,RTC 的设置和时间维持不变。

3.20 备份寄存器

备份寄存器是 20 个 16 位的寄存器,可用来存储用户应用程序数据。他们处在备份域里,当 Vpp 电源被切断,他们仍然由 Vbat 维持供电。当系统在待机模式下被唤醒,或系统复位或电源复位时,他们也不会被复位。

3.21 GPIO

每个 GPIO 引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。

在需要的情况下,I/O 引脚的外设功能可以通过一个特定的操作锁定,以避免意外的写入

I/O 寄存器。

3.22 **UART**

本产品中内置 7个 UART 接口。支持 LIN 主从功能。兼容 ISO7816 智能卡模式。UART 接口支持输出数据长度可为 5 位、6 位、7 位、8 位、9 位可配置。UART 的最快速度可达到 7Mbps。所有 UART 接口都可以使用 DMA 操作。

3.23 LPUART

本产品中内置 1 个低功耗 UART 接口(LPUART),相比于 UART,其功耗更低,并支持在 Stop 和 Deep Stop 模式下运行以及唤醒芯片。LPUART 工作时钟可选配为 HSI、LSI、LSE 或外设时钟。

3.24 I2C

本产品中内置 2 个 I2C 接口,能够工作于多主模式或从模式,支持 7 位或 10 位寻址,支持标准(100Kbps)、快速模式(400Kbps)和快速扩展模式(1Mbps)。

3.25 SPI

本产品中内置 3 个 SPI 接口。SPI 接口在从或主模式下,可配置成每帧 1 ~ 32 位。主模式最大速率 48 Mbps,从模式最大速率 24 Mbps。所有的 SPI 接口都可以使用 DMA 操作。

3.26 I2S

本产品中内置 3 个 I2S 接口,与 SPI 共用管脚,支持半双工通信(仅发射机或接收机)和 全双工通信,支持主操作或从操作,发射模式下的下溢标志(仅从机),接收模式下的上 溢标志(主和从机)和接收/发射模式下的帧错误标志(仅从机)。8 位可编程线性预分频器,以达到精确的音频采样频率(8KHz 到 192KHz)。数据格式可以是 16 位、24 位或 32 位,数据包帧固定为 16 位(16 位数据帧)或 32 位(16 位、24 位、32 位数据帧)。

3.27 FlexCAN

本产品内置 2 个 FlexCAN 接口,兼容规范 2.0A 和 2.0B(主动),位速率高达 1 Mbps。它可以接收和发送 11 位标识符的标准帧,也可以接收和发送 29 位标识符的扩展帧。

3.28 USB FS OTG

本产品内置 1 个 USB 2.0 全速控制器,内置 PHY,支持工作在主机(Host)、从机(Slave)或OTG 模式,遵循全速 USB 设备(12 Mbps)标准,内置 16 个双向端点。

3.29 以太网控制器

本产品内置 1 个 10/100M 以太网 MAC 控制器,兼容 IEEE 802.3x 规范,支持通过介质独立接口(MII)接入以太网。使用时需要连接一个外部物理层设备(PHY)来连接物理总线。

3.30 FSMC

本产品内置 1 个灵活的静态存储器连接(FSMC)模块。FSMC 支持多种类型的外扩存储器,包括 SRAM,PSRAM 和 NOR Flash。FSMC 与大多数图形 LCD 控制器无缝对接。支持 8080/6800 模式,并且可以灵活适应特定的 LCD 接口。

3.31 ADC

本产品内置 2 个 12 位模拟/数字转换器(ADC),单 ADC 最高转换率可达 3MSPS。 ADC1 有最多 16 个外部通道,ADC2 有最多 17 个外部通道,其中 12 个 ADC1 和 ADC2 的通道在引脚排布上是复用的,因此共有 21 个可用的 ADC 外部输入引脚。对于这些复用引脚,可以将 ADC1 和 ADC2 并行使用来获得最高 6MSPS 的转换率。ADC2 配有 2 个内部通道,分别连接温度传感器和电压传感器。ADC 支持单次单周期和连续扫描转换模式。 在扫描模式下,自动进行已选定的一组模拟输入上的采集值转换。ADC 可以使用 DMA 操作。

ADC 支持硬件过采样,过采样率从 2 次到 256 次可配。采用过采样功能可以提升 ADC 的有效位数。

模拟看门狗功能允许非常精准地监视一路或所有选中的通道,当被监视的信号超出预置的 阈值时,将产生中断。由通用定时器(TIMx)和高级控制定时器产生的事件,可以分别内部级联到 ADC 的触发,应用程序能使 ADC 转换与时钟同步。

温度传感器

温度传感器产生一个随温度线性变化的电压。温度传感器在内部被连接到 ADC 的输入通道上,用于将传感器的输出转换到数字数值。

3.32 DAC

本产品内置 2 个数字/模拟转换器(DAC),支持最高 12 位分辨率。DAC 可以配置成 8 位或者 12 位模式,也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时,数据可以设置成左对齐,也可以设置成右对齐。

3.33 COMP

本产品内置 3 个模拟比较器(COMP),可独立使用(适用所有终端上的 I/O 口),也可与定时器结合使用。可以选择外部 I/O 引脚上的电平、内部电压参考(CRV)的输出电压或内部 12 位 DAC 的输出电压做为比较器的参考电压,其中,CRV 的输出电压通过 V_{DDA}

或内部带隙基准电压的 4 位电阻分压实现。COMP可用于多种功能,包括:由模拟信号触发低功耗模式唤醒事件;为实现快速 PWM 关断的刹车事件;捕获事件或用于逐周期电流控制的 OCref_clr 事件等。COMP 支持可编程的迟滞电压,可编程的速率和功耗。

3.34 CRC

CRC(循环冗余校验)计算单元使用一个固定的多项式发生器,从一个 32 位的数据字产生一个 CRC 码。在众多的应用中,基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC60335-1 标准的范围内,它提供了一种检测闪存存储器错误的手段,CRC 计算单元可以用于实时地计算软件的签名,并与在链接和生成该软件时产生的签名对比。

3.35 调试

本产品支持 SWD 或 JTAG 调试。

4 引脚定义及复用功能

- 4.1 引脚分布图
- 4.1.1 LQFP144 引脚分布




图 4-1 LQFP144 引脚分布

4.1.2 LQFP100 引脚分布




图 4-2 LQFP100 引脚分布

4.1.3 LQFP64 引脚分布




图 4-3 LQFP64 引脚分布

4.2 引脚定义表

表 4-1 引脚定义表

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
1	1	-	PE2	I/O	5VT	PE2	TIM3_CH1 SPI2_SCK I2S2_CK ENET_MII_TXD3 FMC_A23	TRACECLK
2	2	-	PE3	I/O	5VT	PE3	TIM3_CH2 SPI2_NSS I2S2_WS FMC_A19	TRACED0
3	3	-	PE4	I/O	5VT	PE4	TIM3_CH3 I2C2_SMBA SPI2_NSS I2S2_WS FMC_A20	TRACED1
4	4	-	PE5	I/O	5VT	PE5	TIM3_CH4 I2C2_SCL SPI2_MISO I2S2_MCK(extSD) FMC_A21	TRACED2
5	5	-	PE6	I/O	5VT	PE6	TIM3_CH3 I2C2_SDA SPI2_MOSI I2S2_SD FMC_A22	TRACED3
6	6	1	VBAT	S	-	VBAT	-	-
7	7	2	PC13	I/O	5VT	PC13	TIM8_CH1 MDS_IN0	WKP1 BKP_TAMPER
8	8	3	PC14 OSC32_ IN	I/O	тс	PC14	TIM8_CH2	OSC32_IN
9	9	4	PC15 OSC32_ OUT	I/O	тс	PC15	TIM8_CH3	OSC32_OUT
10	-	-	PF0	I/O	5VT	PF0	I2C2_SDA SPI2_NSS I2S2_WS FMC_A0	-
11			PF1	I/O	5VT	PF1	12C2_SCL SP12_SCK 12S2_CK FMC_A1	-
12	_	-	PF2	I/O	5VT	PF2	I2C2_SMBA FMC_A2	-
13		-	PF3	I/O	5VT	PF3	FMC_A3	-
14	-	-	PF4	I/O	5VT	PF4	FMC_A4	-
15	-	-	PF5	I/O	5VT	PF5	FMC_A5	-
16	10	-	VSS_5	S	-	VSS_5	-	-
17	11	-	VDD_5	S	-	VDD_5	-	-
18 (NC)	-	-	PF6	I/O	TC	PF6	QSPI_NSS	-
19	-	-	PF7	I/O	TC	PF7	TIM5_CH2 SPI1_SCK I2S1_CK UART7_TX	ADC1_IN17

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
20 (NC)	-	-	PF8	I/O	TC	PF8	QSPI_DA1	-
21	-	-	PF9	I/O	TC	PF9	TIM5_CH4 SPI1_MOSI I2S1_SD	ADC1_IN15
22 (NC)	-	-	PF10	I/O	TC	PF10	QSPI_DA2	-
23	12	5	PH0 OSC IN	I/O	TC	PH0	-	OSC_IN
24	13	6	PH1 OSC_O UT	I/O	TC	PH1	-	OSC_OUT
25	14	7	NRST	I/O	TC	NRST	-	-
26	15	8	PC0	I/O	тс	PC0	TIM1_BKIN3 I2C1_SCL UART4_TX LPUART_RX	ADC12_IN10 COMP3_INM0
27	16	9	PC1	I/O	TC	PC1	TIM8_BKIN2 I2C1_SDA UART4_RX ENET_MDC LPUART_TX	ADC12_IN11 COMP3_INP0
28	17	10	PC2	I/O	TC	PC2	COMP3_OUT I2C2_SCL SPI2_MISO I2S2_MCK(extSD) UART4_CTS ENET_MII_TXD2 FMC_NWE	ADC1_IN12
29	18	11	PC3	I/O	TC	PC3	I2C2_SDA SPI2_MOSI I2S2_SD UART4_RTS ENET_MII_TX_CLK FMC_A0	ADC1_IN13
30	19	12	PI0	I/O	5VT	PI0	TIM1_CH4N TIM8_CH4 CAN1_RX LPUART_RX MDS_OUT0	-
31	20	-	VREF-	S	-	VREF-	-	-
32	21	-	VREF+	S	-	VREF+	-	-
33	22	13	VDDA	S	-	VDDA	-	-
34	23	14	PA0	I/O	TC	PA0	TIM2_CH1 TIM2_ETR TIM5_CH1 TIM8_ETR UART2_CTS UART4_TX ENET_MII_CRS	ADC12_IN0 COMP12_INP 0 COMP1_INM2 COMP3_INP3 WKP0
35	24	15	PA1	I/O	тс	PA1	TIM2_CH2 TIM5_CH2 UART2_RTS UART4_RX ENET_MII_RX_CLK	ADC12_IN1 COMP12_INP 1

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
36	25	16	PA2	I/O	TC	PA2	TIM2_CH3 TIM5_CH3 UART2_TX COMP2_OUT ENET_MDIO FMC_DA4 LPUART_TX	ADC12_IN2 COMP12_INP 2 COMP2_INM2 WKP2
37	26	17	PA3	I/O	TC	PA3	TIM2_CH4 TIM5_CH4 I2S1_MCK UART2_RX ENET_MII_COL FMC_DA5 LPUART_RX	ADC12_IN3 COMP12_INP 3
38	27	18	VSS_4	S	-	VSS_4	-	-
39	28	19	VDD_4	S	-	VDD_4	-	-
40	29	20	PA4	I/O	TC	PA4	TIM5_ETR	ADC12_IN4 COMP12_INM 0 DAC1_OUT
41	30	21	PA5	1/0	TC	PA5	TIM2_CH1 TIM2_ETR TIM3_ETR TIM8_CH1N SPI1_SCK I2S1_CK UART5_RX FMC_DA7	ADC12_IN5 COMP12_INM 1 DAC2_OUT
42	31	22	PA6	I/O	тс	PA6	TIM1_BKIN1 TIM3_CH1 TIM8_BKIN1 SPI1_MISO I2S1_MCK(extSD) COMP1_OUT	ADC12_IN6
43	32	23	PA7	I/O	TC	PA7	TIM1_CH1N TIM3_CH2 TIM8_CH1N SPI1_MOSI I2S1_SD COMP2_OUT CRS_SYNC ENET_MII_RX_DV MDS_IN1	ADC12_IN7
44	33	24	PC4	I/O	тс	PC4	UART1_TX ENET_MII_RXD0 FMC_NE4	ADC2_IN14
45	34	25	PC5	I/O	TC	PC5	UART1_RX ENET_MII_RXD1 FMC_NOE	ADC2_IN15 WKP3
46	35	26	PB0	I/O	TC	PB0	TIM1_CH2N TIM3_CH3 TIM8_CH2N UART6_TX ENET_MII_RXD2	ADC12_IN8 COMP3_INP1
47	36	27	PB1	I/O	TC	PB1	TIM1_CH3N TIM3_CH4 TIM8_CH3N UART6_RX ENET_MII_RXD3	ADC12_IN9 COMP3_INM1

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
48	37	28	PB2 BOOT1	I/O	5VT	PB2	TIM1_CH4N TIM8_CH4N ENET_MII_RX_CLK	BOOT1
49	-	-	PF11	I/O	5VT	PF11	SPI1_MOSI I2S1 SD	-
50	-	-	PF12	I/O	5VT	PF12	FMC_A6	-
51	-	-	VSS_6	S	-	VSS_6	-	-
52	-	-	VDD_6	S	-	VDD_6	-	-
53	-	-	PF13	I/O	5VT	PF13	FMC_A7	-
54	-	-	PF14	I/O	5VT	PF14	FMC_A8	-
55	-	-	PF15	I/O	5VT	PF15	FMC_A9	-
56	-	-	PG0	I/O	5VT	PG0	FMC_A10	-
57	-	-	PG1	I/O	5VT	PG1	FMC_A11	-
58	38	-	PE7	I/O	TC	PE7	TIM1_ETR UART7_RX FMC_DA4	ADC2_IN12 COMP3_INP2
59	39	-	PE8	I/O	тс	PE8	TIM1_CH1N UART7_TX FMC_DA5	ADC2_IN13 COMP3_INM2
60	40	-	PE9	I/O	тс	PE9	TIM1_CH1 FMC_DA6	ADC2_IN16
61	-	-	VSS_7	S	-	VSS_7	-	-
62	-	-	VDD_7	S	-	VDD_7	-	-
63	41	-	PE10	I/O	5VT	PE10	TIM1_CH2N I2S1_MCK FMC_DA7	-
64	42	-	PE11	I/O	5VT	PE11	TIM1_CH2 SPI1_NSS I2S1_WS FMC_DA8	-
65	43		PE12	I/O	5VT	PE12	TIM1_CH3N SPI1_SCK I2S1_CK FMC_DA9	-
66	44	-	PE13	I/O	5VT	PE13	TIM1_CH3 SPI1_MISO I2S1_MCK(extSD) FMC_DA10	-
67	45	-	PE14	I/O	5VT	PE14	TIM1_CH4 SPI1_MOSI I2S1_SD FMC_DA11	-
68	46	-	PE15	I/O	5VT	PE15	TIM1_BKIN4 FMC_DA12	-
69	47	29	PB10	I/O	5VT	PB10	TIM2_CH3 I2C2_SCL SPI2_SCK I2S2_CK UART3_TX ENET_MII_RX_ER LPTIM_CH1 LPUART_RX	-

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
70	48	30	PB11	I/O	5VT	PB11	TIM2_CH4 I2C2_SDA I2S2_MCK UART3_RX ENET_MII_TX_EN LPTIM_ETR LPUART_TX MDS_OUT1	-
71	49	31	VSS_1	S	-	VSS_1	-	-
72	50	32	VDD_1	S	-	VDD_1	-	-
73	51	33	PB12	I/O	5VT	PB12	TIM1_BKIN2 TIM5_ETR COMP3_OUT I2C2_SMBA SPI2_NSS I2S2_WS CAN2_RX ENET_MII_TXD0 FMC_DA13) -
74	52	34	PB13	I/O	5VT	PB13	TIM1_CH1N TIM8_CH1N SPI2_SCK I2S2_CK UART3_CTS CAN2_TX ENET_MII_TXD1	-
75	53	35	PB14	1/0	5VT	PB14	TIM1_CH2N TIM8_CH2N SPI2_MISO I2S2_MCK(extSD) UART3_RTS ENET_MII_TX_CLK FMC_DA0 MDS_IN2	-
76	54	36	PB15	I/O	5VT	PB15	TIM1_CH3N TIM8_CH3N SPI2_MOSI I2S2_SD	WKP5
77	55	0-	PD8	I/O	5VT	PD8	UART3_TX FMC_DA13	-
78	56	-	PD9	I/O	5VT	PD9	UART3_RX FMC_DA14	-
79	57	-	PD10	I/O	5VT	PD10	I2C1_SCL	-
80	58	-	PD11	I/O	5VT	PD11	FMC_DA15 TIM4_ETR I2C1_SDA I2S3_MCK UART3_CTS FMC_A16	-
81	59	-	PD12	I/O	5VT	PD12	TIM4_CH1 I2C1_SMBA SPI3_SCK I2S3_CK UART3_RTS FMC_A17	-
82	60	-	PD13	I/O	5VT	PD13	TIM4_CH2 SPI3_MISO I2S3_MCK(extSD) FMC_A18	-
83	-	-	VSS_8	S	-	VSS_8	-	-

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
84	-	-	VDD_8	S	-	VDD_8	-	-
85	61	-	PD14	I/O	5VT	PD14	TIM4_CH3 SPI3_MOSI I2S3_SD FMC_DA0	-
86	62	-	PD15	I/O	5VT	PD15	TIM4_CH4 SPI3_NSS I2S3_WS FMC_DA1	-
87	-	-	PG2	I/O	5VT	PG2	FMC_A12	-
88	-	-	PG3	I/O	5VT	PG3	FMC_A13	-
89	-	1	PG4	I/O	5VT	PG4	FMC_A14	-
90	-	-	PG5	I/O	5VT	PG5	FMC_A15	-
91 (NC)	-	-	PG6	I/O	5VT	PG6	QSPI_DA0	-
92 (NC)	-	-	PG7	I/O	5VT	PG7	QSPI_SCK	-
93 (NC)	-	-	PG8	I/O	5VT	PG8	QSPI_DA3	-
94	-	-	VSS_9	S	_	VSS_9		-
95	-	-	VDD_9	S	-	VDD_9	-	-
96	63	37	PC6	I/O	5VT	PC6	TIM3_CH1 TIM8_CH1 I2C1_SCL SPI2_MISO I2S2_MCK(extSD) UART6_TX FMC_DA1	-
97	64	38	PC7	I/O	5VT	PC7	TIM3_CH2 TIM8_CH2 I2C1_SDA SPI3_MISO I2S3_MCK(extSD) SPI3_MISO I2S3_MCK(extSD) UART6_RX	-
98	65	39	PC8	I/O	5VT	PC8	TIM3_CH3 TIM8_CH3 I2C2_SCL	-
99	66	40	PC9	I/O	5VT	PC9	MCO2 TIM3_CH4 TIM8_CH4 I2C2_SDA	-
100	67	41	PA8	I/O	5VT	PA8	MCO1 TIM1_CH1 TIM3_ETR I2C1_SCL	-
101	68	42	PA9	I/O	5VT	PA9	TIM1_CH2 I2C1_SCL UART1_TX	USB_FS_VBU S
102	69	43	PA10	I/O	5VT	PA10	TIM1_CH3 I2C1_SDA UART1_RX	USB_FS_ID
103	70	44	PA11	I/O	тс	PA11	TIM1_CH4 I2C1_SMBA UART1_CTS COMP1_OUT CAN1_RX	USB_FS_DM

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
104	71	45	PA12	I/O	TC	PA12	TIM1_ETR UART1_RTS COMP2_OUT CAN1_TX	USB_FS_DP
105	72	46	PA13	I/O ⁽⁴⁾	5VT	PA13	JTMS_SWDIO I2C1_SMBA USB_FS_VBUSON ENET_MII_TX_CLK MDS_OUT2	-
106	73	-	PH2	I/O	5VT	PH2	TIM1_ETR TIM8_ETR ENET_MII_CRS	-
107	74	47	VSS_2	S	-	VSS_2	-	-
108	75	48	VDD_2	S	-	VDD_2	-	-
109	76	49	PA14	I/O ⁽⁴⁾	5VT	PA14	JTCK_SWCLK I2C1_SDA I2S3_MCK UART4_CTS MDS_IN3	<u>.</u>
110	77	50	PA15	I/O ⁽⁴⁾	5VT	PA15	JTDI TIM2_CH1 TIM2_ETR I2C1_SCL SPI1_NSS I2S1_WS SPI3_NSS I2S3_WS UART4_RTS ENET_MII_RX_CLK	-
111	78	51	PC10	1/0	5VT	PC10	SPI3_SCK I2S3_CK UART3_TX UART4_TX	-
112	79	52	PC11	I/O	5VT	PC11	SPI3_MISO I2S3_MCK(extSD) UART3_RX UART4_RX FMC_DA2	-
113	80	53	PC12	I/O	5VT	PC12	SPI3_MOSI I2S3_SD UART5_TX FMC_DA3	-
114	81	-	PD0	I/O	5VT	PD0	CAN1_RX FMC_DA2 LPUART_TX	-
115	82	-	PD1	I/O	5VT	PD1	CAN1_TX FMC_DA3 LPUART_RX	-
116	83	54	PD2	I/O	5VT	PD2	TIM3_ETR I2S3_MCK UART5_RX FMC_NWE	-
117	84	-	PD3	I/O	5VT	PD3	SPI2_SCK I2S2_CK UART2_CTS FMC_CLK	-
118	85	-	PD4	I/O	5VT	PD4	SPI3_SCK I2S3_CK UART2_RTS FMC_NOE	-

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
119	86	1	PD5	I/O	5VT	PD5	SPI3_MISO I2S3_MCK(extSD) UART2_TX FMC_NWE	-
120	-	-	VSS_10	S	-	VSS_10	-	-
121	-	-	VDD_10	S	-	VDD_10	-	-
122	87	-	PD6	I/O	5VT	PD6	SPI3_MOSI I2S3_SD UART2_RX FMC_NWAIT	-
123	88	-	PD7	I/O	5VT	PD7	SPI3_NSS I2S3_WS FMC_NE1	-
124	-	-	PG9	I/O	5VT	PG9	UART6_RX FMC_NE2	-
125	-	-	PG10	I/O	5VT	PG10	FMC_NE3	-
126	-	-	PG11	I/O	5VT	PG11	I2S2_MCK ENET MII TXEN	-
127	-	-	PG12	I/O	5VT	PG12	SPI2_MISO I2S2_MCK(extSD) UART6_RTS FMC_NE4	-
128	-	-	PG13	I/O	5VT	PG13	SPI2_SCK I2S2_CK UART6_CTS ENET_MII_TXD0 FMC_A24	-
129	-	-	PG14	I/O	5VT	PG14	SPI2_MOSI I2S2_SD UART6_TX ENET_MII_TXD1 FMC_A25	-
130	-	-	VSS_11	S	-	VSS_11	-	-
131	-	-	VDD_11	S	-	VDD_11	-	-
132	-	-	PG15	I/O	5VT	PG15	UART6_CTS	-
133	89	55	PB3	I/O ⁽⁴⁾	5VT	PB3	JTDO TRACESWO TIM2_CH2 TIM4_ETR SPI1_SCK I2S1_CK SPI3_SCK I2S3_CK UART5_CTS	-
134	90	56	PB4	I/O ⁽⁴⁾	5VT	PB4	NJTRST TIM3_CH1 SPI1_MISO I2S1_MCK(extSD) SPI3_MISO I2S3_MCK(extSD) UART5_RTS	-

LQFP144	LQFP100	LQFP64	Name	Type (1)(3)	I/O level ⁽²⁾	Main function	Multiplex function	Additional function
135	91	57	PB5	I/O	5VT	PB5	TIM3_CH2 TIM8_CH3N I2C1_SMBA SPI1_MOSI I2S1_SD SPI3_MOSI I2S3_SD CAN2_RX ENET_PPS_OUT LPTIM_CH1	WKP4
136	92	58	PB6	I/O	5VT	PB6	TIM4_CH1 TIM8_CH4N I2C1_SCL SPI1_NSS I2S1_WS SPI3_NSS I2S3_WS UART1_TX UART7_TX CAN2_TX LPTIM_ETR	<u></u>
137	93	59	PB7	I/O	5VT	PB7	TIM4_CH2 COMP3_OUT I2C1_SDA I2S1_MCK I2S3_MCK UART1_RX UART7_RX FMC_NADV MDS_OUT3	-
138	94	60	PH3 BOOT0	I/O ⁽⁵⁾	5VT	PH3	-	воото
139	95	61	PB8	I/O	5VT	PB8	TIM4_CH3 TIM8_CH1N I2C1_SCL UART1_CTS COMP1_OUT CAN1_RX ENET_MII_TXD3	-
140	96	62	PB9	I/O	5VT	PB9	TIM4_CH4 TIM8_CH2N I2C1_SDA SPI2_NSS I2S2_WS UART1_RTS COMP2_OUT CAN1_TX	,
141	97	-	PE0	I/O	5VT	PE0	TIM4_ETR FMC_NBL0 LPUART_RX	-
142	98	-	PE1	I/O	5VT	PE1	I2S2_MCK FMC_NBL1 LPUART_TX	-
143	99	63	PI1	I/O	5VT	PI1	TIM2_ETR TIM5_ETR TIM8_ETR I2C1_SMBA CAN1_TX LPUART_TX	-
144	100	64	VDD_3	S	-	VDD_3	-	-

- 1. I= 输入, O= 输出, S= 电源, HiZ = 高阻。
- TC:标准IO,输入信号不能超过VDD。
 5VT:5V兼容IO。
- 3. 除非特殊说明,除 NRST 和 JTAG 相关引脚外的 I/O 类型引脚在上电后为浮空输入状态,此时 无内部上拉或下拉使能,如果没有外部上拉或下拉,引脚电平为浮空状态。
- 4. 复位后,JTAG 相关引脚 PA13/JTMS_SWDIO、PB4/NJTRST、PA15/JTDI 引脚的内部上拉电阻会使能,PA14/JTCK_SWCLK 引脚的内部下拉电阻会使能,如果没有外部上拉或下拉,引脚电平会被对应上拉到 VDD 电压或下拉到 VSS 电压。PB3/JTDO 引脚处于浮空状态。
- 5. 复位后,BOOT0 引脚的内部下拉电阻会使引脚保持在 VSS 电压状态。

4.3 GPIO 复用表

表 4-2 PA 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0	-	TIM2_CH1 TIM2_ETR	TIM5_CH1	TIM8_ETR	-	-	-	UART2_C TS
PA1	-	TIM2_CH2	TIM5_CH2	-	-	-	-	UART2_R TS
PA2	-	TIM2_CH3	TIM5_CH3	-	-	-	-	UART2_TX
PA3	-	TIM2_CH4	TIM5_CH4	-	-	I2S1_MCK	-	UART2_R X
PA4	-	-	TIM5_ETR	-	-	SPI1_NSS I2S1_WS	SPI3_NSS I2S3_WS	
PA5	-	TIM2_CH1 TIM2_ETR	TIM3_ETR	TIM8_CH1 N	-	SPI1_SCK I2S1_CK		-
PA6	-	TIM1_BKI N1	TIM3_CH1	TIM8_BKI N1	-	SPI1_MIS O I2S1_MCK (extSD)	-	-
PA7	-	TIM1_CH1 N	TIM3_CH2	TIM8_CH1 N	-	SPI1_MOS I I2S1_SD	-	-
PA8	MCO1	TIM1_CH1	TIM3_ETR	-	I2C1_SCL		-	-
PA9	-	TIM1_CH2	-		I2C1_SCL	-	-	UART1_TX
PA10	-	TIM1_CH3	-	-	I2C1_SDA	-	-	UART1_R X
PA11	-	TIM1_CH4	-	-	I2C1_SMB A	-	-	UART1_C TS
PA12	-	TIM1_ETR	-	-	-	-	-	UART1_R TS
PA13	JTMS_SW DIO	-	-	-	I2C1_SMB A	-	-	-
PA14	JTCK_SW CLK	-	-	-	I2C1_SDA	-	I2S3_MCK	-
PA15	JTDI	TIM2_CH1 TIM2_ETR	-	_	I2C1_SCL	SPI1_NSS I2S1_WS	SPI3_NSS I2S3_WS	-

表 4-3 PA 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	UART4_T X	-	-	ENET_MII CRS	-	-	-	-
PA1	UART4_R X	-	-	ENET_MII _RX_CLK	-	-	-	-
PA2	COMP2_O UT	-	-	ENET_MD IO	FMC_DA4	LPUART_ TX	-	-
PA3	-	-	-	ENET_MII _COL	FMC_DA5	LPUART_ RX	-	1
PA4	UART5_T X	1	-	-	FMC_DA6	1	-	1
PA5	UART5_R X	-	-	-	FMC_DA7	-	-	-
PA6	COMP1_O UT	-	-	-	-	-		-
PA7	COMP2_O UT	-	CRS_SYN C	ENET_MII _RX_DV	-	-	-	MDS_IN1
PA8	-	-	-	-	-	-	-	-
PA9	-	-	-	-	-		-	-
PA10	-	-	-	-	-	(-)	-	-
PA11	COMP1_O UT	CAN1_RX	-	<u> </u>	-		-	-
PA12	COMP2_O UT	CAN1_TX	-	-	1	-	-	-
PA13	-	-	USB_FS_ VBUSON	ENET_MII _TX_CLK	-	-	-	MDS_OUT 2
PA14	UART4_C TS	-	-	-	-	-	-	MDS_IN3
PA15	UART4_R TS	-	_	ENET_MII _RX_CLK	-	-	-	-

表 4-4 PB 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0	-	TIM1_CH2 N	TIM3_CH3	TIM8_CH2 N	-	-	-	-
PB1	-	TIM1_CH3 N	TIM3_CH4	TIM8_CH3 N	-	-	-	-
PB2	-	TIM1_CH4 N	-	TIM8_CH4 N	-	-	-	-
PB3	JTDO TRACESW O	TIM2_CH2	TIM4_ETR	-	-	SPI1_SCK I2S1_CK	SPI3_SCK I2S3_CK	-
PB4	NJTRST	-	TIM3_CH1	-	-	SPI1_MIS O I2S1_MCK (extSD)	SPI3_MIS O I2S3_MCK (extSD)	-
PB5	-	-	TIM3_CH2	TIM8_CH3 N	I2C1_SMB A	SPI1_MOS I I2S1_SD	SPI3_MOS I I2S3_SD	-
PB6	-	-	TIM4_CH1	TIM8_CH4 N	I2C1_SCL	SPI1_NSS I2S1_WS	SPI3_NSS I2S3_WS	UART1_TX
PB7	-	-	TIM4_CH2	COMP3_O UT	I2C1_SDA	I2S1_MCK	12S3_MCK	UART1_R X
PB8	-	-	TIM4_CH3	TIM8_CH1 N	I2C1_SCL		-	UART1_C TS
PB9	-	-	TIM4_CH4	TIM8_CH2 N	I2C1_SDA	SPI2_NSS I2S2_WS	-	UART1_R TS
PB10	-	TIM2_CH3	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	-	UART3_TX
PB11	-	TIM2_CH4	-	-	I2C2_SDA	I2S2_MCK	-	UART3_R X
PB12	-	TIM1_BKI N2	TIM5_ETR	COMP3_O UT	I2C2_SMB A	SPI2_NSS I2S2_WS	-	-
PB13	-	TIM1_CH1 N		TIM8_CH1 N	-	SPI2_SCK I2S2_CK	-	UART3_C TS
PB14	-	TIM1_CH2 N	-	TIM8_CH2 N	-	SPI2_MIS O I2S2_MCK (extSD)	-	UART3_R TS
PB15	-	TIM1_CH3 N	-	TIM8_CH3 N	-	SPI2_MOS I I2S2_SD	-	-

表 4-5 PB 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	UART6_T X	-	-	ENET_MII RXD2	-	-	-	-
PB1	UART6_R X	-	-	ENET_MII _RXD3	-	-	-	-
PB2	-	-	-	ENET_MII _RX_CLK	-	-	-	-
PB3	UART5_C TS	-	-	-	-	-	-	-
PB4	UART5_R TS	-	-	-	-	-	-	-
PB5	-	CAN2_RX	-	ENET_PP S_OUT	LPTIM_C H1	-	-	-
PB6	UART7_T X	CAN2_TX	-	-	LPTIM_ET R	- (-	-
PB7	UART7_R X	-	-	-	FMC_NAD V	-	-	MDS_OUT
PB8	COMP1_O UT	CAN1_RX	-	ENET_MII TXD3	- /	7-	-	-
PB9	COMP2_O UT	CAN1_TX	-	-	-	-	-	-
PB10	-	-	-	ENET_MII RX ER	LPTIM_C H1	LPUART_ RX	-	-
PB11	-	-	-	ENET_MII TX EN	LPTIM_ET R	LPUART_ TX	-	MDS_OUT 1
PB12	-	CAN2_RX	-	ENET_MII TXD0	FMC_DA1	-	-	-
PB13	-	CAN2_TX	-	ENET_MII _TXD1	-	-	-	-
PB14	-	-	-	ENET_MII _TX_CLK	FMC_DA0	-	-	MDS_IN2
PB15	-	-	-	-	-	-	-	-

表 4-6 PC 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PC0	-	TIM1_BKI N3	-	-	I2C1_SCL	-	-	-
PC1	-	-	-	TIM8_BKI N2	I2C1_SDA	-	-	-
PC2	-	-	-	COMP3_O UT	I2C2_SCL	SPI2_MIS O I2S2_MCK (extSD)	-	-
PC3	-	-	-	-	I2C2_SDA	SPI2_MOS I I2S2_SD	-	-
PC4	-	-	-	-	-	-	.	UART1_TX
PC5	-	-	-	-	-	- 🔨	-	UART1_R X
PC6	-	-	TIM3_CH1	TIM8_CH1	I2C1_SCL	SPI2_MIS O I2S2_MCK (extSD)	-	-
PC7	-	-	TIM3_CH2	TIM8_CH2	I2C1_SDA	SPI3_MIS O I2S3_MCK (extSD)	SPI3_MIS O I2S3_MCK (extSD)	-
PC8	-	-	TIM3_CH3	TIM8_CH3	I2C2_SCL	-	-	-
PC9	MCO2	-	TIM3_CH4	TIM8_CH4	I2C2_SDA	-	-	-
PC10	-	-	-		-	-	SPI3_SCK I2S3_CK	UART3_TX
PC11	-	-	-		-	-	SPI3_MIS O I2S3_MCK (extSD)	UART3_R X
PC12	-	-	-	-	-	-	SPI3_MOS I I2S3_SD	-
PC13	-	-	-	TIM8_CH1	-	-	-	-
PC14	-	-	-	TIM8_CH2	-	-	-	-
PC15	-	-	-	TIM8_CH3	-	-	-	-

表 4-7 PC 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	UART4_T X	-	-	-	-	LPUART_ RX	-	-
PC1	UART4_R X	-	-	ENET_MD C	-	LPUART_ TX	-	-
PC2	UART4_C TS	-	-	ENET_MII _TXD2	FMC_NW E	-	-	-
PC3	UART4_R TS	-	-	ENET_MII _TX_CLK	FMC_A0	-	-	-
PC4	-	-	-	ENET_MII _RXD0	FMC_NE4	-	-	-
PC5	-	-	-	ENET_MII RXD1	FMC_NOE	-	- \	-
PC6	UART6_T X	-	-	-	FMC_DA1	- (-
PC7	UART6_R X	-	-	-	-	-	-	-
PC8	-	-	-	-	-	-	-	-
PC9	-	-	-	-	-		-	-
PC10	UART4_T X	-	-	-		(-)	-	-
PC11	UART4_R X	-	-	FMC_DA2	-	-	-	-
PC12	UART5_T X	-	-	FMC_DA3		_	-	-
PC13	-	-	-	-	-	-	-	MDS_IN
PC14	-	-	-	-	-	-	-	-
PC15	-	-	-	-	-	-	-	-

表 4-8 PD 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PD0	-	-	-	-	-	-	-	-
PD1	-	-	-	-	-	-	-	-
PD2	-	-	TIM3_ETR	-	-	I2S3_MCK	-	-
PD3	-	-	-	-	-	SPI2_SCK I2S2_CK	-	UART2_C TS
PD4	-	-	-	-	-	SPI3_SCK I2S3_CK	-	UART2_R TS
PD5	-	-	-	-	-	SPI3_MIS O I2S3_MCK (extSD)	-	UART2_TX
PD6	-	-	-	-	-	SPI3_MOS I I2S3 SD	-	UART2_R X
PD7	-	-	-	-	-	SPI3_NSS I2S3_WS	-	-
PD8	-	-	-	-	-	-	-	UART3_TX
PD9	-	-	-	-	-	-	-	UART3_R X
PD10	-	-	-	-	I2C1_SCL	-	-	-
PD11	-	-	TIM4_ETR	-	I2C1_SDA	_	I2S3_MCK	UART3_C TS
PD12	-	-	TIM4_CH1		I2C1_SMB A	-	SPI3_SCK I2S3_CK	UART3_R TS
PD13	-	-	TIM4_CH2		-	-	SPI3_MIS O I2S3_MCK (extSD)	-
PD14	-	-	TIM4_CH3	_	-	-	SPI3_MOS I I2S3_SD	-
PD15	-	-	TIM4_CH4	-	-	-	SPI3_NSS I2S3_WS	-

表 4-9 PD 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PD0	-	CAN1_RX	-	-	FMC_DA2	LPUART_ TX	-	-
PD1	-	CAN1_TX	-	-	FMC_DA3	LPUART_ RX	-	-
PD2	UART5_R X	-	-	FMC_NW E	-	-	-	-
PD3	-	-	-	-	FMC_CLK	-	-	-
PD4	-	-	-	-	FMC_NOE	-	-	-
PD5	-	-	-	-	FMC_NW E	-	-	-
PD6	-	-	-	-	FMC_NW AIT	-		-
PD7	-	-	-	-	FMC_NE1	-	-	-
PD8	-	-	-	-	FMC_DA1		-	-
PD9	-	-	-	-	FMC_DA1 4		-	-
PD10	-	-	-	-	FMC_DA1 5	(-)	_	-
PD11	-	-	-	<u>-</u>	FMC_A16		-	-
PD12	-	-	-	-	FMC_A17	-	-	-
PD13	-	-	-	-	FMC_A18	-	-	-
PD14	-	-	-	-	FMC_DA0	-	-	-
PD15	-	-	-	-	FMC_DA1	-	-	-

表 4-10 PE 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PE0	-	-	TIM4_ETR	-	-	-	-	-
PE1	-	-	-	-	-	I2S2_MCK	-	-
PE2	-	-	TIM3_CH1	-	-	SPI2_SCK I2S2_CK	-	-
PE3	-	-	TIM3_CH2	-	-	SPI2_NSS I2S2_WS	-	-
PE4	-	-	TIM3_CH3	-	I2C2_SMB A	SPI2_NSS I2S2_WS	-	1
PE5	-	-	TIM3_CH4	-	I2C2_SCL	SPI2_MIS O I2S2_MCK (extSD)	-	-
PE6	-	-	TIM3_CH3	-	I2C2_SDA	SPI2_MOS I I2S2_SD	-	-
PE7	-	TIM1_ETR	-	-	-	-	-	-
PE8	-	TIM1_CH1 N	-	-	-	-	-	-
PE9	-	TIM1_CH1	-	-	-		-	-
PE10	-	TIM1_CH2 N	-	-	-	I2S1_MCK	-	-
PE11	-	TIM1_CH2	-	-	-	SPI1_NSS I2S1 WS	-	-
PE12	-	TIM1_CH3 N	-		-	SPI1_SCK I2S1_CK	-	-
PE13	-	TIM1_CH3	-		-	SPI1_MIS O I2S1_MCK (extSD)	-	-
PE14	-	TIM1_CH4	·	-	-	SPI1_MOS I I2S1_SD	-	-
PE15	-	TIM1_BKI N4	-	-	-	-	-	-

表 4-11 PE 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PE0	-	-	-	-	FMC_NBL 0	LPUART_ RX	-	-
PE1	-	-	-	-	FMC_NBL 1	LPUART_ TX	-	-
PE2	-	-	-	ENET_MII _TXD3	FMC_A23	-	-	1
PE3	-	-	-	-	FMC_A19	-	-	-
PE4	-	-	-	-	FMC_A20	-	-	-
PE5	-	-	-	-	FMC_A21	-	-	-
PE6	-	-	-	-	FMC_A22	-	-	-
PE7	UART7_R X	-	-	-	FMC_DA4	- (-	-
PE8	UART7_T X	-	-	-	FMC_DA5		-	-
PE9	-	-	-	-	FMC_DA6	-	-	_
PE10	-	-	-	-	FMC_DA7	-	-	-
PE11	-	-	-	-	FMC_DA8	-	-	-
PE12	-	-	-	\(\)	FMC_DA9	-	-	-
PE13	-	-	-	-	FMC_DA1	_	-	-
PE14	-	-	-		FMC_DA1	-	-	-
PE15	-	-	-	-	FMC_DA1	-	-	-

表 4-12 PF 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PF0	-	-	-	-	I2C2_SDA	SPI2_NSS I2S2_WS	-	-
PF1	-	-	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	-	-
PF2	-	-	-	-	I2C2_SMB A	-	-	-
PF3	-	-	-	-	-	-	-	-
PF4	-	-	-	-	-	-	-	-
PF5	-	-	-	-	-	-	-	1
PF6	-	-	-	-	-	-	- 1	-
PF7	-	-	TIM5_CH2	-	-	SPI1_SCK I2S1_CK	-	-
PF8	-	-	-	-	-	-	-	-
PF9	-	-	TIM5_CH4	-	-	SPI1_MO SI I2S1_SD		-
PF10	-	-	-	-	-	(-)	-	-
PF11	-	-	-	\(\)	-	SPI1_MO SI I2S1_SD	-	-
PF12	-	-	-	-	-	-	-	-
PF13	-	-	-	-	-	-	-	-
PF14	-	-	-	-	-	-	-	
PF15	-	-	- (-	-	-	-	_

表 4-13 PF 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	-	-	-	-	FMC_A0	-	-	-
PF1	-	-	-	-	FMC_A1	-	-	-
PF2	-	-	-	-	FMC_A2	-	-	-
PF3	-	-	-	-	FMC_A3	-	-	-
PF4	-	-	-	-	FMC_A4	-	-	-
PF5	-	-	-	-	FMC_A5	-	-	-
PF6	-	-	QSPI_NSS	-	-	-	-	-
PF7	UART7_TX	-	-	-	-	-	-	-
PF8	-	-	QSPI_DA1	-	-	-	-	-
PF9	-	-	-	-	-		-	-
PF10	-	-	QSPI_DA2	-	-	-		_
PF11	-	-	-	-	-	<i>-</i>	-	-
PF12	-	-	-	-	FMC_A6		-	-
PF13	-	-	-	•	FMC_A7	-	-	-
PF14	-	-	-	-	FMC_A8	-	-	-
PF15	-	-	-	-	FMC_A9	-	-	-

表 4-14 PG 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PG0	-	-	-	-	-	-	-	-
PG1	-	-	-	-	-	-	-	-
PG2	-	-	-	-	-	-	-	-
PG3	-	-	-	-	-	-	-	-
PG4	-	-	-	-	-	-	-	-
PG5	-	-	-	-	-	-	-	-
PG6	-	-	-	-	-	-	-	-
PG7	-	-	-	-	-	-	-	-
PG8	-	-	-	-	-	-	-	-
PG9	-	-	ı	-	-		-	-
PG10	-	-	ı	-	-	-		-
PG11	-	-	-	-	-	I2S2_MCK	-	-
PG12	-	-	-	\		SPI2_MIS O I2S2_MCK (extSD)	-	-
PG13	-	-	-	-	-	SPI2_SCK I2S2_CK	-	-
PG14	-	-	-	-		SPI2_MOS I I2S2_SD	-	-
PG15	-	-	- ,	-	-	-	-	-

表 4-15 PG 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PG0	-	-	-	-	FMC_A10	-	-	-
PG1	-	-	-	-	FMC_A11	-	-	-
PG2	-	-	-	-	FMC_A12	-	-	-
PG3	-	-	-	-	FMC_A13	-	-	-
PG4	-	-	-	-	FMC_A14	-	-	-
PG5	-	-	-	-	FMC_A15	-	-	•
PG6	-	-	QSPI_DA0	-	-	-	-	-
PG7	-	-	QSPI_SC K	-	-		-	-
PG8	-	-	QSPI_DA3	-	-	-	-	-
PG9	UART6_R X	-	-	-	FMC_NE2		-	-
PG10	-	-	-	-	FMC_NE3		-	-
PG11	-	-	-	ENET_MII _TXEN	_	(-)	_	-
PG12	UART6_R TS	-	-	<u>_</u>	FMC_NE4		-	-
PG13	UART6_C TS	-	-	ENET_MII _TXD0	FMC_A24	-	-	
PG14	UART6_T X	-	-	ENET_MII _TXD1	FMC_A25	-	-	-
PG15	UART6_C TS	-	-	-	-	-	-	-

表 4-16 PH 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PH0	-	-	-	-	-	-	-	-
PH1	-	-	-	-	-	-	-	-
PH2	-	TIM1_ETR	-	TIM8_ETR	-	-	-	-
PH3	-	-	-	-	-	-	-	-



表 4-17 PH 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PH0	-	-	-	-	-	-	-	-
PH1	-	-	-	-	-	-	-	-
PH2	-	-	-	ENET_MII _CRS	-	-	-	-
PH3	-	-	-	-	-	-	-	-



表 4-18 PI 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PI0	-	TIM1_CH4 N	-	TIM8_CH4	-	-	-	-
PI1	-	TIM2_ETR	TIM5_ETR	TIM8_ETR	I2C1_SMB A	-	-	-



表 4-19 PI 端口功能复用 AF8-AF15

Pin	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PI0	-	CAN1_RX	-	-	-	LPUART_ RX	-	MDS_OUT 0
PI1	-	CAN1_TX	-	-	-	LPUART_T X	-	-



5 电气特性

5.1 测试条件

除非特别说明,所有电压都以 VSS 为基准。

5.1.1 负载电容

测量引脚参数时的负载条件示于图 5-1。




图 5-1 引脚的负载条件

5.1.2 引脚输入电压

引脚上输入电压的测量方式示于图 5-2。




图 5-2 引脚输入电压

5.1.3 供电方案

供电设计方案示于下图 5-3。




图 5-3 供电方案

5.1.4 电流消耗测量

引脚上电流消耗的测量方式示于下图 5-4。




图 5-4 电流消耗测量方案

5.2 数据说明

电气特性章节中的所有数据按照表 5-1 所示方法进行分类,具体数据所属类别查找数据对应的类别栏。

表 5-1 电气特性章节中的数据类别

类别	说明
D	数据由芯片设计人员基于模型仿真得出,或由第三方半导体工艺参数或封 装参数标称值得出,不在量产中测试
С	数据由芯片测试人员基于工程样片测试得出,不在量产中测试
Р	在生产过程中对每颗芯片进行测试,并保证芯片特性符合最小值和最大值 约定的范围

5.3 绝对最大额定值

加在器件上的载荷如果超过"绝对组最大额定值"列表 (表 5-2 和 表 5-3)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 5-2 电压特性

Symbol	Туре	Description	Minimum	Maximum	Unit
V _{DDx} -V _{SSx}	D	External main supply voltage (including V _{DDA} and V _{SSA})	-0.3	4.0	
V _{BAT} -V _{SSx}	D	Backup domain supply voltage	-0.3	4.0	V
Mari	D	Input voltage on 5VT pins	Vss-0.3	5.8	•
Vin	D	Input voltage on other pins	Vss-0.3	V _{DD} +0.3	

表 5-3 电流特性

Symbol	Туре	Description	Maximum	Unit
IVDD/VDDA	D	Total current through VDD/VDDA power pins (supply current)	+120	
Ivss/vssa	D	Total current through Vss/VssA ground pins (outflow current)	-120	
	D Output sink current on any I/O and control pins		+25	
lio	D	Output current on any I/O and control pins	-25	mA
(1)(2)(3)	D	NRST pin injection current	±5	
INJ(PIN) (1)(2)(3)	D	HSE OSC_IN pin injection current	±5	
∑I _{INJ(PIN)} (3)(4)	D	Other pins injection current (3)	±25	

- 1. 此电流消耗必须正确分布至所有 I/O 和控制引脚。总输出电流一定不能在参考高引脚数 LQFP 封装的两个连续电源引脚间灌/拉。
- 2. 反向注入电流会干扰器件的模拟性能。
- 当 V_{IN} > V_{DDA} 时,会产生正向注入电流;当 V_{IN} < V_{SS} 时,会产生反向注入电流。不得超出 I_{INJ(PIN)。}
- 当多个输入同时存在注入电流时, Σl_{INJ(PIN)} 的最大值等于正向注入电流和反向注入电流(瞬时值)的绝对值之和。

5.4 工作条件

5.4.1 通用工作条件

表 5-4 通用工作条件

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
	Internal AHB clock frequency – over drive	С	PWR->CR1[15:14] = 0x3	-	-	120	
fHCLK (4)	Internal AHB clock frequency	D	PWR->CR1[15:14] = 0x0, 0x1, 0x2	1	-	96	
	Internal AHB clock frequency – program or erase Flash	С	PWR->CR1[15:14] = 0x0, 0x1, 0x2, 0x3	-	-	96	MHz
fpclk1	Internal APB1 clock frequency	С	-	-	-	120	
f _{PCLK2}	Internal APB2 clock frequency	С	-	-		120	
V_{DD}	Digital circuit operating voltage	С	-	2.7	3.3	3.6	
V_{DDA}	Analog circuit operating voltage (Performance is guaranteed)	С	Must be the same as V _{DD} ⁽¹⁾	2.7	3.3	3.6	V
V _{BAT} (5)	Backup domain operating voltage	С	-	1.8	-	3.6	V
		D	LQFP144	-	-	TBD	
PD	Power dissipation Temperature: T _A = 105°C ⁽²⁾	D	LQFP100	-	-	426	mW
	Temperature. 14 100 c	D	LQFP64	-	-	339	
T _A	Ambient temperature (extended industrial level)	C	-	-40	25	105	°C
TJ	Junction temperature ⁽³⁾ (extended industrial level)	С	-	-40	-	125	°C

- 1. 建议使用相同的电源为 VDD 和 VDDA 供电,在上电和正常操作期间,VDD 和 VDDA 之间最多允许有 300 mV 的差别。
- 2. 如果 TA 较低,只要 TJ 不超过 TJmax,则允许更高的 PD 数值。
- 3. 在较低的功率耗散的状态下,只要 T_J 不超过 T_{Jmax}, T_A 可以扩展到这个范围。
- 4. 当需要编程和擦写 Flash 时,fHCLK 频率不能超过 96MHz
- 5. 当应用系统中没有备份电池时, VBAT 引脚可以和 VDD 连接在一起或者浮空。

5.4.2 上电和掉电时的工作条件

表 5-5 上电和掉电时的工作条件

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
t _{VDD} (1)	V _{DD} rise time t _r	С	2.7V < V _{DD} < 3.6V	300	-	∞	110
	V _{DD} fall time t _f	С	2.7V < V _{DD} < 3.6V	300	-	∞	us
V _{ft} (2)	Power-down threshold voltage	D	-	-	0	-	mV

- 1. 芯片上与掉电 VDD 波形需严格遵循图 5-5 中 tr 和 tr 阶段,上电过程不得出现掉电现象。
- 2. 为确保芯片可以可靠上电,所有上电需要从 0V 开始,即不允许有残压上电。




图 5-5 上电与掉电波形

5.4.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表 5-4 列出的典型环境温度下测试得出。

表 5-6 内嵌复位和电源控制模块特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
		С	PLS[3:0]=0000 (Rising edge)	-	1.77	-	
		С	PLS[3:0]=0000 (Falling edge)	-	1.67	-	
		С	PLS[3:0]=0001 (Rising edge)	-	2.07	-	
		С	PLS[3:0]=0001 (Falling edge)	-	1.96	-	
	Level selection	С	PLS[3:0]=0010 (Rising edge)	-	2.36	-	
.,	of	С	PLS[3:0]=0010 (Falling edge)	-	2.25	-	V
V _{PVD}	programmable voltage	С	PLS[3:0]=0011 (Rising edge)	-	2.64	-	V
	detectors	С	PLS[3:0]=0011 (Falling edge)	-	2.54	-	
		С	PLS[3:0]=0100 (Rising edge)	-	2.93	-	
		С	PLS[3:0]=0100 (Falling edge)	-	2.84	-	
		С	PLS[3:0]=0101 (Rising edge)	-	3.23	-	
		С	PLS[3:0]=0101 (Falling edge)	-	3.13	-	
VPOR/PDR	Power-on reset threshold	С	-	-	1.63	-	V
V _{hyst_PDR}	PDR hysteresis	С	-	-	40	-	mV
Trsttempo (1)	Reset duration	С	-	-	0.02	-	ms

^{1.} 复位持续时间的测量方法为从上电(POR 复位)到用户应用代码第一个 IO 翻转的时刻。

5.4.4 内置的参照电压

下表中给出的参数是依据表 5-4 列出的典型环境温度下和 Vod 供电电压下测试得出。

表 5-7 内置的参照电压

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
VREFINT	Built-in voltage reference	Р	T _A = 25°C	1.12	1.2	1.25	V
Ts_vrefint (1)	ADC sampling time when readout build-in voltage reference	С	-	-	11.8	-	us

^{1.} 最短的采样时间是通过应用中的多次循环得到。

5.4.5 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码。

电流消耗

微控制器处于下列条件:

- 所有的 I/O 引脚都处于输入模式,并连接到一个静态电平上—V_{DD} 或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- Flash 存储器的访问时间调整到 f_{HCLK} 的频率(0~24 MHz 时为 0 个等待周期,24~48MHz 时为 1 个等待周期,48~72MHz 时为 2 个等待周期,72~96MHz 时为 3 个等待周期,96~120MHz 时为 4 个等待周期)。
- 指令预取功能开启。
- 当开启外设时: fhclk = fpclk1 = fpclk2。

注: 指令预取功能必须在设置时钟和总线分频之前设置。

下表中给出的参数,是依据表 5-4 列出的典型 Vpp 供电电压下测试得出。

表 5-8 运行模式下的典型电流消耗

Symbol	Parameters	Type	Cou	nditions		Тур	ical		Unit
Symbol	Parameters	Туре	Coi	iditions	-40°C	25 °C	85°C	105°C	Unit
		С		f _{HCLK} = 120MHz	93.20	92.52	92.15	92.15	
		С		f _{HCLK} = 96MHz	64.12	63.63	63.30	63.36	
		С		f _{HCLK} = 72MHz	48.74	48.45	48.34	48.47	
	Supply current in	С	Internal clock	f _{HCLK} = 48MHz	32.82	32.81	32.89	33.06	
I_{DDx}	Run mode,	С	source, all	f _{HCLK} = 24MHz	17.18	17.15	17.28	17.47	mA
	run from Flash	С	peripherals enabled	f _{HCLK} = 8MHz	5.65	5.68	5.87	6.08	
		С		f _{HCLK} = 4MHz	3.03	3.07	3.25	3.47	
		С		f _{HCLK} = 2MHz	1.72	1.76	1.94	2.15	
		С		f _{HCLK} = 1MHz	1.07	1.10	1.27	1.48	

电气特性

Complete	Davamatava	Tuna	Cou	- diti		Тур	ical		I I mit
Symbol	Parameters	Туре	Col	nditions	-40°C	25°C	85°C	105°C	Unit
		С		f _{HCLK} = 500KHz	0.74	0.77	0.95	1.16	
		С		f _{HCLK} = 125KHz	0.49	0.52	0.70	0.91	
		С		f _{HCLK} = 120MHz	51.49	51.53	51.76	51.95	
		С		f _{HCLK} = 96MHz	33.61	33.49	33.51	33.68	
		С		f _{HCLK} = 72MHz	25.54	25.47	25.54	25.72	
		С		f _{HCLK} = 48MHz	17.17	17.23	17.37	17.57	
		С	Internal clock	f _{HCLK} = 24MHz	9.25	9.23	9.36	9.55	
		С	source, all	f _{HCLK} = 8MHz	3.05	3.08	3.26	3.48	mA
		С	peripherals disabled	f _{HCLK} = 4MHz	1.73	1.76	1.95	2.16	
		С		f _{HCLK} = 2MHz	1.07	1.10	1.29	1.50	
		С		f _{HCLK} = 1MHz	0.76	0.77	0.96	1.17	
		С		f _{HCLK} = 500KHz	0.58	0.61	0.79	1.00	
		С		f _{HCLK} = 125KHz	0.46	0.48	0.67	0.88	

表 5-9 低功耗运行模式下的典型电流消耗

Symbol	Parameters	Туре	Co	nditions		Тур	ical		Unit
Symbol	Oymbol Tarameters		COI	-40°C	25 °C	85°C	105°C	Oilit	
		С	Internal	f _{HCLK} = 2MHz	1.57	1.60	1.78	1.99	
		С	clock	fhclk = 1MHz	0.91	0.94	1.11	1.32	m 1
	Supply	С	source, all peripherals	f _{HCLK} = 500KHz	0.59	0.61	0.78	0.99	mA
	current in Low power	С	enabled	f _{HCLK} = 125KHz	0.34	0.36	0.53	0.73	
I_{DDx}	run mode, run from	С	Internal	fhclk = 2MHz	0.92	0.95	1.12	1.34	
	Flash	С	clock	fhclk = 1MHz	0.59	0.62	0.79	0.99	m A
		С	source, all peripherals	f _{HCLK} = 500KHz	0.43	0.45	0.62	0.82	mA
		С	disabled	fHCLK = 125KHz	0.30	0.32	0.49	0.70	




图 5-6 TA = 25°C 时运行模式功耗随频率变化曲线




图 5-7 TA = 25°C 时运行和低功耗运行模式功耗随频率变化曲线

表 5-10 睡眠模式下的典型电流消耗

Symbol	Parameters	Туре	Col	nditions		Тур	ical		Unit				
Symbol	Parameters	туре	Col	iditions	-40°C	25°C	85°C	105°C	Oilit				
		С		f _{HCLK} = 120MHz	65.25	64.82	64.56	64.65					
		С		f _{HCLK} = 96MHz	47.73	47.45	47.31	47.42					
		С		f _{HCLK} = 72MHz	36.34	36.20	36.20	36.35					
		С		f _{HCLK} = 48MHz	24.75	24.71	24.80	24.99					
		С	Internal clock	f _{HCLK} = 24MHz	12.97	12.97	13.11	13.31					
		С	source, all	f _{HCLK} = 8MHz	4.20	4.24	4.44	4.65	mA				
		С	peripherals enabled	f _{HCLK} = 4MHz	2.31	2.35	2.52	2.74					
		С	Chabled	f _{HCLK} = 2MHz	1.36	1.40	1.57	1.78					
		С		f _{HCLK} = 1MHz	0.89	0.92	1.10	1.31					
	Supply	С		f _{HCLK} = 500KHz	0.65	0.68	0.86	1.07					
		С		f _{HCLK} = 125KHz	0.47	0.50	0.68	0.89					
I_{DDx}	current in Sleep mode	С		f _{HCLK} = 120MHz	23.36	23.36	23.52	23.74					
		С		f _{HCLK} = 96MHz	17.18	17.15	17.27	17.46					
	-		С					fHCLK = 72MHz	13.17	13.16	13.29	13.48	
		С		f _{HCLK} = 48MHz	9.14	9.13	9.27	9.46					
		С	Internal clock	fHCLK = 24MHz	5.10	5.09	5.22	5.42					
		С	source, all	f _{HCLK} = 8MHz	1.63	1.66	1.85	2.06	mA				
		С	peripherals disabled	f _{HCLK} = 4MHz	1.02	1.05	1.24	1.45					
	С		f _{HCLK} = 2MHz	0.72	0.75	0.93	1.14						
		С		f _{HCLK} = 1MHz	0.57	0.60	0.78	0.99					
	С		fHCLK = 500KHz	0.49	0.52	0.70	0.91						
		С		fHCLK = 125KHz	0.44	0.46	0.64	0.85					

表 5-11 停机和深度停机模式下的典型电流消耗

Cumbal	Parameter	Type	Conditions		Тур	ical		Unit
Symbol	Parameter	Туре	Conditions	-40°C	25 °C	85°C	105°C	Unit
(1)	Supply current in Stop mode	С	Enter stop mode after reset, V _{DD} =3.3V	86.03	329.28	645.63	908.33	
I _{DDx} ⁽¹⁾	Supply current in Deep Stop mode	С	Enter Deep Stop mode after reset, V _{DD} =3.3V	1.58	9.15	123.11	278.39	uA

1. I/O 状态为模拟输入。

表 5-12 待机模式下的典型电流消耗

Symbol F	Parameter	Туре	Conditions	Typical				Unit
Syllibol	Farailletei	Type	Conditions	-40°C	25 °C	85°C	105°C	Oilit
I _{DDx} ⁽¹⁾		С	LSI, LSE, RTC, IWDG all disabled	0.32	0.59	4.90	12.02	uA

Cumbal	Parameter	Tuno	Conditions		Тур	ical		Unit
Symbol	Parameter	Type	Conditions	-40°C	25°C	85°C	105°C	Oilit
		С	LSI and IWDG enabled	1.03	1.51	6.17	13.40	
	Supply current in Standby	С	LSE and RTC enabled	0.74	1.05	5.53	12.69	
	mode	С	LSI enabled	0.95	1.41	6.08	13.34	
		С	LSE enabled	0.74	1.05	5.59	12.77	

1. I/O 状态为模拟输入。




图 5-8 TA = 25°C 时睡眠模式功耗随频率变化曲线

内置外设电流消耗

内置外设的电流消耗列于下表,MCU 的工作条件如下:

- 所有的 I/O 引脚都处于输入模式,并连接到一个静态电平上—V_{DD}或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 给出的数值是通过测量电流消耗计算得出
 - 关闭所有外设的时钟
 - 只开启一个外设的时钟
- 环境温度和 VDD 供电电压条件列于表 5-4。

表 5-13 内置外设的典型电流消耗

Symbol	Parameter	Туре	Bus	Typical	Unit
	DMA1	С		5.01	
I_{DDx}	DMA2	С	AHB	4.76	uA/MHz
	CRC	С		2.09	

Symbol	Parameter	Type	Bus	Typical	Unit
	ENET	С		23.17	
	CORDIC	С		3.89	
	GPIOA	С		0.61	
	GPIOB	С		0.65	
	GPIOC	С		0.73	
	GPIOD	С		0.70	
	GPIOE	С		0.72	
	GPIOF	С		0.66	
	GPIOG	С		0.63	
	GPIOH	С		0.1	
	GPIOI	С		0.66	
	USB OTG FS	С		6.05	
	FSMC	С		11.55	
-	QSPI	С		3.72	1
	TIM2	С		8.05	1
	TIM3	С		6.29	1
	TIM4	С		6.18	1
	TIM5	С		8.08	1
	TIM6	С		2.78	1
	TIM7	С		2.87	1
	WWDG	С		0.35	1
	SPI2	С		9.79	1
	SPI3	С		9.43	1
	UART2	С		7.86	-
	UART3	С	APB1	7.60	1
	UART4	С		7.82	1
	UART5	С		7.62	1
	I2C1	С		18.09	1
	I2C2	С		18.33	1
	CRS	С		0.75	1
	PWR	С		1.54	1
	DAC	С		2.02	1
	UART7	С		7.80	1
	FlexCAN1	С		18.28	1
	SYSCFG	С		0.32	1
	LPUART	С		0.75	1
	ADC1	С		9.62	1
	ADC2	С	APB2	9.79	1
-	TIM1	С		12.07	†
	SPI1	С		9.15	1
-	TIM8	С		11.83	1

Symbol	Parameter	Туре	Bus	Typical	Unit
	UART1	С		7.71	
	UART6	С		7.84	
	COMP	С		1.48	
	FlexCAN2	С		17.95	
	LPTIM	С		1.89	
	MindSwitch	С		0.12	

^{1.} fhclk = 120MHz, fapb1 = fhclk, fapb2 = fhclk, 每个外设的预分频系数为默认值。

从低功耗模式唤醒的时间

下表列出的唤醒时间是在内部时钟 HSI 的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停机或待机模式:时钟源是振荡器
- 睡眠模式:时钟源是进入睡眠模式时所使用的时钟,所有的时间是使用表 5-4 中的典型环境温度和供电电压测量得到。

表 5-14 低功耗模式的唤醒时间

Symbol	Parameter	Туре	Conditions	Typical	Unit
twusleep	Wake up from Sleep mode	С	C System clock is HSI		us
twustop	Wake up from Stop mode (regulator is in Run mode)	С	C System clock is HSI		us
twudeepstop	Wake up from Deep Stop mode (regulator is in low power mode)	С	System clock is HSI	14.7	us
twustdby	Wake up from Standby mode	С	PWR->CR6[2:0] = 0x0	238.04	us
twustdby	Wake up from Standby mode	С	PWR->CR6[2:0] = 0x1	262.62	us
twustdby	Wake up from Standby mode	С	PWR->CR6[2:0] = 0x2	286.34	us
twustdby	Wake up from Standby mode	С	PWR->CR6[2:0] = 0x3	309.38	us

5.4.6 外部时钟源特性

来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得,环境温度和供电电压符合通用工作条件。

表 5-15 高速外部用户时钟特性

Symbol	Parameter	Туре	Condition	Min.	Тур.	Max.	Unit
fHSE_ext	User external clock source frequency	С	-	-	8	32	MHz
VHSEH	OSC_IN input high level voltage	С	-	0.7V _{DD}	-	V _{DD}	V
VHSEL	OSC_IN input low level voltage	С	-	Vss	-	0.3V _{DD}	V
t _{w(HSE)}	OSC_IN high or low time	С	-	15	•	-	ns




图 5-9 外部高速时钟源的交流时序图

来自外部振荡源产生的低速外部用户时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得,环境温度和供电电压符合通用工作条件。

表 5-16 低速外部用户时钟特性

Symbol	Parameter	Туре	Condition	Min.	Тур.	Max.	Unit
fLSE_ext	User external clock frequency	С	-	-	32.768	1000	KHz
VLSEH	OSC_IN input pin high level voltage	С	-	0.7V _{DD}	-	V _{DD}	V
VLSEL	OSC_IN input pin low level voltage	С	-	Vss	1	0.3V _{DD}	V
t _{w(LSE)}	OSC_IN high or low time	С	-	250	-	-	ns




图 5-10 外部低速时钟源的交流时序图

使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSE) 可以使用一个 4 ~ 24MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。

表 5-17 HSE 振荡器特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
fosc_in	Oscillator frequency	С	2.7V <v<sub>DD<3.6V</v<sub>	4	8	24	MHz
R _F	Feedback resistor ⁽²⁾	С	-	-	1000	-	kΩ
ESR	Support crystal serial impedance	D	fosc_in =24M	-	-	60	Ω
	(C _{L1} C _{L2} ⁽¹⁾ is 16pF)	D	fosc_in =12M	-	-	150	Ω
l ₂	HSE current consumption	С	f_{OSC_IN} =24MHz, $ESR=30\Omega$, V_{DD} = 3.3V, C_{L1} C_{L2} $^{(1)}$ is 20pF HSEIB=11 HSEDR=10	-	0.96	-	mA
tsu (HSE) (3)	Startup time	С	V _{DD} is stable	-	5	-	ms

1. 对于 C_{L1} 和 C_{L2},建议使用高质量的、为高频应用而设计的(典型值为)5pF ~ 25pF 之间的瓷 介电容器,并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常

- 以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时,PCB 和 MCU 引脚的容抗应该考虑在内(可以粗略地把引脚与 PCB 板的电容按 10pF 估计)。
- 2. 相对较低的 RF 电阻值,能够可以为避免在潮湿环境下使用时所产生的问题提供保护,这种环境下产生的泄漏和偏置条件都发生了变化。但是,如果 MCU 是应用在恶劣的潮湿条件时,设计时需要把这个参数考虑进去。
- 3. tsu(HSE)是启动时间,是从软件使能 HSE 开始测量,直至得到稳定的 8MHz 振荡这段时间。 这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。




图 5-11 使用 8MHz 晶体的典型应用

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE) 可以使用一个 32.768KHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。(注:这里提到的晶体谐振器就是我们通常说的无源晶振)

注意: 对于 C_{L1} 和 C_{L2} ,建议使用高质量的 $5pF \sim 15pF$ 之间的资介电容器,并挑选符合要求的晶体或谐振器。通 常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。负载电容 C_{L} 由下式计算: $C_{L} = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$,其中 C_{stray} 是引脚的电容和 PCB 板或 PCB 相关的电容,它的典型值是介于 $2pF \sim 7pF$ 之间。警告: 为了避免超出 C_{L1} 和 C_{L2} 的最大值(15pF),强烈建议使用负载电容 $C_{L} \leq 7pF$ 的谐振器,不能使用负载电容为 12.5pF 的谐振器。例如:如果选择了一个负载电容 $C_{L} = 6pF$ 的谐振器并且 $C_{stray} = 2pF$,则 $C_{L1} = C_{L2} = 8pF$ 。

表 5-18 LSE 振荡器特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
fosc_in	Oscillator frequency	С	2.7V <v<sub>DD<3.6V</v<sub>	-	32.768	-	KHz
I _{DD(LSE)} (1)		С	IBSEL=00 DR=11	-	200	-	nA

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
	LSE current consumption	С	IBSEL=10 DR=01(default)	-	TBD	-	nA
tsu(LSE) (2)	Startup time	С	V _{DD} is stable	-	2.3	-	S

- 1. 选择具有较小 RS 值的高质量振荡器(如 MSIVTIN 32.768KHz),可以优化电流消耗。详情请 咨询晶体制造商。
- 2. tsu (LSE) 是启动时间,是从软件使能 LSE 开始测量,直至得到稳定的 32.768K Hz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。




图 5-12 使用 32.768KHz 晶体的典型应用

5.4.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

高速内部(HSI) 振荡器

表 5-19 HSI 振荡器特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
fHSI	Frequency	С	-	-	8	-	MHz
ACC _{HSI} HSI oscillator deviation	HSI oscillator	Р	T _A = 25°C	-1	-	+1	%
	deviation	С	T _A = -40°C~ 105°C	-2.5	-	+2.5	%
T _{stab(HSI)}	HSI oscillator startup time	С	-	-	-	15	us
IDD(HSI)	HSI oscillator power consumption	С	-	-	75	-	uA

低速内部(LSI) 振荡器

表 5-20 LSI 振荡器特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
f _{LSI}	Frequency	Р	40KHz mode, 25°C	36	40	44	KHz
tsu(LSI)	LSI oscillator startup time	С	-	ı	1	100	us
I _{DD(LSI)}	LSI oscillator power consumption	С	-	-	0.2	-	uA

5.4.8 PLL1 特性

PLL1 的输入时钟 fpll1_IN和 fpll1_OUT之间关系为:

公式 1

$$\frac{f_{PLL1_IN}}{\text{PLL1DIV}[2:0]+1} = \frac{f_{PLL1_OUT}}{\text{PLL1MUL}[6:0]+1}$$

PLL1MUL[6:0]、PLL1DIV[2:0] 是 PLL1 的倍频分频器和输出分频器的分频比设置。

下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

表 5-21 PLL1 特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
fPLL1_IN	PLL1 input clock ⁽¹⁾	С	-	4	8	24	MHz
DPLL1_IN	PLL1 input clock duty cycle	D	-	20	-	80	%
f _{vco}	VCO output clock	С	-	200	-	400	MHz
f _{PLL1_OUT}	PLL1 output clock	С	-	25	-	200	MHz
IDD(PLL1)	PLL1 current consumption	С	f _{vco} = 400MHz	-	2.6	-	mA

^{1.} 根据 PLL 1 的输入时钟并使用正确的倍频系数来保证 fpll1_vco 处于允许的输出范围内。

5.4.9 PLL2 特性

PLL2 的输入时钟 fpll2 IN和 fpll2 OUT之间关系为:

公式 2

$$\frac{f_{PLL2_IN}}{(\text{PLL2PDIV}[2:0]+1)*(\text{PLL2DIV}[2:0]+1)} = \frac{f_{PLL2_OUT}}{\text{PLL2MUL}[7:0]+1}$$

PLL2PDIV[2:0]、PLL2MUL[7:0]、PLL2DIV[2:0] 是 PLL2 的倍频分频器和输出分频器的分频比设置。

下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

表 5-22 PLL2 特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
f _{PLL2_IN}	PLL2 input clock ⁽¹⁾	С	-	4	8	24	MHz
D _P LL2_IN	PLL2 input clock duty cycle	D	-	20	-	80	%
f_{vco}	VCO output clock (2)	С	-	80	-	200	MHz
f _{PLL2_OUT}	PLL2 output clock	С	-	10	-	200	MHz
I _{DD(PLL2)}	PLL2 current consumption	С	f _{vco} = 200MHz	-	1.6	-	mA

- 1. 该范围为 PLL2PDIV 为 0 时 fPLL2_IN 的允许范围;如果 PLL2PDIV 大于 0,则该范围为 fPLL2_IN/(PLL2PDIV+1)的允许范围。
- 2. 根据 PLL2 的输入时钟并使用正确的倍频系数来保证 fpll2vco 处于允许的输出范围内。

5.4.10 存储器特性

表 5-23 Flash 存储器特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
t _{prog}	16-bit programming time	D	-	-	28.4	-	us
terase	Page (1024 bytes) erase time	D		-	4.5	-	ms
t _{ME}	Mass erase time	D	-	-	30	-	ms
1	Cumply ourrent	D	Write mode	-	-	7	mA
IDD	Supply current	D	Erase mode	-	-	2	mA

表 5-24 Flash 存储器寿命和数据保存期限

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
Nend	Endurance	D	-	20000	-	-	Cycles
T _{DR}	Data retention	D	T _A = 105°C	10	-	-	
		D	T _A = 85°C	25	-	-	Years
		D	T _A = 25°C	100	-	-]

表 5-25 QSPI Flash 存储器特性

Symbol	Parameter	Type	Conditions	Min.	Тур.	Max.	Unit
t _{prog}	Page programming time	D	-	-	1.5	-	ms
tse	Sector erase time	D	-	-	60	-	ms
t _{BE}	Block (32KB) erase time	D	-	-	150	ı	ms
t_ME	Mass erase time	D	-	-	8	-	s
1	Cumply ourrent	D	Write mode	-	10	-	mA
IDD	Supply current	D	Erase mode	-	10	-	mA

表 5-26 QSPI Flash 存储器寿命和数据保存期限

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
Nend	Endurance	D	-	100000	-	-	Cycles
T_DR	Data retention	D	T _A = 25°C	20	-	-	Years

5.4.11 EMC 特性

电磁兼容性(EMC)测试是在产品的综合评估时抽样进行测试的。

功能性 EMS(电磁敏感性)

当运行一个简单的应用程序时(通过 I/O 端口闪烁 2 个 LED),测试样品被施加 1 种电磁 干扰直到产生错误,LED 闪烁指示了错误的产生。

- 静电放电(ESD)(正向和负向)施加到所有器件引脚,直到发生功能干扰。 该测试符合 IEC 61000-4-2 标准。
- FTB: 通过一个 100 pF 的电容向 VDD 和 VSS 施加一串快速瞬变电压(正负),直到发生功能性干扰。 该测试符合 IEC 1000-4-4 标准。

芯片复位可以使系统恢复正常操作。测试结果列于下表中。

表 5-27 EMS 特性

Symbol	Parameter	Type	Conditions	Level/Type
VFESD	Voltage limit applied to any I/O pin, resulting in malfunction	С	V_{DD} = 3.3V, T_A = +25°C, f_{HCLK} = 120MHz. Conforming to IEC61000- 4-2	TBD
VFEFT	Fast transient voltage burst limits to be applied through 100 pF on VDD and VSS pins to induce a functional disturbance	С	V_{DD} = 3.3 V , T_A = +25 $^{\circ}$ C, f_{HCLK} = 120MHz. Conforming to IEC61000-4-4	TBD

设计可靠的软件以避免噪声的问题

在器件级进行 EMC 的评估和优化,是在典型的应用环境中进行的。应该注意的是,好的 EMC 性能与用户应用和具体的软件密切相关。因此,建议用户对软件实行 EMC 优化,并进行与 EMC 有关的认证测试。

软件建议

软件的流程中必须包含程序跑飞的控制,如:

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等)

认证前的试验

很多常见的失效(意外的复位和程序计数器被破坏),可以通过人工的在 NRST 上引入一个低电平或在晶振引脚上引入一个持续 1 秒的低电平而重现。

在进行 ESD 测试时,可以把超出应用要求的电压直接施加在芯片上,当检测到意外动作的地方,软件部分需要加强以防止发生不可恢复的错误。

功能性 EMS (电气敏感性)

基于三个不同的测试(ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上,样品的大小与芯片上供电引脚数目相关(3 片 x (n + 1) 供电引脚)。这个测试符合 JEDEC JS-001-2017/002-2018 标准。

静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。这个测试符合 EIA/JESD78E 集成电路栓锁标准。

这些测试兼容 EIA/JESD78E IC latch-up 标准。

表 5-28 ESD & LU 特性

Symbol	Parameter	Туре	Conditions	Maximum	Unit
VESD(HBM)	Electrostatic discharge voltage (Human body model)	С	T _A = 25°C, conforming to ESDA/JEDEC JS- 001-2017	TBD	V
VESD(CDM)	Electrostatic discharge voltage (Charging device model)	С	T _A = 25°C, conforming to ESDA/JEDEC JS- 002-2018	TBD	V
	Latch-up current	С	$T_A = 25$ °C, conforming to JESD78E,	TBD	mA
l _{LU}	Laton-up current	С	$T_A = 105$ °C, conforming to JESD78E,	TBD	mA

5.4.12 I/O 端口特性

通用输入/输出特性

除非特别说明,下表列出的参数是按照表 5-4 的条件测量得到。所有的 I/O 端口都是兼容

CMOS.

表 5-29 I/O 静态特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
VIL	Low level input voltage	С	V _{DD} = 3.3V	-	1.2	1.39	V
V _{IL}	Low level input voltage	С	V _{DD} = 5V	-	1.8	2.1	V
V _{IH}	High level input voltage	С	V _{DD} = 3.3V	1.65	1.8	-	V
Vıн	High level input voltage	С	V _{DD} = 5V	2.41	2.6	-	V
V _{hy}	Schmitt trigger hysteresis	С	V _{DD} = 3.3V	-	0.6	-	V
Vhy	Schmitt trigger hysteresis	С	V _{DD} = 5V	-	0.6	-	V
l _{lkg}	Input leakage current ⁽¹⁾	Р	V _{DD} = 3.3V	-	-	1	uA
likg	Input leakage current (1)	D	V _{DD} = 5V	-	-	1	uA
Rpu	Weak pull-up equivalent resistor ⁽²⁾	С	V _{DD} = 3.3V, V _{IN} = V _{SS}	25	50	85	kΩ
R _{PU}	Weak pull-up equivalent resistor ⁽²⁾	С	V _{DD} = 5V, V _{IN} = V _{SS}	25	50	85	kΩ
R _{PD}	Weak pull-down equivalent resistor ⁽²⁾	С	V _{DD} = 3.3V, V _{IN} = V _{DD}	25	50	85	kΩ
R _{PD}	Weak pull-down equivalent resistor ⁽²⁾	С	V _{DD} = 5V, V _{IN} = V _{SS}	25	50	85	kΩ
Сю	I/O pin capacitance	D	-	_	_	10	pF

- 1. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。
- 2. 上拉和下拉电阻是 poly 电阻。

输出驱动电流

GPIO (通用输入/输出端口) 可以吸收或输出多达 ±20mA 电流。

在用户应用中,I/O 脚的数目必须保证驱动电流不能超过表 5-2 给出的绝对最大额定值:

- 所有 I/O 端口从 Voo 上获取的电流总和,加上 MCU 在 Voo 上获取的最大运行电流,不能超过绝对最大额定值 Ivoo。
- 所有 I/O 端口吸收并从 Vss 上流出的电流总和,加上 MCU 在 Vss 上流出的最大运行电流,不能超过绝对最大额定值 Ivss。

输出电压

除非特别说明,下表列出的参数是使用环境温度和 VDD 供电电压符合表 5-4 的条件测量得到。所有的 I/O 端口都是兼容 CMOS 的。

表 5-30 输出电压特性, VDD = 3.3V

Symbol	Parameter	Туре	MODEx[1:0]	Conditions	Typical	Unit
VoL ⁽¹⁾	Output low voltage	С	11	Iıo = 6mA,	0.11	\/
V _{OH} ⁽²⁾	Output high voltage	С	(High speed)	V _{DD} =3.3V	3.13	V

Symbol	Parameter	Туре	MODEx[1:0]	Conditions	Typical	Unit
VoL ⁽¹⁾	Output low voltage	С		Iıo = 8mA,	0.15	
V _{OH} ⁽²⁾	Output high voltage	С		V _{DD} =3.3V	3.07	
VoL ⁽¹⁾	Output low voltage	С		Iıo =20mA,	0.42	
V _{OH} ⁽²⁾	Output high voltage	С		V _{DD} =3.3V	2.65	
VoL ⁽¹⁾	Output low voltage	С		Iıo = 6mA,	0.11	
V _{OH} ⁽²⁾	Output high voltage	С	10 (Medium speed)	V _{DD} =3.3V	3.13	
V _{OL} ⁽¹⁾	Output low voltage	С		I _{IO} = 8mA,	0.15	
V _{OH} ⁽²⁾	Output high voltage	С		V _{DD} =3.3V	3.07	
V _{OL} ⁽¹⁾	Output low voltage	С		I _{IO} =20mA,	0.42	
V _{OH} ⁽²⁾	Output high voltage	С		V _{DD} =3.3V	2.65	
VoL ⁽¹⁾	Output low voltage	С		I _{IO} = 6mA,	0.11	
V _{OH} ⁽²⁾	Output high voltage	С		$V_{DD} = 3.3V$	3.13	
VoL ⁽¹⁾	Output low voltage	С	01	lio = 8mA,	0.15	
V _{OH} ⁽²⁾	Output high voltage	С	(Low speed)	V _{DD} =3.3V	3.07	
VoL ⁽¹⁾	Output low voltage	С		lio =20mA,	0.42	
V _{OH} ⁽²⁾	Output high voltage	С		V _{DD} =3.3V	2.65	

- 1. 芯片吸收的电流 lio 必须始终遵循表中给出的绝对最大额定值,同时 lio 的总和(所有 l/O 脚和控制脚)不能超过 lvss。
- 2. 芯片输出的电流 lio 必须始终遵循表中给出的绝对最大额定值,同时 lio 的总和(所有 l/O 脚和控制脚)不能超过 lvpp。

输入输出交流特性

输入输出交流特性的定义和数值分别在下面的图表中给出。

除非特别说明,下表列出的参数是使用环境温度和供电电压符合表 5-4 的条件测量得到。

表 5-31 I/O 交流特性 (1)(2)

Symbol	Parameter	Type	MODEx[1:0]	Conditions	Typical	Unit
t _{f(IO)} out	Output fall time	С	11		3.87	ns
t _{r(IO)out}	Output rise time	С	- (High speed)		4.53	ns
t _{f(IO)out}	Output fall time	С	10	C _L = 50pF	6.77	ns
t _{r(IO)} out	Output rise time	С	(Medium speed)	V _{DD} =3.3V	11.17	ns
$t_{f(IO)out}$	Output fall time	С	01		17.5	ns
t _{r(IO)out}	Output rise time	С	(Low speed)		34	ns

- 1. I/O 端口的速度可以通过 MODEx[1: 0] 配置。参见本芯片用户手册中有关 GPIO 端口配置寄存器的说明。
- 2. 最大频率在图 5-13 中定义。




图 5-13 I/O 交流特性

5.4.13 NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺,它连接了一个不能断开的上拉电阻 R_{PU}。

表 5-32 NRST 引脚特性

Symbol	Parameter	Type	Conditions	Min.	Тур.	Max.	Unit
VIL(NRST)	NRST input low voltage	С	V _{DD} =3.3V	-	1.2	-	V
VIH(NRST)	NRST input high voltage	С	V _{DD} =3.3V	1	1.8	-	V
V _{hys} (NRST)	NRST Schmitt trigger voltage hysteresis	С	V _{DD} =3.3V	-	0.6	-	V
R _{PU}	Weak pull-up equivalent resistor	D	V _{DD} =3.3V, V _{IN} = V _{SS}	25	50	85	ΚΩ
VF(NRST)	NRST input filtered pulse	D	-	-	-	1	us
VNF(NRST)	NRST input not filtered pulse	D	-	4	-	-	us




图 5-14 建议的 NRST 引脚保护

- 1. 复位网络是为了防止寄生复位。
- 2. 用户必须保证 NRST 引脚的电位能够低于表 5-32 中列出的最大 V_{IL} (NRST) 以下,否则 MCU 不能得到复位。

5.4.14 Timer 定时器特性

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM 输出)的特性详情,参见小节 5.4.12 I/O 端口特性。

表 5-33 TIMx 特性

Symbol	Parameter	Туре	Condition	Minimum	Maximum	Unit
f	Timer clock frequency – TIM1 & TIM8	D	-	-	200	MHz
f _{TIMx} CLK	Timer clock frequency – TIMx except TIM1 & TIM8	D	-	-	120	IVII IZ
		D	-	1	-	tтімхськ
tres(TIM)	Timer resolution time	D	f _{TIMxCLK} = 120MHz	8.4	-	ns
	External clock frequency of	D	-	0	f _{TIMxCLK} / 2	
fext	channel 1 to 4	D	f _{TIMxCLK} = 120MHz	0	60	MHz
Restim	Timer resolution	D	TIMx(except TIM2 and TIM5)	-	16	bit
		D	TIM2 and TIM5	-	32	
		D	-	1	65536	tтімхсік
tcounter	16-bit counter period	D	f _{TIMxCLK} = 120MHz	0.0084	546	us

Symbol	Parameter	Туре	Condition	Minimum	Maximum	Unit
	Maximum possible count with	D	-	1	65536*65536	tтімхськ
tmax_count	32-bit counter	D	f _{TIMxCLK} = 120MHz	-	35.7	s
tw	Min pulsewidth on Tlx and ETR input	D	-	2	-	tтімхськ
	ETR input clock frequency	D	ETPS=00, No frequency division	-	f _{TIMxCLK} / 4	
$f_{\sf ETR}$		D	ETPS=01, frequency divided by 2	-	f _{TIMxCLK} / 2	MHz
		D	ETPS=10, frequency divided by 4	-	f _{TIMxCLK}	
		D	ETPS=11, frequency divided by 8	-	ftimxclk x 2	

5.4.15 I2C 接口特性

除非特别说明,下表列出的参数是使用环境温度,f_{PCLK1} 频率和 VDD 供电电压符合表 5-4 的条件测量得到。

I2C 接口符合标准 I2C 通信协议,但有如下限制: SDA 和 SCL 不是"真"的开漏引脚, 当配置为开漏输出时,在引出脚和 VDD 之间的 PMOS 管被关闭,但仍然存在。

I2C 接口特性列于下表,有关输入输出复用功能引脚(SDA 和 SCL)的特性详情,参见小节 5.4.12 I/O 端口特性。

表 5-34 I2C 接口特性

0	Domestica		Standa	d mode	Fast mode		Fast mode plus		Unit
Symbol	Parameter	Туре	Min.	Max.	Min.	Max.	Min.	Max.	Unit
t _{w(SCLL)}	SCL clock low time	D	8*t _{PCLK}	-	8*t _{PCLK}	-	8*t _{PCLK}	-	us
tw(SCLH)	SCL clock high time	D	6*tpclk	-	6*tpclk	-	6*t _{PCLK}	-	us
t _{su(SDA)}	SDA setup time	D	2*tpclk	-	2*tpclk	-	2*tpclk	-	ns
th(SDA)	SDA data retention time	D	0	-	0	-	0	-	ns
t _{r(SDA)} t _{r(SCL)}	SDA and SCL rising time	D	-	1000	-	300	-	120	ns
t _f (SDA)	SDA and SCL fall time	D	-	300	-	300	-	120	ns
t _{h(STA)}	Start condition hold time	D	6*t _{PCLK}	-	6*t _{PCLK}	-	6*t _{PCLK}	-	us
t _{su(STA)}	Start condition setup time	D	8*tpclk	-	6*tpclk	-	6*tpclk	ı	us
t _{su(STO)}	Stop condition setup time	D	6*t _{PCLK}	-	6*t _{PCLK}	-	6*t _{PCLK}	-	us
tw(STO:STA)	Time from Stop condition to Start condition (bus idle)	D	8*tpclk	-	8*tpclk	-	8*tpclk	-	us
C _b	Capacitive load of each bus	D	-	400	-	400	-	550	pF

1. 为达到标准模式 I2C 的最大频率,fpcLK1 必须大于 2MHz。为达到快速模式 I2C 的最大频率,fpcLK1 必须大于 6MHz。为达到超快速模式 I2C 的最大频率,fpcLK1 必须大于 12MHz。




图 5-15 I2C 总线交流波形和测量电路

注: 测量点设置于 CMOS 电平: 0.3Vpp 和 0.7Vpp。

5.4.16 SPI 接口特性

除非特别说明,下表列出的参数是使用环境温度, f_{PCLKx} 频率和 V_{DD} 供电电压符合表 5-4 的 条件测量得到。

有关输入输出复用功能引脚(NSS、SCK、MOSI、MISO)的特性详情,参见小节 5.4.12 I/O 端口特性。

表 5-35 SPI 特性

Symbol	Parameter	Туре	Conditions	Minimum	Typical	Maximum	Unit
fsck		D	Master mode	-	36	48	MHz

Symbol	Parameter	Туре	Conditions	Minimum	Typical	Maximum	Unit
1/t _{c(SCK)}	SPI clock frequency	D	Slave mode	-	18	24	
t _{r(SCK)}	SPI clock rise time	D	Load capacitance: C = 15pF	-	-	3	ns
t _{f(SCK)}	SPI clock fall time	D	Load capacitance: C = 15pF	-	-	3	ns
t _{su(NSS)}	NSS setup time	D	Slave mode	1*t _{PCLK}	-	-	ns
t _{h(NSS)}	NSS hold time	D	Slave mode	2*tpclk	-	-	ns
t _{w(SCKH)}	SCK high time	D	-	t _{c(SCK)} /2-3	-	-	ns
tw(SCKL)	SCK low time	D	-	t _{c(SCK)} /2-3	-	-	ns
t _{su(MI)}	Data input setup	D	Master mode, f _{PCLK} = 96MHz, prescaler = 2, high speed mode	27- N*t _{c(SCK)} /2 ⁽¹⁾	-		ns
t _{su(SI)}]	D	Slave mode	5	-	-	ns
t _{h(MI)}	Data input hold time	D	Master mode, fPCLK = 96MHz, prescaler = 2, high speed mode	0+N*t _{c(SCK)} /2	-	-	ns
t _{h(SI)}	15	D	Slave mode	5	-	-	ns
t _{v(MO)}	Data output valid time	D	Master mode (after enable edge)	-		6	ns
$t_{v(SO)}$	Data output valid time	D	Slave mode (after enable edge)	-	-	30- N*t _{c(SCK)} /2	ns
t _{h(MO)}	Data output hold time	D	Master mode (after enable edge)	-2	-	-	ns
th(SO)	Data output hold time	D	Slave mode (after enable edge)	10	-	-	ns

1. 主机高速模式下可调整接收数据的采样点,通过配置寄存器 CCTL 的控制位 RXEDGE 来实现 $t_{su(MI)}$ 的调整,达到优化时序裕量的目的,其中 N 值如下所示:

RXEDGE=1则N=0,RXEDGE=1则N=(fpclk/fsck)/2;

2. 可配置寄存器 CCTL 的控制位 TXEDGE 来实现从机输出 SO 提前释放到引脚上(不必等待输入时钟 SCK 边沿),达到优化时序裕量的目的。其中 N 值如下所示:

TXEDGE=0 则 N=0; TXEDGE=1 则

7<=f PCLK /f SCK <8 时, N=3;

6<=f PCLK /f SCK <7 时, N=2;

5<=f PCLK /f SCK <6 时, N=1;

4<=f_{PCLK} /f_{SCK} <5 时,N=0。




图 5-16 SPI 时序图从模式和 CPHA = 0, CPHASEL = 1




图 5-17 SPI 时序图从模式和 CPHA = 1, CPHASEL = 1 (1)

1. 测量点设置于 CMOS 电平: 0.3V_{DD} 和 0.7V_{DD}。




图 5-18 SPI 时序图主模式,CPHASEL = 1 (1)

1. 测量点设置于 CMOS 电平: 0.3Vpp 和 0.7Vpp。

5.4.17 USB FS OTG 接口特性

表 5-36 USB 电气特性

Symbol	Parameter	Туре	Conditions	Min.	Max.	Unit
V _{DD}	USB operating voltage	D	-	2.8	3.6	V
VDI	Differential input range	D	-	0.2	-	V
Vсм	Differential common mode range	D	-	0.8	2.5	V
Vse	Single-end reception threshold	D	-	1.3	2	V
Vol	Electrostatic output low voltage	D	Load resistance 1.5kΩ connected to 3.6V	-	0.3	V
Vон	Electrostatic output high voltage	D	Load resistance 15kΩ connected to Vss	2.8	3.6	V
R _{PD}	PA11/PA12 pull-down resistance	D	-	13.5	16.5	kΩ

电气特性

Symbol	Parameter	Туре	Conditions	Min.	Max.	Unit
R _{PU}	PA11/PA12 pull-up resistance	D	-	1.25	1.75	kΩ

表 5-37 USB 动态特性

Symbol	Parameter	Туре	Conditions	Min.	Max.	Unit
t _r	Rising edge	D	C _L = 50pF	7.688	20.75	ns
t _f	Falling edge	D	C _L = 50pF	7.42	20.59	ns
Vcrs	Output signal crossover voltage	D	-	1.36	2.0	V

5.4.18 ENET 特性

表 5-38 以太网 SMI 动态特性

Symbol	Parameter	Туре	Conditions	Min.	Max.	Unit
t _{MDC}	MDC period	D	-	410	425	ns
t _{d(MDIO)}	Valid time – write data (MDIO)	D	-	-	THCLK+8	ns
t _{su(MDIO)}	Setup time – read data (MDIO)	D	-	24	-	ns
t _{h(MDIO)}	Hold time – read data (MDIO)	D		1	-	ns




图 5-19 以太网 SMI 时序图

表 5-39 以太网 MII 动态特性

Symbol	Parameter	Туре	Conditions	Min.	Max.	Unit
tsu(RXD)	Setup time – read data (RXD)	D	-	4	-	ns
t _{ih(RXD)}	Hold time – read data (RXD)	D	-	2	-	ns
tsu(DV)	Setup time – data valid (DV)	D	-	4	-	ns
$t_{ih(DV)}$	Hold time – data valid (DV)	D	-	2		ns
t _{SU(ER)}	Setup time – error (ER)	D	-	4	-	ns
t _{ih(ER)}	Hold time – error (ER)	D	-	2	-	ns
t _{d(TXEN)}	Valid time – transmit enable (TXEN)	D	_		28	ns
t _{d(TXD)}	Valid time – transmit data (TXD)	D	-		28	ns




图 5-20 以太网 MII 时序图

5.4.19 QSPI 特性

表 5-40 QSPI 电气参数

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
fscк 1/t _{c(} scк)	QSPI clock frequency	D	Master mode, C = 15pF, 2.7V <v<sub>DD<3.6V</v<sub>	-	36	60	MHz
t _r (SCK)	QSPI clock rise time	D	Capacitive load: C = 15pF	-	-	3	ns
t _f (SCK)	QSPI clock fall time	D	Capacitive load: C =	-	-	3	ns
t _{su(DAi)}	Setup time – input data (DAx)	D	Pre-scaler = 2, high- speed mode	25- N*t _{c(SCK)} /2		-	ns
th(DAi)	Hold time – input data (DAx)	D	Pre-scaler = 2, high speed mode	0+N*t _{c(S} ск)/2		-	ns
tv(DAo)	Valid time – output data (DAx)	D	Master mode (after enable edge)	-	-	5	ns
t _{h(DAo)}	Hold time – output data (DAx)	D	Master mode (after enable edge)	-5	-	-	ns




图 5-21 QSPI 主模式时序示意图

5.4.20 ADC 特性

除非特别说明,下表的参数是使用符合表 5-4 的条件的环境温度、f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

电气特性

表 5-41 ADC 特性

Symbol	Parameter	Туре	Conditions	Min.	Тур.	Max.	Unit
V _{DDA}	Supply voltage	С	-	2.7	3.3	3.6	V
V _{REF+} (1)	Reference voltage	С	-	2.7	3.3	3.6	V
fadc	ADC clock frequency	С	-	-	-	48	MHz
fs	Sampling frequency	С	-	-	-	3	MHz
f _{TRIG} (2)	External trigger	D	f _{ADC} = 48MHz	-	-	2.8	MHz
ITRIG (=)	frequency	D	-	-	-	17	1/f _{ADC}
V _{AIN}	Conversion voltage range	С	-	0	-	V _{DDA}	V
RAIN	External input impedance	D	-	S	see equation	2	kΩ
R _{ADC}	Sampling switch resistance	D	-	-		1.2	kΩ
CADC	Internal sample and hold capacitance	D	-	-	3	4	pF
tstab	Stabilization time	D	-	-	32/fadc	-	us
t _{lat}	Delay between injection trigger and conversion start	D	-		-	512	1/f _{ADC}
tlatr	Delay between normal trigger and conversion start	D	\(\)	-	-	512	1/f _{ADC}
4-	Sampling time	D	f _{ADC} = 48MHz	0.0729	-	5.0104	us
ts	Sampling time	D		3.5	-	240.5	1/f _{ADC}
		D	f _{ADC} = 48MHz	0.3333	-	5.2708	us
tconv	Total conversion time (including sampling time)		-		253 (samplir ssive approx 12.5)		1/f _{ADC}
ENOR	Effective number of bits	C	ADCSREF = 0, ADC reference is VDDA	-	9.8	-	bit
ENOB	Ellective number of bits	C	ADCSREF = 1, ADC reference is VREF+	-	10.5	-	bit

- 1. 在该系列产品中,VREF+和 VDDA 有独立的外部引脚,VREF-在芯片内部连接到 VSSA。
- 2. 对于外部触发,必须在时延中加上一个延迟 1/faDC。

输入阻抗列表

公式3

$$R_{AIN} < \frac{TS}{f_{ADC} \times C_{ADC} \times \ln(2^{n+2})} - R_{ADC}$$

上述公式(公式 3)用于决定最大的外部阻抗,使得误差可以小于 1/4 LSB。其中 N = 12 (表示 12 位分辨率)。

表 5-42 fadc=48MHz 时的最大 RAIN

TS (cycles)	TS (us)	Туре	Maximum R _{AIN} (kΩ)
3.5	0.073	D	0.7

TS (cycles)	TS (us)	Type	Maximum R _{AIN} (kΩ)
4.5	0.094	D	1.2
5.5	0.115	D	1.8
6.5	0.135	D	2.3
7.5	0.156	D	2.8
11.5	0.240	D	5.0
13.5	0.281	D	6.0
15.5	0.323	D	7.1
19.5	0.406	D	9.3
29.5	0.615	D	14.6
39.5	0.823	D	20.0
59.5	1.240	D	30.7
79.5	1.656	D	41.5
119.5	2.490	D	62.9
159.5	3.323	D	84.4
240.5	5.010	D	127.9

表 5-43 ADC 静态参数,参考来自 VREF+

Symbol	Parameter	Туре	Conditions	Typical	Unit
ET	Comprehensive error	С	$f_{PCLK_1} = 96MHz,$	-4,+5	
EO	Offset error	С	$f_{ADC} = 48MHz$,	-4,+4	
EG	Gain error	С	$R_{AIN} < 0.1 k\Omega$	-1,+2	LSB
ED	Differential linearity error	С	V _{DDA} = 3.3V, T _A = 25°C, ADCSREF = 1,	-1,+2	
EL	Integral linearity error	С	ADC reference is VREF+	-5,+3	

表 5-44 ADC 静态参数,参考来自 VDDA

Symbol	Parameter	Туре	Conditions	Typical	Unit
ET	Comprehensive error	С	f _{PCLK1} = 96MHz.	-9,+5	
EO	Offset error	С	$f_{ADC} = 48MHz$,	-5,+4	
EG	Gain error	С	$R_{AIN} < 0.1 k\Omega$	-2,+5	LSB
ED	Differential linearity error	С	$V_{DDA} = 3.3V$, $T_A = 25$ °C, ADCSREF = 0,	-1,+5.5	
EL	Integral linearity error	С	ADC reference is VDDA	-6,+4	

需注意 ADC 精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。如果正向的注入电流,只要处于小节 5.3 中给出的 IINJ(PIN) 和 ΣIINJ(PIN) 范围之内,就不会影响 ADC 精度。

其中, ADC 静态参数的含义解释如下, 其对应的示意图如图 5-22 所示。

- ET = 总未调整误差:实际和理想传输曲线间的最大偏离。
- EO = 偏移误差: 第一次实际转换和第一次理想转换间的偏离。
- EG = 增益误差: 最后一次理想转换和最后一次实际转换间的偏离。
- ED = 微分线性误差:实际步进和理想值间的最大偏离。
- EL = 积分线性误差:任何实际转换和端点相关线间的最大偏离。




图 5-22 ADC 静态参数示意图




图 5-23 使用 ADC 典型的连接图

- 1. 有关 RAIN、RADC 和 CADC 的数值,参见表 5-41。
- 2. Cparasitic 表示 PCB(与焊接和 PCB 布局质量相关) 与焊盘上的寄生电容(大约 **7pF**)。较大的 Cparasitic 数值将降低转换的精度,解决的办法是减小 f_{ADC}。

PCB 设计建议

电源的去耦必须按照下图连接。图中的 10 nF 电容必须是瓷介电容,它们应该尽可能地靠近 MCU 芯片。




图 5-24 供电电源和参考电源去耦线路

5.4.21 温度传感器特性

温度传感器通过下面的公式计算:

温度公式

$$TS_{adc} = 25 + \frac{Value * V_{DDA} - offset * 3300}{4096 * Avg_Slope}$$

VDDA: ADC 当前采样时的 VDDA 电压,单位 mV。

Offset: 25°C 时的转换结果数据,存放在 Flash 空间 0x1FFFF7F6,其中 25°C 和 3.3V 下

的典型电压值参考表 5-45 中的 V25。

Value: ADC 当前采样的转换结果数据。

Avg_Slope: 温度与电压曲线的平均斜率(以 mV/°C表示),典型值参考表 5-45。

表 5-45 温度传感器特性

Symbol	Parameter	Туре	Conditions	Minimum	Typical	Maximum	Unit
TL	V _{SENSE} linearity with respect to temperature	С	V _{DD} = 3.3V	-	±5		°C
Avg_Slope	Average slope	С	V _{DD} = 3.3V	-	4.252	-	mV/°C
V ₂₅	Voltage at 25°C	Р	V _{DD} = 3.3V	1.1	1.431	2	V
tstart	Setup time	D	V _{DD} = 3.3V		-	10	us
ts_temp (1)	ADC sampling time when reading temperature	D	V _{DD} = 3.3V	-	11.8	-	us

1. 最短的采样时间可以由应用程序通过多次循环决定。

注: 温度传感器特性受芯片功耗和封装的影响较大。

5.4.22 DAC 特性

表 5-46 DAC 特性

Symbol	Parameter	Туре	Condition	Min.	Тур.	Max.	Unit
VDDA	Supply voltage	С	-	2.7	3.3	3.6	V
V _{REF+} (1)	Reference voltage	С	-	2.7	3.3	3.6	V
D.	Output	С	buff on, output connected to Vssa	5	-	-	kΩ
Ro	impedance	С	buff on, output connected to V _{DDA}	5	ı	-	K\$2
DAC_OUT _{min}	Lowest output voltage	С	-	V _{SSA} +0.1	-	-	V
DAC_OUT _{max}	Highest output voltage	С	-	-	-	V _{DDA} - 0.1	V
IDDA	DAC static current	С	-	-	750	-	uA
DNL	Differential nonlinear error	С	-	-	±1	-	LSB

Symbol	Parameter	Туре	Condition	Min.	Тур.	Max.	Unit
INL	Integer nonlinear error	С	-	-	±2	-	LSB
Offset	Offset error	С	-	-	±1	-	LSB
Gain error	Gain error	С	-	-	±2	-	LSB
Update rate	Maximum update rate	С	-	-	-	1	MSPS

^{1.} 在该系列产品中,VREF+在内部连接到 VDDA,VREF-在内部连接到 VSSA。

5.4.23 比较器特性

表 5-47 比较器特性

Symbol	Parameter	Туре	Condition	Minimum	Typical	Maximum	Unit
V _{DDA}	Supply voltage	D	-	2.5	3.3	5.5	V
		D	HYST = 00, MODE = 00	-	0		mV
		D	HYST = 01, MODE = 00	5.08	14.99	24.33	mV
		D	HYST = 10, MODE = 00	19.26	30.02	41.6	mV
4	Llyatarasia	D	HYST = 11, MODE = 00	68.45	94.88	178.9	mV
thyst	Hysteresis	D	HYST = 00, MODE != 00	-	0	-	mV
		D	HYST = 01, MODE != 00	0	10.67	23.15	mV
		D	HYST = 10, MODE != 00	17.17	28.78	40.64	mV
		D	HYST = 11, MODE != 00	69.29	98.03	178.9	mV
		D	MODE = 11	-	±9	±9.5	mV
\/	Offset voltage	D	MODE = 10	-	±8.7	±9.2	mV
Voffset	Oliset voltage	D	MODE = 01	-	±8.7	±8.9	mV
		D	MODE = 00	-	±7.5	±8.4	mV
		D	MODE = 11	48.04	97.19	171.2	ns
4	Propagation	D	MODE = 10	32.3	64.49	116.3	ns
tDELAY	delay	D	MODE = 01	18.6	35.21	64.23	ns
		D	MODE = 00	6.12	11.69	29.67	ns
		D	MODE = 00	1.50	3.78	10.47	uA
	Average	D	MODE = 01	2.23	5.70	16.71	uA
lq	working current	D	MODE = 10	4.24	11.34	35.61	uA
		D	MODE = 11	14.64	41.81	130.6	uA

6 封装特性

6.1 LQFP144




图 6-1 LQFP144 封装尺寸

- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表 6-1 LQFP144 封装尺寸细节

		Millimeters		
ID	Minimum	Typical	Maximum	
А	-	-	1.60	
A1	0.05	-	0.15	
A2	1.35	1.40	1.45	
A3	0.59	0.64	0.69	
b	0.17	-	0.27	
b1	0.17	0.20	0.23	
С	0.127	-	0.18	
c1	0.119	0.127	0.135	
D	21.80	22.00	22.20	
D1	19.90	20.00	20.10	
E	21.80	22.00	22.20	
E1	19.90	20.00	20.10	
е	-	0.50	-	
L	0.45	0.60	0.75	
L1		1.00REF		
L2		0.25BSC		
R1	0.08	-	-	
R2	0.08	-	-	
θ	0 °	-	7°	
θ1	0 °	-	-	
θ2	11 °	12 °	13 °	
θ2	11 °	12 °	13 °	

6.2 LQFP100




图 6-2 LQFP100 封装尺寸

- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表 6-2 LQFP100 封装尺寸细节

		Millimeters	_
ID	Minimum	Typical	Maximum
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.17	-	0.27
b1	0.17	0.20	0.23
С	0.13	-	0.18
c1	0.12	0.127	0.134
D	15.80	16.00	16.20
D1	13.90	14.00	14.10
Е	15.80	16.00	16.20
E1	13.90	14.00	14.10
е	1	0.50	-
L	0.45	0.60	0.75
L1		1.00REF	
L2		0.25BSC	
R1	0.08	_	-
R2	0.08	-	0.20
S	0.20	-	-
θ	0 °	3.5 °	7°
θ1	0 °	-	-
θ2	11 °	12 °	13 °
θ3	11 °	12 °	13 °

6.3 LQFP64




图 6-3 LQFP64 封装尺寸

- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

表 6-3 LQFP64 封装尺寸细节

ID	Millimeters			
	Minimum	Typical	Maximum	
А	-	-	1.60	
A1	0.05	-	0.15	
A2	1.35	1.40	1.45	
A3	0.59	0.64	0.69	
b	0.18	-	0.27	
b1	0.17	0.20	0.23	
С	0.13	-	0.18	
c1	0.117	0.127	0.137	
D	11.95	12.00	12.05	
D1	9.90	10.00	10.10	
E	11.95	12.00	12.05	
E1	9.90	10.00	10.10	
е	-	0.50	-	
Н	11.09	11.13	11.17	
L	0.53		0.70	
L1	1.00REF			
R1	0.15REF			
R2	0.13REF			
θ	0°	3.5 °	7 °	
θ1	11 °	12 °	13 °	
θ2	11 °	12 °	13 °	

7 修订记录

表 7-1 修订历史

Date	Revision	Description	
2022/10/12	Rev0.6	1. 添加了 I/O 端口特性中的极限值 2. 添加了比较器特性中的极限值 3. 添加了 LSI 振荡器特性中的常温频率极限值 4. 添加了温度传感器特性中的常温 V25 极限值 5. 添加了内置的参照电压中的常温极限值 6. 在以太网控制器,ENET 特性和引脚定义及复用功能中删除了 RMII 模式及其相关引脚信息 7. 在引脚定义表中删除了 COMP3_INP7 和 COMP3_INM7 8. 在引脚定义表中增加 I/O 默认上电状态和 JTAG,BOOTO 相关引脚上电状态的注释	
2022/07/18	Rev0.5	初步发布	