

# 数据手册 Data Sheet MM32SPIN380C

基于 ARM® Cortex® M0 内核的 32 位微控制器

版本: 0.1

2021/11/08

灵动微电子有权在任何时间对此文件包含的信息(包括但不限于规格与产品说明)做出任何改动与发布,本文件将取代之前所有公布的信息。

## 目录

1	总览	
	1.1 概述	1
	1.2 产品简述	1
2	规格说明	
_		3
		3
	** *** =	4
	- /4//201—/ /	5
		5
	2.2.2 存储器映像	5
		6
	2.2.4 内置 SRAM	6
		VIC6
		7
	2.2.7 时钟和启动	7
	2.2.8 启动模式	8
	2.2.9 供电方案	8
	2.2.10 供电监控器	8
	2.2.11 电压调压器	9
	2.2.12 低功耗模式	9
	2.2.13 DMA	9
	2.2.14 定时器和看门狗 TIM & WI	DG10
	2.2.15 备份寄存器	12
		12
		12
	_ · · •	12
	- ·	12
		12
		13
		13
		13
	2.2.24 串行调试口 (SWD) 和 JTA	.G 接口13
3	引脚定义及复用功能	14
	3.1 引脚分布图	14
	3.2 引脚定义表	15
	3.3 复用功能表	18
	3.4 预驱部分引脚说明	19
	3.5 内部功能框图	20
4	电气特性	21
		21
		21

	4.1.2 引脚输入电压	21
	4.1.3 供电方案	21
	4.1.4 电流消耗测量	22
	4.2 绝对最大额定值	22
	4.3 工作条件	23
	4.3.1 通用工作条件	23
	4.3.2 上电和掉电时的工作条件	23
	4.3.3 内嵌复位和电源控制模块特性	24
	4.3.4 供电电流特性	24
	4.3.5 外部时钟源特性	27
	4.3.6 内部时钟源特性	29
	4.3.7 PLL 特性	29
	4.3.8 存储器特性	29
	4.3.9 EMC 特性	30
	4.3.10 功能性 EMS 电气敏感性)	30
	4.3.11 GPIO 端口通用输入/输出特性	31
	4.3.12 NRST 引脚特性	33
	4.3.13 TIM 定时器特性	34
	4.3.14 通信接口	34
	4.3.15 ADC 特性	37
	4.3.16 温度传感器特性	39
	4.3.17 内置参考电压特性	40
	4.3.18 比较器特性	40
	4.3.19 运算放大器特性	40
5	栅极驱动器	42
•	5.1 工作条件	
_	封装特性	
6	<b> </b>	
7	产品命名规则	46
8	缩略词	47
9	修订记录	48

## 插图

1H H	
图 1 模块框图	4
图 2 时钟树	
图 3 QFN48 引脚分布	14
图 4 内部功能框图	
图 5 引脚的负载条件	21
图 6 引脚输入电压	21
图 7 供电方案	
图 8 电流消耗测量方案	
图 9 外部高速时钟源的交流时序图	
图 10 使用 8MHz 晶体的典型应用	
图 11 输入输出交流特性定义	33
图 12 建议的 NRST 引脚保护	34
图 13 I2C 总线交流波形和测量电路 (1)	
图 14 SPI 时序图-从模式和 CPHA = 0	
图 15 SPI 时序图-从模式和 CPHA = 1 <sup>(1)</sup>	
图 16 SPI 时序图-主模式 <sup>(1)</sup>	
图 17 使用 ADC 典型的连接图	
图 18 供电电源和参考电源去藕线路	39
图 19 QFN48, 48 脚低剖面方形扁平封装图	
图 20 MM32 型号命名	

## 表格

表 1 订购信息	3
表 2 存储器映像	5
表 3 低功耗模式一览	9
表 4 定时器功能比较	10
表 5 引脚定义	15
表 6 PA 端口功能复用 AF0-AF7	18
表 7 PB 端口功能复用 AF0-AF7	18
表 8 PC 端口功能复用 AF0-AF7	
表 9 PD 端口功能复用 AF0-AF7	
表 10 比较器 3 输入输出端口	
表 11 比较器 4/5 输入输出端口	
表 12 运算放大器输入输出端口	
表 13 GateDriver 引脚说明	
表 14 电压特性	
表 15 电流特性	
表 16 通用工作条件	_
表 17 上电和掉电时的工作条件	
表 18 内嵌复位和电源控制模块特性	
表 19 运行模式下的典型电流消耗	
表 20 睡眠模式下的典型电流消耗	
表 21 停机和待机模式下的典型和最大电流消耗 (1)	
表 22 内置外设的电流消耗(1)	
表 23 低消耗模式唤醒时间 (1)	
表 24 高速外部用户时钟特性	
表 25 HSE 8 ~ 24MHz 振荡器特性 (1)(2)	28
表 26 HSI 振荡器特性 <sup>(1)(2)</sup>	29
表 27 LSI 振荡器特性 <sup>(1)</sup>	
表 28 PLL 特性 <sup>(1)</sup>	
表 29 Flash 存储器特性	
表 30 Flash 存储器寿命和数据保存期限 (1)(2)	
表 32 ESD 特性 表 33 I/O 静态特性	
表 34 输出电压特性	
表 35 输入输出交流特性 (1)(3)	
表 36 NRST 引脚特性	
表 37 TIMx <sup>(1)</sup> 特性	
表 38 I2C 接口特性	
表 39 SPI 特性 <sup>(1)</sup>	
表 40 ADC 特性	
表 41 f <sub>ADC</sub> =15MHz <sup>(1)</sup> 时的最大 R <sub>AIN</sub>	
表 42 ADC 静态参数 <sup>(1)(2)</sup>	
表 43 温度传感器特性 <sup>(3)(4)</sup>	
表 44 内置参考电压特性	
表 45 比较器特性	
表 46 比较器特性	
表 47 绝对最大额定值	

表 48 推荐工作范围	42
表 49 5V LDO	
表 50 预驱电气特性	
表 51 QFN48 尺寸说明	

## 1 总览

## 1.1 概述

本产品使用高性能的 ARM® Cortex®-M0 为内核的 32 位微控制器, 5V 输出的 LDO 稳压器、三组最高支持 200V 的 N 通道半桥栅极驱动器。 MCU 最高工作频率可达 96MHz,有丰富的 I/O 端口和外设连接到外部总线。本产品包含 2 个 12 位的 ADC、3 个比较器、 3 个运算放大器、 1 个 16 位通用定时器、 1 个 32 位通用定时器、 3 个 16 位基本定时器和 2 个 16 位高级定时器。还包含标准的通信接口: 1 个 I2C 接口、 1 个 SPI接口和 2 个 UART 接口。

本产品工作电压为 5V ~ 18V,工作温度范围-40℃ ~ 85℃ 常规型。多种省电工作模式保证低功耗应用的要求。

这些丰富的外设配置,使得本产品微控制器适合于多种应用场合:

MM32SPIN380C 产品提供 QFN48 封装形式;下面给出了该系列产品中所有外设的基本介绍。

这些丰富的外设配置,使得 MM32SPIN380C 产品微控制器适用于多种应用场合:

- 150V 以下直流供电的电机驱动和应用控制
- 园林工具
- 110V AC 供电电机项目
- 服务器风机
- 水泵

## 1.2 产品简述

- 内核与系统
  - 32 位 ARM® Cortex®-M0 处理器内核
  - 最高工作频率可达 96MHz
  - 单指令周期 32 位硬件乘法器
  - 硬件除法器 (32Bit)
  - 硬件开方 (32bit)
- 存储器
  - 高达 128K 字节的闪存程序存储器
  - 高达 12K 字节的 SRAM
  - Boot loader 支持片内 Flash 在线系统编程 (ISP)
- 时钟、复位和电源管理
  - 2.0V~5.5V供电
  - 上电/断电复位 (POR/PDR)、可编程电压监测器 (PVD)
  - 外部 2~24MHz 高速晶体振荡器
  - 内嵌经出厂调校的 48MHz 高速振荡器
- 低功耗
  - 睡眠、停机和待机模式
- 2 个 12 位模数转换器, 1µs 转换时间(多达 16 个输入通道)

- 转换范围: 0~VDDA
- 支持采样时间和分辨率配置
- 片上温度传感器
- 片上电压传感器
- 3个比较器
- 3个运算放大器
- 5 通道 DMA 控制器
  - 支持的外设包括: Timer、UART、I2C、SPI和 ADC
- 多达 26 个快速 I/O 端口:
  - 所有 I/O 口可以映像到 16 个外部中断
  - 所有端口均可输入输出 5V 信号注:VDD=5V
- 多达 10 个定时器
  - 2 个 16 位 4 通道高级控制定时器,有 4 通道 PWM 输出,以及死区生成和紧急停止功能
  - 1 个 16 位定时器和 1 个 32 位定时器,有高达 4 个输入捕获/输出比较,可用于 IR 控制解码
  - 2 个 16 位定时器,有 1 个输入捕获/输出比较和 1 组互补输出,死区生成,紧急停止,调制器门电路用于 IR 控制
  - 1 个 16 位定时器,有 1 个输入捕获/输出比较
  - 2 个看门狗定时器 (IWDG 和 WWDG)
  - 1 个 Systick 定时器: 24 位自减型计数器
- 调试模式
  - 串行调试接口 (SWD)
- 5V LDO 稳压器
  - 输入电压最高 15V
- 多达 4 个通信接口
  - **-** 2 个 UART 接口
  - 1 个 I2C 接口
  - 1 个 SPI 接口
- 三组 N 型半桥式栅极驱动器 (GATEDRIVER)
  - 最大支持 200V 母线电压
  - 1A/1.2A SINK/SOURCE 三相栅极驱动电流
- 采用 QFN48 封装

有关完整的本产品的详细信息,请参考本产品数据手册第 2.2 节。 有关Cortex®-M0 内核的相关信息,请参考《Cortex®-M0 技术参考手册》。 2

# 规格说明

## 2.1 型号列表

## 2.1.1 订购信息

表 1 订购信息

外围接口	产品型号	MM32SPIN380C	
CI	PU 频率	96MHz	
<u></u>	]存- KB	128	
SR	AM - KB	12	
	通用 (16 bit)	1	
定时器	通用 (32 bit)	1	
	基本	3	
	高级	2	
	UART	2	
通信接口	I2C	1	
	SPI	1	
GPI	O端口数	26	
12 位 ADC	个数	2	
12 位 ADC	通道数	16	
	比较器	3	
运	算放大器	3	
I	作电压	5~18V	
预驱	区支持电压	200V	
	封装	QFN48	

## 2.1.3 系统框图




图 1 模块框图

## 2.2 功能说明

## 2.2.1 内核简介

ARM®的 Cortex®-MO 处理器是最新一代的嵌入式 ARM 处理器,它为实现 MCU 的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗,同时提供卓越的计算性能和先进的中断系统响应。

ARM®的 Cortex®-M0 是 32 位的 RISC 处理器,提供额外的代码效率,在通常 8 和 16 位系统的存储空间上发挥了 ARM 内核的高性能。

本产品拥有内置的 ARM 核心,因此它与所有的 ARM 工具和软件兼容。

## 2.2.2 存储器映像

表 2 存储器映像

总线	编址范围	大小	外设
	0x0000 0000 - 0x0001 FFFF	128 KB	根据 BOOT0/1 引脚的电 平可映射到片内 FLASH 存储区、SRAM 或系统存 储区中的一个
	0x0002 0000 - 0x07FF FFFF	~128 MB	Reserved
	0x0800 0000 - 0x0801 FFFF	128 KB	片内 FLASH 存储器
	0x0802 0000 - 0x1FFD FFFF	~256 MB	Reserved
FLASH	0x1FFE 0000 - 0x1FFE 01FF	0.5 KB	Reserved
	0x1FFE 0200 - 0x1FFE 0FFF	3 KB	Reserved
	0x1FFE 1000 - 0x1FFF 1BFF	3 KB	Reserved
	0x1FE 1C00 - 0x1FFF F3FF	~256 MB	Reserved
	0x1FFF E400 - 0x1FFF F7FF	1 KB	系统存储区
	0x1FFF F800 - 0x1FFF F80F	16 B	Option bytes
	0x1FFF F810 - 0x1FFF FFFF	~2 KB	Reserved
	0x2000 0000 - 0x2000 2FFF	12 KB	SRAM
SRAM -	0x2000 3000 - 0x3FFF FFFF	~512 MB	Reserved
	0x4000 0000 - 0x4000 03FF	1 KB	TIM2
	0x4000 0400 - 0x4000 07FF	1 KB	TIM3
	0x4000 0800 - 0x4000 27FF	8 KB	Reserved
	0x4000 2800 - 0x4000 2BFF	1 KB	BKP
	0x4000 2C00 - 0x4000 2FFF	1 KB	WWDG
	0x4000 3000 - 0x4000 33FF	1 KB	IWDG
	0x4000 3400 - 0x4000 37FF	1 KB	Reserved
APB1	0x4000 3800 - 0x4000 3BFF	1 KB	SPI2
	0x4000 3C00 - 0x4000 43FF	2 KB	Reserved
	0x4000 4400 - 0x4000 47FF	1 KB	UART2
	0x4000 4800 - 0x4000 53FF	3 KB	Reserved
	0x4000 5400 - 0x4000 57FF	1 KB	I2C1
	0x4000 5800 - 0x4000 6FFF	6 KB	Reserved
	0x4000 7000 - 0x4000 73FF	1 KB	PWR
	0x4000 7400 - 0x4000 FFFF	35 KB	Reserved

总线	编址范围	大小	外设
	0x4001 0000 - 0x4001 03FF	1 KB	SYSCFG
	0x4001 0400 - 0x4001 07FF	1 KB	EXTI
	0x4001 0800 - 0x4001 0BFF	1 KB	TIM8
	0x4001 0C00 - 0x4001 23FF	6 KB	Reserved
	0x4001 2400 - 0x4001 27FF	1 KB	ADC1
	0x4001 2800 - 0x4001 2BFF	1 KB	ADC2
	0x4001 2C00 - 0x4001 2FFF	1 KB	TIM1
	0x4001 3000 - 0x4001 33FF	1 KB	SPI1
APB2	0x4001 3400 - 0x4001 37FF	1 KB	DBGMCU
	0x4001 3800 - 0x4001 3BFF	1 KB	UART1
	0x4001 3C00 - 0x4001 3FFF	1 KB	COMP
	0x4001 4000 - 0x4001 43FF	1 KB	TIM14
	0x4001 4400 - 0x4001 47FF	1 KB	TIM16
	0x4001 4800 - 0x4001 4BFF	1 KB	TIM17
	0x4001 4C00 - 0x4001 63FF	6 KB	Reserved
	0x4001 6400 - 0x4001 67FF	1 KB	PWM
	0x4001 6800 - 0x4001 FFFF	38 KB	Reserved
	0x4002 0000 - 0x4002 03FF	1 KB	DMA1
	0x4002 0400 - 0x4002 0FFF	3 KB	Reserved
	0x4002 1000 - 0x4002 13FF	1 KB	RCC
	0x4002 1400 - 0x4002 1FFF	3 KB	Reserved
	0x4002 2000 - 0x4002 23FF	1 KB	Flash 接口
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved
	0x4002 3000 - 0x4002 33FF	1 KB	CRC
	0x4002 3400 - 0x4002 FFFF	51 KB	Reserved
AHB	0x4003 0000 - 0x4003 03FF	1 KB	HWDIV
	0x4003 0400 - 0x4003 07FF	1 KB	HSQRT
	0x4003 0800 - 0x47FF FFFF	~127 MB	Reserved
	0x4800 0000 - 0x4800 03FF	1 KB	Port A
	0x4800 0400 - 0x4800 07FF	1 KB	Port B
	0x4800 0800 - 0x4800 0BFF	1 KB	Port C
	0x4800 0C00 - 0x4800 0FFF	1 KB	Port D
	0x4800 1000 - 0x5FFF FFFF	~383 MB	Reserved

## 2.2.3 内置 Flash

最大 128K 字节的内置闪存存储器,用于存放程序和数据。

## 2.2.4 内置 SRAM

最大 12K 字节的内置 SRAM。

## 2.2.5 嵌套的向量式中断控制器 NVIC

本产品内置嵌套的向量式中断控制器,能够处理多个可屏蔽中断通道 (不包括 16 个 Cortex®-MO 的中断线) 和 4 个可编程优先级。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口

- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复,无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

## 2.2.6 外部中断/事件控制器 EXTI

外部中断/事件控制器包含多个边沿检测器,用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿),并能够单独地被屏蔽;有一个挂起寄存器维持所有中断请求的状态。

EXTI 可以检测到脉冲宽度小于内部 AHB 的时钟周期。所有通用 I/O 口连接到 16 个外部中断线。

## 2.2.7 时钟和启动

系统时钟的选择是在启动时进行,复位时内部 48 MHz 振荡器 6 分频被选为默认的 CPU 时钟,随后可以选择外部的、具失效监控的 2 ~ 24 MHz 时钟。当检测到外部 时钟失效时,它将被隔离,系统将自动地切换到内部的振荡器,如果使能了中断,软件可以接收到相应的中断。同样,在需要时可以采取对 PLL 时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

多个预分频器用于配置 AHB 的频率、高速 APB(APB2 和 APB1) 区域。 AHB 和高速 APB 的最高频率是 96MHz。时钟系统的时钟树如图 2 所示。




图 2 时钟树

## 2.2.8 启动模式

在启动时,通过 BOOT0/1 引脚可以选择三种启动模式中的一种:

- 从片内 Flash 启动
- 从系统存储区启动
- 从片内 SRAM 启动

Bootloader 程序位于系统存储区。从系统存储区启动 Bootloader 之后,可通过 UART1 对片内 FLASH 重新编程。

#### 2.2.9 供电方案

- VCC = 5.0V ~ 15V: 引脚为内建 gate driver 和 5V LDO 提供输入电压
- VDD = 2.0V ~ 5.5V: VDD 引脚为 I/O 引脚和内部调压器供电。
- VSSA, VDDA = 2.0V ~ 5.5V: 为 ADC、复位模块、振荡器和 PLL 的模拟 部分提供供电。

注: VDDA 和 VSSA 必须分别连接到 VDD 和 VSS。

## 2.2.10 供电监控器

本产品内部集成了上电复位 (POR) / 掉电复位 (PDR) 电路,该电路始终处于工作状态,保证系统供电超过 2.0V 时工作;当 VDD 低于设定的阈值 (VPOR/PDR)时,置器件于复位状态,而不必使用外部复位电路。

器件中还有一个可编程电压监测器 (PVD),它监视 VDD/VDDA 供电并与阈值 VPVD

比较,当 Vod 低于或高于阈值 VPVD 时产生中断,中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD 功能需要通过程序开启。

## 2.2.11 电压调压器

片内的电压调压器将外部电压转成内部逻辑电路工作的电压。电压调压器在芯片复位后时钟处于工作状态。

## 2.2.12 低功耗模式

产品支持低功耗模式,可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

#### 表 3 低功耗模式一览

模式 进入		唤醒	对 1.5V 区域时钟 的影响	对 VDD 区域时钟 的影响	电压调节器
睡眠(SLEEP	WFI(Wait for Interrupt)	任一中断	CPU 时钟关,对 其他时钟和ADC		#
NOW 或 SLEEP ON EXTI)	WFE(Wait for Event)	唤醒事件	时钟无影响	-	开
停机	PDDS 位 SLEEPDEEP 位 WFI 或 WFE	任一外部中断(在 外部中断寄存器 中设置)	所有使用1.5V 的	PLL、HSI 和HSE	开
待机	PDDS 位 SLEEPDEEP 位 WFI 或 WFE	WKUP 引脚的上 升沿、NRST 引 脚上的外部复 位、IWDG 复位	】区域的时钟都已关 闭	的振荡器关闭	关

#### 睡眠模式

在睡眠模式,只有 CPU 停止,所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

#### 停机模式

在保持 SRAM 和寄存器内容不丢失的情况下,停机模式可以达到最低的电能消耗。在停机模式下, HSI 的振荡器和 HSE 晶体振荡器被关闭。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒, EXTI 信号可以是 16 个外部 I/O 口之一、 PVD 的输出的唤醒信号。

#### 待机模式

待机模式可实现系统的最低功耗。该模式是在 CPU 深睡眠模式时关闭电压调节器。 内部所有的 1.5V 部分的供电区域被断开。 HSI 和 HSE 振荡器也都关闭,可以通过 WKUP 引脚的上升沿、 NRST 引脚的外部复位、 IWDG 复位唤醒或者看门狗定时器 唤醒并复位。 SRAM 和寄存器的内容将被丢失。只有备份的寄存器和待机电路维持 供电。

#### 2.2.13 DMA

灵活的 5 路通用 DMA 可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输: DMA 控制器支持环形缓冲区的管理,避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件 DMA 请求逻辑,同时可以由软件触发每个通道;传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

DMA 可以用于主要的外设:用 UART、I2C、SPI、ADC 和通用/基本/高级控制定时器 TIMx。

## 2.2.14 定时器和看门狗 TIM & WDG

产品包含 2 个高级定时器、2 个通用定时器、3 个基本定时器。以及 2 个看门狗定时器和 1 个系统嘀嗒定时器。下表比较了高级控制定时器、通用定时器和基本定时器的功能:

表 4 定时器功能比较

定时器类型	名称	计数器分辨率	计数器类型	预分频系数	DMA 请求生成	捕获/比较通道	互补输出
高级	TIM1 /TIM8	16 位	递增、递减、递增/递减	1 ~ 65536 之间 的任意 整数	有	4	有
	TIM2	32 位	递增、递减、递增/递减	1 ~ 65536 之间 的任意 整数	有	4	无
通用	TIM3	16 位	递增、递减、 递增/递减	1~65536 之间 的任意 整数	有	4	无
	TIM14	16 位	递增	1 ~ 65536 之间 的任意 整数	有	1	无
基本	TIM16 /TIM17	16 位	递增	1 ~ 65536 之间 的任意 整数	有	1	有

## 高级控制定时器(TIM1 / TIM8)

高级控制定时器是由 16 位计数器、4 个捕获/比较通道以及三相互补 PWM 发生器组成,它具有带死区插入的互补 PWM 输出,还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 产生PWM(边缘或中心对齐模式)
- 单脉冲输出

配置为 16 位通用定时器时,它与 TIM2 定时器具有相同的功能。配置为 16 位 PWM 发生器时,它具有全调制能力 (0~100%)。

在调试模式下,计数器可以被冻结,同时 PWM 输出被禁止,从而切断由这些输出 所控制的开关。

很多功能都与通用的 TIM 定时器相同,内部结构也相同,因此高级控制定时器可以通过定时器链接功能与 TIM 定时器协同操作,提供同步或事件链接功能。

## 通用定时器 (TIMx)

产品中内置了多达 5 个可同步运行的通用定时器(TIM2、TIM3)。定时器有一个 16/32 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每 个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

#### 通用定时器 32 位

定时器有一个 32 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

#### 通用定时器 16 位

每个定时器有一个 16 位的自动加载递加/递减计数器、一个 16 位的预分频器和 4 个独立的通道,每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

它们还能通过定时器链接功能与高级控制定时器共同工作,提供同步或事件链接功能。在调试模式下,计数器可以被冻结。任一通用定时器都能用于产生 PWM 输出。每个定时器 都有独立的 DMA 请求机制。

这些定时器还能够处理增量编码器的信号,也能处理 1~4个霍尔传感器的数字输出。每个定时器都 PWM 输出或作为简单时间基准。

## 基本定时器

#### TIM14

该定时器基于一个 16 位自动重载递增计数器和一个 16 位预分频器。具有一个单通道,用于输入捕获/输出比较, PWM 或单脉冲模式输出。在调试模式下,其计数器可被冻结。

#### **TIM16 / TIM17**

定时器均基于一个 16 位自动重载递增计数器和一个 16 位预分频器。有一个单通道,用于输入捕获/输出比较, PWM 或单脉冲模式输出。有互补输出,带死区生成和独立 DMA 请求生成功能。在调试模式下,计数器可以被冻结。

#### 独立看门狗 (IWDG)

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器,它由一个内部 独立的 40KHz 的振荡器提供时钟。因为这个振荡器独立于主时钟,所以它可运行于 停机和待机模式。它可以用在系统发生问题时复位整个系统或作为一个自由定时器 为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在 调试模式下,计数器可以被冻结。

#### 窗口看门狗(WWDG)

窗口看门狗内有一个 7 位的递减计数器,并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动,具有早期预警中断功能; 在调试模式下, 计数器可以被冻结。

## 系统时基定时器 (Systick)

这个定时器是专用于实时操作系统,也可当成一个标准的递减计数器。它具有下述 特性:

- 24位的递减计数器
- 自动重加载功能
- 当计数器为 0时能产生一个可屏蔽系统中断
- 可编程时钟源

#### 2.2.15 备份寄存器

备份寄存器是 20 个 16 位的寄存器,可用来存储用户应用程序数据。当系统在待机模式下被唤醒,或系统复位或电源复位时,他们也不会被复位。

#### 2.2.16 GPIO

每个 GPIO 引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。

在需要的情况下,I/O 引脚的外设功能可以通过一个特定的操作锁定,以避免意外的写入 I/O 寄存器。

## 2.2.17 通用异步收发器 UART

UART 接口具有硬件的 CTS 和 RTS 信号管理。兼容 ISO7816 智能卡模式。 UART 接口支持输出数据长度可为 5 位、6 位、7 位、8 位、9 位均可配置。

所有 UART 接口都可以使用 DMA 操作。

## 2.2.18 I2C 总线

I2C 总线接口能够工作于多主模式或从模式,支持标准和快速模式。

I2C接口支持7位或10位寻址。

#### 2.2.19 SPI 接口

SPI 接口在从或主模式下,可配置成每帧 1~32 位。

所有的 SPI 接口都可以使用 DMA 操作。

#### 2.2.20 ADC

产品内嵌 2 个 12 位的模拟/数字转换器 (ADC), ADC 可用多达 16 个外部通道,可以实现单次、单周期和连续扫描转换。在扫描模式下,自动进行已选定的一组模拟输入上的采集值转换。

ADC 可以使用 DMA 操作。

模拟看门狗功能允许非常精准地监视一路或所有选中的通道,当被监视的信号超出预置的阈值时,将产生中断。

由通用定时器(TIMx) 和高级控制定时器产生的事件,可以分别内部级联到 ADC 的触发,应用程序能使 ADC 转换与时钟同步。

## 温度传感器

温度传感器产生一个随温度线性变化的电压。温度传感器在内部被连接到 ADC 的输入通道上,用于将传感器的输出转换到数字数值。

## 2.2.21 模拟比较器 COMP

产品内嵌 3 个比较器,可独立使用 (适用所有终端上的 I/O 口),也可与定时器结合使用。也可用于多种功能,包括:

- 由模拟信号触发低功耗模式唤醒事件
- 调节模拟信号
- 定时器输出的 PWM 相结合,组成逐周期的电流控制回路
- 轨对轨比较器
- 每个比较器有可选门限
  - 可复用的 I/O 引脚
  - 内部比较电压 CRV 可选择 AVDD 或者内部基准电压的分压电压值
- 可编程迟滞电压
- 可编程的速率和功耗
- 支持比较结果的滤波功能
- 两个比较器可以组合在一个窗口比较器中使用
- COMP3 有 1 个正相输入和 1 个反相输入
- COMP4/5 有 4 个正相输入和 4 个反相输入,带有轮询功能
- 输出端可以重定向到一个 I/O 端口或多个定时器输入端,可以触发以下事件:
  - 捕获事件
  - OCref\_clr 事件 (逐周期电流控制)
  - 为实现快速 PWM 关断的刹车事件

## 2.2.22 硬件除法 HDIV

硬件除法单元包括 4 个 32 位数据寄存器,分别为被除数,除数,商和余数,可以做有符号或者无符的 32 位除法运算。通过硬件除法控制寄存器 USIGN 可以选择是有符号除法,还是无符号除法。

每一次写入除数寄存器,会自动触发除法运算,在运算结束后,结果会写入到商和余数寄存器里。如果在结束前读商寄存器、余数寄存器或者状态寄存器,读操作会被暂停,直到结束才返回运算结果。

如果除数为零,会产生溢出中断标志位。

## 2.2.23 硬件开方 HSQRT

硬件开方单元支持32位的开方运算。

## 2.2.24 串行调试口 (SWD)

内嵌 ARM 标准两线串行调试接口 (SW-DP)。

# 3 引脚定义及复用功能

## 3.1 引脚分布图




图 3 QFN48 引脚分布

## 3.2 引脚定义表

表 5 引脚定义

	T		T	T	1	
<u>引脚编码</u> QFN48	引脚名称	类型	I/O 电平 <sup>(2)</sup>	主功能	可选的复用功能	附加功能
1	NC	-	-	-	-	-
2	VCC	-	-	VCC	-	-
3	LDO	-	-	LDO	-	-
4	PC14	I/O	FT	PC14	TIM2_CH2	COMP3_INP
5	PC15	I/O	FT	PC15	TIM2_CH3	COMP3_INM
6	PD0/ OSC_IN	I/O	FT	PD0	I2C1_SDA TIM1_CH1N UART1_TX SPI1_MOSI	-
7	PD1/ OSC_O UT	I/O	FT	PD1	TIM1_BKIN I2C1_SCL UART1_RX COMP3_OUT SPI1_MISO SPI1_SCK	-
8	nRST	I/O	FT	nRST	-	-
9	GND	-	-	GND	-	-
10	VDDA	S	-	VDDA	-	-
11	PA0/ WKUP	I/O	тс	PA0	UART2_CTS TIM2_CH1_ETR TIM14_CH1 COMP4_OUT	ADC1_VIN[0]
12	PA1	I/O	TC	PA1	UART2_RTS TIM2_CH2 TIM1_CH2	ADC1_VIN[1]
13	PA2	I/O	TC	PA2	UART2_TX TIM2_CH3 TIM1_CH2N COMP5_OUT	ADC1_VIN[2]
14	PA3	I/O	TC	PA3	UART2_RX TIM2_CH4 TIM1_CH3	ADC1_VIN[3]
15	PA4	I/O	TC	PA4	SPI1_NSS SPI1_SCK TIM1_CH3N TIM14_CH1	OP1_INP ADC2_VIN[4] ADC1_VIN[4]
16	PA5	I/O	TC	PA5	SPI1_SCK SPI1_NSS TIM2_CH1_ETR	ADC1_VIN[2] COMP1_INP[2] COMP2_INP[2]
17	PA6	I/O	TC	PA6	SPI1_MISO TIM3_CH1 TIM1_BKIN TIM8_BKIN TIM16_CH1 COMP4_OUT	COMP4_INP3 COMP5_INP3 ADC1_VIN[6] ADC2_VIN[6] OP1_OUT
18	PA7	I/O	тс	PA7	SPI1_MOSI TIM3_CH2 TIM1_CH1N TIM8_CH1N TIM14_CH1 TIM17_CH1 COMP5_OUT	ADC1_VIN[7] ADC2_VIN[7]
19	PB0	I/O	TC	PB0	TIM3_CH3 TIM1_CH2N TIM8_CH2N	ADC1_VIN[8] ADC2_VIN[8] OP2_INP
20	PB1	I/O	тс	PB1	TIM14_CH1 TIM3_CH4 TIM1_CH3N TIM8_CH3N TIM2_CH3	ADC1_VIN[9] ADC2_VIN[9] OP2_INM
21	PB2	I/O	TC	PB2	CSM_CH1_T	ADC1_VIN[10]

<u> 引脚编码</u> QFN48	引脚名称	类型	I/O 电平 <sup>(2)</sup>	主功能	可选的复用功能	附加功能	
					XRX	ADC2_VIN[10] COMP4_INP2 COMP5_INP2 OP2_OUT	
22	PB10	I/O	тс	PB10	I2C1_SCL TIM2_CH3 CSM_CH2_T XRX SPI2_SCK	ADC1_VIN[11] ADC2_VIN[11] COMP4_INP1 COMP5_INP1 OP3_OUT	
23	PB11	I/O	TC	PB11	I2C1_SDA TIM2_CH4	OP3_INM	
24	PB12	I/O	TC	PB12	SPI2_NSS SPI2_SCK TIM1_BKIN SPI2_MOSI SPI2_MISO	COMP4_INM0 COMP5_INM0 OP3_INP	
25	PB13	I/O	TC	PB13	SPI2_SCK SPI2_MISO TIM1_CH1N SPI2_NSS SPI2_MOSI I2C1_SCL TIM17_CH1	ADC2_VIN[3]	
26	PB14	I/O	тс	PB14	SPI2_MISO SPI2_MOSI TIM1_CH2N SPI2_SCK SPI2_NSS I2C1_SDA	ADC2_VIN[2]	
27	PB15	I/O	тс	PB15	SPI2_MOSI SPI2_NSS TIM1_CH3N SPI2_MISO SPI2_SCK	ADC2_VIN[1]	
28	PA9	I/O	TC	PA9	UART1_TX TIM1_CH2 UART1_RX I2C1_SCL MCO	-	
29	PA10	I/O	тс	PA10	TIM17_BKIN UART1_RX TIM1_CH3 UART1_TX I2C1_SDA TIM16_CH1	ADC2_VIN[0]	
30	PA11	I/O	TC	PA11	UART1_CTS TIM1_CH4 TIM1_CH3 TIM2_CH1_ETR I2C1_SCL TIM1_BKIN COMP4_OUT	COMP5_INP0	
31	PA13	I/O	FT	PA13	SWIO	-	
32	PA14	I/O	FT	PA14	SWDCLK UART2_TX		
33	VSS	-	-	VSS	-	-	
34	LO1	-	-	LO1	-	-	
35	LO2	-	-	LO2	-	-	
36	LO3	-	-	LO3	-	<u>-</u>	
37	NC	-	-	-	-	-	
38	VS3	-	-	VS3	-	-	
39	HO3	-	-	HO3	-	-	
40	VB3 NC	-	-	VB3	-	<u>-</u>	
		<u> </u>	<u> </u>	<u> </u>	<u> </u>		

## 引脚定义及复用功能

引脚编码 QFN48	引脚名称	类型	I/O 电平 <sup>(2)</sup>	主功能	可选的复用功能	附加功能
42	VS2	-	-	VS2	-	-
43	HO2	-	-	HO2	-	-
44	VB2	-	-	VB2	-	-
45	NC	-	-	-	-	-
46	VS1	-	-	VS1	-	-
47	HO1	-	-	HO1	-	-
48	VB1	-	-	VB1	-	-

- I = 输入,O = 输出,S = 电源,HiZ = 高阻 TC: 标准 IO,输入信号不超过 VDD 电压 1.
- 2.

## 引脚定义及复用功能

## 3.3 复用功能表

表 6 PA 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0	-	UART2_CTS	TIM2_CH1_ ETR	-	-	-	TIM14_CH1	COMP4_OUT
PA1	-	UART2_RTS	TIM2_CH2	TIM1_CH2	-	-	-	-
PA2	-	UART2_TX	TIM2_CH3	TIM1_CH2N	-	-	-	COMP5_OUT
PA3	-	UART2_RX	TIM2_CH4	TIM1_CH3	-	-	-	-
PA4	SPI1_NSS	SPI1_SCK	-	TIM1_CH3N	TIM14_CH1	-	-	-
PA5	SPI1_SCK	SPI1_NSS	TIM2_CH1_ETR	-	-	-	-	-
PA6	SPI1_MISO	TIM3_CH1	TIM1_BKIN	TIM8_BKIN	-	TIM16_CH1	-	COMP4_OUT
PA7	SPI1_MOSI	TIM3_CH2	TIM1_CH1N	TIM8_CH1N	TIM14_CH1	TIM17_CH1	-	COMP5_OUT
PA9	-	UART1_TX	TIM1_CH2	UART1_RX	I2C1_SCL	MCO	-	-
PA10	TIM17_BKIN	UART1_RX	TIM1_CH3	UART1_TX	I2C1_SDA	-	TIM16_CH1	-
PA11	-	UART1_CTS	TIM1_CH4	TIM1_CH3	TIM2_CH1_ ETR	I2C1_SCL	TIM1_BKIN	COMP4_OUT
PA13	SWDIO	-	-	-	-	-	-	COMP2_OUT
PA14	SWDCLK	UART2_TX	-	-	-	-	-	COMP1_OUT
PA15	-	-	-	-	-	-	TIM1_CH1N	-

## 表 7 PB 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0	-	TIM3_CH3	TIM1_CH2N	TIM8_CH2N		-	-	-
PB1	TIM14_CH1	TIM3_CH4	TIM1_CH3N	TIM8_CH3N	TIM2_CH3			
PB2	-	-	-	CSM_CH1_TX RX	-	-	-	-
PB3	-	i	-	-	i	-	TIM1_CH2N	-
PB4	-	-	-	-	Ī	-	TIM1_CH3N	-
PB5	-	ı	-	-	i	-	TIM1_CH1	-
PB6	-	i	-	-	-	-	TIM1_CH2	-
PB7	-	-	-	-	-	-	TIM1_CH3	-
PB10	-	I2C1_SCL	TIM2_CH3	CSM_CH2_TX RX	-	SPI2_SCK	-	-
PB11	-	I2C1_SDA	TIM2_CH4	-	-	-	-	-
PB12	SPI2_NSS	SPI2_SCK	TIM1_BKIN	SPI2_MOSI	SPI2_MISO	-	-	-
PB13	SPI2_SCK	SPI2_MISO	TIM1_CH1N	SPI2_NSS	SPI2_MOSI	I2C1_SCL	TIM17_CH1	-
PB14	SPI2_MISO	SPI2_MOSI	TIM1_CH2N	SPI2_SCK	SPI2_NSS	I2C1_SDA	-	-
PB15	SPI2_MOSI	SPI2_NSS	TIM1_CH3N	SPI2_MISO	SPI2_SCK	-	_	-

## 表 8 PC 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PC14	-	-	-	-	-	-	TIM2_CH2	-
PC15	-	=	-	-	-	-	TIM2_CH3	-

表 9 PD 端口功能复用 AF0-AF7

Pin	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PD0	TIM1_CH1N	I2C1_SDA	ı	UART1_TX	-	SPI1_MOSI	SPI1_MOSI	COMP2_OUT
PD1	TIM1_BK1N	I2C1_SCL	ı	UART1_RX	-	SPI1_MISO	SPI1_SCK	COMP3_OUT

表 10 比较器 3 输入输出端口

端口 比较器	INP	INM	OUT
COMP3	PC14	PC15	PD0

表 11 比较器 4/5 输入输出端口

比较器	INP0	INP1	INP2	INP3	INM0	INM1	INM2	INM3	OUT
COMP4	1	PB10	PB2	PA6	PB12	ı	1	CRV	PA0/PA6/PA11
COMP5	PA11	PB10	PB2	PA6	PB12	ı	PA12	CRV	PA2/PA7/PA12

表 12 运算放大器输入输出端口

端口运算放大器	INP	INM	OUT
OP1	PA4	PA5	PA6
OP2	PB0	PB1	PB2
OP3	PB12	PB11	PB10

3.4 预驱部分引脚说明

表 13 GateDriver 引脚说明

 引脚编号	引脚名称	功能描述
2	VCC	IC 内部的栅极驱动器电源。 此引脚为 IC 内部 LDO 输入的 5~18V 电压。
3	LDO5V	IC 内部的 MCU 电源。 该引脚为 IC 内部 LDO 输出的 5V 电压
33	VSS	IC 内部的栅极驱动器的地线。
36	LO3	<b>栅极驱动器下桥臂输出 3。</b> 将此引脚连接到低端 MOSFET 的栅极。该引脚由射出保护电路进行监控,用来确定何时 MOSFET 关闭
35	LO2	<b>栅极驱动器下桥臂输出 2。</b> 将此引脚连接到低端 MOSFET 的栅极。该引脚由射出保护电路进行监控,用来确定何时 MOSFET 关闭。
34	LO1	<b>栅极驱动器下桥臂输出 1。</b> 将此引脚连接到低端 MOSFET 的栅极。该引脚由射出保护电路进行监控,用来确定何时 MOSFET 关闭。
38	VS3	<b>功率切换电路输出相节点 3。</b> 将此引脚连接到 MOSFET 上方的源极和 MOSFET 下桥臂的漏极。该引脚用作 UGATE 驱动程序的返回路径。该引脚还受到射出保护电路的监控,用来确定上部 MOSFET 何时关闭。
39	HO3	<b>栅极驱动器上桥臂输出 3。</b> 将此引脚连接到上端 MOSFET 的栅极。该引脚通过射出保护电路进行监控,用来确定上部 MOSFET 何时关闭。
40	VB3	<b>栅极驱动器自举电源输出 3。</b> 用来提升上桥臂驱动器的电压。将引导电容器 CBOOT 连接在 VB3 引脚和 VS3 引脚之间用来从自举电路中引出。自举电容器为打开上部 MOSFET 提供电荷。电路设计尽量确保 CBOOT 置在 IC 附近
42	VS2	<b>功率切换电路输出相节点 2。</b> 将此引脚连接到 MOSFET 上方的源极和 MOSFET 下桥臂的漏极。该引脚用作 UGATE 驱动程序的返回路径。该引脚还受到射出保护电路的监控,用来确定上部 MOSFET 何时关闭。
43	HO2	<b>栅极驱动器上桥臂输出 2。</b> 将此引脚连接到上端 MOSFET 的栅极。该引脚通过射出保护电路进行监控,用来确定上部 MOSFET 何时关闭
44	VB2	<b>栅极驱动器自举电源输出 2。</b> 用来提升上桥臂驱动器的电压。将引导电容器 CBOOT 连接在 VB2 引脚和 VS2 引脚之间用来从自举电路中引出。自举电容器为打开上部 MOSFET 提供电荷。电路设计尽量确保 CBOOT 置在 IC 附近。
46	VS1	<b>功率切换电路输出相节点 1。</b> 将此引脚连接到 MOSFET 上方的源极和 MOSFET 下桥臂的漏极。该引脚用作 UGATE 驱动程序的返回路径。该引脚还受到射出保护电路的监控,用来确定上部 MOSFET 何时关闭。
47	HO1	<b>栅极驱动器上桥臂输出 1。</b> 将此引脚连接到上端 MOSFET 的栅极。该引脚通过射出保护电路进行监控,用来确定上部 MOSFET 何时关闭。
48	VB1	<b>栅极驱动器自举电源输出 1。</b> 用来提升上桥臂驱动器的电压。将引导电容器 CBOOT 连接在 VB1 引脚和 VS1 引脚之

## 3.5 内部功能框图




图 4 内部功能框图

4

# 电气特性

## 4.1 测试条件

除非特别说明,所有电压都以 VSS 为基准。

## 4.1.1 负载电容

测量引脚参数时的负载条件示于下图。




图 5 引脚的负载条件

## 4.1.2 引脚输入电压

引脚上输入电压的测量方式示于下图。




图 6 引脚输入电压

## 4.1.3 供电方案

供电设计方案示于下图。




图7供电方案

## 4.1.4 电流消耗测量

引脚上电流消耗的测量方式示于下图。




图 8 电流消耗测量方案

## 4.2 绝对最大额定值

加在器件上的载荷如果超过"绝对组最大额定值"列表(表 14、表 15)中给出的值,可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷,并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

#### 表 14 电压特性

符号	描述	最小值	最大值	单位
VDD Vss	外部主供电电压 (包含 VDDA 和 VDD)(1)	-0.3	5.5	V
\ /	在5V容忍的引脚上的输入电压(2)	Vss -0.3	5.5	V
Vin	在其它引脚上的输入电压 (2)	Vss -0.3	5.5	V
	不同供电引脚之间的电压差		50	\/
Vssx - Vss	不同接地引脚之间的电压差		50	mV

- 1. 所有的电源 (VDD, VDDA) 和地 (Vss, VssA) 引脚必须始终连接到外部允许范围内的供电系统上。
- 2. 必须始终遵循 V<sub>IN</sub>的最大值。有关允许的最大注入电流值的信息,请参见下表。

## 表 15 电流特性

符号	描述	最大值	单位
I <sub>VDD</sub>	经过 VDD/VDDA 电源线的总电流(供应电流) <sup>(1)</sup>	120	
I <sub>VSS</sub>	经过 <b>V</b> ss 地线的总电流(流出电流) <sup>(1)</sup>	-120	
I <sub>IO</sub>	任意 I/O 和控制引脚上的输出灌电流	20	mA
	任意 I/O 和控制引脚上的输出电流	-18	IIIA
In. (2)(3)	nRST 引脚的注入电流	±5	
I <sub>INJ</sub> (PIN) (2)(3)	HSE 的 OSC_IN 引脚的注入电流	±5	
$\sum I_{\text{INJ}}(PIN)^{(4)}$	其他引脚的注入电流(4)	±25	

- 1. 在允许的范围内,所有主电源(V<sub>DD</sub>、V<sub>DDA</sub>)和接地(V<sub>SS</sub>、V<sub>SSA</sub>)引脚必须始终连接到外部电源。
- 2. 此电流消耗必须正确分布至所有I/O 和控制引脚。总输出电流一定不能在参考高引脚数 LQFP 封装的两个连续电源引脚间灌/拉。
- 3. 反向注入电流会干扰器件的模拟性能。
- 4. 这些I/O 上无法正向注入,输入电压低于指定的最大值时也不会发生正向注入。
- 5. 当 V<sub>IN</sub> > V<sub>DDA</sub> 时,会产生正向注入电流;当 V<sub>IN</sub> < V<sub>SS</sub> 时,会产生反向注入电流。不得 超出 I<sub>INJ(PIN)</sub>。
- 6. 当多个输入同时存在注入电流时, ΣΙ<sub>ΙΝΙ(ΡΙΝ)</sub> 的最大值等于正向注入电流和反向注入电流(瞬时值) 的绝对值之

## 4.3 工作条件

## 4.3.1 通用工作条件

## 表 16 通用工作条件

符号	参数	条件	最小值	最大值	单位
fHCLK	内部 AHB 时钟频率		0	96MHz	
f <sub>PCLK1</sub>	内部 APB1 时钟频率		0	fHCLK	MHz
f <sub>PCLK2</sub>	内部 APB2 时钟频率		0	fHCLK	
$V_{DD}$	标准工作电压		2.0	5.5	V
T <sub>A</sub>	环境温度	最大功率耗散	-25	85	J
IA	小児血反	低功率耗散(2)	-25	105	Ò

- 1. 建议使用相同的电源为 V<sub>DD</sub> 和 V<sub>DDA</sub> 供电,在上电和正常操作期间,V<sub>DD</sub> 和V<sub>DDA</sub> 之间 最多允许有300 mV 的差别
- 2. 如果  $T_A$  较低,只要  $T_J$  不超过  $T_{Jmax}$ ,则允许更高的  $P_D$  数值。
- 3. 在较低的功率耗散的状态下,只要  $T_J$  不超过  $T_{Jmax}$ ,  $T_A$  可以扩展到这个范围

## 4.3.2 上电和掉电时的工作条件

下表中给出的参数是在一般的工作条件下测试得出。

#### 表 17 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
4	VDD上升速率	T <sub>A</sub> = 25℃	300	∞	
tvdd	V <sub>DD</sub> 下降速率	1A - 25 C	300	∞	μs/V

1. 由综合评估得出,不在生产中测试

## 4.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表 20 列出的环境温度下和 VDD 供电电压下测试得出。

表 18 内嵌复位和电源控制模块特性

符号	参数	条件	最小 值	典型值	最大 值	单位
		PLS[3:0]=0000 (上升沿)	-	1.82	-	
		PLS[3:0]=0000 (下降沿)	-	1.71	i	
		PLS[3:0]=0001 (上升沿)	-	2.12	ı	
		PLS[3:0]=0001 (下降沿)	-	2.00	ı	
		PLS[3:0]=0010 (上升沿)	-	2.41	-	
		PLS[3:0]=0010 (下降沿)	-	2.30	ı	
		PLS[3:0]=0011 (上升沿)	-	2.71	ı	
		PLS[3:0]=0011 (下降沿)	-	2.60	1	
V <sub>PVD</sub>		PLS[3:0]=0100 (上升沿)	-	3.01	-	
	可编程的	PLS[3:0]=0100 (下降沿)	-	2.90	-	
	电压检测	PLS[3:0]=0101 (上升沿)	-	3.31	-	V
<b>V</b> PVD	器的电平	PLS[3:0]=0101 (下降沿)	-	3.19	-	V
	选择	PLS[3:0]=0110 (上升沿)	-	3.61	-	
		PLS[3:0]=0110 (下降沿)	-	3.49	-	-
		PLS[3:0]=0111 (上升沿)	-	3.91	-	
		PLS[3:0]=0111 (下降沿)	-	3.79	-	
		PLS[3:0]=1000 (上升沿)	-	4.21	-	
		PLS[3:0]=1000 (下降沿)	-	4.09	-	
		PLS[3:0]=1001 (上升沿)	-	4.51	-	
		PLS[3:0]=1001 (下降沿)	-	4.39	-	
		PLS[3:0]=1010 (上升沿)	-	4.81	-	
		PLS[3:0]=1010 (下降沿)	-	4.69	-	
VPVDhyst(2)	PVD 迟滞			110		mV
V <sub>POR/PDR</sub>	上电/掉电	下降沿	1.63	1.66	1.68	V
V POR/PDR	复位阈值	上升沿	-	1.75	-	V
T <sub>RSTTEMPO</sub>	复位持续 时间	-	-	0.61	-	ms

- 1. 产品的特性由设计保证至最小的数值 VPOR/PDR。
- 2. 由设计保证,不在生产中测试。

注: 复位持续时间的测量方法为从上电(POR 复位)到用户应用代码第一个 IO 翻转的时刻。

## 4.3.4 供电电流特性

电流消耗是多种参数和因素的综合指标,这些参数和因素包括工作电压、环境温度、I/O 引 脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

本节中给出的所有运行模式下的电流消耗测量值,都是在执行一套精简的代码。

#### 电流消耗

微控制器处于下列条件:

- 所有的 I/O 引脚都处于输入模式,并连接到一个静态电平上—VDD 或 VSS (无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- Flash 存储器的访问时间调整到 f<sub>HCLK</sub> 的频率(0~24 MHz 时为0个等待周期,24~48 MHz 时为1个等待周期,48~72 MHz 时为2个等待周期,72~96 MHz 时为3个等待周期,24~48 MHz 时为1个等待周期,48~72 MHz 时为2个等待周期,72~96

MHz 时为3 个等待周期)。

- 指令预取功能开启。当开启外设时: fHCLK = fPCLK1 = fPCLK2。
- 注: 指令预取功能必须在设置时钟和总线分频之前设置。

表 19、表 20、中给出的参数,是依据表 20 列出的环境温度下和 VDD 供电电压下测试得出。

表 19 运行模式下的典型电流消耗

				典型	型值	
符号	参数	条件	fнськ	使能所有外设	关闭所有外设	単位
			96MHz	26.23	15.2	
			72MHz	20.52	12.19	
laa	运行模式 下的供应	外部时钟	48MHz	14.71	9.13	mA
I <sub>DD</sub>	电流	Նև ենս 1 դ.և	36MHz	11.76	7.58	IIIA
			24MHz	6.158	1.544	
			8MHz	2.176	0.962	

- 1. 典型值是在 TA = 25°C、 VDD = 3.3V 时测试得到。
- 2. 外部时钟为 8MHz, 当 fHCLK > 8 MHz 时启用 PLL。

表 20 睡眠模式下的典型电流消耗

か 口	<b>全</b> ₩	夕丹	t	典型	型值	<b>举</b> (-)
符号	参数	条件	fhclk	使能所有外设	关闭所有外设	单位
			96MHz	30.6	15.7	
			72MHz	23.9	12.5	
1	睡眠模式 下的供应	外部时钟	48MHz	17	9.08	m
I <sub>DD</sub>	电流	21. Ubhi 44.	36MHz	13	7.32	mA
			24MHz	9.51	6.15	
			8MHz	3.51	2.24	

1. HCLK 频率小于 8MHz 时,系统时钟为 HSI 8M,由分频得到 AHB 时钟

表 21 停机和待机模式下的典型和最大电流消耗 (1)

符号	参数	条件	典型值	单位
11) 7	罗奴	<b>本</b> IT	<b>25</b> ℃	平世.
	待机模式下的供应电流	复位后进入待机模式,VDD = 3.3V	0.4	
I <sub>DD</sub>		复位后进入停机模式,VDD = 3.3V, LPDS = 0(PWR>CR bit 0)	30	μΑ
	停机模式下的供应电流   	复位后进入停机模式,VDD = 3.3V, LPDS = 1(PWR>CR bit 0)	4.6	

1. I/O 状态为模拟输入。

## 内置外设电流消耗

内置外设的电流消耗列于表 22 内置外设的电流消耗 (1), MCU 的工作条件如下:

- 所有的 I/O 引脚都处于输入模式,并连接到一个静态电平上—V<sub>DD</sub> 或V<sub>SS</sub>(无负载)。
- 所有的外设都处于关闭状态,除非特别说明。
- 给出的数值是通过测量电流消耗计算得出
  - 关闭所有外设的时钟
  - 只开启一个外设的时钟
- 环境温度和 V<sub>DD</sub> 供电电压条件列于表 20。

## 表 22 内置外设的电流消耗(1)

内置	外设	25℃时的 典型功耗	单位	内置外设		25℃时的 典型功耗	单位
	TIM2	0.99			ADC	1.03	
APB1	TIM3 1	SPI1	0.99				
	I2C	0.99			UART1	0.52	
	TIM14 1.02 mA	APB2	GPIOA	0.53	mA		
ADDO	TIM16	1.02			GPIOB	0.53	
APB2	TIM17	1.02			GPIOC	0.53	
	TIM1	0.99			GPIOD	0.53	

<sup>1.</sup>  $f_{HCLK} = 96MHz$ , $f_{APB1} = f_{HCLK}/2$ , $f_{APB2} = f_{HCLK}$ ,每个外设的预分频系数为默认值。

## 从低功耗模式唤醒时间

下表列出的唤醒时间是在内部时钟 HSI 的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停机或待机模式: 时钟源是振荡器
- 睡眠模式:时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合通用工作条件测量得到。

## 表 23 低消耗模式唤醒时间 (1)

符号	参数	条件	最大值	单位
twusleep(1)	从睡眠模式唤醒	使用 HSI 振荡器时钟唤醒	4.2	μs
twustop <sup>(1)</sup>	从停机模式唤醒	HSI 振荡器时钟唤醒 < 2µs	5	μs
twustdby <sup>(1)</sup>	从待机模式唤醒	HSI 振荡器时钟唤醒 < 2μs 调压器从关闭模式唤醒时间 < 30μs	510	μs

1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

## 4.3.5 外部时钟源特性

## 来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得,环境温度和供电电压符合通用工作条件。

## 表 24 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>HSE_ext</sub>	用户外部时钟频率(1)	-	2	8	24	MHz
VHSEH	OSC_IN 输入引脚高电平电压	-	$0.7V_{DD}$	-	$V_{DD}$	V
VHSEL	OSC_IN 输入引脚低电平电压	1	Vss	-	0.3V <sub>DD</sub>	V
t <sub>w</sub>	OSC_IN 高或低的时间 <sup>(1)</sup>	-	16	-	-	ns
Cin (HSE)	OSC_IN 输入容抗 <sup>(1)</sup>	1	•	5	•	pF
DuCy (HSE)	占空比	1	45		55	%

1. 由设计保证,不在生产中测试。




图 9 外部高速时钟源的交流时序图

#### 使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟 (HSE) 可以使用一个 8 ~ 24MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件,通过综合特性评估得到的结果。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。

表 25 HSE 8 ~ 24MHz 振荡器特性  $^{(1)(2)}$ 

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>OSC_IN</sub>	振荡器频率		4	8	24	MHz
R <sub>F</sub>	反馈电阻	-	-	1000	-	kΩ
C <sub>L1</sub>	建议的负载电容 与对应的晶体 串行阻抗 (RS)	Rs = 30Ω	-	30	-	pF
<b>l</b> <sub>2</sub>	HSE 驱动电流	VDD = 3.3V VIN = Vss 30pF 负载	-	-	4.5	mA
Яm	振荡器的跨导	启动	-	8.5	-	mA/V
t <sub>SU</sub>	启动时间	V <sub>DD</sub> 是稳定的	-	3	-	mS

- 1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
- 2. 由综合评估得出。
- 3. 对于 CL1 和 CL2,建议使用高质量的、为高频应用而设计的 (典型值为)5pF ~ 25pF 之间的资介电容器,并 挑选符合要求的晶体或谐振器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合 给出负载电容的参数。在选择 CL1 和 CL2 时,PCB 和 MCU 引脚的容抗应该考虑在内(可以粗略地把引脚与 PCB 板的电容按 10pF 估计)。
- 4. 相对较低的 R<sub>F</sub> 电阻值,能够可以为避免在潮湿环境下使用时所产生的问题提供保护,这种环境下产生的泄漏和偏置条件都发生了变化。但是,如果 MCU 是应用在恶劣的潮 湿条件时,设计时需要把这个参数考虑进去。
- 5.  $t_{SU(HSE)}$  是启动时间,是从软件使能 HSE 开始测量,直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到,它可能因晶体制造商的不同而变化较大。




图 10 使用 8MHz 晶体的典型应用

## 4.3.6 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

## 高速内部 (HSI) 振荡器

表 26 HSI 振荡器特性 (1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>HSI</sub>	频率	-	-	48	-	MHz
ACCHSI	HSI 振荡器的精度	T <sub>A</sub> = 40°C∼ 105°C	-10		+7.9	%
ACCHSI	HSI 振荡器的精度	T <sub>A</sub> = 20°C∼ 85°C	-7.6		+6.6	%
ACCHSI	HSI 振荡器的精度	$T_A = 0 \circ C \sim 70 \circ C$	-4.6		+4.7	%
ACCHSI	HSI 振荡器的精度	T <sub>A</sub> = 25	-2.5		+2.5	%

- 1. V<sub>DD</sub> = 3.3V, TA = -40°C~85°C, 除非特别说明。
- 2. 由设计保证,不在生产中测试。

## 低速内部(LSI) 振荡器

表 27 LSI 振荡器特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>LSI</sub> <sup>(2)</sup>	频率	-	-	40	-	KHz
tsu(LSI)(3)	LSI 振荡器启动时间	•	1	Ī	50	μS
t <sub>stab(LSI)</sub>	LSI 振荡器稳定时间	-	-	-	100	μS
I <sub>DD(LSI)</sub> <sup>(3)</sup>	LSI 振荡器功耗	-	-	0.26	-	μA

- 1. V<sub>DD</sub> = 3.3V, T<sub>A</sub> = -40·C~85·C, 除非特别说明。
- 2. 由综合评估得出。
- 3. 由设计保证,不在生产中测试。

## 4.3.7 PLL 特性

PLL 的输入时钟 fpll\_IN和 fpll\_OUT 之间关系为

$$\frac{f_{PLL\_IN}}{\text{PLLDIV}[2:0]+1} = \frac{f_{PLL\_OUT}}{\text{PLLMUL}[5:0]+1}$$
 公式 1

PLLMUL[6:0]和 PLLDIV[2:0] 是 PLL 的倍频分频器和输出分频器的分频比设置。

下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

#### 表 28 PLL 特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
f <sub>PLL_IN</sub>	PLL 输入时钟 <sup>(2)</sup>	-	2	-	24	MHz
D <sub>PLL_IN</sub>	PLL 输入时钟占空比	-	40	1	60	%
f <sub>PLL_OUT</sub>	PLL 倍频输出时钟	-	40	-	200	MHz
t <sub>LOCK</sub>	PLL 锁相时间	-	ı	-	100	μs

- 1. 由设计保证,不在生产中测试。
- 2. 需要注意使用正确的倍频系数,从而根据 PLL 输入时钟频率使得  $f_{PLL\_OUT}$  处于允许范 围内。

## 4.3.8 存储器特性

#### 表 29 Flash 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t <sub>prog</sub>	16 位的编程时间	-		6	7.5	μs
terase	页擦除时间	-		4	5	ms
t <sub>ME</sub>	整片擦除时间	-		30	40	ms

#### 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
I <sub>DD</sub>	供电电流	读模式	-	9	-	mA
		写模式	-	-	7	mΑ
		擦除模式	-	-	2	mΑ
$V_{prog}$	编程电压	-	-	1.5	-	V

表 30 Flash 存储器寿命和数据保存期限 (1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
N <sub>END</sub>	擦写次数		20	-	-	千次
T <sub>RET</sub>	数据保存期限	T <sub>A</sub> = 25°C	100	-	-	年

## 4.3.9 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

## 功能性 EMS (电磁敏感性)

当运行一个简单的应用程序时(通过 I/O 端口闪烁 2 个 LED),测试样品被施加 1 种电磁干扰直到产生错误,LED 闪烁指示了错误的产生。

• **EFT**: 在 V<sub>DD</sub> 和 V<sub>SS</sub> 上通过一个 100 pF 的电容施加一个瞬变电压的脉冲群(正向和反向)直到产生功能性错误。这个测试符合**IEC**61000-4-4 标准。

芯片复位可以使系统恢复正常操作。测试结果列于下表中。

#### 表 31 EMS 特性

符号	参数	条件	级别/类型
Veft	在 VDD 和 VSS 上通过 100pF 的电容施加的、导 致功能错误的瞬变脉冲群电 压极限。	Vdd=3.3V,Ta=25°C, fнсtк=96MHz。符合 IEC61000-4-4	2A

#### 设计可靠的软件以避免噪声的问题

在器件级进行 EMC 的评估和优化,是在典型的应用环境中进行的。应该注意的是,好的 EMC 性能与用户应用和具体的软件密切相关。因此,建议用户对软件实行 EMC 优化,并进行与 EMC 有关的认证测试。

#### 软件建议

软件的流程中必须包含程序跑飞的控制,如:

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏(控制寄存器等)

## 认证前的试验

很多常见的失效(意外的复位和程序计数器被破坏),可以通过人工的在 NRST 上引入一个低电平或在晶振引脚上引入一个持续 1 秒的低电平而重现。

在进行 ESD 测试时,可以把超出应用要求的电压直接施加在芯片上,当检测到意外动作的地方,软件部分需要加强以防止发生不可恢复的错误。

#### 4.3.10 功能性 EMS (电气敏感性)

基于三个不同的测试 (ESD, LU),使用特定的测量方法,对芯片进行强度测试以决定它的电气敏感性方面的性能。

#### 静电放电 (ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上,样品的大小与芯片上供电引脚数目相关 (3 片 x (n + 1) 供电引脚)。这个测试符合 JEDEC JS-001-2017/002-2018 标准。

#### 静态栓锁

为了评估栓锁性能,需要在6个样品上进行2个互补的静态栓锁测试:

- 为每个电源引脚,提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。这个测试符合EIA/JESD78E 集成电路栓锁标准。

#### 表 32 ESD 特性

符号	参数	条件	最大值	单位
V <sub>ESD</sub> (HBM)	静电放电电压 (人体模型)	T <sub>A</sub> = 25∘C,符合 JESD22-A114	±6000	V
VESD (CDM)	静电放电电压 (充电设备模型)	T <sub>A</sub> = 25∘C,符合 JESD22-C101	±2000	V
lu	静态栓锁类 (Latch-up current)	T <sub>A</sub> = 25°C,符合 JESD78E	±100	mA

## 4.3.11 GPIO 端口通用输入/输出特性

除非特别说明,下表列出的参数是按照表 19 的条件测量得到。所有的 I/O 端口都是兼容 CMOS。

#### 表 33 I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
VIL(迟滞打开)	输入低电平电压	CMOS 端口	0.16V <sub>DD</sub>		0.2VDD	V
VIH(迟滞打开)	输入高电平电压	CMOS 端口	0.8V <sub>DD</sub>		0.84V <sub>DD</sub>	<b>V</b>
VIL(迟滞关闭)	输入低电平电压	CMOS 端口	0.33V <sub>DD</sub>		0.37V <sub>DD</sub>	V
VIH(迟滞关闭)	输入高电平电压	CMOS 端口	0.58V <sub>DD</sub>		0.62V <sub>DD</sub>	V
Vhys(迟滞打 开)	I/O 脚施密特触发器电压迟滞 (1)		1.2	3	3.3	V
Vhys(迟滞关 闭)	I/O 脚施密特触发器电压迟 滞 (1)		0.5	1.2	1.4	V
llkg	输入漏电流 (2)				±1	μΑ
Rpu	弱上拉等效电阻 (3)	VIN=Vss	28.7	36	47.9	kΩ
R <sub>PD</sub>	弱下拉等效电阻 (3)	VIN=VDD	25	31.2	40	kΩ
Сю	I/O 引脚的电容			5		pF

- 1. 由综合评估得出,不在生产中测试。
- 2. 如果在相邻引脚有反向电流倒灌,则漏电流可能高于最大值。
- 3. 上拉和下拉电阻是 MOS 电阻。
- 4. 上述输入电平的值对应 CS=0 的条件。

#### 输出驱动电流

GPIO (通用输入/输出端口) 可以吸收或输出多达 ±20mA 电流。

在用户应用中, I/O 脚的数目必须保证驱动电流不能超过 5.2 节给出的绝对最大额定

值:

- 所有I/O 端口从V<sub>DD</sub> 上获取的电流总和,加上MCU 在V<sub>DD</sub> 上获取的最大运行电流,不能超过绝对最大额定值I<sub>VDD</sub>。
- 所有I/O 端口吸收并从Vss 上流出的电流总和,加上MCU 在Vss 上流出的最大运行电流,不能超过绝对最大额定值Ivss。

#### 输出电压

除非特别说明,下表列出的参数是使用环境温度和 VDD 供电电压符合表 20 的条件测量得到。所有的 I/O 端口都是兼容 CMOS 的。

#### 表 34 输出电压特性

符号	参数	条件	最小值	最大值	单位
VOL(1)	输出低电平,当8个引脚同时吸 收电流	CMOS 端口, lio = +8mA 2V< V <sub>DD</sub> < 5.5V		0.4	٧
VOH(2)	输出高电平, 当 8 个引脚同时输 出电流	CMOS 端口, lio = +8mA 2V< V <sub>DD</sub> < 5.5V	VDD0.4		V
VOL(1)(3)	输出低电平, 当 8 个引脚同时吸 收电流	lio = +20mA 2V< VDD < 5.5V		0.4	V
VOH(2)(3)	输出高电平,当8个引脚同时输 出电流	lio = +20mA 2V< Vdd < 5.5V	VDD0.4		V

- 1. 芯片吸收的电流 I<sub>IO</sub> 必须始终遵循表中给出的绝对最大额定值,同时 I<sub>IO</sub> 的总和(所有 I/O 脚和控制脚)不能超过 I<sub>Ives</sub>。
- 2. 芯片输出的电流  $I_{IO}$  必须始终遵循表中给出的绝对最大额定值,同时  $I_{IO}$  的总和(所有 I/O 脚和控制脚)不能超过  $I_{VDD}$ 。
- 3. 由综合评估得出。

#### 输入输出交流特性

输入输出交流特性的定义和数值分别在图 17 和表 43 给出。

除非特别说明,表 44 列出的参数是使用环境温度和供电电压符合表 20 的条件测量得到。

#### 表 35 输入输出交流特性(1)(3)

MODEx[1: 0]的配置	符号	参数	条件	最小值	最大值	単位
00	fmax(IO)out	最大频率 (2)	CL=50pF, VDD=2V~5.5V		2	MHz
00	t <sub>f</sub> (IO)out	输出高至低电平的 下降时间	CL=50pF, VDD=2V~5.5V		125	ns
00	<b>t</b> r(IO)out	输出低至高电平的 上升时间	CL=50pF, VDD=2V~5.5V		125	ns
10	fmax(IO)out	最大频率 (2)	CL=50pF, VDD=2V~5.5V		20	MHz
10	<b>t</b> f(IO)out	输出高至低电平的 下降时间	CL=50pF, VDD=2V~5.5		25	ns
10	<b>t</b> r(IO)out	输出低至高电平的 上升时间	CL=50pF, VDD=2V~5.5		25	ns
11	fmax(IO)out	最大频率 (2)	CL=30pF, VDD=2V~5.5V		50	MHz

#### 电气特性

11	fmax(IO)out	最大频率 (2)	CL=50pF, VDD=2V~5.5V		30	MHz
11	tf(IO)out	输出高至低电平的 下降时间	CL=30pF, VDD=2V~5.5V		5	ns
11	tf(IO)out	输出高至低电平的 下降时间	CL=50pF, VDD=2V~5.5V		8	ns
11	tr(IO)out	输出低至高电平的 上升时间	CL=30pF, VDD=2V~5.5V		5	ns
11	tr(IO)out	输出低至高电平的 上升时间	CL=50pF, VDD=2V~5.5V		8	ns
	textipw	EXTI 控制器检测到 外部信号的脉冲宽度		10		ns

- 1. I/O 端口的速度可以通过 MODEx[1: 0] 配置。参见本芯片参考手册中有关 GPIO 端口配置寄存器的说明。
- 2. 最大频率在图 17 中定义。
- 3. 由设计保证,不在生产中测试。




图 11 输入输出交流特性定义

#### 4.3.12 NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺,它连接了一个不能断开的上拉电阻,RPU。

除非特别说明,下表列出的参数是使用环境温度和 VDD 供电电压符合表 20 的条件测量 得到。

### 表 36 NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
VIL (NRST) (1)	NRST 输入低电平电压		-0.3	-	0.8	V
VIH (NRST) (1)	NRST 输入高电平电压		2	-	VDD	V
V <sub>hys</sub> (NRST)	NRST 施密特触发器电压迟滞		-	0.1*V <sub>DD</sub>	-	V
R <sub>PU</sub>	弱上拉等效电阻(2)	VIN = VSS	-	15	-	kΩ
V <sub>F</sub> (NRST) (1)	NRST 输入滤波脉冲	-	1	1	100	ns
VNF (NRST) (1)	NRST 输入非滤波脉冲	-	300	-	-	ns

- 1. 由设计保证,不在生产中测试。
- 2. 上拉和下拉电阻是 MOS 电阻。




图 12 建议的 NRST 引脚保护

- 1. 复位网络是为了防止寄生复位。
- 2. 用户必须保证 NRST 引脚的电位能够低于表 44 中列出的最大 VIL(NRST) 以下,否则 MCU 不能得到复位。

## 4.3.13 TIM 定时器特性

下表列出的参数由设计保证。

有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM 输出)的特性详情,参见小节 4.3.12。

#### 表 37 TIMx<sup>(1)</sup> 特性

符号	参数	条件	最小值	最大值	单位
t <sub>res (TIM)</sub>	定时器分辨率时间	-	1	-	t <sub>TIMxCLK</sub>
GES (TIM)	VC+1 HI >3 //1-1 +11-4	f <sub>TIMxCLK</sub> = 96MHz	10.4	-	ns
<b>f</b> EXT	CH1 至 CH4 的定时器外	-	0	f <sub>TIMxCLK</sub> /2	MHz
IEXI	部时钟频率	f <sub>TIMxCLK</sub> = 96MHz	0	96	IVII IZ
Res <sub>TIM</sub>	定时器分辨率	-	-	16	位
t	当选择了内部时钟时, <b>16</b> 位计数器时钟周期	-	1	65536	t <sub>TIMxCLK</sub>
tcounter		f <sub>TIMxCLK</sub> = 96MHz	0.0104	682.6	μs
tmax count	最大可能的计数	-	-	65536*65536	tтімхсік
IWAA_COUNT		f <sub>TIMxCLK</sub> = 96MHz	-	44.7	s

### 4.3.14 通信接口

#### I2C 接口特性

除非特别说明,表 46 列出的参数是使用环境温度,f<sub>PCLK1</sub> 频率和 VDD 供电电压符合表 20 的条件测量得到。

I2C 接口符合标准 I2C 通信协议,但有如下限制: SDA 和 SCL 不是"真开漏"的引脚,当配置为开漏输出时,在引出脚和 VDD 之间的 PMOS 管被关闭,但仍然存在。

I2C 接口特性列于表 47, 有关输入输出复用功能引脚(SDA 和 SCL)的特性详情,参见小节 4.3.12。

か口	<i>₹₩</i> -	标准 I2	C <sup>(1)(2)</sup>	快速 120	C <sup>(1)(2)</sup>	单
符号	参数	最小值	最大值	最小值	最大值	位
tw (SCLL)	SCL 时钟低时间	4.7	-	1.3	-	μs
tw (SCLH)	SCL 时钟高时间	4.0	-	0.6	-	μs
tsu (SDA)	SDA 建立时间	250	-	100	-	ns
th (SDA)	SDA 数据保持时间	0(3)	-	0 <sup>(4)</sup>	900(3)	ns
tr (SDA)	SDA 和 SCL 上升时间	-	1000	2.0+0.1Cb	300	ns
$t_{f (SDA)} \\ t_{f (SCL)}$	SDA 和 SCL 下降时间	-	300	-	300	ns
th (STA)	开始条件保持时间	4.0	-	0.6	-	μs
tsu (STA)	重复的开始条件建立时间	4.7	-	0.6	-	μs
tsu (STO)	停止条件建立时间	4.0	-	0.6	-	μs
t <sub>w</sub>	停止条件至开始条件的时间 (总线空闲)	4.7	-	1.3	-	μs
Сь	每条总线的容性负载		400	1.2	-	pF

- 1. 由设计保证,不在生产中测试。
- 2. 为达到标准模式 I2C 的最大频率,f<sub>PCLK1</sub> 必须大于 3MHz。为达到快速模式 I2C 的最大 频率,f<sub>PCLK1</sub> 必须大于 12MHz。
- 3. 如果不要求拉长 SCL 信号的低电平时间,则只需满足开始条件的最大保持时间。
- 4. 为了跨越 SCL 下降沿未定义的区域,在 MCU 内部必须保证 SDA 信号上至少 300nS 的保持时间。




图 13 I2C 总线交流波形和测量电路 (1)

1. 测量点设置于 CMOS 电平: 0.3V<sub>DD</sub> 和0.7V<sub>DD</sub>。

#### SPI 接口特性

除非特别说明,表 48 列出的参数是使用环境温度,f<sub>PCLKx</sub> 频率和 VDD 供电电压符合表 20 的条件测量得到。

有关输入输出复用功能引脚(NSS、SCK、MOSI、MISO)的特性详情,参见小节 4.3.12。

符号	参数	条件	最小值	最大值	单位
fsck1/tc	SPI 时钟频率	主模式	-	36	MHz
(SCK))	OIT 时 研 例平	从模式	-	18	IVII IZ
$t_{r\;(\text{SCK})}$	SPI 时钟上升时间	负载电容: C = 30pF	1	8	ns
t <sub>f</sub> (SCK)	SPI时钟下降时间	负载电容: C = 30pF	ı	8	ns
$t_{su\ (NSS)}$ (2)	NSS 建立时间	从模式	4t <sub>PCLK</sub>	-	ns
$t_{h \text{ (NSS)}}$ (2)	NSS 保持时间	从模式	73	-	ns
tw (SCKH) (2)	SCK 电平为高的时间	-	50	60	ns
tw (SCKL) (2)	SCK 电平为低的时间	-	50	60	ns
t <sub>su (SI)</sub> (2)	数据输入建立时间	从模式	1	-	ns
$t_{h (SI)}$ (2)	数据输入保持时间	从模式	3	-	ns
ta (so) (1)(2)	数据输出访问时间	从模式, fPCLK= 36MHz, 预分频系数 = 4		55	ns
		从模式, fPCLK= 24MHz	-	4t <sub>PCLK</sub>	ns
t <sub>h (MO)</sub> (2)	数据输出有效时间	主模式(使能边沿之 后)	4		ns

- 1. 由综合评估得出。
- 2. 最小值表示驱动输出的最小时间,最大值表示正确获得数据的最大时间。
- 3. 最小值表示关闭输出的最小时间,最大值表示把数据线置于高阻态的最大时间。




图 14 SPI 时序图-从模式和 CPHA = 0




图 15 SPI 时序图-从模式和 CPHA = 1<sup>(1)</sup>

1. 测量点设置于 CMOS 电平: 0.3VDD 和 0.7VDD。




图 16 SPI 时序图-主模式 (1)

1. 测量点设置于 CMOS 电平: 0.3V<sub>DD</sub> 和0.7V<sub>DD</sub>。

#### 4.3.15 ADC 特性

除非特别说明,下表的参数是使用符合表 **20** 的条件的环境温度、**f**<sub>PCLK2</sub> 频率和 **V**<sub>DDA</sub> 供电电压测量得到。

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>DDA</sub>	供电电压	-	2.5	3.3	5.5	V
f <sub>ADC</sub>	ADC 时钟频率	-	-	•	15	MHz
fs <sup>(1)</sup>	采样速率	-	-	•	1	MHz
f <sub>TRIG</sub> (1)	f <sub>TRIG</sub> <sup>(1)</sup> 外部触发频率 <sup>(3)</sup>	$f_{ADC} = 15MHz$	-	•	823	kHz
TIRIG	21、时期3人又少只辛(*)	1	-	Ī	17	1/f <sub>ADC</sub>
$V_{AIN}^{(2)}$	转换电压范围	ı	Vssa	ı	$V_{DDA}$	V
R <sub>AIN</sub> <sup>(1)</sup>	外部输入阻抗	-	- 见公式 1 和表 5-30		5-30	kΩ
R <sub>ADC</sub> <sup>(1)</sup>	采样开关电阻	-	-	-	1	kΩ
C <sub>ADC(1)</sub>	内部采样和保持电 容	-	-	10	-	pF
ts <sup>(1)</sup>	采样时间	$f_{ADC} = 15MHz$	0.1	ı	16	μs
LS\ /	八十町巾		1.5	ı	239.5	1/f <sub>ADC</sub>
		$f_{ADC} = 15MHz$	1	-	16.9	μs
t <sub>CONV</sub> <sup>(1)</sup>	总的转换时间(包 括采样时间)	-	15 ~ 253	3(采样 ts 近 12.5)	+ 逐步逼	1/f <sub>ADC</sub>

- 1. 由综合评估保证,不在生产中测试。
- 2. 由设计保证,不在生产中测试。
- 3. 在该系列产品中, $V_{REF+}$  在内部连接到  $V_{DDA}$ , $V_{REF-}$  在内部连接到  $V_{SSA}$ 。
- 4. 由设计保证,不在生产中测试。
- 5. 对于外部触发,必须在时延中加上一个延迟 1/ f<sub>ADC</sub>。

#### 输入阻抗列表

$$R_{AIN} < \frac{TS}{f_{ADC} \times C_{ADC} \times \ln(2^{n+2})} - R_{ADC}$$
公式 2

上述公式(公式 1)用于决定最大的外部阻抗,使得误差可以小于 1/4 LSB。其中 N = 12(表示 12 位分辨率),是在  $f_{ADC}$  = 15MHz 时测量所得。

### 表 41 f<sub>ADC</sub>=15MHz<sup>(1)</sup> 时的最大 R<sub>AIN</sub>

Ts (周期)	ts (µs)	最大 R <sub>AIN</sub> (kΩ)
1.5	0.1	1.2
7.5	0.5	30
13.5	0.9	57
28.5	1.9	123
41.5	2.76	180
55.5	3.7	240
71.5	4.77	312
239.5	16	1050

1. 由设计保证,不在生产中测试。

#### 表 42 ADC 静态参数 (1)(2)

符号	参数	条件	典型值	最大值	单位
ET	综合误差		±10	±14	
EO	偏移误差	f <sub>PCLK2</sub> =60MHz,	±4	±10	
EG	增益误差	f <sub>ADC</sub> = 15MHz,R <sub>AIN</sub> < 10KΩ,	±6	±8	LSB
ED	微分线性误差	$V_{DDA} = 5V$ , $T_A = 25$ °C	±2	±4	
EL	积分线性误差	VBBA OV, TA 20 O	±4	±6	

1. ADC 精度与反向注入电流的关系:需要避免在任何标准的模拟输入引脚上注入反向电流,因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上,(引脚与地之间)增加一个肖特基二极管。如果正向的注入电流,只要处于小节 4.2 中给出的  $I_{\text{INJ}}(\text{PIN})$  和  $\Sigma_{\text{INJ}}(\text{PIN})$  范围之内,就不会影响 ADC 精度。

- 2. 由综合评估保证,不在生产中测试。
- 3. ET = 总未调整误差:实际和理想传输曲线间的最大偏离。
- 4. EO = 偏移误差:第一次实际转换和第一次理想转换间的偏离。
- 5. EG = 增益误差: 最后一次理想转换和最后一次实际转换间的偏离。
- 6. ED = 微分线性误差:实际步进和理想值间的最大偏离。
- 7. EL = 积分线性误差:任何实际转换和端点相关线间的最大偏离。




图 17 使用 ADC 典型的连接图

- 1. 有关 RAIN、RADC 和 CADC 的数值,参见表 42。
- 2. Cparasitic 表示 PCB(与焊接和 PCB 布局质量相关) 与焊盘上的寄生电容 (大约 7pF)。较大的 Cparasitic 数值 将降低转换的精度,解决的办法是减小 f<sub>ADC</sub>。

#### PCB 设计建议

电源的去藕必须按照下图连接。图中的 10 nF 电容必须是瓷介电容,它们应该尽可能地 靠近 MCU 芯片。




图 18 供电电源和参考电源去藕线路

### 4.3.16 温度传感器特性

表 43 温度传感器特性 (3)(4)

符号	参数	最小值	典型值	最大值	单位
T <sub>L</sub> <sup>(1)</sup>	V <sub>SENSE</sub> 相对于温度的线性 度		±5		°C
Avg_Slope <sup>(1)</sup>	平均斜率	4.571	4.801	5.984	mV/∘C
$V_{25}^{(1)}$	在 25℃时的 ADC 采样值	1.433	1.451	1.467	V

#### 电气特性

符号	参数	最小值	典型值	最大值	单位
t <sub>start</sub> (2)	建立时间	-	-	10	μs
T <sub>S_temp</sub> (2)	当读取温度时,ADC 采样 时间	10	-	-	μs

- 1. 由综合评估保证,不在生产中测试。
- 2. 由设计保证,不在生产中测试。
- 3. 最短的采样时间可以由应用程序通过多次循环决定。
- $4 \quad V_{DD} = 3.3 V_{\odot}$
- 5. 温度公式: TS\_adc=25+(value\*vdda-offset\*3300)/(4096\*Avg\_slope), offset 记录于 0x1FFFF7F6 低 12 位中。

## 4.3.17 内置参考电压特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

#### 表 44 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	単位
V <sub>REFINT</sub>	内置参考电压	40°C < T <sub>A</sub> < 105°C	-	1.2	-	V
Ts_vrefint <sup>(1)</sup>	当读出内部参考电压 时,ADC 的采样时间	-	-	11.8	-	us

1. 最短的采样时间是通过应用中的多次循环得到。

## 4.3.18 比较器特性

#### 表 45 比较器特性

符号	参数	寄存器配置	最小值	典型值	最大值	单位
		00	-	0	-	mV
HYST	迟滞	01	-	15	-	mV
птот	心神	10	1	30	-	mV
		11	-	90	-	mV
		00	0.091	0.213	0.358	mV
OFFSET	失调电压	01	3.23	7.51	12.08	mV
OFFSET	大阴电压	10	9.79	15	20.8	mV
		11	34.25	47.4	62.22	mV
		00	-	80	-	ns
DELAY	传播延时 <sup>(1)</sup>	01	-	51	-	ns
DELAT	74.猫延的(**)	10	-	26	-	ns
		11	-	9	-	ns
		00	-	4.5	-	μA
I <sub>q</sub> (2)	工作电流均	01	=	4.4	-	μA
Iq(=)	值	10	-	4.4	-	μA
		11	-	4.4	-	μΑ

- 1. 输出翻转 50% 与输入翻转的时间差。
- 2. 总消耗电流均值,工作电流。

### 4.3.19 运算放大器特性

#### 表 46 比较器特性

符号	参数	条件	最小值	典型值	最大值	单位
Vdda	供电电压		2.5	3.3	5.5	V
CMIR	共模输入范 围		0		Vdda	V
VIOFFSET	输入失调电 压			0.6		mV

## 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
Iload	驱动电流				2	mA
IDDOPAMP	消耗电流	无负载,静 态模式		1.05		mA
CMRR	共模抑制比	@1KHz		80		dB
PSRR	电源抑制比	@1KHz		76		dB
AV	开环增益	Cload = 5pF		80		dB
GBW	单位增益带 宽	Cload = 5pF		6		MHz
PM	相位裕度	Cload = 5pF		60		
SR	压摆率	Cload = 5pF		16		V/µs
<b>t</b> WAKEUP	从关闭状态 到唤醒 的建立时 间, 0.1% 的精度	CLOAD <= 50pF, RLOAD >= 4KΩ, 跟随器结构		2		μs
RLOAD	电阻性负载		4			ΚΩ
CLOAD	电容性负载				50	pF
VOHsat	高饱和输出 电压	RLOAD = 4KΩ, 输入 VDDA RLOAD =	VDDA 100			mV
	电压	20KΩ, 输入 V <sub>DDA</sub>	VDDA 20			
VOLSAT	低饱和输出	RLOAD = 4KΩ, 输入 0V			100	mV
V	电压	RLOAD = 20KΩ, 输入 0V			20	111 V
EN	等效输入电	@1KHz, 输 出电阻负载 4K 欧姆		80		nV
	压噪声	<ul><li>@10KHz,</li><li>输出电阻负</li><li>载 4K 欧姆</li></ul>		30		√Hz

- 1. 输出翻转 50% 与输入翻转的时间差。
- 2. 总消耗电流均值,工作电流。

## 5 栅极驱动器

5.1 工作条件

表 47 绝对最大额定值

符号	描述	最小值	最大值	单位
Vcc	LDO 和栅极驱动器电源电压	-0.3	20	
VREG5	5V 线性稳压器输出	-0.3	6	
HIN1,2,3	栅级驱动器上桥臂输入	-0.3	Vcc+0.3	
LIN1,2,3	栅级驱动器下桥臂输入	-0.3	Vcc+0.3	V
VB1,2,3	栅级驱动器自举电源输出	-0.3	220	V
VS1,2,3	功率切换电路输出相节点	VB-20	VB+0.3	
HO1,2,3	栅级驱动器上桥臂输出	Vs-0.3	VB+0.3	
LO <sub>1,2,3</sub>	栅级驱动器下桥臂输出	-0.3	Vcc+0.3	
Pb	Package Power Dissipation @ TA ≤25°C	_	0.625	W

表 48 推荐工作范围

符号	描述	最小值	最大值	单位
Vcc	LDO 和栅极驱动器电源电压	5	18	
VREG5	5V 线性稳压器输出	4.5	5.5	
HIN1,2,3	栅级驱动器上桥臂输入	0	Vcc	
LIN1,2,3	栅级驱动器下桥臂输入	0	Vcc	\/
VB1,2,3	栅级驱动器自举电源输出	Vs+5	Vs+18	V
VS1,2,3	功率切换电路输出相节点	-7	200	
HO1,2,3	栅级驱动器上桥臂输出	Vs	Vв	
LO <sub>1,2,3</sub>	栅级驱动器下桥臂输出	0	Vcc	

表 49 5V LDO

符号	描述	最小值	典型值	最大值	单位
VREG5	线性稳压器和栅极驱动器电源输出 (IO=40 mA)	4.85	5	5.15	V
IREG5,lim	线性稳压器电流输出	-	60	-	mA
VREG5,drop1	跌落电压 1 (1 mA≤ IO ≤ 20 mA, VCC=12V)	-	100	200	mV
VREG5,drop2	跌落电压 2 (10V ≤ VCC ≤ 15V, IO=1 mA)	-	200	400	mV

表 50 预驱电气特性

符号	描述	最小值	典型值	最大值	单位
IQCC	静态电源电流 (HIN=LIN=0V)		300	400	uA
UVCCT	VCC 供电低电压保护触发阈值	4	4.8	5.3	
VUVCCHY	VCC 供电低电压保护迟滞阈值	0.3			V
VIH	高电平输入电压阈值	2.5	1		V
VIL	低电平输入电压阈值			0.8	
RINPD	输入下拉电阻		200		kΩ
IIN+	输入偏置电流 (HO=high)			35	
IIN -	输入偏置电流 (HO=low)			2	uA
IQBS	VB 静态电源电流 (HO=low)		100	120	
Isink	输出灌电流		1		Α
Isourse	输出拉电流		1.2		_ A
VOH	输出高电平电压 (IO=100mA)		VCC-0.6	VCC-0.9	V
VOL	输出低电平电压 (IO=100mA)		0.3	0.45	V
tr	输出上升时间		40	60	
tf	输出下降时间		15	30	no
tDT	死区时间		230		ns
ton	导通延迟时间		150	300	

## 栅极驱动器

符号	描述	最小值	典型值	最大值	单位
toff	关断延迟时间	-	150	300	

## 6 封装特性

## 6.1 封装 QFN48




图 19 QFN48, 48 脚低剖面方形扁平封装图

- 1. 图不是按照比例绘制。
- 2. 尺寸单位为毫米。

#### 表 51 QFN48 尺寸说明

		毫米	
标 <del>号</del>	最小值	典型值	最大值
Α	0.70	0.75	0.80
A1	0.00	0.02	0.05
A2	0.50	0.55	0.60
А3		0.20REF	
b	0.15	0.20	0.25
D	5.90	6.00	6.10
Е	5.90	6.00	6.10
D2	3.95	4.05	4.15
E2	3.95	4.05	4.15
е	0.35	0.40	0.45
Н		0.35REF	
К	0.20	-	-
L	0.35	0.40	0.45
R	0.09	-	-

7

## 产品命名规则




图 20 MM32 型号命名

## 8 缩略词

 ADC
 数模转换器

 BKP
 备份寄存器

 CRC
 循环冗余校验

DMA 直接内存访问控制器 EXTI 外部中断事件控制器

**EMC** 电磁兼容性 **ESD** 静电阻抗器 FLASH 闪存存储器 **GPIO** 通用输入输出 **HSE** 外部高速时钟 HSI 内部高速时钟 I2C 内部集成电路 **IWDG** 独立看门狗 内部低速时钟 LSI **NVIC** 嵌套中断向量列表 **PWR** 电源/功耗控制

POR上电复位PDR掉电复位PVD电压监测器

 RCC
 复位与时钟控制器

 SRAM
 静态随机存取存储器

SPI串行外设接口SWD串行调试接口SysTick系统嘀嗒定时器

Sleep 睡眠 Stop 停机 Standby 待机 TIM 定时器

UART通用异步收发WWDG窗口看门狗

9

# 修订记录

日期	版本	内容
2021/11/08	Rev0.1	1. 正式版