TEMA D'ESAME

Domanda A

Utilizzando unicamente multiplexer, full-adder, half-adder e porte logiche elementari, e procedendo in maniera strutturale, si realizzi una architettura che implementi lo pesudo-codice mostrato a lato. Si tenga presente che $X = [x_3x_2x_1x_0]$ ed $Y = [y_3y_2y_1y_0]$ sono vettori di 4 bit che rappresentano valori interi senza segno in rappresentazione binaria naturale e $W = [w_n \dots w_1w_0]$ deve essere di dimensione tale da poter contenere sempre il risultato corretto delle operazioni.

Si tenga presente che la divisione coinvolta prevede l'arrotondamento al valore intero immediatamente inferiore. Una volta realizzato uno schema dell'architettura, si determini la forma algebrica minima del bit W1 del risultato.

Domanda B

Procedendo unicamente in modo algebrico si dimostri che $f(x+y)+f(x\cdot y)=f(x)+f(y)$ indipendentemente dalla forma della funzione.

Domanda C


Si ottimizzi la macchina a stati definita dalle seguenti equazioni:

$$T_1 = q_1 \overline{x} + \overline{q}_1 \overline{q}_0 x$$
 $J_0 = \overline{q}_1 \overline{x}$ $K_0 = \overline{x}$ $z = \overline{q}_1 \overline{q}_0 \overline{x} + q_0 x + q_1 x$


e si ricavi il diagramma di transizione di stato di tale macchina ottima.

Domanda D

Si vuole progettare una macchina a stati finiti dotata di un segnale di ingresso \mathbf{x} ed uno di uscita \mathbf{z} , entrambi di ampiezza pari ad un bit. La macchina a stati ha lo scopo di "filtrare i glitch positivi" presenti nel segnale d'ingresso. In questo contesto, indichiamo come glitch positivo un impulso di valore 1 della durata di un ciclo di clock. La figura seguente indica un glitch ed una porzione di segnale d'ingresso considerata normale.



Inizialmente il segnale di uscita **z** vale 0 dopo di che "segue" il segnale di ingresso, ritardato, eliminando da questo i glitch appena definiti. A titolo di esempio, la figura seguente mostra il comportamento atteso a fronte di un possibile segnale d'ingresso.



Si minimizzi e si sintetizzi la macchina a stati ottenuta mediante flip-flop di tipo T.