

メモリ接続について

メモリのチップセレクト用信号

KL5C16030/KL5C16005 は、メモリ専用のチップセレクト信号が用意されています。接続モード A あるいは接続モード B の設定時には、ROM 領域 (000000H ~ 7FFFFFFH) 用として ROMCS_、RAM 領域 (800000H ~ FFFFFFFH) 用として RAMHCS_/RAMLCS_ を使用します。これらのチップセレクト信号は、図 1 に示すように、IC 内部でアドレスバスと外部メモリ要求信号 MREQ_ を用いてデコードされた出力信号です。これらの動作については、図 2 に示すように、ROMCS_ は互換ボックス領域を除く ROM 領域アクセス時にアクティブ状態 (“L”) となり、RAMHCS_/RAMLCS_ は RAM 領域及び互換ボックス領域アクセス時にアクティブ状態 (“L”) となります。内容については、ハードウェアマニュアルの 5-1 ページ及び B-3 ページも併せて参照ください。

これらのチップセレクト信号を用いることで、リード信号 RD_・ライト信号 WR_ をメモリに直結することが可能になります。MREQ_ 信号を用いた外部デコード回路が不要となるため、非常にシンプルなシステム構築が可能です。




図 1 内部デコードの構成




図 2 メモリ領域のアドレス空間

一般的なメモリ接続例

KL5C16030/KL5C16005 で、接続モード A の設定を行う場合の一般的な接続例について図 3 に示します。ROM 領域 (000000H ~ 7FFFFFFH) に ROM、RAM 領域 (800000H ~ FFFFFFFH) に SRAM を配置します。ROM 用のチップセレクト信号 ROMCS_— と SRAM 用のチップセレクト信号 RAMHCS_—/RAMLCS_— を用いると、各 $\overline{\text{CE}}$ 入力に外部デコード無しに直結可能です。このとき、リード信号 RD_—・ライト信号 WR_— についても、それぞれのメモリの $\overline{\text{OE}}$ 入力、 $\overline{\text{WE}}$ 入力に直結してください。前述した通り、各チップセレクト信号には外部メモリ要求信号 MREQ_— の要素が含まれており、リード・ライト信号に外部デコード回路を用いる必要はありません。逆に、外部デコード回路を用いてしまうと、その遅延によりメモリアクセス時のアドレスバス・データバスに対するホールド時間が不足する恐れがあり、誤動作の原因になります。よって、図 4 に示すような回路構成は極力避けてください。

互換ボックス内 RAM 領域は、RAM 領域の一部がイメージとして見える構造となっており、SRAM アクセスとなります。詳しくは、ハードウェアマニュアルの 5-1 ページ及び B-3 ページを参照ください。





図 3 メモリ接続例 (接続モード A)



注)SRAM のコントロール信号部のみ記載しています。

図 4 信号遅延による誤動作の可能性のあるメモリ接続例 (接続モード A)