

## Progettazione assistita dal calcolatore

- → Al giorno d'oggi la progettazione dei sistemi digitali è svolta al calcolatore mediante appositi strumenti software
  - Si parla di progettazione assistita dal calcolatore
  - In inglese, Computer-Aided Design o CAD
- ➡ Il compito del progettista è quello di descrivere il sistema e «guidare» lo strumento CAD nell'analisi e nella sintesi del circuito finale
- → Per descrivere la specifica del sistema si utilizza in genere un linguaggio di descrizione dello hardware
  - In inglese, hardware description language o HDL

# Perché c'è bisogno di un HDL?

- ➡ I linguaggi di programmazione non supportano pienamente la specifica di diverse caratteristiche fondamentali dello hardware:
  - Interfacce input/output
  - Tipi di dati e specifica dell'ampiezza dei dati
  - Temporizzazione
  - Concorrenza
  - Sincronizzazione
- → Lo HDL offre tutti i meccanismi necessari per descrivere tutti questi aspetti specifici dei circuiti digitali

#### Potenzialità di un HDL

- ➡ Lo HDL permette di specificare sistemi a diversi livelli di astrazione:
  - Livello logico
    - Porte AND, OR, NOT
    - Bistabili e flip-flop
  - Livello register-transfer
    - · Addizionatori, multiplexer, registri, ...
- ➡ Lo HDL generalmente supporta diversi tipi di rappresentazione
  - Dataflow: descrizione mediante equazioni logiche
  - Strutturale: descrizione basata su uno schema a blocchi
  - Comportamentale: descrizione algoritmica

#### Utilizzi di un HDL

- Nel corso della progettazione di un sistema hardware, lo HDL è utilizzato per diversi scopi:
  - Descrizione e documentazione formale del comportamento del componente
  - Simulazione del sistema
  - Sintesi circuitale del sistema

#### **Descrizione e documentazione**


- → Una delle funzioni del HDL è quella di descrivere e documentare il funzionamento di un sistema in modo chiaro, formale ed inequivocabile
- → Potrebbe essere la descrizione di un sistema già in funzione
- Non è detto che questo sistema debba essere realizzato
- Alle volte è IMPOSSIBILE la realizzazione fisica della specifica
- → Potrebbe essere un modo per descrivere gli stimoli da impiegare per testare un circuito

#### **Simulazione**

- Un sistema descritto in HDL viene solitamente simulato per analizzarne in comportamento (simulazione comportamentale)
- → È necessario
  - Fornire degli stimoli (cioè gli input)
  - Avere un sistema capace di
    - Osservare l'evoluzione del modello durante la simulazione
    - Registrarne le variazioni delle uscite e dello stato interno per un'eventuale ispezione di funzionamento

#### **Simulazione**

➡ Simulazione di una specifica HDL con Xilinx Vivado




#### Sintesi circuitale

- → La sintesi circuitale è il passaggio dalla descrizione comportamentale alla specifica della realizzazione finale sul dispositivo
- → La sintesi avviene tramite appositi programmi che si appoggiano su librerie dove sono descritte le tecnologie realizzative da impiegare (fornite dal produttore)
- → La sintesi è un processo delicato che deve essere opportunamente "guidato ed ottimizzato"
- Non tutto ciò che è scritto in un HDL è sintetizzabile
  - Solo un ristretto sottoinsieme del HDL si presta ad essere sintetizzato automaticamente
  - La restante parte è da impiegarsi per la descrizione e per la simulazione

#### Sintesi circuitale

Sintesi di sistemi su dispositivo FPGA di una specifica HDL con Xilinx Vivado



#### **VHDL**

- ➡ II VHDL è un linguaggio di descrizione dello hardware
- ▶ VHDL sta per VHSIC-HDL cioè
   Very High Speed Integrated Circuit Hardware Description Language
- ➡ II VHDL è stato definito negli anni '80 dal dipartimento della difesa USA
- L'ultima versione pubblica risale al 1993 (IEEE STD 1076-1993)


# **Scrittura del codice sorgente**

- Il codice sorgente di un modello VHDL è salvato in un file di semplice testo
- L'estensione deve essere \*.vhd
- II VHDL è case insensitive
- → La sequenza -- indica l'inizio di un commento al codice che si estende per la restante parte della riga



# Esempio di circuito 1

→ Vogliamo specificare il seguente circuito combinatorio multi-uscita



- → La entity è l'unità di progetto che descrive l'interfaccia di un componente in termini di input e output
- → La entity non fornisce alcuna informazione sulla funzionalità svolta dal componente o sull'implementazione interna
- → La entity può rappresentare
  - Una singola porta logica
  - Un componente
  - Un intero sistema complesso

**▶** La **entity** del circuito di esempio 1:

```
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio1;
```

→ La entity del circuito di esempio 1:

```
→ Nome della entity
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
                                                       Elenco delle porte
end esempio1;
               in1
                                           out1
               in3
                                           out2
```

→ La entity del circuito di esempio 1:

- ➡ La direzione può essere in o out
- La specifica dei nomi (di porte, entity, ...) segue regole simili alla dichiarazione delle variabili in un linguaggio di programmazione
- ➡ Il tipo di dato std\_logic serve per rappresentare i valori e le operazioni su valori logici ad un bit

→ La entity del circuito di esempio 1:

```
entity esempio1 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio1;
```

È possibile specificare più porte con le stesse caratteristiche in una singola dichiarazione

# Std\_logic

- ▶ Il tipo di dato Std\_logic è utilizzato per la rappresentare valori logici a un bit
- Std\_logic definisce 9 valori:



- → I valori std\_logic vengono indicati tra singoli apici
- Noi considereremo soltanto i primi tre valori nell'elenco ('0', '1', '-') e vedremo marginalmente alcuni degli altri ('U')

# Std\_logic

→ Per utilizzare il tipo std\_logic va inclusa la seguente dichiarazione prima della specifica della entity:

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
```

### Tipi di dato:

- ➡ II VHDL definisce diversi tipi di dato, non tutti sintetizzabili
  - Bit, real, integer, time, boolean, file, character, ...
- ➡ II VHDL è un linguaggio fortemente tipizzato
  - Le operazioni possono essere eseguiti solo tra tipi compatibili
  - Non è possibile eseguire cast impliciti
  - Il VHDL fornisce funzioni specifiche per eseguire le conversioni

# Specifica dell'architettura del componente


- → La architecture è l'unità di progetto che descrive l'implementazione interna di un componente data la entity
- → La architecture può essere descritta tramite tre approcci diversi:
  - Dataflow
  - Strutturale
  - Comportamentale (o behavioral)
- → È possibile usare anche un mix dei tre approcci

# Specifica dell'architettura del componente

La architecture del circuito di esempio 1:
 architecture dataflow of esempio1 is
 begin
 out1 <= in1 and in2 and in3;
 out2 <= (in1 and in2) or in3;
 end dataflow;
</pre>

## Specifica dell'architettura del componente

**▶** La architecture del circuito di esempio 1:



## **Specifica dataflow**

→ La architecture del circuito di esempio 1:

architecture dataflow of esempio1 is

```
begin
out1 <= in1 and in2 and in3;
out2 <= (in1 and in2) or in3;
end dataflow;</pre>
Istruzioni concorrenti
```

- Le equazioni logiche **NON** sono un blocco di codice sequenziale
- → Le equazioni logiche
  - Descrivono una serie di reti logiche
  - Descrivono un comportamento concorrente
  - Il loro ordinamento nel codice è quindi ininfluente

## **Specifica dataflow**

→ La architecture del circuito di esempio 1:

architecture dataflow of esempio1 is

```
begin
out1 <= in1 and in2 and in3;
out2 <= (in1 and in2) or in3;
end dataflow;</pre>
Istruzioni concorrenti
```

## Comportamento durante la simulazione:

- Ciascuna equazione è rivalutata ogni qualvolta c'è una variazione in una delle porte nell'espressione sulla destra dell'assegnamento
- L'aggiornamento del valore della porta alla sinistra dell'assegnamento è istantaneo

## **Specifica dataflow**

**→** La architecture del circuito di esempio 1:

- Std\_logic supporta gli operatori logici: and, or, not, xor, nand, nor, ...
- → Attenzione:
  - Non è possibile eseguire assegnamenti su porte di input
  - Non è possibile utilizzare una porta di output all'interno di espressioni logiche alla destra di un assegnamento

## Codice completo per l'esempio 1


```
Commento -- esempio1
Inclusioni delle LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
                       entity esempio1 is
                         port(
                      in1, in2, in3: in std_logic;
out1 : out std_logic;
out2 : out std_logic
         Entity
                        end esempio1;
                       architecture dataflow of esempio1 is
Architecture begin
out1 <= in1 and in2 and in3;
out2 <= (in1 and in2) or in3;
end dataflow;
```

# **Utilizzo di segnali**

➡ Un'altra implementazione della architecture dell'esempio 1:

```
architecture dataflow of esempio1 is
  signal tmp : std_logic;
begin
  tmp <= in1 and in2;
  out1 <= tmp and in3;
  out2 <= tmp or in3;
end dataflow;</pre>
```

➡ Il segnale rappresenta un collegamento interno al componente



## **Utilizzo di segnali**


Un'altra implementazione della architecture dell'esempio 1:

```
architecture dataflow of esempio1 is
    signal tmp : std_logic;

begin
    tmp <= in1 and in2;
    out1 <= tmp and in3;
    out2 <= tmp or in3;
end dataflow;</pre>
Dichiarazione di un segnale
(da specificare prima di begin)

out2 <= tmp or in3;
end dataflow;
```

➡ Il segnale rappresenta un collegamento interno al componente



## **Utilizzo di segnali**

➡ Un'altra implementazione della architecture dell'esempio 1:


```
architecture dataflow of esempio1 is
  signal tmp : std_logic;
begin
  tmp <= in1 and in2;
  out1 <= tmp and in3;
  out2 <= tmp or in3;
end dataflow;</pre>
```

- → Lo stesso segnale NON può comparire sia alla sinistra che alla destra dell'assegnamento nella stessa equazione logica
- Attenzione anche ad evitare eventuali cicli combinatori indiretti, cioè generati da più equazioni che formano un «anello»



# Esempio di circuito 2

→ Vogliamo specificare un multiplexer con 4 ingressi dati, dove ciascun ingresso dati (e l'uscita) è rappresentato da un bus a 32 bit



# Std\_logic\_vector

→ La entity del circuito di esempio 2:

```
entity esempio2 is
  port(
    in1, in2, in3, in4: in std_logic_vector(31 downto 0);
    ctrl1: in std_logic_vector(1 downto 0);
    out1 : out std_logic_vector(31 downto 0)
  );
end esempio2;
```

# Std\_logic\_vector

La entity del circuito di esempio 2:

```
entity esempio2 is
  port(
    in1, in2, in3, in4: in std_logic_vector(31 downto 0);
    ctrl1: in std_logic_vector(1 downto 0);
    out1 : out std_logic_vector(31 downto 0)
  );
end esempio2;
```

- Il tipo di dato std\_logic\_vector serve per rappresentare un vettore (un bus) di valori std\_logic
- L'intervallo degli indici (estremi inclusi) viene specificato tramite le parole chiave downto (intervallo decrescente) o to (intervallo crescente)

# **Assegnamento condizionale**

→ La architecture del circuito di esempio 2:

```
architecture dataflow of esempio2 is
begin
  out1 <= in1 when ctrl1 = "00" else
        in2 when ctrl1 = "01" else
        in3 when ctrl1 = "10" else
        in4;
end dataflow;</pre>
```

→ La architecture del circuito di esempio 2:

architecture dataflow of esempio2 is begin

- Istruzione di assegnamento condizionale
- → La condizione restituisce true o false (tipo boolean)
- Viene assegnato il valore corrispondente alla prima condizione vera

→ La architecture del circuito di esempio 2:

architecture dataflow of esempio2 is begin

- → I tipi std\_logic e std\_logic\_vector supportano le operazioni relazionali
  =, /=, <, >, <= e >=
- L'operazione viene eseguita bit per bit da sinistra verso destra (come se i vettori rappresentassero dei valori binari naturali)
- ➡ I vettori operandi devono avere la stessa dimensione
  - Tralasciamo il caso di operandi di dimensione diversa

```
architecture dataflow of esempio2 is
begin
  out1 <= in1 when ctrl1 = "00" else
        in2 when ctrl1 = "01" else
        in3 when ctrl1 = "10" else
        in4;
end dataflow;</pre>
```

- ➡ I valori std\_logic\_vector sono indicati tra doppi apici
- ⇒ È possibile esprimere condizioni più complesse mediante gli operatori logic and, or, not, ...
- → Attenzione: un valore boolean non può essere assegnato ad un segnale std\_logic (VHDL è un linguaggio fortemente tipizzato!)

→ La architecture del circuito di esempio 2:

architecture dataflow of esempio2 is begin

- ➡ È necessario che le condizioni coprano tutti i casi possibili:
  - Per un circuito combinatorio ad ogni combinazione di valori di ingressi è definita l'uscita
  - Nel caso l'uscita sia don't care va esplicitato il corrispondente valore '-'
  - Quindi è necessario specificare l'ultimo else

## **Assegnamento selettivo**

```
architecture dataflow of esempio2 is
begin
  with ctrl1 select
    out1 <= in1 when "00",
        in2 when "01",
        in3 when "10",
        in4 when others;
end dataflow;</pre>
```

## **Assegnamento selettivo**

→ Altra architecture del circuito di esempio 2:

architecture dataflow of esempio2 is begin

- ➡ Istruzione di assegnamento selettivo
- **→** Attenzione:
  - I vari casi nelle clausole when devono essere mutuamente esclusivi
  - È possibile elencare più valori in una clausola when separati dal simbolo I
  - La clausola Others rappresenta tutti gli altri casi non elencati
    - Stessa regola dello else dell'assegnamento condizionale


### **Assegnamento selettivo**

→ Altra architecture del circuito di esempio 2:

```
architecture dataflow of esempio2 is
begin
  with ctrl1 select
    out1 <= in1 when "00",
        in2 when "01",
        in3 when "10",
        in4 when others;
end dataflow;</pre>
```


➡ Permette di rappresentare agevolmente le tabelle delle verità:

a(1	downto 0)	u
0	0	0
0	1	1
1	0	0
1	1	1



## Esempio di circuito 3

→ Vogliamo specificare un circuito combinatorio che esegue la somma di due valori interi a 32 bit codificati in complemento a 2 e produce in uscita il risultato dell'operazione a 32 bit ed un segnale di overflow



# Specifica dell'interfaccia dell'esempio

→ La entity del circuito di esempio 3:

```
entity esempio3 is
  port(
    in1, in2: in std_logic_vector(31 downto 0);
    out1 : out std_logic_vector(31 downto 0);
    ovf : out std_logic
  );
end esempio3;
```

- ➡ Il tipo std\_logic\_vector non supporta le operazioni aritmetiche
- II VHDL ha altri due tipi di dato
  - unsigned per rappresentare numeri naturali in codifica binaria
  - signed per rappresentare numeri relativi in codifica binaria (in complemento a due)
- → I tipi signed ed unsigned definiscono le operazioni aritmetiche e relazionali sui due insiemi rappresentati
- Per poter utilizzare i tipi signed ed unsigned è necessario includere la libreria use ieee.numeric\_std.all;

- Dichiarazione di un segnale di tipo signed
  - È necessario specificare l'intervallo degli indici come nel caso del tipo std\_logic\_vector

- ➡ I tipi std\_logic\_vector e signed/unsigned non sono tipi compatibili
- È necessario eseguire un cast esplicito in modo tale da eseguire le operazioni tra tipi compatibili


```
architecture dataflow of esempio3 is
  signal sum : SIGNED(31 downto 0);
  signal msb : std_logic;
begin
  sum <= SIGNED(in1) + SIGNED(in2);</pre>
  out1 <= std_logic_vector(sum);</pre>
  msb <= std_logic(sum(31));</pre>
  ovf \leftarrow (in1(31) and in2(31) and not msb) or
          (not in1(31)) and not in2(31)) and msb);
end dataflow;
 Cast da signed a
                              Cast da std_logic_vector a
 std_logic_vector
                              signed (con stessa dimensione)
 (con stessa dimensione)
```

- ➡ I tipi di dato numeric definiscono le operazioni aritmetiche e relazionali sui domini rappresentati
  - Non tutte le operazioni (per esempio la divisione) sono sintetizzabili;
     alle volte dipende dallo strumento di sintesi

- L'indirizzamento di un sottoinsieme dei valori in un segnale std\_logic\_vector o numeric si esegue con le parentesi tonde
- È possibile specificare un intervallo di valori mediante le parole chiave to e downto

## Esempio di circuito 4

→ Vogliamo specificare un circuito combinatorio che converte un valore a 32 bit che rappresenta un numero intero espresso in codifica modulo e segno nell'equivalente rappresentazione in complemento a 2



# Specifica dell'interfaccia dell'esempio

→ La entity del circuito di esempio 4:

```
entity esempio4 is
  port(
    in1: in std_logic_vector(31 downto 0);
    out1 : out std_logic_vector(31 downto 0)
);
end esempio4;
```

# Operazioni su segnali std\_logic\_vector

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
begin
  cpl1 <= not ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
       inv1;
end dataflow;</pre>
```

# Operazioni su segnali std\_logic\_vector

**▶** La architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
begin
  cpl1 <= not ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
        inv1;
end dataflow;</pre>
```

Operazione logica su segnale std\_logic\_vector (eseguita bit per bit)

Concatenazione di due segnali

È possibile esprimere valori numeric in formato decimale (cioè in base 10)

➡ Un'altra implementazione architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
        inv1;
end dataflow;</pre>
```

Un'altra implementazione architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
    signal cpl1, inv1 : std_logic_vector(31 downto 0);
    constant vdd32 :
        std_logic_vector(31 downto 0) := (others => '1');
begin
    cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
    inv1 <= std_logic_vector(signed(cpl1) + 1);
    out1 <= in1 when in1(31) = '0' else
        inv1,
end dataflow;</pre>
```

Definizione di un segnale costante

➡ Un'altra implementazione architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
        inv1;
end dataflow;</pre>
```

➡ Inizializzazione del segnale costante

➡ Un'altra implementazione architecture del circuito di esempio 4:

```
architecture dataflow of esempio4 is
  signal cpl1, inv1 : std_logic_vector(31 downto 0);
  constant vdd32 :
    std_logic_vector(31 downto 0) := (others => '1');
begin
  cpl1 <= vdd32 xor ('0' & in1(30 downto 0));
  inv1 <= std_logic_vector(signed(cpl1) + 1);
  out1 <= in1 when in1(31) = '0' else
        inv1;
end dataflow;</pre>
```

In questo modo viene assegnato a tutti i bit il valore '1'


# Inizializzazione delle costanti e dei segnali

- Sintassi per l'inizializzazione di una costante (e più in generale di un segnale):
  - Si specificano gli indici di ciascun sotto-assegnamento
  - È possibile specificare intervalli con le parole chiave to e downto per assegnare lo stesso valore ad un bit a più indici
  - È possibile utilizzare la parola chiave others per specificare tutti gli altri bit
- **Esemplo:**



## Esempio di circuito 5

→ Vogliamo specificare un modulo che esegue le operazioni logiche AND e OR in base ad un segnale di controllo ad un bit su due operandi a N bit. Si vuole lasciare parametrico il valore N



### Generic

**▶** La **entity** del circuito di esempio 5:

```
entity esempio5 is
  generic (
    N : integer := 5
);
  port(
    in1, in2 : in std_logic_vector(N-1 downto 0);
    ctrl : in std_logic;
    out1 : out std_logic_vector(N-1 downto 0)
);
end esempio5;
```

### Generic

→ La entity del circuito di esempio 5:

```
entity esempio5 is
    generic (
        N : integer := 5
        );
    port(
        in1, in2 : in std_logic_vector(N-1 downto 0);
        ctrl : in std_logic;
        out1 : out std_logic_vector(N-1 downto 0)
);
end esempio5;

Utilizzo del generic per rendere
        parametrica l'interfaccia
```


### Generic

```
architecture dataflow of esempio5 is
begin
  out1 <= in1 and in2 when ctrl = '0' else
        in1 or in2;
end dataflow;</pre>
```

- → La architecture non subisce variazioni in questo caso rispetto all'equivalente specifica non parametrica
  - In altri casi potrebbe essere necessario l'utilizzo del parametro N, per esempio per dichiarare segnali interni della stessa dimensione delle porte

## Esempio di circuito 6

→ Vogliamo specificare un modulo che esegue le operazioni logiche AND e OR in base ad un segnale di controllo ad un bit su tre operandi a 32 bit. Si vuole riutilizzare il componente specificato nell'esempio 5



→ La entity del circuito di esempio 6:

```
entity esempio6 is
  port(
    in1, in2, in3 : in std_logic_vector(31 downto 0);
    ctrl : in std_logic;
    out1 : out std_logic_vector(31 downto 0)
);
end esempio6;
```

→ La architecture del circuito di esempio 6:

```
architecture structural of esempio6 is
  signal tmp : std_logic_vector(31 downto 0);
  component esempio5 is
    generic (N : integer := 5);
    port(
      in1, in2 : in std_logic_vector(N-1 downto 0);
      ctrl : in std_logic;
      out1 : out std_logic_vector(N-1 downto 0)
 end component;
```

begin

- I component che si vogliono utilizzare vanno elencati prima del begin
- Il component non è altro che la entity del modulo

**▶** La architecture del circuito di esempio 6 (seconda parte):

**▶** La architecture del circuito di esempio 6 (seconda parte):

→ Durante l'istanziazione del componente bisogna specificare i valori dei parametri generic ed i collegamenti alle sue porte

**▶** La architecture del circuito di esempio 6 (seconda parte):

Nome dell'istanza Nome del componente

**▶** La architecture del circuito di esempio 6 (seconda parte):

- ➡ Il generic map non va specificato se il componente non ha nessun parametro generic
- Può essere omesso se si vuole usare il valore di default specificato

→ La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is
                                                     Assegnamento
begin
                                                     posizionale dei
  es1 : esempio5
                                                     segnali (o costanti)
    generic map(32)
                                                     alle porte
    port map(in1, in2, ctrl, tmp);
  es2 : esempio5
    qeneric map(N \Rightarrow 32)
                                                     Assegnamento
    port map(in1 => tmp, in2 => in3,
                                                     nominale dei segnali (o
              ctrl => ctrl, out1 => out1);
                                                     costanti) alle porte
end structural;
```

La parola chiave open permette di lasciare non connessa una porta

**▶** La architecture del circuito di esempio 6 (seconda parte):

```
architecture structural of esempio6 is

--...

begin

es1 : esempio5

generic map(32)

port map(in1, in2, ctrl, tmp);

es2 : esempio5

generic map(N => 32)

port map(in1 => tmp, in2 => in3,

ctrl => ctrl, out1 => out1);
end structural;
```

Ogni istanza funziona come un modulo concorrente a tutti gli altri (come succedeva con le equazioni logiche in una specifica dataflow)

➡ Un'implementazione alternativa del circuito di esempio 6:

```
architecture structural of esempio6 is

--...

begin

es1 : esempio5

generic map(32)

port map(in1, in2, ctrl, tmp);

out1 <= in3 and tmp when ctrl = '0' else

in3 or tmp;


end structural;
```

È possibile specificare una descrizione mista dataflow, strutturale (e comportamentale)



# Esempio di circuito 7

➡ Riprendiamo in considerazione il circuito di esempio 1: vogliamo scrivere una specifica comportamentale del circuito combinatorio multi-uscita in esame



# Specifica dell'interfaccia del componente

**▶** La **entity** del circuito di esempio 7:

```
entity esempio7 is
  port(
    in1, in2, in3: in std_logic;
    out1 : out std_logic;
    out2 : out std_logic
);
end esempio7;
```

## **Descrizione comportamentale**

## **Descrizione comportamentale**

→ Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
process(in1, in2, in3)
  variable tmp1, tmp2 : std_logic;
begin
  tmp1 := in3 and in2;
  out1 <= tmp1 and in1;
  tmp2 := in1 and in2;
  out2 <= tmp2 or in3;
end process;
end behavioral;</pre>
```

Il costrutto process permette di descrivere il circuito in forma algoritmica

## **Descrizione comportamentale**

→ Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
process(in1, in2, in3)
  variable tmp1, tmp2 : std_logic;
begin
  tmp1 := in3 and in2;
  out1 <= tmp1 and in1;
  tmp2 := in1 and in2;
  out2 <= tmp2 or in3;
end process;
end behavioral;</pre>
```

- → La descrizione comportamentale è ad un livello di astrazione maggiore rispetto a quelle dataflow e strutturale
- Non c'è una corrispondenza diretta tra la descrizione algoritmica e la struttura interna della futura realizzazione del circuito

#### **Processo**

Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is Lista di sensibilità begin process(in1, in2, in3) variable tmp1, tmp2 : std\_logic; Dichiarazione delle begin variabili tmp1 := in3 and in2; out1 <= tmp1 and in1;</pre> tmp2 := in1 and in2; out2 <= tmp2 or in3;</pre> Descrizione algoritmica della end process; funzionalità implementata end behavioral;

Facoltativamente si può assegnare un nome al processo:

```
prova: process(in1, in2, in3)
```

# **Esecuzione di un processo**

- 1. Il processo viene risvegliato quando si verifica una variazione in uno dei segnali specificati nella lista di sensibilità
- 2. Il corpo del processo viene eseguito in modo strettamente sequenziale ed atomicamente
- 3. Tutti i segnali che hanno subito un assegnamento vengono aggiornati **SOLO** al termine dell'esecuzione del corpo del processo

#### **→** ATTENZIONE:

- Assegnamenti a segnali durante l'esecuzione di un processo non sono immediati
- Se nella stessa esecuzione del processo si legge un segnale dopo che ha subito un assegnamento, verrà letto il valore iniziale
- Se sono stati eseguiti più assegnamenti allo stesso segnale, il segnale viene aggiornato solo con l'ultimo valore assegnato

## **Esecuzione di un processo**

→ Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
begin
  process(in1, in2, in3)
  variable tmp1, tmp2 : std_logic;
begin
  tmp1 := in3 and in2;
  out1 <= tmp1 and in1;
  tmp2 := in1 and in2;
  out2 <= tmp2 or in3;
end process;
end behavioral;</pre>
```

1. Variazione in uno dei segnali specificati

- 2. Esecuzione del corpo del processo (le istruzioni sono eseguire in sequenza)
- 3. Aggiornamento dei segnali (out1 e out2 sono aggiornati effettivamente solo dopo l'esecuzione)

### **Esecuzione di un processo**

➡ Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
begin
    process(in1, in2, in3)
    variable tmp1, tmp2 : std_logic;
begin
    tmp1 := in3 and in2;
    out1 <= tmp1 and in1
    tmp2 := in1 and in2;
    out2 <= tmp2 or in3;
end process;
end behavioral;</pre>
Segnale (o porta) di
ingresso - solo letto
Segnale (o porta) di
uscita - solo scritto
```

- Il processi comunicano con l'esterno tramite i segnali
- Lavorano all'interno mediante variabili

#### **Variabili**

→ Un'implementazione del circuito di esempio 7: architecture behavioral of esempio7 is

```
Dichiarazione di
begin
  process(in1. in2. in3)
                                                   una variabile
    variable tmp1, tmp2 : std_logic;
                                                   La visibilità è
  begin
                                                   limitata al processo
    tmp1 := in3 and in2;
    out1 <= tmp1 and in1;
    tmp2 := in1 and in2:
    out2 <= tmp2 or in3;</pre>
  end process;
                                       Assegnamento a variabili
end behavioral;
                                       L'assegnamento è immediato
```

- Le variabili rappresentano un concetto più astratto rispetto ai segnali
  - Non rappresentano necessariamente un collegamento
  - Non sono un elemento di memoria!

#### **Variabili**

Un'implementazione del circuito di esempio 7:
 architecture behavioral of esempio7 is

begin
 process(in1, in2, in3)
 variable tmp1 : std\_logic;
 begin
 tmp1 := in3 and in2;
 out1 <= tmp1 and in1;
 tmp1 := in1 and in2;
 out2 <= tmp1 or in3;
 end process;</pre>

- Le variabili rappresentano un concetto più astratto rispetto ai segnali
  - Non rappresentano necessariamente un collegamento
  - Non sono un elemento di memoria!

end behavioral;

# Segnali e variabili

	Segnali	Variabili
Dichiarazione	Parte dichiarativa di una architecture	Parte dichiarativa di un processo
Assegnamento	<=	:=
Inizializzazione	:=	
Natura dell'assegnamento	Concorrente	Sequenziale
Utilizzo	In architecture e processi	Solo in processi
Effetto dell'assegnamento	Non immediato nei processi	Immediato

#### **Descrizione mista**

➡ Un'implementazione del circuito di esempio 7:

```
architecture behavioral of esempio7 is
    signal tmp2 : std_logic;
begin
    process(in1, in2, in3)
        variable tmp1 : std_logic;
begin
        tmp1 := in1 and in2;
        out1 <= tmp1 and in3;
        tmp2 <= tmp1;
end process;

    out2 <= tmp2 or in3;
    Dataflow
end behavioral;</pre>
```

È possibile specificare una descrizione mista dataflow, strutturale e comportamentale

#### **Descrizione mista**


➡ Un'implementazione del circuito di esempio 7:

```
architecture behavioral of esempio7 is
                signal tmp2 : std_logic;
                begin
                  process(in1, in2, in3)
                     variable tmp1 : std_logic;
                  begin
                     tmp1 := in1 and in2;
                                               Istruzioni
  Istruzioni
                     out1 <= tmp1 and in3;</pre>
                                               sequenziali
concorrenti
                     tmp2 <= tmp1;</pre>
                  end process;
                  {out2 <= tmp2 or in3;</pre>
                end behavioral;
```

- → Le istruzioni sono eseguite sequenzialmente all'interno di un processo
- Ogni processo è visto dall'esterno come una sola istruzione concorrente

## Esempio di circuito 8

➤ Vogliamo specificare un'unità aritmetico-logica in grado di eseguire le operazioni AND, OR, +, -, = su due valori in ingresso ad N bit. Per le operazioni aritmetiche assumere che i valori in ingresso siano codificati in complemento a due. Un ingresso di controllo a 3 bit permette di selezionare l'operazione (AND: 000, OR: 001, +: 010, -: 011, =: 100); nel caso venga specificato il codice di un'operazione non supportata il modulo presenta in uscita il valore 0



## Specifica dell'interfaccia del componente

→ La entity del circuito di esempio 8:

```
entity esempio8 is
  generic (
    N : integer := 5
);
  port(
    in1, in2: in std_logic_vector(N-1 downto 0);
    ctrl: in std_logic_vector(2 downto 0);
    out1: out std_logic_vector(N-1 downto 0)
);
end esempio8;
```

→ La architecture del circuito di esempio 8:

→ La architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
  process(in1, in2, ctrl)
    constant GROUND : std_logic_vector(N-1 downto 0)
                                := (others => '0');
  beain
    if ctrl = "000" then
      out1 <= in1 and in2;</pre>
    elsif ctrl = "001" then
      out1 <= in1 or in2;</pre>
    elsif ctrl = "010" then
      out1 <= std_logic_vector(SIGNED(in1) + SIGNED(in2));</pre>
```

➡ Il costrutto if funziona come in qualsiasi linguaggio di programmazione

**▶** La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
   out1 <= std_logic_vector(SIGNED(in1) - SIGNED(in2));
elsif ctrl = "100" then
   if in1 = in2 then
   out1 <= (0 => '1', others => '0');
else
   out1 <= GROUND;
end if;
else
   out1 <= GROUND;
end if;
end process;
end behavioral;</pre>
```

**▶** La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
   out1 <= std_logic_vector(SIGNED(in1) - SIGNED(in2));
elsif ctrl = "100" then
   if in1 = in2 then
   out1 <= (0 => '1', others => '0');
   else
   out1 <= GROUND;
   end if;
else
   out1 <= GROUND;
end if;
end process;
end process;
end behavioral;</pre>
```

→ La architecture del circuito di esempio 8 (seconda parte):

```
elsif ctrl = "011" then
      out1 <= std_logic_vector(SIGNED(in1) - SIGNED(in2));</pre>
    elsif ctrl = "100" then
      if in1 = in2 then
        out1 <= (0 => '1', others => '0');
      else
        out1 <= GROUND;
      end if;
    else
      out1 <= GROUND;
    end if;
  end process;
end behavioral;
```

- Come nel caso degli assegnamenti condizionali del dataflow, è necessario specificare l'ultimo else
- Inoltre, se un segnale è assegnato in un ramo di un if, DEVE esserci un assegnamento sullo stesso segnale in TUTTI gli altri rami dell'if

➡ Un'altra architecture del circuito di esempio 8:

➡ Un'altra architecture del circuito di esempio 8:

```
architecture behavioral of esempio8 is
begin
  process(in1, in2, ctrl)
    constant GROUND : std_logic_vector(N-1 downto 0)
                            := (others => '0');
  beain
    case ctrl is
      when "000" =>
        out1 <= in1 and in2;
      when "001" =>
        out1 <= in1 or in2;
      when "010" =>
        out1 <= std_logic_vector(SIGNED(in1) + SIGNED(in2));</pre>
```

Costrutto case

➡ Un'altra architecture del circuito di esempio 8 (seconda parte):

```
when "011" =>
    out1 <= std_logic_vector(SIGNED(in1) - SIGNED(in2));
when "100" =>
    if in1 = in2 then
    out1 <= (0 => '1', others => '0');
    else
        out1 <= GROUND;
    end if;
    when others =>
        out1 <= GROUND;
end case;
end process;
end behavioral;</pre>
```


Un'altra architecture del circuito di esempio 8 (seconda parte):

```
when "011" =>
        out1 <= std_logic_vector(SIGNED(in1) - SIGNED(in2));</pre>
      when "100" =>
        if in1 = in2 then
          out1 <= (0 => '1', others => '0');
        else
          out1 <= GROUND;
        end if:
      when others =>
        out1 <= GROUND;
    end case;
  end process;
end behavioral;
```

- Come nel caso degli assegnamenti selettivi del dataflow, è necessario specificare il caso others
- Inoltre, se un segnale è assegnato in un ramo di un case, DEVE esserci un assegnamento sullo stesso segnale in TUTTI gli altri rami del case

# Esempio di circuito 9

→ Vogliamo realizzare un modulo che riceve in ingresso un segnale a N bit e produce in uscita l'and di tutti i singoli bit ricevuti



# Specifica dell'interfaccia del componente

**▶** La **entity** del circuito di esempio 9:

```
entity esempio9 is
  generic (
    N : integer := 5
);
  port(
    in1: in std_logic_vector(N-1 downto 0);
    out1: out std_logic
);
end esempio9;
```

#### **Costrutto** for


**▶** La architecture del circuito di esempio 9:

```
architecture behavioral of esempio9 is
begin
  process(in1)
  variable tmp : std_logic;
begin
  tmp := in1(0);
  for i in 1 to N-1 loop
    tmp := tmp and in1(i);
  end loop;
  out1 <= tmp;
  end process;
end behavioral;</pre>
```

#### **Costrutto** for

→ La architecture del circuito di esempio 9:

```
architecture behavioral of esempio9 is
begin
  process(in1)
    variable tmp : std_logic;
  begin
    tmp := in1(0);
    for i in 1 to N-1 loop
                                         Affinché il circuito sia
      tmp := tmp and in1(i);
                                         realizzabile, il ciclo for
    end Loop;
                                         deve iterare su un
    out1 <= tmp;</pre>
                                          intervallo noto durante la
  end process;
                                          specifica del circuito
end behavioral;
```



## **Esempio 10**

➡ Cosa succede se non specifichiamo il ramo else di un'istruzione if? O più in generale se un segnale è assegnato solo in alcuni rami di un if ma non in tutti?


```
entity esempio10 is
  port(
    in1 : in std_logic;
    enable : in std_logic;
    out1 : out std_logic
);
end esempio10;
```

#### Inferenza di un latch

- → Lo valore di out1
  - È aggiornato soltanto quando enable è uguale a 1
  - Negli altri casi rimane invariato
- Stiamo specificando un latch con segnale di enable!

# Esempio di circuito 11

→ Vogliamo realizzare un flip-flop di tipo D con reset asincrono



## Flip-flop D

➡ Specifica di un flip-flop di tipo D con reset asincrono:

```
entity esempio11 is
  port(
    in1 : in std_logic;
    clk, rst : in std_logic;
    out1 : out std_logic
                                     architecture behavioral
                                                 of esempio11 is
end esempio11;
                                     begin
                                       process(clk, rst)
                                       begin
                                         if rst = '1' then
                                           out1 <= '0';
                                          elsif clk'event and
                                                clk = '1'
                                            out1 <= in1;
                                          end if;
                                        end process;
                                     end behavioral;
```

## Flip-flop D


➡ Specifica di un flip-flop di tipo D con reset asincrono:

- Non è necessario specificare in1 (lo stato si aggiorna soltanto quando cambiano clk e rst)
- Specifica di un reset asincrono

- Il termine event indica se c'è stato un cambiamento nel segnale
- L'intera condizione indica se si è verificato un fronte di salita
- La condizione può essere sostituita con l'equivalente rising\_edge(clk)

# Esempio di circuito 12

→ Vogliamo realizzare un flip-flop di tipo D con reset sincrono



# Flip-flop D

➡ Specifica di un flip-flop di tipo D con reset sincrono:

```
entity esempio12 is
  port(
    in1 : in std_logic;
    clk, rst : in std_logic;
  out1 : out std_logic
  );
end esempio12;
```

```
architecture behavioral
           of esempio12 is
begin
  process(clk, rst)
  begin
    if rising_edge(clk) then
      if rst = '1' then
        out1 <= '0';
      else
        out1 <= in1;
      end if;
    end if;
  end process;
end behavioral;
```


## Flip-flop D

➡ Specifica di un flip-flop di tipo D con reset sincrono:

```
entity esempio12 is
  port(
    in1 : in std_logic;
    clk, rst : in std_logic;
                                      architecture behavioral
    out1 : out std_logic
                                                 of esempio12 is
                                      begin
end esempio12;
                                        process(clk, rst)
                                        begin
                                          if rising_edge(clk) then
                                            if rst = '1' then
                                              out1 <= '0';
              Specifica del reset
                                            else
                      sincrono
                                              out1 <= in1;
                                            end it:
                                          end if;
                                        end process;
                                      end behavioral;
```

# Esempio di circuito 13

→ Vogliamo realizzare un un registro parallelo-parallelo ad 32 bit con reset asincrono



#### Registro

Specifica del registro: entity esempio13 is port(in1 : in std\_logic\_vector(31 downto 0); clk, rst : in std\_logic; out1 : out std\_logic\_vector(31 downto 0) ); end esempio13; architecture behavioral of esempio13 is begin process(clk, rst) begin if rst = '1' then out1 <= (others => '0'); elsif clk = '1' and clk'event then out1 <= in1; end if; end process; end behavioral;


#### Registro

end behavioral;

Specifica del registro: entity esempio13 is port(in1 : in std\_logic\_vector(31 downto 0); clk, rst : in std\_logic; out1 : out std\_logic\_vector(31 downto 0) ); end esempio13; architecture behavioral of esempio13 is begin L'unica differenza rispetto process(clk, rst) begin al flip-flop è la dimensione if rst = '1' then delle porte e dei segnali out1 <= (others => '0'); elsif clk = '1' and clk'event then out1 <= in1; end if; end process;

# Esempio di circuito 14

Vogliamo realizzare il seguente circuito sequenziale



➡ Realizzazione del circuito di esempio 14:

```
entity esempio14 is
  port(
    in1, in2 : in std_logic;
    clk, rst : in std_logic;
    out1, out2 : out std_logic
);
end esempio14;
```

```
architecture behavioral of
esempio14 is
begin
  process(clk, rst)
  begin
  if rst = '1' then
    out1 <= '0';
    out2 <= '0';
  elsif rising_edge(clk) then
    out1 <= not in1;
    out2 <= not in1 and in2;
  end if;
  end process;
end behavioral;</pre>
```

➡ Realizzazione del circuito di esempio 14:

```
entity esempio14 is
  port(
    in1, in2 : in std_logic;
    clk, rst : in std_logic;
    out1, out2 : out std_logic
);
end esempio14;
```

Espressioni combinatorie specificate all'interno della descrizione dei flip-flop

```
architecture behavioral of
esempio14 is
begin
  process(clk, rst)
  begin
  if rst = '1' then
    out1 <= '0';
    out2 <= '0';
  elsif rising_edge(clk) then
    out1 <= not in1;
    out2 <= not in1 and in2;
  end if;
  end process;
end behavioral;</pre>
```

➡ Realizzazione alternativa del circuito di esempio 14:

```
architecture behavioral of esempio14 is
  signal tmp1, tmp2 : std_logic;
begin
  process(clk, rst)
  begin
    if rst = '1' then
      out1 <= '0';
      out2 <= '0';
    elsif rising_edge(clk) then
      out1 <= tmp1;</pre>
      out2 <= tmp2;
    end if;
  end process;
  tmp1 <= not in1;</pre>
  tmp2 <= not in1 and in2;</pre>
end behavioral;
```

➡ Realizzazione alternativa del circuito di esempio 14:

```
architecture behavioral of esempio14 is
  signal tmp1, tmp2 : std_logic;
begin
```

```
process(clk, rst)
begin
   if rst = '1' then
    out1 <= '0';
   out2 <= '0';
   elsif rising_edge(clk) then
    out1 <= tmp1;
   out2 <= tmp2;
   end if;
   end process;

tmp1 <= not in1;
   tmp2 <= not in1 and in2;
end behavioral;</pre>
```

- Notare bene che le due istruzioni dataflow ed il processo sono istruzioni concorrenti
- L'ordine delle istruzioni è ininfluente

# Esempio di circuito 15

- ➤ Vogliamo specificare in VHDL una macchina a stati finiti (finite state machine FSM) con un ingresso ed un'uscita ad un bit in grado di riconoscere la sequenza in ingresso 001. La macchina presenta un 1 in uscita per un ciclo di clock quando riconosce la sequenza, altrimenti 0
- ➡ Tabella degli stati della macchina:

	0	1	U
SO	S1	S0	0
<b>S</b> 1	S2	S0	0
S2	S2	<b>S</b> 3	0
s3	S1	S0	1

# Specifica dell'interfaccia della FSM

→ La entity del circuito dell'esempio 15:

```
entity esempio15 is
  port(
    i: in std_logic;
    clk: in std_logic;
    rst: in std_logic;
    o: out std_logic
);
end esempio15;
```

**▶** La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state_type is (S0, S1, S2, S3);
  signal next_state, current_state: state_type;
begin
  state_reg: process(clk, rst)
  begin
  if rst = '1' then
      current_state <= S0;
  elsif rising_edge(clk) then
      current_state <= next_state;
  end if;
  end process;
---</pre>
```

end process;

→ La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state_type is (S0, S1, S2, S3);
signal next_state, current_state: state_type;
begin
  state_reg: process(clk, rst)
  begin
  if rst = '1' then
       current_state <= S0;
       elsif rising_edge(clk) then
       current_state <= next_state;
  end if;</pre>
```

Definizione di un tipo enumerativo per rappresentare l'elenco degli stati della macchina

Segnali che rappresentano lo stato presente e lo stato prossimo

→ La architecture del circuito di esempio 15:

```
architecture FSM of esempio15 is
  type state_type is (S0, S1, S2, S3);
  signal next_state, current_state: state_type;
begin
  state_reg: process(clk, rst)
  begin
   if rst = '1' then
      current_state <= S0;
   elsif rising_edge(clk) then
      current_state <= next_state;
   end if;
  end process;</pre>
```

Elementi di memoria della macchina a stati

**▶** La architecture del circuito di esempio 15 (seconda parte):

```
lambda: process(current_state, i)
begin
  case current_state is
    when S0 =>
       if i='0' then
         next_state <= S1;</pre>
       else
         next_state <= S0;</pre>
       end if:
    when S1 =>
       if i='0' then
         next_state <= S2;</pre>
       else
         next_state <= S0;</pre>
       end if:
```

Specifica della funzione di stato prossimo

```
when S2 =>
   if i='0' then
    next_state <= S2;
   else
    next_state <= S3;
   end if;
when S3 =>
   if i='1' then
    next_state <= S1;
   else
    next_state <= S0;
   end if;
end case;
end process;</pre>
```

**▶** La architecture del circuito di esempio 15 (seconda parte):

```
delta: process(current_state)
  begin
    case current_state is
      when S0 =>
        o <= '0';
      when S1 =>
        o <= '0';
      when S2 \Rightarrow
        o <= '0';
      when S3 =>
        o <= '1';
    end case;
  end process;
end FSM;
```

Specifica della funzione di uscita

È possibile anche specificare le funzioni di stato prossimo e di uscita tramite un singolo processo


```
lambda_delta: process(current_state, i)
begin
  case current_state is
    when S0 =>
      o <= '0';
      if i='0' then
         next_state <= S1;</pre>
      else
         next_state <= S0;</pre>
      end if;
    when S1 =>
      o <= '0':
      if i='0' then
         next_state <= S2;</pre>
       else
         next_state <= S0;</pre>
      end if:
```

- Per descrivere FSM non completamente specificate
  - Possiamo assegnare il valore '-' (don't care) all'uscita
  - Per poter assegnare il valore '-' allo stato prossimo dobbiamo definire i segnali che rappresentano lo stato presente e lo stato prossimo di tipo std\_logic (e quindi definire una codifica)



# Esempio di circuito 16

- Vogliamo specificare in VHDL un testbench per l'esempio 8 (utilizziamo il valore di default per il parametro N)
- ➡ Il testbench è un banco di prova da usare durante una simulazione come ambiente che genera gli stimoli per il circuito e raccoglie/analizza gli output



# Entity del testbench

**▶** La **entity** del circuito di esempio 16:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_TEXTIO.ALL;
use STD.TEXTIO.ALL;
ENTITY esempio16 IS
END esempio16;
```

# Entity del testbench

→ La entity del circuito di esempio 16:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_TEXTIO.ALL;
use STD.TEXTIO.ALL;

ENTITY esempio16 IS
END esempio16;

La entity non
contiene alcuna porta
```

Nel testbench possiamo utilizzare altri tipi di dato non sintetizzabili (file, string, ...)

**▶** La architecture del circuito di esempio 16:

```
ARCHITECTURE testbench_arch OF esempio16 IS
  COMPONENT esempio8
    generic (
      N: integer := 5
    );
    port(
      in1, in2: in std_logic_vector(N-1 downto 0);
      ctrl: in std_logic_vector(2 downto 0);
      out1: out std_logic_vector(N-1 downto 0)
    );
  END COMPONENT;
  SIGNAL in1 : std_logic_vector (4 DownTo 0) := "00000";
  SIGNAL in2 : std_logic_vector (4 DownTo 0) := "00000";
  SIGNAL ctrl : std_logic_vector (2 DownTo 0) := "000";
  SIGNAL out1 : std_logic_vector (4 DownTo 0) := "00000":
```

→ La architecture del circuito di esempio 16:

Componente da testare

```
ARCHITECTURE testbench_arch OF esempio16 IS
```

```
COMPONENT esempio8
  generic (
    N : integer := 5
);
  port(
    in1, in2: in std_logic_vector(N-1 downto 0);
    ctrl: in std_logic_vector(2 downto 0);
    out1: out std_logic_vector(N-1 downto 0)
);
END COMPONENT:
```

Segnali da connettere alle porte dell'istanza

```
SIGNAL in1 : std_logic_vector (4 DownTo 0) := "00000";
SIGNAL in2 : std_logic_vector (4 DownTo 0) := "00000";
SIGNAL ctrl : std_logic_vector (2 DownTo 0) := "0000";
SIGNAL out1 : std_logic_vector (4 DownTo 0) := "000000";
```

• • •

**▶** La architecture del circuito di esempio 16:

```
ARCHITECTURE testbench_arch OF esempio16 IS
  COMPONENT esempio8
    generic (
      N : integer := 5
    );
                                                        Inizializzazione
    port(
                                                        dei segnali.
      in1, in2: in std_logic_vector(N-1 downto 0);
      ctrl: in std_logic_vector(2 downto 0);
                                                        Funziona
      out1: out std_logic_vector(N-1 downto 0)
                                                        soltanto in
    );
                                                        simulazione!
  END COMPONENT;
  SIGNAL in1 : std_logic_vector (4 DownTo 0) := "00000";
  SIGNAL in2 : std_logic_vector (4 DownTo 0) := "00000";
  SIGNAL ctrl : std_logic_vector (2 DownTo 0) := "000";
  SIGNAL out1 : std_logic_vector (4 DownTo 0) := "00000";
```

**▶** La architecture del circuito di esempio 16 (seconda parte):

```
DUT : esempio8
PORT MAP (
    in1 => in1,
    in2 => in2,
    ctrl => ctrl,
    out1 => out1
);
```

**▶** La architecture del circuito di esempio 16 (seconda parte):

```
BEGIN
```

```
UUT : esempio8
PORT MAP (
    in1 => in1,
    in2 => in2,
    ctrl => ctrl,
    out1 => out1
);
```

- Istanziazione del componente da testare
- Connessione dei segnali che verranno stimolati e letti

**▶** La architecture del circuito di esempio 16 (terza parte):

```
--...
 PROCESS
 BEGIN
   WAIT FOR 100 ns;
                      Current Time: 100ns
   in1 <= "00001";
   in2 <= "00100";
   ctrl <= "001";
   WAIT FOR 200 ns;
                      Current Time: 300ns
   ctrl <= "010";
   WAIT FOR 200 ns;
                      Current Time: 500ns
   ctrl <= "011";
   WAIT FOR 1500 ns;
                     Current Time: 2000ns
   ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

**▶** La architecture del circuito di esempio 16 (terza parte):

```
PROCESS
                                                Si utilizza un processo per
  BEGIN
                                                specificare le forme
    WAIT FOR 100 ns;
                                                d'onda da imporre come
                      Current Time: 100ns
    in1 <= "00001";
                                                stimoli in ingresso al
    in2 <= "00100";
                                                componente da testare
    ctrl <= "001";
    WAIT FOR 200 ns;
                      Current Time:
                                      300ns
    ctrl <= "010";
    WAIT FOR 200 ns;
                      Current Time:
                                      500ns
    ctrl <= "011";
    WAIT FOR 1500 ns;
                      Current Time: 2000ns
    ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

```
PROCESS
                                                   Nessuna lista di sensibilità
  BEGIN
                                                   Il processo è avviato una volta
    WAIT FOR 100 ns:
                                                   a tempo 0 (e un volta terminato
                      Current Time: 100ns
    in1 <= "00001";
                                                   immediatamente riavviato)
    in2 <= "00100";
    ctrl <= "001";
    WAIT FOR 200 ns;
                      Current Time:
                                      300ns
    ctrl <= "010";
    WAIT FOR 200 ns:
                      Current Time:
                                      500ns
    ctrl <= "011";
    WAIT FOR 1500 ns;
                      Current Time: 2000ns
    ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

```
PROCESS
                                                    I segnali di ingresso vengono
  BEGIN
                                                    forzato ad assumere un dato
    WAIT FOR 100 ns:
                                                    valore
                                       100ns
                       Current Time:
    in1 <= "00001";
                                                    L'istruzione wait forza
    in2 <= "00100":
                                                    l'aggiornamento dei segnali
    ctrl <= "001":
                                                    scritti e sospende il processo
    WAIT FOR 200 ns;
                                                    per un intervallo di tempo
                       Current Time:
                                       300ns
    ctrl <= "010";
                                                    specificato
    WAIT FOR 200 ns:
                       Current Time:
                                       500ns
    ctrl <= "011":
    WAIT FOR 1500 ns;
                       Current Time:
                                      2000ns
    ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

```
--...
 PROCESS
 BEGIN
   WAIT FOR 100 ns;
                      Current Time: 100ns
   in1 <= "00001";
   in2 <= "00100";
   ctrl <= "001";
   WAIT FOR 200 ns;
                      Current Time:
                                     300ns
   ctrl <= "010";
   WAIT FOR 200 ns;
                                                      Ferma la simulazione
                      Current Time:
                                     500ns
    ctrl <= "011";
   WAIT FOR 1500 ns;
                     Current Time: 2000ns
   ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

```
PROCESS
                                                   In questo testbench non
  BEGIN
                                                   vengono collezionati gli
    WAIT FOR 100 ns;
                                                   output
                      Current Time: 100ns
    in1 <= "00001";
                                                   Si usa direttamente il
    in2 <= "00100";
                                                   simulatore per disegnare le
    ctrl <= "001";
                                                   forme d'onda
    WAIT FOR 200 ns;
                      Current Time:
                                      300ns
    ctrl <= "010";
    WAIT FOR 200 ns:
                      Current Time:
                                      500ns
    ctrl <= "011";
    WAIT FOR 1500 ns;
                      Current Time: 2000ns
    ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

## **Esecuzione del testbench**

Output a video del simulatore:

Name	Value	0 ns	100 ns	200 ns	300 ns	
▶  in1[4:0]	00001	00000	×			
▶ <b>™</b> in2[4:0]	00100	00000	<b>(</b>			•••
▶ 🥳 ctrl[2:0]	011	000	0	01	X	
▶ <b>™</b> out1[4:0]	11101	00000	×	00	.01	

500 ns 00001 00100 010 011 11101

```
PROCESS
                                               ATTENZIONE: questa
  BEGIN
                                               descrizione non può essere
   WAIT FOR 100 ns;
                                               sintetizzata ma solo simulata!
                      Current Time: 100ns
   in1 <= "00001";
   in2 <= "00100";
   ctrl <= "001";
   WAIT FOR 200 ns;
                      Current Time:
                                     300ns
   ctrl <= "010";
   WAIT FOR 200 ns;
                      Current Time:
                                     500ns
    ctrl <= "011";
   WAIT FOR 1500 ns;
                      Current Time: 2000ns
   ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
END testbench_arch;
```

Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

- Il processo è sospeso per permettere l'aggiornamento dei segnali
  - La simulazione è sospesa per 0 secondi perché il componente testato non presenta ritardi nella generazione degli output

Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

- Lettura ed analisi dei risultati
- La assert blocca l'esecuzione nel caso di valore differente da quello atteso

Implementazione alternativa con lettura ed analisi automatizzata dei risultati nella architecture del circuito di esempio 16:

➡ I dati di input possono anche essere letti da file ed i risultati scritti su file

# Esempio di circuito 17

→ Vogliamo specificare in VHDL un testbench per la macchina sequenziale dell'esempio 15

			0	1	U	
Input		S0	<b>S1</b>	SO	0	
		<b>S1</b>	S2	SO	0	Output
		<b>S2</b>	S2	<b>S</b> 3	0	
		s3	S1	SO	1	

# Entity del testbench

**▶** La **entity** del circuito di esempio 17:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_TEXTIO.ALL;
use STD.TEXTIO.ALL;
ENTITY esempio17 IS
END esempio17;
```

**▶** La architecture del circuito di esempio 17:

```
ARCHITECTURE testbench_arch OF esempio17 IS
  COMPONENT esempio15 is
    port(
      i: in std_logic;
      clk: in std_logic;
      rst: in std_logic;
      o: out std_logic
   );
  END COMPONENT;
  CONSTANT clk_period : time := 10 ns;
  SIGNAL clk : std_logic := '0';
  SIGNAL rst : std_logic := '1';
  SIGNAL i : std_logic := '0';
  SIGNAL o : std_logic := '0';
```

**▶** La architecture del circuito di esempio 17:

```
ARCHITECTURE testbench_arch OF esempio17 IS
  COMPONENT esempio15 is
    port(
      i: in std_logic;
      clk: in std_logic;
      rst: in std_logic;
      o: out std_logic
                                           Costante che rappresenta
    );
  END COMPONENT;
                                           il periodo di clock
  CONSTANT clk_period : time := 10 ns;
  SIGNAL clk : std_logic := '0';
  SIGNAL rst : std_logic := '1';
  SIGNAL i : std_logic := '0';
  SIGNAL o : std_logic := '0';
```

```
BEGIN
  es15: esempio15
    PORT MAP(i, clk, rst, o);
  clk_process: PROCESS
  BEGIN
    clk <= '0';
    WAIT FOR clk_period/2;
    clk <= '1';
    WAIT FOR clk_period/2;
  END PROCESS;
```

```
BEGIN
  es15: esempio15
    PORT MAP(i, clk, rst, o);
                                         Generazione dell'onda
  clk_process: PROCESS
                                         quadra di clock
  BEGIN
                                         Il processo una volta
    clk <= '0';
                                         terminato viene
    WAIT FOR clk_period/2;
                                         immediatamente riavviato
    clk <= '1';
    WAIT FOR clk_period/2;
  END PROCESS;
```

→ La architecture del circuito di esempio 17 (terza parte):

```
stimula_process: PROCESS
  BEGIN
    WAIT FOR clk_period;
   rst <= '0';
   i <= '0';
    WAIT FOR clk_period;
    i <= '0';
    WAIT FOR clk_period;
   i <= '0';
    WAIT FOR clk_period;
    i <= '1';
    WAIT FOR clk_period;
    i <= '0';
   WAIT FOR clk_period;
    i <= '1';
    WAIT FOR clk_period;
    i <= '1';
    WAIT FOR clk_period;
    ASSERT(FALSE) REPORT "Simulation OK." SEVERITY FAILURE;
  END PROCESS;
```

END testbench\_arch;