Progetto finale di Reti Logiche

Prof. Fornaciari, Prof. Palermo e Prof. Salice

(AGGIORNATO AL 30 Novembre 2020)

Descrizione generale

La specifica della Prova finale (Progetto di Reti Logiche) 2020 è ispirata al metodo di equalizzazione dell'istogramma di una immagine¹.

Il metodo di equalizzazione dell'istogramma di una immagine è un metodo pensato per ricalibrare il contrasto di una immagine quando l'intervallo dei valori di intensità sono molto vicini effettuandone una distribuzione su tutto l'intervallo di intensità, al fine di incrementare il contrasto.



fig.1 - Esempi di immagine pre e post equalizzazione (sorgente Wikipedia)

Nella versione da sviluppare non è richiesta l'implementazione dell'algoritmo standard ma di una sua versione semplificata. L'algoritmo di equalizzazione sarà applicato solo ad immagini in scala di grigi a 256 livelli e deve trasformare ogni suo pixel nel modo seguente:

```
DELTA_VALUE = MAX_PIXEL_VALUE - MIN_PIXEL_VALUE
SHIFT_LEVEL = (8 - FLOOR(LOG2(DELTA_VALUE +1))))
TEMP_PIXEL = (CURRENT_PIXEL_VALUE - MIN_PIXEL_VALUE) << SHIFT_LEVEL
NEW_PIXEL_VALUE = MIN( 255 , TEMP_PIXEL)
```

Dove MAX_PIXEL_VALUE e MIN_PIXEL_VALUE, sono il massimo e minimo valore dei pixel dell'immagine, CURRENT_PIXEL_VALUE è il valore del pixel da trasformare, e NEW_PIXEL_VALUE è il valore del nuovo pixel.

Il modulo da implementare dovrà leggere l'immagine da una memoria in cui è memorizzata, sequenzialmente e riga per riga, l'immagine da elaborare. Ogni byte corrisponde ad un pixel dell'immagine.

La dimensione della immagine è definita da 2 byte, memorizzati a partire dall'indirizzo 0. Il byte all'indirizzo 0 si riferisce alla dimensione di colonna; il byte nell'indirizzo 1 si riferisce alla dimensione di riga. La dimensione massima dell'immagine è 128x128 pixel.

L'immagine è memorizzata a partire dall'indirizzo 2 e in byte contigui. Quindi il byte all'indirizzo 2 è il primo pixel della prima riga dell'immagine.

1

¹ https://it.wikipedia.org/wiki/Equalizzazione_dell%27istogramma_

L'immagine equalizzata deve essere scritta in memoria immediatamente dopo l'immagine originale

Dati

Le **dimensioni dell'immagine**, ciascuna di dimensione di 8 bit, sono memorizzati in una memoria con indirizzamento al Byte partendo dalla posizione 0: il byte in posizione 0 si riferisce al numero di colonne (\mathbb{N} - \mathbb{COL}), il byte in posizione 1 si riferisce al numero di righe (\mathbb{N} - $\mathbb{R}IG$).

I **pixel del'immagine**, ciascuno di un 8 bit, sono memorizzati in memoria con indirizzamento al Byte partendo dalla posizione 2.

I pixel della immagine equalizzata, ciascuno di un 8 bit, sono memorizzati in memoria con indirizzamento al Byte partendo dalla posizione 2+ (N-COL*N-RIG) +1.

Note ulteriori sulla specifica

- 1. Si noti che nel modulo da implementare, FLOOR(LOG2(X)) è un numero intero con valori tra 0 e 7 facilmente ricavabile da controlli a soglia.
- 2. Si faccia attenzione al numero di bit necessari in ogni passaggio.
- 3. Il modulo deve essere progettato per poter codificare più immagini, ma l'immagine da codificare non verrà mai cambiata all'interno della stessa esecuzione, ossia prima che il modulo abbia segnalato il completamento tramite il segnale DONE. Si veda il prossimo punto per il protocollo di re-start.
- 4. Il modulo partirà nella elaborazione quando un segnale START in ingresso verrà portato a 1. Il segnale di START rimarrà alto fino a che il segnale di DONE non verrà portato alto; Al termine della computazione (e una volta scritto il risultato in memoria), il modulo da progettare deve alzare (portare a 1) il segnale DONE che notifica la fine dell'elaborazione. Il segnale DONE deve rimanere alto fino a che il segnale di START non è riportato a 0. Un nuovo segnale start non può essere dato fin tanto che DONE non è stato riportato a zero. Se a questo punto viene rialzato il segnale di START, il modulo dovrà ripartire con la fase di codifica.
- 5. Il modulo deve essere progettato considerando che prima della prima codifica verrà sempre dato il reset al modulo. Invece, come descritto nel protocollo precedente, una seconda elaborazione non dovrà attendere il reset del modulo.

Interfaccia del Componente

Il componente da descrivere deve avere la seguente interfaccia.

```
entity project_reti_logiche is
     port (
          i_clk : in std_logic;
          i_rst : in std_logic;
          i_start : in std_logic;
          i_data : in std_logic_vector(7 downto 0);
          o_address : out std_logic_vector(15 downto 0);
          o_done
                   : out std_logic;
                    : out std_logic;
          o_en
          o we
                   : out std_logic;
          o_data : out std_logic_vector (7 downto 0)
     );
end project_reti_logiche;
```

In particolare:

- il nome del modulo deve essere project reti logiche
- i_clk è il segnale di CLOCK in ingresso generato dal TestBench;
- i_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i start è il segnale di START generato dal Test Bench;
- i_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- o_data è il segnale (vettore) di uscita dal componente verso la memoria.

ESEMPIO:

La seguente sequenza di numeri mostra un esempio del contenuto della memoria al termine di una elaborazione. I valori che qui sono rappresentati in decimale, sono memorizzati in memoria con l'equivalente codifica binaria su 8 bit senza segno.

Esempio: (immagine 4 x 3 : INDIRIZZO MEMORIA	indirizzo - valoi VALORE	-	IDOM MENTO					
0		4	\\ Byte più significativo numero colonne					
1		3	\\ Byte meno significativo numero					
colonne			jus sigs					
2		76	76 \\ primo Byte immagine					
3		131						
4		109						
5		89						
6		46						
7		121						
8		62						
9		59						
10		46						
11		77						
12		68						
13		94	\\ ultimo Byte immagine					
14		120	\\ primo Byte immagine equalizzata					
(risultato)			р уло					
15		255						
16		252						
17		172						
18		0						
19		255						
20		64						
21		52						
22		0						
23		124						
24		88						
25		192						
Esempio 2 - tra 0 e 120 (inc	cremento di 10)							
INDIRIZZO MEMORIA	VALORE	COM	MENTO					
0		4	\\ Byte più significativo numero colonne					
1		3	\\ Byte meno significativo numero					
colonne			,					
2		0	\\ primo Byte immagine					
3		10						
4		20						
5		30						
6		40						
7		50						
8		60						

9	70	
10	80	
11	90	
12	100	
13	120	\\ ultimo Byte immagine
14	0	\\ primo Byte immagine equalizzata
(risultato)		
15	40	
16	80	
17	120	
18	160	
19	200	
20	240	
21	255	
22	255	
23	255	
24	255	
25	255	
Esempio 3 tra 122 e 133 centra		
		MENTO
0	4	\\ Byte più significativo numero colonne
. 1	3	\\ Byte meno significativo numero
colonne	400	W
2	122	\\ primo Byte immagine
3	123	
4	124	
5	125	
6	126	
7	127	
8	128	
9	129	
10	130	
11	131	
12	132	W 10 B 1 1
13	133	\\ ultimo Byte immagine
14	0	\\ primo Byte immagine equalizzata
(risultato)	20	
15	32	
16	64	
17	96	
18	128	
19	160	
20	192	
21	224 255	
22	255	
00		
23 24	255 255	

25 255

NDIRIIZZO MEMORIA VALORE	Esempio 4 - tra valori 0 128 e 255	
Colonne		RE COMMENTO
1		
Colonne		· · · · · ·
2 0 \primo Byte immagine	colonne	, s
3		0 \\ primo Byte immagine
4 0 5 0 0 6 128 7 128 8 128 9 128 10 255 11 255 12 255 13 255 14 0 0 188 128 19 14 0 17 0 188 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 19 128 129 125 25 25 255 255 255 255 255 255 255 2		
5		
6 128		
7		
8		
9 128 10 255 11 255 12 255 13 255 14 0 14 0 15 14 0 15 15 16 17 16 17 18 128 19 128 20 128 21 128 21 255 23 255 24 255 25 255 25 255 25 2		
10		
11		
12		
13		
14		
(risultato) 15		,
15 0 0 16 17 0 17 0 18 128 128 19 128 20 128 21 128 22 255 255 25 25 255 25 25 25 25 25 25		W prime byte immagine equalizzata
16		0
17 0 18 128 19 128 20 128 21 128 22 255 23 255 24 255 255 Esempio5 - da 0 a 255 in intervalli regolari INDIRIZZO MEMORIA VALORE COMMENTO 0 4 \\Byte più significativo numero colonne 1 3 \\Byte più significativo numero colonne 2 0 \\primo Byte immagine 3 4 4 46 5 69 6 92 7 115 8 139 9 162 10 185		
18		
19		
20 128 21 22 255 255 255 255 255 255 255 255 2		
128		
22 23 24 25 25 25 25 25 25 Esempio5 - da 0 a 255 in intervalli regolari INDIRIZZO MEMORIA VALORE COMMENTO 0 4 \\ Byte più significativo numero colonne 1 3 \\ Byte meno significativo numero colonne 1 3 \\ primo Byte immagine 3 4 4 6 5 69 6 92 7 115 8 139 9 162 10 185		
23 24 25 25 25 Esempio5 - da 0 a 255 in intervalli regolari INDIRIZZO MEMORIA 0		
24		
Esempio5 - da 0 a 255 in intervalli regolari		
Esempio5 - da 0 a 255 in intervalli regolari		
INDIRIZZO MEMORIA VALORE COMMENTO 0 4	20	200
INDIRIZZO MEMORIA VALORE COMMENTO 0 4	Esempio5 - da 0 a 255 in intervalli re	golari
0 4 \\ Byte più significativo numero colonne 1 3 \\ Byte meno significativo numero colonne 0 \\ primo Byte immagine 3 23 4 46 5 69 6 92 7 115 8 139 9 162 10 185		
1 3 \\ Byte meno significativo numero colonne 2 0 \\ primo Byte immagine 3 44 46 5 69 69 69 7 115 8 139 9 162 10 185		
colonne 0 \\ primo Byte immagine 3 23 4 46 5 69 6 92 7 115 8 139 9 162 10 185		
2 0 \\primo Byte immagine 3 23 4 46 5 69 6 92 7 115 8 139 9 162 10 185	colonne	, g
3 23 4 46 5 69 6 92 7 115 8 139 9 162 10 185		0 \\ primo Byte immagine
4 46 5 69 6 92 7 115 8 139 9 162 10 185		
 5 6 92 7 115 8 139 9 162 10 185 		
6 92 7 115 8 139 9 162 10 185		
7 115 8 139 9 162 10 185		
8 139 9 162 10 185		
9 162 10 185		
10 185		
	11	208

12	231					
13	255	\\ ultimo Byte immagine				
14	0	\\	primo	Byte	immagine	equalizzata
(risultato)						
15	23					
16	46					
17	68					
18	92					
19	115					
20	139					
21	162					
22	185					
23	208					
24	231					
25	255					

APPENDICE: Descrizione Memoria NOTA: La memoria è già istanziata all'interno del Test Bench e non va sintetizzata

La memoria e il suo protocollo può essere estratto dalla seguente descrizione VHDL che fa parte del test bench e che è derivata dalla User guide di VIVADO disponibile al seguente link: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_3/ug901-vivado-synthesis.pdf

```
Write-First
                                                        (recommended
     Single-Port
                   Block
                           RAM
                                                Mode
                                                                       template)
                                 File:
                                                                     rams 02.vhd
library
                                                                           ieee;
                                                       ieee.std logic 1164.all;
use
                                                   ieee.std logic unsigned.all;
use
entity
                                     rams_sp_wf
port(
  clk
                                           in
                                                                      std logic;
                                                                      std logic;
  we
                                               in
  en
                                               in
                                                                      std logic;
                                     std logic vector(15
                     in
                                                                downto
                                                                             0);
  di
                                         std logic vector(7
                                                                             0);
                           in
                                                                 downto
                                        std logic vector(7
  do
                                                                  downto
                                                                               0)
                              out
);
end
                                                                     rams sp wf;
                         syn
                                         of
                                                       rams sp wf
type ram type is array (65535 downto 0) of std logic vector(7 downto 0);
                          RAM
signal
                                                  :
                                                                       ram type;
begin
  process(clk)
    begin
    if
                                                                 11'
              clk'event
                                and
                                            clk
                                                                            then
                                                          111
      i f
                                                                            then
                        en
        if
                                                          '1'
                                                                            then
                         we
          RAM(conv integer(addr))
                                                                              di;
                                                       <=
                                                          <=
                                                              di
                                                                   after
                                                                             ns;
        else
                           RAM(conv integer(addr))
          do
                   <=
                                                          after
                                                                             ns;
        end
                                                                             if;
      end
                                                                             if;
                                                                             if;
    end
                                                                        process;
  end
end
                                                                            syn;
```