RegFile

clk

data_out1(15:0)

rst

W

r_addr1(2:0)

r_addr2(2:0)

w_addr(2:0)

data_in(15:0)data_out2(15:0)