嵌入式 SOC 第三次实验

李文硕 庄永文 无研 172 班

实验内容

本次实验将通过高层次综合的方法,在 Zynq 的 PL 中实现一个 kNN 算法的加速单元。


实验结果

算法执行结果


```
root@localhost:~/hw3# make
Compiling & executing digitrec on local host ...
g++ digitrec.cpp host.cpp -o host.o
./host.o
Number of test instances = 180
Overall Error Rate = 4.4444%
digitrec FPGA : 1 calls; 1951.431 msecs total time
root@localhost:~/hw3# make
Compiling & executing digitrec on local host ...
g++ digitrec.cpp host.cpp -o host.o
./host.o
Number of test instances = 180
Overall Error Rate = 4.44444%
digitrec FPGA : 1 calls; 1957.261 msecs total time
```

时间平均为 1954ms,错误率为 4.44%。相较于软件方法(3417.179ms 错误率 4.44%),速度有了明显提高,提升了 42.8%。

HLS 的结果



插入IP核的位置和连线




优化情况

我们进行了循环展开的优化,对时间开销最严重的 knn_vote 函数进行了并行化操作,并手动指定了变量长度。

算法优化后执行情况

```
root@localhost:~# cd ./hw3/
root@localhost:~/hw3# make
make: Warning: File 'Makefile' has modification time 578 s in the future
Compiling & executing digitrec on local host ...
g++ digitrec.cpp host.cpp -o host.o
./host.o
Number of test instances = 180
Overall Error Rate = 4.44444%
digitrec FPGA : 1 calls; 134.072 msecs total time
make: warning: Clock skew detected. Your build may be incomplete.
```

资源占用情况



可以看到有了近 15 倍的加速