

FACULDADE ENGENHEIRO SALVADOR ARENA
ENGENHARIA DE COMPUTAÇÃO

ARTHUR DESTRO
GUSTAVO MAURIZ
GUSTAVO ZACCHEU
VINICIUS STRAZZA
VITOR BARBOSA

MODULAÇÃO DIGITAL EM VHDL

Unipolar NRZ-L e Unipolar NRZ-I em FPGA Basys 3 (Artix-7)

Comunicação de Dados — Sistemas Reconfiguráveis

Prof. Vinicius

7º Semestre — EC-7

São Bernardo do Campo — SP

2026

Sumário	
Resumo	3
1. Introdução	4
2. Fundamentação Teórica.....	5
2.1 Codificação de Linha.....	5
2.2 Modulação Unipolar NRZ-L	5
2.3 Modulação Unipolar NRZ-I.....	5
2.4 FPGA e a Placa Basys 3	6
2.5 VHDL como Linguagem de Descrição	6
3. Metodologia	7
3.1 Ferramentas Utilizadas.....	8
4. Desenvolvimento	9
4.1 Temporização do Sinal (Duração do Pulso)	9
4.2 Codificação Espacial na Interface Visual.....	9
4.3 Implementação do Módulo NRZ-L.....	10
4.4 Implementação do Módulo NRZ-I.....	10
4.5 Desafios e Soluções	11
5. Resultados.....	12
5.1 Simulação — NRZ-L	12
5.2 Simulação — NRZ-I	12
5.3 Verificação em Hardware — Placa Basys 3	13
6. Análise e Discussão.....	14
6.1 Comparação entre NRZ-L e NRZ-I.....	14
6.2 Comparação entre Simulação e Resultado na Placa.....	15
6.3 Interpretação dos Resultados.....	15
7. Conclusões.....	17
8. Referências Bibliográficas.....	18

Resumo

Este trabalho apresenta a implementação, simulação e verificação em hardware das modulações Unipolar NRZ-L e Unipolar NRZ-I. Os circuitos foram descritos em VHDL e desenvolvidos no ambiente Xilinx Vivado. Após validação por simulações comportamentais, os projetos foram sintetizados e gravados na placa FPGA Basys 3. A interface utiliza chaves deslizantes para entrada de dados e LEDs para a saída, com temporização de 250 ms por bit para viabilizar a análise visual direta. Os resultados confirmaram a correta operação de ambos os módulos, discriminando a sinalização por nível do NRZ-L e a codificação por transição característica do NRZ-I.

Palavras-chave: VHDL, FPGA, Modulação Digital, NRZ-L, NRZ-I, Vivado, Basys 3, Artix-7.

1. Introdução

A modulação digital constitui um dos pilares fundamentais da comunicação de dados moderna, sendo responsável pela representação, codificação e transmissão eficiente de informação binária por meio de canais físicos. No contexto de sistemas digitais embarcados e reconfiguráveis, a implementação de codificadores de linha em hardware dedicado revela-se especialmente relevante, uma vez que permite alcançar sincronismo preciso, baixa latência e comportamento determinístico — características essenciais em aplicações de comunicação industrial, redes de computadores e sistemas de controle em tempo real.

A família de códigos de linha Non-Return-to-Zero (NRZ) representa uma das abordagens mais elementares e difundidas para a codificação de sinalização digital. Dentro dessa família, o código NRZ-L (Level) utiliza o nível absoluto do sinal para representar cada bit, enquanto o código NRZ-I (Inverted) baseia a representação na ocorrência ou ausência de transição no início de cada intervalo de bit. Ambas as variantes possuem características particulares de espectro, sincronização e imunidade a ruído que as tornam adequadas para cenários específicos de aplicação.

O presente trabalho teve como objetivo geral implementar e verificar em hardware os módulos de modulação Unipolar NRZ-L e Unipolar NRZ-I utilizando a linguagem de descrição de hardware VHDL, com síntese e programação na placa FPGA Basys 3. Como objetivos específicos, buscou-se: (i) modelar comportamentalmente os dois esquemas de modulação em VHDL; (ii) validar o funcionamento por meio de simulações no Vivado Simulator; (iii) sintetizar e implementar os projetos para a arquitetura Artix-7; e (iv) verificar experimentalmente o comportamento dos circuitos na placa física, utilizando a interface de switches e LEDs disponível.

2. Fundamentação Teórica

2.1 Codificação de Linha

A codificação de linha é o processo pelo qual uma sequência de bits é transformada em uma forma de onda adequada para transmissão por um determinado meio físico. A escolha do esquema de codificação impacta diretamente parâmetros como a largura de banda necessária, a capacidade de sincronização de relógio, a presença ou ausência de componente DC e a sensibilidade a erros. Segundo Forouzan (2013), os códigos de linha podem ser classificados em unipolares, polares, bipolares e multiníveis, a depender dos valores de tensão utilizados na sinalização.

2.2 Modulação Unipolar NRZ-L

O código Unipolar NRZ-L (Non-Return-to-Zero Level) é o esquema mais direto de codificação, no qual o nível lógico do sinal de saída corresponde diretamente ao valor do bit transmitido: um nível alto de tensão representa o bit '1', enquanto o nível baixo (zero) representa o bit '0'. O sinal permanece constante durante todo o intervalo do bit, sem retornar a zero entre os pulsos, daí a denominação Non-Return-to-Zero.

As principais características do NRZ-L incluem: simplicidade de implementação; ausência de transições obrigatórias, o que pode dificultar a sincronização em longas sequências de bits idênticos; e presença de componente DC quando há predominância de um dos valores lógicos. Essas limitações motivaram o desenvolvimento de esquemas alternativos, como o NRZ-I.

2.3 Modulação Unipolar NRZ-I

O código Unipolar NRZ-I (Non-Return-to-Zero Inverted) pertence à classe dos códigos diferenciais. Nesse esquema, a representação do bit não se dá pelo nível absoluto do sinal, mas pela ocorrência ou ausência de uma transição no início do intervalo: o bit '1' provoca uma inversão do nível atual, enquanto o bit '0' mantém o nível anterior inalterado. Dessa forma, o significado de cada bit depende do estado anterior do sinal, tornando a codificação relativa.

O NRZ-I apresenta como vantagem sobre o NRZ-L a imunidade à inversão de polaridade do canal, uma vez que a informação está contida nas transições e não nos níveis absolutos. Por outro lado, mantém a desvantagem de ausência de transições para longas sequências de zeros, o que pode comprometer a sincronização. Essa característica diferencia o NRZ-I de outros códigos autossincronizantes, como o Manchester.

2.4 FPGA e a Placa Basys 3

FPGAs (Field-Programmable Gate Arrays) são dispositivos semicondutores compostos por uma matriz de blocos lógicos configuráveis (CLBs), interconexões programáveis e blocos de entrada/saída (IOBs). Sua reconfigurabilidade permite a implementação de circuitos digitais arbitrários diretamente em hardware, sem a necessidade de fabricação de circuitos integrados dedicados. A placa Basys 3, baseada no FPGA Xilinx Artix-7 (XC7A35T), é amplamente utilizada em contextos educacionais por oferecer um conjunto completo de periféricos — incluindo 16 chaves deslizantes, 16 LEDs, display de 7 segmentos e conectores PMOD — além de suporte nativo ao ambiente de desenvolvimento Xilinx Vivado (DIGILENT, 2023).

2.5 VHDL como Linguagem de Descrição

VHDL (VHSIC Hardware Description Language) é uma linguagem padronizada (IEEE 1076) para a descrição e modelagem de sistemas digitais. Permite a especificação de circuitos nos níveis comportamental, de fluxo de dados e estrutural, sendo amplamente utilizada em projetos de síntese para FPGAs e ASICs. Sua tipagem forte e semântica de concorrência tornam-na adequada para a descrição precisa do comportamento temporal de circuitos digitais (IEEE, 2008).

3. Metodologia

A primeira etapa consistiu na análise dos requisitos do sistema e no levantamento teórico das especificações do circuito. Em seguida, realizou-se a modelagem estrutural e comportamental do sistema empregando a linguagem VHDL (VHSIC Hardware Description Language). Como ferramenta central de desenvolvimento e ambiente integrado de projeto (IDE), utilizou-se a suíte de software Xilinx Vivado. Nessa plataforma, o código-fonte foi submetido a simulações funcionais e temporais exaustivas, garantindo a correção lógica e a integridade dos sinais antes da transição para o meio físico.

Após a validação em ambiente simulado, o projeto avançou para as fases de síntese e implementação, onde a descrição em VHDL foi mapeada para a matriz de blocos lógicos configuráveis do dispositivo-alvo. O fluxo metodológico encerrou-se com a geração do arquivo de programação (bitstream) e a sua subsequente gravação na placa de desenvolvimento FPGA Basys 3 (baseada na arquitetura Artix-7), permitindo a verificação prática do comportamento do circuito em tempo real.

O fluxo de desenvolvimento adotado seguiu as seguintes etapas sequenciais:

- Levantamento teórico e estudo dos esquemas de modulação NRZ-L e NRZ-I;
- Projeto da arquitetura do circuito: definição de entidades, portas e generics;
- Codificação em VHDL dos módulos principais (nrz_l.vhd e nrz_i.vhd);
- Elaboração dos testbenches de simulação (nrz_l_tb.vhd e nrz_i_tb.vhd);
- Execução de simulações comportamentais no Vivado Simulator e análise das formas de onda;
- Criação e ajuste dos arquivos de constraints (.xdc) para mapeamento de pinos na Basys 3;
- Síntese lógica (Run Synthesis) e implementação (Run Implementation) no Vivado;

- Geração e gravação do bitstream na placa FPGA via Hardware Manager;
- Verificação experimental do comportamento dos circuitos na placa física.

3.1 Ferramentas Utilizadas

Ferramenta	Finalidade / Especificação
Xilinx Vivado 2023.1	IDE principal: síntese, implementação, simulação e programação
VHDL (IEEE 1076)	Linguagem de descrição de hardware
Vivado Simulator	Simulação funcional e temporal dos circuitos
FPGA Basys 3 (Artix-7)	Plataforma-alvo para gravação e verificação em hardware
Arquivo .xdc (Constraints)	Mapeamento físico dos pinos da FPGA

4. Desenvolvimento

Esta seção detalha os aspectos de engenharia envolvidos na implementação do circuito, explicitando as principais decisões de projeto — fundamentadas em restrições técnicas e requisitos de usabilidade —, bem como os desafios encontrados e as respectivas soluções adotadas.

O sistema desenvolvido consistiu em um circuito de transmissão e exibição de dados. Durante o processo de concepção, duas decisões críticas de projeto foram tomadas para otimizar a interface com o usuário e garantir a robustez da validação visual:

4.1 Temporização do Sinal (Duração do Pulso)

Adotou-se uma largura de pulso de exatamente 250 ms para a transmissão de cada bit. Essa escolha justifica-se pela necessidade de adequar a velocidade de transição dos dados aos limites da persistência da visão humana. Dessa forma, viabilizou-se a observação, a contagem e a análise do comportamento do circuito a olho nu, dispensando temporariamente a necessidade de instrumentação externa complexa, como osciloscópios.

A temporização foi implementada por meio de um contador interno configurado a partir do generico `CYCLES_PER_BIT`, que define o número de ciclos de clock da FPGA (100 MHz) equivalentes à duração desejada. Para 250 ms, calculou-se $\text{CYCLES_PER_BIT} = 100.000.000 \times 0,25 = 25.000.000$ ciclos. Essa parametrização permite alterar facilmente a duração do pulso sem modificar a lógica do circuito.

4.2 Codificação Espacial na Interface Visual

Para mitigar limitações severas de exibição em displays monocromáticos ou telas sem suporte a graduação de cores, optou-se por representar os bits lógicos '0' e '1' em faixas espaciais ou regiões geométricas distintas da tela. Essa abordagem garante que a diferenciação e a identificação do dado transmitido ocorram

puramente pela posição do elemento gráfico, assegurando a confiabilidade da leitura independentemente das propriedades cromáticas do display utilizado.

4.3 Implementação do Módulo NRZ-L

O módulo `nrz_l` foi concebido como uma entidade VHDL que recebe um vetor de 16 bits pela porta `data_in` — conectada diretamente aos 16 switches da placa — e produz, na saída `data_out`, o sinal modulado em NRZ-L. A lógica de controle baseou-se em dois processos concorrentes: um processo de contagem responsável pela temporização de cada bit, e um processo de seleção que indexa sequencialmente os bits do vetor de entrada, atualizando a saída ao término de cada intervalo de contagem.

A interface completa do módulo NRZ-L é descrita na tabela a seguir:

Porta	Tipo	Função
clk	<code>std_logic</code>	Sinal de clock da FPGA (100 MHz)
rst	<code>std_logic</code>	Reset assíncrono ativo em nível alto
data_in	<code>std_logic_vector(15 downto 0)</code>	Sequência de bits de entrada (switches)
data_out	<code>std_logic</code>	Saída modulada em NRZ-L (LED)

4.4 Implementação do Módulo NRZ-I

Para implementar a modulação NRZ-I, optou-se por utilizar um flip-flop interno que armazena o nível anterior do sinal de saída. A cada novo bit recebido, a lógica combinacional verifica o valor do bit atual: caso seja '1', o sinal é invertido em relação ao anterior; caso seja '0', o sinal é mantido. Essa abordagem mostrou-se eficiente porque elimina a necessidade de lógica adicional de decodificação, realizando a operação de transição condicional com um único processo sensível à borda de subida do clock.

A principal diferença de implementação em relação ao módulo NRZ-L reside na adição de um registrador de estado (`prev_out`) que retém o último valor da saída.

O processo de atualização da saída, portanto, não depende apenas do bit corrente, mas também desse estado anterior, conferindo ao circuito o comportamento diferencial característico do NRZ-I.

4.5 Desafios e Soluções

- Sincronização de clock: a diferença entre o clock interno da FPGA (100 MHz) e a duração visual desejada (250 ms) exigiu o dimensionamento cuidadoso do contador, resolvida por parametrização via generic.
- Mapeamento de pinos: a correta associação entre portas VHDL e pinos físicos da Basys 3 foi garantida pelo arquivo .xdc de constraints, consultado a partir da documentação oficial da Digilent.
- Rollover do índice de bits: ao atingir o último bit do vetor de entrada, o contador de índice é reiniciado para zero, implementando um transmissor cíclico contínuo.


5. Resultados

Esta seção apresenta os resultados obtidos nas fases de simulação e verificação em hardware para ambos os módulos implementados. Por tratar-se de um relatório textual, os registros visuais (prints de waveforms e fotos da placa) devem ser inseridos nos espaços indicados abaixo.

5.1 Simulação — NRZ-L

A simulação comportamental do módulo NRZ-L confirmou o funcionamento esperado do circuito. O testbench aplicou uma sequência de teste de 16 bits ao sinal `data_in` e verificou que a saída `data_out` assumia o nível correspondente a cada bit no intervalo definido pela temporização. As formas de onda exibiram transições precisas nas bordas de cada período de bit, sem glitches ou comportamentos espúrios.

Figura 1 — Waveform do NRZ-L no Vivado Simulator




5.2 Simulação — NRZ-I

A simulação do módulo NRZ-I demonstrou o correto comportamento diferencial: para cada bit '1' na sequência de entrada, observou-se uma transição de nível na saída; para cada bit '0', o nível foi mantido inalterado em relação ao estado anterior.

O waveform obtido corroborou a lógica de estado implementada pelo flip-flop interno.


Figura 2 — Waveform do NRZ-I no Vivado Simulator



5.3 Verificação em Hardware — Placa Basys 3

Após a geração e gravação dos bitstreams na placa Basys 3, ambos os circuitos foram testados com múltiplas sequências de bits configuradas nos switches. Os LEDs exibiram o comportamento esperado de acordo com cada esquema de modulação: no NRZ-L, o LED refletia diretamente o nível do bit corrente; no NRZ-I, as mudanças do LED ocorriam exclusivamente nos bits '1', mantendo o estado nos bits '0'.

Figura 3 — Foto da placa Basys 3 em operação



6. Análise e Discussão

6.1 Comparação entre NRZ-L e NRZ-I

A análise comparativa entre os dois esquemas implementados revelou diferenças fundamentais em suas características de sinalização. O NRZ-L, por codificar o bit diretamente no nível do sinal, apresenta implementação mais simples e consumo mínimo de recursos lógicos. Contudo, longas sequências de bits iguais — sejam zeros ou uns — produzem ausência de transições, o que pode comprometer a recuperação de clock em receptores que dependem de sincronização por transição de sinal.

O NRZ-I, por sua vez, garante ao menos uma transição para cada bit '1' transmitido. Sua principal vantagem em relação ao NRZ-L reside na imunidade à inversão de polaridade: caso o canal introduza uma inversão permanente no sinal, o receptor ainda é capaz de recuperar a sequência original com base nas transições observadas. O custo dessa propriedade é a maior complexidade de decodificação, que exige conhecimento do estado anterior do sinal.

Característica	NRZ-L	NRZ-I
Representação do bit	Nível absoluto do sinal	Transição (ou ausência)
Sincronização	Problemática (longas seq. iguais)	Problemática (longas seq. de '0')
Imunidade à inversão de polaridade	Não	Sim
Complexidade de implementação	Baixa	Moderada
Componente DC	Presente (depende dos dados)	Presente (depende dos dados)
Recursos lógicos (FPGA)	Mínimos	Levemente superiores

6.2 Comparação entre Simulação e Resultado na Placa

Os resultados obtidos na placa física foram consistentes com o comportamento observado nas simulações. As transições dos sinais ocorreram nos instantes esperados, sem desvios temporais perceptíveis na escala de 250 ms adotada. A correspondência entre waveform simulado e comportamento físico dos LEDs atesta a integridade do fluxo de síntese e implementação realizado no Vivado, bem como a correteza do mapeamento de pinos definido no arquivo de constraints.

Não foram observadas discrepâncias qualitativas entre os dois ambientes de verificação. A principal diferença reside na natureza do observador: enquanto a simulação permite inspecionar diretamente os valores internos dos sinais com resolução de nanossegundos, a verificação em hardware fornece a confirmação do comportamento real em silício, incluindo efeitos de síntese, roteamento e temporização do dispositivo físico.

6.3 Interpretação dos Resultados

A escolha de 250 ms por bit mostrou-se adequada para fins didáticos e de verificação visual. Ao observar a sequência de ativação dos LEDs, foi possível distinguir com clareza a diferença entre os dois esquemas: no NRZ-L, o padrão de

acendimento espelha diretamente a sequência binária de entrada; no NRZ-I, o padrão de transições requer interpretação relativa, exigindo atenção ao estado anterior do LED.

A codificação espacial adotada na interface visual revelou-se eficaz como estratégia de diferenciação de bits em displays limitados, confirmando a viabilidade da abordagem para sistemas embarcados de visualização com restrições de hardware.

7. Conclusões

O trabalho permitiu consolidar o conhecimento prático sobre modulação digital e desenvolvimento de hardware reconfigurável, demonstrando a viabilidade de implementação de codificadores de linha em VHDL para a plataforma FPGA Basys 3. Os dois módulos desenvolvidos — NRZ-L e NRZ-I — operaram corretamente tanto em ambiente de simulação quanto na placa física, atendendo plenamente aos objetivos propostos.

Entre os principais aprendizados, destacam-se: a importância da parametrização por meio de generics para facilitar a reconfiguração do circuito; o papel fundamental da simulação comportamental na depuração da lógica antes da síntese em hardware; e a necessidade de atenção ao fluxo completo de desenvolvimento em FPGA, que envolve não apenas a descrição HDL, mas também síntese, implementação, constraints e programação do dispositivo.

Como limitações observadas, aponta-se que ambos os esquemas NRZ são suscetíveis a problemas de sincronização em sequências longas de bits idênticos, o que em aplicações reais demandaria técnicas complementares de codificação, como o bit stuffing ou o uso de códigos autossincronizantes.

Como possíveis melhorias e trabalhos futuros, sugerem-se: a implementação de codificadores Manchester e Manchester Diferencial para comparação direta com os esquemas NRZ; a adição de um canal de saída analógica via conector PMOD para visualização das formas de onda em osciloscópio; e a exploração de maiores taxas de bit para avaliar o comportamento do circuito em condições mais próximas de aplicações reais de comunicação.

8. Referências Bibliográficas

DIGILENT INC. **Basys 3 FPGA Board Reference Manual**. Disponível em: <<https://digilent.com/reference/programmable-logic/basys-3/reference-manual>>.

Acesso em: maio 2025.

FOROUZAN, B. A. **Comunicação de Dados e Redes de Computadores**. 4. ed. Porto Alegre: AMGH, 2013.

IEEE. **IEEE Standard VHDL Language Reference Manual**. IEEE Std 1076-2008. New York: IEEE, 2009.

PEDRONI, V. A. **Circuit Design and Simulation with VHDL**. 2. ed. Cambridge: MIT Press, 2010.

XILINX INC. **Vivado Design Suite User Guide: Logic Simulation (UG900)**. San Jose: Xilinx, 2023.

XILINX INC. **7 Series FPGAs Overview (DS180)**. San Jose: Xilinx, 2022.