基于 USB2 0接口的高速实时数据采集系统

刘泽西,程晶晶,孔 力

(华中科技大学 控制科学与工程系,湖北 武汉 430074)

摘要:分析了现有的高速数据采集系统,如基于 PCI总线的数据采集系统、基于 PLD的高速数据采集系统、基于 DSP和 USB2 0接口的高速数据采集系统以及基于 USB和串行 A/D转换的数据采集系统等优缺点,提出利用强大的 USB2 0专用微处理器芯片 CY7C68013构成性价比高的高速实时数据采集系统。通过对 USB接口芯片 CY7C68013A-100AXC的可编程接口控制逻辑的合理设计和芯片内部 FIPO的有效运用,实现了数据的高速连续采样。最后由片内的 USB引擎打包为 USB 数据帧传送至 PC机,由用户保存可作进一步处理。该系统实时采集实时显示,易于扩展,传输距离长,能同时接受多个设备,电磁干扰小,安装方便,即插即用,性价比高。

关键词: USB 2 0协议; 高速数据采集; CY7C68013

中图分类号: TP274⁺. 2; TP335⁺. 1 文献标识码: B 文章编号: 1000 - 8829(2007)02 - 0034 - 04

High Speed Data Acquisition System Based on USB 2.0 Interface

LU Ze-xi, CHENG Jing-jing, KONG Li

(Department of Control Science and Engineering, Huazhong University of Science & Technology, Wuhan 430074, China)

Abstract: In order to improve performance of existing data logging systems, a high speed data acquisition system has been investigated based on the USB 2.0 protocol. The core of this device is CY7C68013 which belongs to a family of FX2. A USB 2.0 transceiver, S.E., the enhanced 8051 microcontroller, and a programmable peripheral interface are integrated into a single chip. The A/D converter employs AD775, which is a CMOS, low power, 8-bit, 20 MS/s sampling analog-digital converter Considering the high speed data transfer between AD775 and CY7C68013, a 16 KB F.FO is put between them. After the assembly and debug, the system could perform high speed sampling and transfer with a well-designed the general programmable interface and control logic. The data will be packed into USB frames and transferred to PC where the GU I will display and store them. The system is easy to use, low in cost. Data logging and transfer is swift as well

Key words: USB2 0 protocol; high speed DAQ; CY7C68013

1 研究现状

基于数字信号处理理论和计算机技术的不断发展,现代工业生产和科学技术研究都需要借助于数字处理方法。进行数字处理的先决条件是将所研究的对象进行数字化,因此数据采集与处理技术日益得到重视。在图像处理、瞬态信号检测、工业过程检测和监控等领域,更是要求高速度、高精度、高实时性的数据采集与处理技术。现在的高速数据采集处理卡一般采用高性能数字信号处理器 (DSP)和高速总线技术的框架结构。DSP用于完成计算量巨大的实时处理算法,高速总线技术则完成处理结果或者采样数据的快速传输。DSP主要采用 TI或者 AD I公司的产品,高速总线可以采用 ISA、PC I USB等总线技术[1~4]。

目前常用的构成高速数据采集系统的方法有 4种:

基于 PCI总线的数据采集系统。该系统虽然使用比较广

收稿日期: 2006 - 08 - 08

作者简介:刘泽西(1984—),男,武汉人,美国天普大学博士研究生,主要从事自动化检测与控制研究;程晶晶(1973—),男,武汉人,博士,副教授,主要从事自动化检测与控制研究;孔力(1956—),男,武汉人,博士,教授,博士生导师,主要从事自动化检测与控制研究。

泛,有很多优点,但是存在如下严重缺陷:第一,受限于计算机插槽数量和中断资源;第二,不便于连接与安装;第三,易受机箱内电磁环境的影响。这些问题遏制了基于 PC I总线的数据采集系统的进一步开发和应用。

基于 PLD (programmable logic device)的高速数据采集系统。由于 PLD具有很高的工作速度,研究学者曾考虑使用 PLD 采集和测量红外遥控码 [5.6]。但此方案可能会在 PLD与单片机的接口出现"瓶颈 效应。即可能出现单片机还没有传送完上一个脉宽的计数值,就必须中断传送下一个脉宽的计数值,从而导致数据的流失。欲解决此问题,可采用 DMA方式。

基于 DSP和 USB2 0接口的高速数据采集系统。通用串行总线(universal serial bus,即 USB总线)凭借其即插即用、热插拔以及较高的传输速率等优点,成为 PC机与外设连接的普遍标准。USB总线由于具有安装方便、高带宽、易扩展等优点,其中 USB2 0标准有着高达 480 Mb/s的传输速率,已经逐渐成为计算机接口的主流^[7,8]。刘宁艳等设计并实现了基于TMS320C32和 USB芯片的一套高速、高精度数据采集分析系统^[9]。该系统由 TMS320C32微处理器芯片、USB芯片 FX2、ADC芯片 ADS8364、CPLD(complex programmable logic device)、FIFO存储器及其外围电路组成。但是该系统结构非常复杂而

且成本高。

基于 USB和串行 A/D转换的数据采集系统。张雄希等利用 89C51单片机设计了基于 USB总线的数据采集设备,并可与 MAX485结合起来实现数据的远程采集[10]。多路模拟输入信号经多路模拟开关控制将其中的一路接入串行 A/D转换器, A/D转换器经光电隔离后串行输出到移位寄存器,移位寄存器将此结果转为 8位并行数据,89C51系统通过 8位的并行接口传送 A/D转换器采集的数据,存储在 FIFO 存储器中;一旦FIFO存满,SIE(串行接口引擎)立刻对数据进行处理,然后89C51系统将数据从 FIFO存储器中读出,由收发器通过数据线送至主机。该系统仍存在与单片机接口的"瓶颈 现象。

通过总结和对比现有构成高速数据采集系统的方法,作者希望综合上述诸方法的优点并且权衡它们的不足,以 Cypress公司的 EZ-USB FX2系列中的 CY7C68013 (128 pin)芯片作为核心控制器件[11,12],设计和开发一套符合 USB2 0标准的高速同步数据采集系统,具有使用便捷、数据传递迅速、成本低廉等特点。

2 系统硬件构成

USB接口芯片的类型有:低速 (15 Mb/s)和全速 (480 Mb/s);带微控制器或不带微控制器;需要主机参入或不需要主机参入等。USB接口控制芯片主要有以下几种: Philip公司的 D12 芯片,兼容 USB1. 1协议,最高传输速度 12 Mb/s; TI公司的内置 USB1. 1接口的微控制器芯片 TUSB3210,内带 52内核,有 °C E² PROM的硬件接口; Cypress公司 FX2系列中的 CY7C68013芯片,支持 USB2 0协议,其对 PC机最高传输速度 480 Mb/s,对

外 围 的 GPIF (general programmable interface)接口可达 96 Mb/s。D12比较成熟,相关产品众多,但是过于简单低速,集成度不高。CY7C68013是新产品,资料相对较少,但是支持 USB2 0,集成度高。

综合考虑,选择 CY7C68013作为接口芯片。该高速数据采集系统的设计目标是:以 CY7C68013 为核心芯片,利用其GPF接口读入 A/D转换结果和控制 A/D转换,并控制 FIFO的读写及采样频率的设定,与主机之间的通信及数据传输。考虑

追求较好的性价比,因而决定使用 8位 A/D转换器 AD775。AD775转换档次适中,20 MS/s采样率可以运用到各种不同应用场合中。在 A/D采集部分与 USB接口控制及通信芯片部分之间设置了一个 16 KB的高速 FIFO以便在高速采集的过程中起到缓冲稳定的功效。配置一片 64 KB的 E² PROM用于存放固件程序,上电后自动装载入 CY7C68013的 8051内核中开始执行,为了便于更换和烧写,这一片 E² PROM 是整个系统中性一一片双列直插式芯片。通过对 USB接口芯片 CY7C68013A-100AXC的可编程接口控制逻辑的合理设计和芯片内部 FIFO的有效运用,实现了数据的高速连续采样。最后由片内的 USB引擎打包为 USB数据帧传送至 PC机,由用户程序保存并进一步处理。系统框图如图 1所示。所有芯片和电路紧凑地集成在一块 PCB板上,包括外围模拟电路、各种发光二极管、LED数码管、按键等。设有两个调试用 RS-232串行通信接口,方便了固件程序的在线调试。

3 主要芯片简介

3. 1 USB2 0专用微处理器 CY7C68013

Cypress Sem iconductor公司的 EZ-USB FX2是世界上第 1款集成 USB2 0的微处理器,它集成了 USB2 0收发器、SIE、增强的 8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到 56 MB/s,即 USB2 0允许的最大带宽。在FX2中,智能 SIE可以硬件处理许多 USB1. 1和 USB2 0协议,从而减少了开发时间和确保了 USB的兼容性。 GPIF和主 从端口 FIFO为 ATA、UTOPIA、EPP, PCMCIA和 DSP等提供了简单和




图 1 系统原理图




图 2 CY7C68013微处理器结构图

无缝连接接口。其编程可以根据需要进行,不需要 CPU 的干 预、只是通过一些 CPU的标志和中断即可进行通信。 CY7C68013有 3种封装形式: 56SSOP, 100TOFP和 128TOFP,其 结构图如图 2所示。CY7C68013具有了以下主要特性:

4个 FIFO,可与 ASIC和 DSP等无缝连接;专门的 FIFO 和 GPIF自动矢量中断: GPIF可以直接连接到并口和可编程波 形描述符和配置寄存器;并支持多个 Ready输入和 Control输 出。

可选双、三和四缓冲以及独立的数据缓冲区供 SETUP和 DATA包传输;集成 fC控制器,运行速度可达 100 kHz或 400 kHz

3.2 ADC芯片及其外围电路

AD775。它是一片低功耗 CMOS 8 bit 20 MS/s采样的模 数转换器,具有单一 +5 V供电、三态输出,其最高采样速率可 达 35 MHz,同时能保证 60 mW (供应电流 12 mA)的低功耗等特 点。AD775有着非常出色的微分非线性度 DNL (0. 3LSBs)。而 且 AD775的输入电容非常之小、仅为 11 pF.和传统的 8位 ADC 相比,这可以大大降低输入驱动电路的成本和复杂程度。

AD817。它是一种低成本,低功耗的高速运算放大器。 适用于宽频信号处理和数据采集等场合。其增益带宽积为 50 MHz,最大供电电流 7.5mA满足了低功耗的要求,最小 50 mA 的输出电流使 AD817具有很强的驱动能力。作为模数转换芯 片的输入缓冲,AD817的这些特性使设计变得更为简单。

AD780。它是高精度参考电压芯片,可以通过对引脚的 配置从而提供 2 5 V或者 3.0 V的参考电压。

3. 3 FIFO存储器 CY7C4265

CY7C4265是 16 KB高速低功耗 CMOS时钟 FIFO存储器。 它是一款同步 FIFO,即读写端口使用同步接口,每一个端口的 时钟都是互相独立的,这些时钟可以同步,也可以异步。传统的 FIFO在进行数据传输时通常要求额外的控制逻辑,而新一代 CY7C4265则可实现 FIFO与 DSP 模数转换之间的无缝连接。

24LC65是一块 64 KB的 『C总线 E PROM。 E PROM 用来 存放设备的 VD/PD号,以便在上电或插入时系统能知道设备 的特性,编程 E^2 PROM 可改变 CY7C68013 的枚举方式。在 E² PROM存储区的开头,地址为 0001H和 0002H的两个存储单 元中存放的是 USB 设备的 VD和 PD (厂商代码 /产品代码)。 可以利用 UltraEdit软件直接建立或编辑 16进制文件 .然后运行 Cypress公司附带开发包中的下载器,通过 USB 接口和 CY7C68013的 『C总线将程序写入 E² PROM 芯片 24LC65。

在系统调试中, GPIF是 CY7C68013芯片中的核心组件之 一、只有通过它 USB设备才能达到 480 Mb/s的高速。 GPIF主 导思想是在高速传输的过程中,8051内核 (C程序)不介入传输 通道,并行数据的读入和打包全部由硬件完成,配置 GPIF就是 配置这些硬件。

在配置 GPIF时, Cypress公司有个独特的设计构想, 8051仅 用来配置波形描述符,配置完成后,8051退出数据传输通路, GPIF通过读入的波形描述符,在相应引脚上产生一系列信号. 包括控制信号和读写数据总线的信号。另外,为了简化编程难 度, Cypress公司提供了图形化的 GPIF编程界面,用户需要产生 什么样的波形,就在 GPIF设计器中将它们画出来,由 GPIF设计 器根据所画图形自动生成波形描述符,最后将波形描述符加入 固件程序。

4 程序设计及实现

系统软件包括固件程序、USB设备驱动程序和应用程序。 整个软件包括系统初始化、采样控制、数据传输和波形显示几个 部分。固件及 A/D转换器的底层控制程序主要用 C51编制,用 户应用程序基于 Windriver和 C++编写。

4.1 固件程序

固件程序辅助硬件实现设备双向交换数据,以完成 USB通 信,其主要功能是:接收并处理 USB驱动程序的请求及应用程 序的控制指令、控制 A/D 转换器的采样。上电时、内部逻辑会 检查连接到 PC总线上的 EPROM 中的第一个字节 (0xC0或 0xC2)。如果是 0xC0,就会使用 E² PROM 中的 V D / P D / D D 来 替代内部存储值:如果是 0xC2,内部逻辑就会把 E^2 PROM中的 内容装入到内部 RAM 中:如果没有检查到 E^2 PROM, FX2就会 使用内部存储的描述符来枚举。FX2缺省的 VD/PD/DD是 $0x04B4/0x8613/0xxxvv_0$

当首次插入 USB时, FX2通过 USB 电缆会自动枚举且下载 固件和 USB描述符表:接下来,FX2再次枚举,这次主要通过下 载的信息来定义设备。这两个步骤就叫做重枚举。固件程序主 框图如图 3所示。初始化包含各个初值的设置,关键点的电平 检测。




图 3 固件程序框图

4.2 USB设备驱动程序

USB设备驱动程序的设计是基于 WDM (Windows driver model,驱动程序模型)的。WDM采用分层驱动程序模型,分为 较高级的 USB 设备驱动程序和较低级的 USB 函数层。其中 USB函数层由两部分组成:较高级的通用串行总线模块(US-BD)和较低级的主控制器驱动程序模块 (HCD)。在上述 USB 分层模块中, USB函数层由Windows98提供,负责管理USB设 备驱动程序和 USB 控制器之间的通信、加载及卸载 USB 驱动程 序,与 USB设备通用端点建立通信来执行设备配置、数据与 USB协议框架和打包格式的双向转换任务。

4.3 用户应用程序

用户应用程序是数据采集系统的核心,其主要功能为:开启 或关闭 USB设备、检测 USB设备、设置 USB数据传输管道、设 置 A/D状态和数据采集端口、实时从 USB接口采集数据、显示 并分析数据。应用程序流程图如图 4所示。

由于 CY7C4265提供 16 KB FIFO, 当它存满后, 自动将数据 打包即时请求读入数据,由 SE自动发送数据包。另外,当系统 启动 A /D模块后,便会创建两个线程:采样线程和显示存盘线程。采样线程负责将采集数据写到应用程序提交的内存;而显示存盘线程负责给应用程序发送显示和存盘消息。当应用程序接收到此消息后,便从它提交的内存中读取数据并显示和存盘。此处需要注意的是采样线程和显示存盘线程在读写应用程序提交的内存时要保持同步。




图 4 应用程序流程图

5 设计要点及结束语

由于是高速 A/D采集,为了使整个系统获得尽可能好的性能,在电路和布线设计中采用了如下措施: 为了避免各个信号间的串扰和保证信号的完整性; PCB设计中采用了多层板,通过使用大面积的电源和地层使信号线与地或电源平面之间形成一个紧耦合层,从而减少了信号线之间的串扰。 综合使用滤波电容、合理布局和布线等减少电源部分的扰动,电源选用线性稳压电源。A/D和前端处理电路同一电源地输出,减少电源波动对数据采集的影响。 在布线时采用圆弧拐角布线技术,减少信号线的辐射和反射,降低串扰。 仔细解决单元和系统的接地问题,模拟公共地和数字公共地分开,选一点通过低值表贴电阻(1~2

)或直接连接。以免数字电流干扰模拟地。 元件尽量选用表面封装器件,减少元器件的距离,减少寄生电感和电容。

上述措施的采用,较好地达到了设计要求。

参考文献:

- [1] 侯利军,王殊,左炜,汪安民. USB2. 0接口和 DSP构成的高速数据 采集系统[J]. 单片机与嵌入式系统应用, 2004, (10):63-66.
- [2] Anon DSP starter kit emulator uses USB [J]. Electronic Design, 2002, $50\,(10):71.$
- [3] 和志强,薛世建.基于 PCL总线的高速大容量数据采集卡 [J].数据采集与处理,2004,19(4):463-466
- [4] Wu X High speed data acquisition system using USB interface [J].
 Journal of Electronic Measurement and Instrument, 2004, (2): 1 151
 1 155.
- [5] 代芬,张承学,刘延华. CPLD在高速数据采集系统中的应用 [J]. 电子技术应用,2003,29(2):75 - 77.
- [6] 唐明,张焕国. PLD技术与 DSP应用的结合 [J]. 计算机工程, 2003, 29(15): 51.
- [7] 库依楠,杨玉森,韩洋.基于 DSP的 USB2 0设备接口协议的实现 [J].吉林大学学报(工学版),2005,35(2):170-173.
- [8] 陈其松.基于 DSP和 USB 的信号处理系统 [J]. 化工自动化及仪

- 表,2005,32(5):37-39.
- [9] 刘宁艳,路宏敏,刘科祥.基于 DSP的高速数据采集系统的研制 [J].电子设计应用,2004,(1):46-48
- [10] 张雄希,何嘉斌,基于 USB总线和 89C51单片机的数据采集系统设计 [J],电子设计应用,2003,4(2):31-33.
- [11] 扈啸,张玘,张连超. USB2 0控制器 CY7C68013特点与应用 [J]. 单片机与嵌入式系统应用, 2002, (7): 358 361.
- [12] Cypress Semiconductor EZ-USB FX2 technical reference manual [Z]. 2001.

(上接第 30页)

时,在仅使用 CIS对钞票长度时行测量时准确率优于 99%,若加上编码盘及 C_1 、 C_2 位置传感器同时对钞票的宽度判据进行判别,识别错误率低于 1/10~000。加之点钞一般大于 2次,误判率将进一步减至 $1/10^\circ$ 。识别算法误差很小,可以忽略不计,误差主要是由于机械加工精度不高引入的。本系统是一个实验系统,是在现有的点钞机基础上改装完成的,手工加工精度很低,对准误差较大。在实际系统应用中,需对整个系统结构进行重新设计,使走钞更加流畅,并设计相应的模具以便更好地安装及调试 CIS传感器及照明光源,这样可以很大程度地减小对准误差,进一步提高系统的识别率,提高系统的抗干扰性能。



图 5 PC端工作界面

另外,本系统基于现有点钞机改装,走钞速度和市面点钞机相同,加装上相关硬件及磁性测量等鉴伪装置,可使系统更加智能化.构成一台完整的高性能点钞机。

基于 DSP的设计也使得本系统的可扩展性大大加强,此系统体积小,结构紧凑,便携性好,可以实现不同面额不同版本钞票的混点。LF240xA具有丰富的外设资源,其强大控制及接口能力也可以方便地控制网卡芯片如 88796等以实现网际互联,使银行的信息统计工作进一步网络化。基于 DSP及 CIS实现面额识别,成本低廉是另外一个突出优点。

参考文献:

- [1] SV352A8-01 300 dpi contact image sensor data sheet[Z]. Syscan Inc. , 2000.
- [2] TMS320LF/LC240xA DSP controllers reference guide [Z]. Texas Instrument, 2001.
- [3] 刘和平,严利平,等. TMS320LF240xDSP结构、原理及应用[M]. 北京:北京航空航天大学出版社,2002
- [4] 金尚忠. 点钞机中夹版人民币的检测 [J]. 光电子、激光, 2001, 12 (11).