

下一代 AI 編譯器綜述

下一代 AI 編譯器綜述

預測智能體編譯器（約 2027–28 與未來五年）：軟體堆疊重塑與軟硬體協同設計

持續更新型綜述匯出

產生日期: 2026-08-03

原始碼庫: ai-compiler-survey

主敘事: docs/SURVEY.md · 路線圖: docs/ROADMAP.md · 軟體堆疊: docs/STACK.md

北極星目標。智能體負責語意搜尋、編排與產物綜合；編譯器負責下降、合法性、量測與回退。硬體協同設計僅透過核心、IR、測試與 profiling 閉環進入——而非自動流片。

調查敘述

最後更新：2026-07-31
配套文獻摘要： [../圖書/](#)
狀態： [../STATUS.md](#)
衝突： [衝突.md](#) · 倉庫地圖： [REPOS.md](#) · 產品： [產品.md](#)

0.1 北極星目標

主要目標：預測下一代智慧體編譯器（架構+流程將持續到2027-28年和~5年），包括它如何重塑軟體堆疊和HW-SW軟硬體良好設計 - 而不會陷入通用EDA。

其他一切（論文、GitHub/Gerrit、商業 SKU、論壇、ASIC 使能/拉起研究）都是該預測的證據，而不是其本身的目錄。當訊息來源不同意時，他們會進入[衝突.md](#)，而不是默默地平均。

執行結論。編譯正在從固定通道管道+黑盒自動調整轉向混合LLM-編譯器迴圈。根據經驗，獲勝模式是：

**** 智慧體負責語義搜尋、編排和工件合成。編譯器負責降低、合法性、測量和回退路徑。 ****

智慧體重塑控制面的程度超過取代資料面的程度。第四項工作 — 加速器使能/拉起 / 軟硬體良好設計反饋 on sim+silicon — 現在是 A 級證據（TritonX、KernelEvolve），仍然以核心/IR/判定機為中心。請參閱 [路線圖.md](#)、[堆疊.md](#)、[§5](#)、[§6](#)、[§4](#)。

1.現在的趨勢是什麼？(Q1)

1.1 兩個堆疊匯聚

堆疊	提問即回答	成熟度
人工智慧編譯器	我們如何有效地將神經圖降低到 GPU/TPU？	成熟基板（TVM/XLA/MLIR/Triton）；仍然支離破碎
編譯器人工智慧	我們如何選擇傳遞、編寫啟發式/核心、使用反饋？	2023-2026 年快速增長；混合動力系統占主導地位

“下一代”並不是“扔掉 LLVM/MLIR”。它使這些堆疊智慧可定址：結構化摘要、有界候選空間、工具 API 和獎勵判定預示機。

1.2 時代時間表

時代	標籤	發生了什麼變化
2018–2022	深度學習編譯器成熟	TVM/Ansor、XLA、發光；MLIR因TF/XLA需求而誕生；成本模型自動調整
2020–2023	RL 編譯器的 ML	Autophase、CompilerGym、MLGO 內聯/regalloc；神經政策難以實施
2023–2024	LLM進入IR	法學碩士合格名單；Meta LLM編譯器基礎模型；編譯器反饋迴圈
2025–2026	智慧體混合時代	多智慧體調諧器、驗證器-RL、啟發式綜合、Triton 核心智慧體、生成編譯、供應商 CompileIQ / GEAK

1.3 六大活躍趨勢（詳）

趨勢 A — 混合指導，而不是 LLM 作為編譯器

直接 LLM IR 重寫反覆脆弱。mlir 智慧體報告前沿模型在 IR 變換上的得分低於同一性。成功的系統限制了法學碩士：

- 智慧體編譯：LLM 僅發出諮詢後設資料；模板+檢查+基準測試承認CUDA。
- **HintPilot**：LLM 插入編譯器驗證的編譯指示/屬性，而不是任意重寫。
- **Meta LLM編譯器/Compiler-R1**：LLM提出最佳化遍歷序列；opt 應用它們。

趨勢 B — 從 RL 健身房到 LLM 智慧體

CompilerGym 公開了 LLVM 作為 OpenAI Gym 環境的通行證（Autophase 功能、IR 指令計數獎勵）。這降低了強化學習研究人員的障礙，但不同編譯器版本的策略往往不透明且脆弱。

2024-26 年將轉向：

1. 基礎模型 在 IR/asm 上進行預訓練（Meta LLM 編譯器：546B 令牌）。
2. 使用工具的智慧體經過SFT+RL (Compiler-R1) 訓練。
3. 僅限推理的多智慧體調諧器，避免繁重的離線訓練 (AutoPass)。
4. 啟發式程式綜合，以普通 C++ (Magellan) 的形式實現，恢復了編譯器中的神經網路所缺乏的可部署性。

趨勢 C — MLIR + Triton 作為預設基材

今天的實用 GenAI 路徑：text PyTorch → Dynamo/Inductor → Triton → PTX/CUDA (or CUDA Tile IR)並行可移植路徑：text Framework → StableHLO → XLA or IREE → device backends即使產品品牌不同（OpenXLA、Triton 內部結構、供應商 AI 編譯器、CIRCT），MLIR 仍然是共享的工程基礎。行業評論（Modular/Lattner）指出碎片化，並且開放的 MLIR AI 方言並不總是與 LLM 推理的 CUDA 峰值相匹配，因此出現了 Triton、CUTLASS、FlashAttention 以及現在的 CUDA Tile / CompileIQ。

趨勢D——核心智慧體走向工業化

編寫 GPU 核心是新模型架構和非 NVIDIA 可移植性的瓶頸。

- **KernelBench (ICML 2025)**: 250 個 PyTorch 任務；指標“fast_p”=正確並且比基線更快。前沿模型的一次性結果通常仍低於 20%；迭代細化有幫助。
- **KernelBench-X**: 細化提高了正確性，但可能損害平均加速；許多正確的核心仍然輸給了 eager；核聚變任務依然艱鉅。
- **GEAK (AMD)**: Instinct 上 Triton 的生成器/評估器/反射器/最佳化器迴圈；據報道，套件的執行準確度高達約 63%，加速速度高達約 2.59 倍。
- **元KernelLLM**: PyTorch→Triton專用的8B型號； Pass@k 與 KernelBench-Triton 上更大的通用型號相比具有競爭力。
- **智慧體編譯**: 用於變壓器推理圖的編譯器限制的 CUDA 專業化。

趨勢 E — 驗證進入迴圈

正確性策略，從最弱到最強（區域性）：

- 1.編譯+單元測試/LLM生成的測試（ACCLAIM）。 2. 數值檢查與參考路徑（智慧體編譯）。 3. 往返/重新編譯檢查（LLM 編譯器反彙編）。 4. 形式語義等價（LLM-VeriOpt 獎勵中的 Alive2）。

正式報道仍然主要是區域性窺視孔/IR。全程式 GPU 競賽和 FP 不確定性缺乏同樣強大的判定預言機。

趨勢 F — 編譯器拓寬其物件

- 生成式編譯：密封器完成部分 Rust，因此編譯器可以在 **LLM 解碼期間進行診斷，而不僅僅是在檔案完成之後。
- **Compiler.next**: 將 FMware（提示、智慧體、自由引數）視為 SE 3.0 的多目標搜尋/編譯問題。
- 人類 **Claude C** 編譯器：智慧體團隊 構建一個能夠構建 *Linux* 核心的編譯器 (~100kLoC Rust) - 相鄰但重要：智慧體作為編譯器工程師，而不僅僅是編譯時最佳化器。
- **Magellan / AlphaEvolve**: 智慧體重寫生產編譯器內的啟發式 C++（Google 報告生產內聯使用情況和 XLA 實驗）。

1.4 場館地圖

社群	看什麼
CGO / CC / ASPLOS / PLDI / MLSys	系統+編譯器
NeurIPS / ICML (+ C4ML)	方法 + KernelBench / 推理編譯器 / Compiler-R1
ACL 調查結果	HintPilot 式 SE/NLP 交叉
LLVM 話語（LLVM ♥ ML 研討會）	MLGO、Magellan、智慧體公關評論
供應商部落格	NVIDIA CUDA Tile/CompileIQ、AMD GEAK、Meta KernelLLM/LLM 編譯器、DeepMind AlphaEvolve、模組化

1b.傳統AI編譯VS跟隨趨勢

本節將經典 AI/DL 編譯器堆疊（圖形捕獲 → 固定/自動調整降低 → 核心 → 執行時）與上面總結的 2024-2026 年智慧體 / LLM 混合趨勢進行比較。重點不在於“舊的壞/新的好”，而是雙方在哪裡獲勝以及混合體應該保留什麼。

這裡的“傳統”是什麼意思

層	傳統方法	代表系統
前端	跟蹤/匯出圖表； op 融合規則	TorchDynamo/Inductor、TF/JAX → HLO/StableHLO
中端	方言下放+手寫通行證	MLIR、XLA、TVM 繼電器/TIR
計劃/自動調諧	成本模型+進化/模板搜尋	AutoTVM、Ansor、MetaSchedule
啟發式	專家 C++ 閾值（內聯、regalloc.....）	LLVM -03、MLGO 神經顧問（仍在樹中）
核心	庫 + 專家 CUDA/Triton/CUTLASS	cuDNN、FlashAttention、手部 Triton
正確性	編譯器語義+單元/黃金測試	確定性傳遞；規模有限的正式
服務	獨立的執行時堆疊	vLLM、TensorRT-LLM、CUDA 圖表

逐維度比較

尺寸	傳統人工智慧編譯——優點	傳統——缺點	跟隨趨勢（法學碩士/智慧體混合）——優點	趨勢——缺點/新風險
正確性模型	數十年的通行工程經驗；常見路徑的錯誤編譯率較低	錯過意圖級別的選擇；GPU/FP全程式難以證明	Gates（Alive2、測試、模板）可以將編譯器作為事實來源	不受約束的LLM重寫是不安全的；判定天氣預報機仍為本地
搜尋/改編	經過足夠的試驗，自動調諧發現了強大的時間表	樣本效率低下；跨形狀/硬體/版本的弱遷移	語言先驗+MCTS/智慧體切樣；多層次的創造力	代幣成本、不確定性、難以重放的痕跡
啟發式維護	人類可讀、可審查的C++	專家成本高；陳舊的vs新的硬體/型號	Magellan式可部署啟發式綜合；MLGO博學顧問	智慧體程式碼的所有權、迴歸、供應鏈
核心專業化	專家投資時實現巔峰業績	無法擴充套件到每個新的操作/硬體（尤其是非NVIDIA）	GEAK/KernelLLM/智慧體編譯自動探索-測量迴圈	正確≠快速（KernelBench-X）；融合仍然困難
生產準備	PyTorch/XLA/LLVM/CUDA中的預設路徑	堆疊碎片；Peak通常需要供應商庫	供應商舉措（CompileIQ、GEAK、Magellan產品內聯）顯示出吸引力	很少有智慧體迴圈是預設編譯標誌
便攜性	StableHLO / MLIR 瞄準框架↔編譯器可移植性	方言和Triton/Tile/PTX仍然是孤立的原則上智慧體可以跨AMD/NVIDIA重定向核心	沒有跨堆疊的標準智慧體IR/工具合約	
編譯物件	圖→二進位制/核心	不包括提示、智慧體、FMware旋鈕	Compiler.next / 生成式編譯拓寬物件	早期視力；質量門不成熟
人類角色	專家編寫通道/核心；稽核週期長	稀缺專業知識的瓶頸	智慧體草案；人類審查/編排	稽核能力&安全成瓶頸
成本模型	編譯時CPU + 自動調整GPU小時（已知）	為大空間自動調整牆壁	可以減少搜尋試驗	新增LLM\$/延遲；預算缺乏標準化
可解釋性	通行證清單和時間表可檢查	為什麼啟發式觸發仍然不透明？自然語言原理+可能的痕跡	基本原理可能與真正的因果選擇不匹配	

保持傳統的優點（何時不強迫智慧體）

1. 穩定、可迴歸的預設設定——-03、Inductor、XLA 管道經過數百萬次構建的實戰測試。
2. 確定性 CI——相同的IR輸入→相同的二進位制輸出（模已知的非確定性）；除非仔細快取，否則智慧體迴圈會打破這一點。
3. 所有權清晰——通證有維護者；智慧體的軌跡通常不會。
4. 峰值庫核心——FlashAttention/CUTLASS 仍然主導著許多熱路徑，而迴圈中沒有LLM。
5. 形式/工具成熟度——Alive2、LLVM lit、FileCheck 和供應商驗證器假設經典工件。

跟隨趨勢的優點（當智慧體贏得生存時）

1. 按程式/按模型專業化超出全域性啟發式允許的範圍（傳遞順序、提示、CompileIQ 旋鈕）。
2. 更快地探索具有語言先驗的核心和排程空間（推理編譯器，GEAK）。
3. 縮小意圖差距 - 當測試限制它們時，演算法級重寫編譯器無法發明（ACCLAIM）。
4. 編譯器工程槓桿 — 綜合啟發式/傳遞 (Magellan) 或使用領域工具審查 opt PR (LLVM Discourse 智慧體審查)。
5. 新表面 — 解碼中診斷（生成編譯）； FMware 多目標編譯 (Compiler.next)。

合成：保留底物，改變控制面``text

Traditional strengths to preserve deterministic lowering · library kernels · CI regressability · formal local checks

Trend strengths to adopt advisory search · multi-智慧體 orchestration · 啟發式綜合 · profile/verifier feedback

Anti-pattern replace opt/Inductor with unconstrained LLM codegen and hope tests catch it ``建議：將傳統人工智慧編譯器視為資料面，將智慧體/LLM方法視為帶有承認/回退路徑的可選控制面。透過 (a) 生產預設採用、(b) 可重播跟蹤、(c) 判定預測機強度來衡量成功，而不是僅透過微基準加速來衡量。

2. 智慧體如何助力AI編譯？(Q2)

2.1 機制（為什麼有效）

1. 樣本效率 - 語言先驗提出合理的時間表/通道，而不是盲目的進化樣本（推理編譯器與 MetaSchedule 式搜尋）。
2. 正確性包絡 - 對提示、模板、經過驗證的 IR 或最佳化遍歷序列的干預進行約束，避免不受約束的程式碼生成失敗。
3. 多層次創造力 - 編譯器錯過了目的級別的重寫；法學碩士可以在測試門驗收時重構演算法 (ACCLAIM)。
4. 編譯器工程本身 - 智慧體編寫可維護的啟發式/通道（Magellan、mlir 智慧體），而不是在“opt”內傳送不透明的神經網路。
5. 反饋緻密化 - 分析器、編譯器診斷、Alive2 和快速反饋將稀疏獎勵轉變為迭代細化迴圈。

2.2 閉環（規範）

請參閱[分類.md](#)。變種：

變體	扭轉
生成編譯	透過密封器在解碼過程中提供反饋
推理編譯器	LLM提案擴大MCTS節點
Magellan	C++ 啟發式的進化變異 + Vizier 自動調諧
ACCLAIM	多級預算智慧體+測試智慧體
GEAK	GPU 上的反射式生成-評估-反射-最佳化
CompileIQ	編譯器內部旋鈕的進化搜尋（非原始碼）

2.3 智慧體不應該擁有什麼

- 未經檢查的紅外/裝配發射作為生產程式碼，沒有接納門控。
- 無需黃金或統計檢查即可靜默替換數字核心。
- 沒有可靠工具呼叫的編排（ACCLAIM：開放模型在程式碼質量之前因格式錯誤的工具呼叫而失敗）。

3. 智慧體能否重塑編譯過程？(Q3)

簡短回答：對於控制面是的；（到目前為止）還沒有大規模替代確定性降低的方案。

這些重塑宣告是\$5未來預測的證據。下面的硬性限制以及 \$4 中的差距是預測未來的障礙**。分層儲存庫/產品證據：REPOS.md、產品.md。

3.1 舊→新流程圖

舊流程	智慧體重塑過程	證據
修復了“-O2/-O3/-Oz”管道	按專案透過 LLM/RL 政策進行搜尋	Compiler-R1、AwareCompiler、AutoPass、LLM 編譯器
C++ 中的手動調整啟發式	智慧體合成/進化啟發式程式碼	Magellan (LLVM 內聯/regalloc; XLA)
黑盒進化自動調諧	情境感知法學碩士提案+結構化搜尋	推理編譯器 (TVM + MCTS)
編譯→失敗→人工修復	部分生成期間的編譯器反饋	生成編譯
專家寫Triton/CUDA	智慧體生成-評估-反映-最佳化	GEAK、KernelBench 智慧體、KernelLLM
單IR電平最佳化	多智慧體選擇抽象級別	ACCLAIM
編譯源→二進位制	編譯意圖/Firmware 旋鈕	Compiler.next (願景)
通用 NVCC 啟發法	每核心進化編譯器控制	NVIDIA CompileIQ
人類編寫編譯器	智慧體團隊實現 C 編譯器	人擇CCC (工程實驗)

3.2 硬限制

1. 由法學碩士進行的直接 IR 轉換可能不如身份；搜尋/啟發式綜合更可靠地獲勝（mlir智慧體）。
2. **KernelBench-X**：迭代精煉可以提高透過率，但平均加速比會下降；大約 46% 的正確核心在其設定中仍然比 eager 慢。
3. 開放模型的工具呼叫質量可以在程式碼技能破壞之前破壞多智慧體編譯器（ACCLAIM）。
4. 形式驗證器涵蓋區域性等價物；他們還沒有支援端到端 GPU 服務堆疊。
5. 智慧體編譯迴圈（令牌、不確定性、硬體噪聲）的成本和可重複性保持開放（Compiler.next 號召性用語）。

3.3 實用架構推薦

將智慧體形編譯器設計為：

text bounded candidate spaces + structured IR / region summaries + advisory LLM + deterministic materialize + empirical and/or formal admit + 回退路徑將離線編譯器工程智慧體（Magellan 式資訊式綜合）與線上編譯時智慧體（HintPilot / 智慧體Compile / CompileIQ）分開。

4. 遺漏/未涵蓋哪些內容？（第四季度）

下面的差距不是一個單獨的“願望清單”——它們是\$5預測的未來的障礙（智慧體可定址資料面、三個智慧體工作、一流的工件、經典預設值，直到 CI 證明智慧體）。覆蓋範圍參差不齊。每個差距都說明了存在什麼，缺少什麼，為什麼它阻礙了未來，以及“完成”可能是什麼樣子**。摘要：[../圖書/](#)。證據圖（A級證據/B/C）：[REPOS.md](#)，[產品.md](#)。

差距圖（優先快照）

#	差距	現在的嚴重性	誰最先感受到
4.1	端到端生產證據	高	框架/編譯器廠商
4.2	規模正確性	高	任何釋出核心或 IR 重寫的人
4.3	智慧體迴圈的成本和可重複性	高	CI/釋出工程
4.4	4.4跨堆疊互操作性	高	多後端平臺
4.5	4.5硬體原生智慧體介面	中-高	智慧體+編譯工具構建者
4.6	FMware / 智慧體-app 編譯	中等	LLM-app / SE 3.0 平臺
4.7	4.7編譯器培訓資料	中-高	基礎模型構建者
4.8	人機迴圈編譯器工程	中等	LLVM/XLA 維護者組織
4.9	4.9安全/供應鏈	中等（上升）	產品基礎設施和開源
4.10	4.10統一基準	高	研究+行業比較

4.1 端到端生產證據

存在什麼。許多論文報告了核心級、透過級或微基準級勝利：IR 指令計數上的 Compiler-R1；PolyBench 上的 HintPilot；所選服務核心上的推理編譯器；模型或核心套件上的智慧體編譯/GEAK；Magellan 談論聲稱生產內聯使用；NVIDIA CompileIQ 在已經很熱門的 GEMM/注意力上的報價≤15%。

缺少什麼。很少有智慧體或 LLM 方法是任意使用者程式的 PyTorch、Inductor、OpenXLA/XLA 或 LLVM 主幹中的預設路徑。勝利往往是：

- 選擇加入標誌或研究分叉；
- 在精選核心上進行評估，而不是在完整的訓練/服務堆疊上進行評估；
- 難以歸因（自定義 GEMV / CUDA 圖表 / KV 快取與“LLM 指導”）。

為什麼它會阻礙進展。如果沒有預設路徑證據，組織就無法證明始終線上的智慧體編譯成本或審查負擔的合理性。調查聲稱存在誇大準備情況的風險。

完成看起來像。主要框架上的公共 A/B（例如 Inductor 預設與智慧體專用解碼路徑），具有迴歸套件、推出標誌和多月穩定性 - 類似於 MLGO 在部署後報告持續 QPS 增益的方式。

4.2 規模正確性

存在什麼。

甲骨文	實力	弱點
編譯器應用通道（LLM 編譯器、Compiler-R1）	繼承的通行證語義	無法安全地發明新的變換
單元/LLM 生成的測試 (ACCLAIM)	發現許多功能錯誤	低於近似值；片狀測試
數值檢查與參考（智慧體編譯）	適合金黃色的玉米粒	寬容遊戲；訓練與推斷數值
Alive2 / 正式 (LLM-VeriOpt)	強大的本地 IR 等效性	窺視孔/本地；不是GPU併發
往返拆卸檢查	部分信任訊號	精確匹配率仍然較低

缺少什麼。Oracle 的用途：- 多級智慧體重寫後的全程式語義對等；- 浮點合約（重新關聯、TF32/BF16、降階）；- GPU 競賽、非同步副本、扭曲發散和記憶體模型錯誤；- 服務級別行為等效（取樣、KV 佈局、推測解碼）。

為什麼它會阻礙進展。KernelBench-X 已經表明正確的核心可能會很慢；雙重風險是“快速但微妙的錯誤”。僅僅停留在窺視孔的形式化方法使得最高價值的智慧體行為（融合、排程、演算法重寫）得不到充分的管理。

完成的樣子。分層准入政策：可能的地方正式→形狀網格上的差異測試→統計服務檢查→分階段推出。Triton/CUDA Tile IR 共享開放的判定主機，而不僅僅是 LLVM IR。

4.3 智慧體編譯迴圈的成本和可重複性

存在什麼。快速反饋（~10 倍迭代與完整 IR 內環）；CompileIQ 生成行動式高階控制檔案；有些論文確定種子或報告樣本預算；Compiler.next 顯式呼叫可重現的意圖編譯和共享跟蹤。

缺少什麼。

- 標準化成本模型（代幣+編譯分鐘+GPU小時/%增益）；
- 跨模型版本智慧體決策的確定性重播；
- 可快取編譯跟蹤（IR 雜湊、硬體、編譯器版本、智慧體策略）；
- 用於片狀加速的 CI 策略（硬體噪聲、DVFS、爭用）。

為什麼它會阻礙進度。花費 N 美元的 LLM 呼叫且無法重現的編譯不是一個編譯器功能，而是一個實驗。釋出工程將拒絕它。

完成看起來像。跟蹤格式+內容定址快取（最佳化遍歷序列/提示/ACF/核心工件）簽入構建系統；預算 SLO；升級智慧體模型時進行黃金回放測試。

4.4 跨堆疊互操作性

存在什麼。StableHLO 用於框架↔編譯器圖；MLIR 作為共享想法；Triton 作為事實上的 GPU DSL；供應商橋（實驗性 Triton→Tile IR）。

缺少什麼。智慧實體可見狀態的可移植合約：

概念	需要跨堆疊	今天
區域/融合候選	通用架構	每篇論文特設
約束集（形狀、別名、硬體）	共享詞彙	嵌入提示
動作空間（透過、提示、時間表、模板）	列舉和版本控制	每個系統關閉
獎勵/承認結果	結構化反饋	自由文字日誌
神器身份	可雜湊輸出	經常丟失

方言、Triton、CUDA Tile IR、PTX 和 LLVM IR 仍然處於孤立狀態；在一個堆疊上調整的智慧體很少會轉移。

為什麼它會阻礙進步。每個新的智慧體都會重新實現膠水。多後端公司無法分享經驗。

完成看起來像。一個“智慧體編譯介面”RFC（可能在 StableHLO 或 MLIR 上）定義摘要、操作和承認記錄 - 本質上類似於 PJRT 標準化執行時外掛的方式。

4.5 硬體原生智慧體介面

存在什麼。mlir智慧體：結構紅外指紋、知識圖、MCP工具套件；Compiler-R1 工具呼叫（instrcount 等）；GEAK 硬體反饋迴路；NVCC/PTXAS 內部的 CompileIQ 搜尋空間 (NVIDIA/XProtect17X)；Archer 中的 SCM 端工具 API（“verify”、“diffest”、“trans”、工作流程）繫結到本地“llvm-project”結帳；Gerrit AI 智慧體 提供用於 UI 內聊天的 API（通用法學碩士，除非擴充套件）。

缺少什麼。標準，而不是演示：

- 通行證效果的共同指紋/出處；
- 供應商中立的 MCP（或同等）工具模式，用於“編譯/驗證/基準測試”；
- 用於大規模執行智慧體建議的核心的安全沙箱；
- 硬體計數器對智慧體的一流曝光，無需抓取分析器文字。

為什麼它會阻礙進展。沒有結構化介面的智慧體會退回到脆弱的提示和祈禱“opt”標準輸出。

完成的樣子。LLVM/MLIR/Triton 工具 API，智慧體可以使用型別化 I/O 呼叫；指紋識別作為支援分析；工具伺服器的一致性測試。

4.6 FMware /智慧體-應用程式編譯

存在什麼。Compiler.next 願景：多目標質量門下的編譯提示、智慧體拓撲和自由引數；生成編譯將編譯器耦合到智慧體編碼中；工業智慧體利用（Claude C編譯器）壓力測試構建。

缺少什麼。FMware DL 編譯器的成熟類似物：

- 提示/工具圖的穩定IR；
- 當質量閾值未達標時，編譯失敗關閉；
- “提示編譯器”和經典模型編譯器之間的互操作性；
- 社群學習的共享痕跡（Compiler.next 號召性用語#10）。

為什麼它阻礙了進展。LLM 應用程式仍然透過手工和民間傳說進行調整，而 DL 圖享受了數十年的編譯器投資。

完成看起來像。可複製的 FMware 編譯管道具有黃金標籤、成本/延遲/質量 Pareto 前沿以及阻止迴歸的 CI——與當今模型動物園運送編譯工件的方式類似。

4.7 編譯器的訓練資料

存在什麼。Meta LLM 編譯器：LLVM-IR/彙編的 546B 令牌 + 編譯器模擬指令資料；KernelLLM：~25k torch↔Triton 對（KernelBook）；Compiler-R1 推理資料集（~19.6k）；CompilerGym 工作負載；MLGO 訓練語料庫（通常是內部的）。

缺少什麼。大型、開放、版本化語料庫：

- MLIR 方言（linalg、scf、affine、供應商方言）；
- Triton / Tile IR / PTX 與時間表和效能標籤配對；
- StableHLO 圖表顯示結果降低；
- 批評者/驗證者的負面資料（編譯失敗、編譯錯誤、核心緩慢）。

為什麼它會阻礙進展。如果沒有資料，選擇器/生成器模型就會保持以 LLVM 為中心或過度擬合 KernelBench。現代 AI IR 的 Meta LLM 編譯器的後續版本仍然很少。

完成的樣子。公開的“編譯器的 ImageNet”2.0：多 IR、多硬體，已獲得商業研究許可 - 建立在 CompilerGym 最初的雄心之上。

4.8 人機迴圈編譯器工程

存在什麼。Magellan 產生可審查的 C++ 啟發式；Archer ([紙](#), [GitHub](#)) 智慧體評論 LLVM GitHub PRs 與 Alive2/LLUBI 證據門；LLVM Discourse 執行緒報告類似的智慧體 PR 稽核體驗；Gerrit 託管大型組織變更工作流程中使用的通用人工智慧審查外掛（[ai 程式碼審查](#)、[評論人工智慧](#)、[GerritForge](#)）；Anthropic CCC 強調安全帶；拉特納評論強調測試是真正的產品。有關 SCM 對映，請參閱 [REPOS.md](#)。

缺少什麼。處理答案，而不僅僅是模型：

- 六個月後誰擁有智慧體書寫的通行證？
- 當作者是智慧體時，程式碼審查有何不同？
- 硬體重新整理後，人類什麼時候會覆蓋智慧體啟發法？
- 如何在不崩潰的情況下混合智慧體草案+專家定稿？

為什麼它會阻礙進展。如果智慧體工件無人擁有，那麼生產率的提高就會逆轉為維護債務。如果沒有領域工具，通用 SWE 智慧體在 opt 審查方面表現不佳，因此 HITL 設計具有研究價值。

完成看起來像。記錄的工作流程：智慧體建議 → 自動化判定機門 → 人工審查清單 → 所有權分配 → 迴歸語料庫更新。審查時間與逃逸錯誤的指標。

4.9 安全/供應鏈

存在什麼。公開討論稀疏：人性作者指出對未經驗證的部署程式碼感到不安；經典編譯器供應鏈問題（信任 opt、二進位制來源）；在本次調查的目錄中幾乎沒有關於對抗性智慧體核心的專門論文。

缺少什麼。

- 惡意或有缺陷的智慧體核心的威脅模型（無聲的錯誤答案、側通道、透過病態時間表的 DoS）；
- 智慧體生成的啟發式/核心的來源簽名；
- 用於編譯時執行不受信任提案的沙盒策略；
- SBOM 類記錄：哪個模型、提示、工具和接納門控產生了工件。

為什麼它會阻礙進展。隨著 Magellan/GEAK/CompileIQ 型別的工件進入生產二進位制檔案，它們成為可信計算基礎的一部分。

完成看起來像。智慧體承認的工件需要安全審查；可重複的構建；線上智慧體的許可名單；用於核心智慧體的紅隊套件。

4.10 統一基準

存在什麼（碎片）。

套房	措施	盲點
CompilerGym / Autophase 型	LLVM IR 尺寸/透過 RL	不是 GPU 服務
PolyBench / HumanEval-CPP (+ HintPilot)	CPU 執行時與提示	不是 IR 智慧體或核心
KernelBench / KernelBench-X / TritonBench	GPU 核心正確+快速	不是完整的服務圖表
紙張專用服務核心	注意/MoE/MLP 切片	論文之間不具有可比性
供應商內部套件	生產真相	關閉

缺少什麼。共享梯子：

1. CPU IR選項（大小+執行時間），
2. 單核心（CUDA/Triton/Tile），
3. 融合區域，
2. 完整的 LLM 服務圖（預填充/解碼、批次、長上下文），
3. 多目標（延遲、吞吐量、記憶體、質量），

具有固定的硬體配置檔案、參考塢和排行榜，可區分正確性、效能和編譯成本。為什麼它阻礙了進展。跨論文“加速”比較目前幾乎沒有意義；該領域無法判斷選擇器/生成器方法是否正在改善同樣的問題。

完成看起來像。社群基準聯盟（LLVM ♥ ML + MLSys + 供應商軌道）釋出版本化任務，並禁止在沒有完整階段的情況下挑選單核心頭條新聞。

跨領域研究議程（從空白處）


主題	近期工作	取決於間隙
准入及回退路徑標準	混合管道規範	4.1、4.2、4.3
智慧體編譯IR/工具	RFC + MCP 架構	4.4, 4.5
開放多 IR 語料庫	MLIR/Triton/Tile 資料集	4.7、4.10
服務級別預測機	差異測試+統計檢查	4.2、4.10
出處和 HITL	所有權+簽名工作流程	4.8, 4.9
FMware編譯MVP	質量門控提示/智慧體搜尋	4.6, 4.3

針對採用此的組織的後續問題

1. 線上編譯時智慧體（HintPilot/智慧體Compile/CompileIQ）與離線啟發式綜合（Magellan）——哪個符合您的釋出模型？
2. 判定預測機的正确性是什麼——Alive2、golden kernels 或serving A/B——以及誰擁有假陰性？
3. 哪個IR是智慧體合約——LLVM IR、MLIR方言、Triton、StableHLO、CUDA Tile IR？
3. 如何跨編譯器和模型升級快取和迴歸智慧體編譯跟蹤？
4. 為了獲得中值 X% 的勝利，您將花費的最大 \$/build 或 tokens/build 是多少？
5. 合併後每個智慧體承認的工件的指定維護者是誰？

5. 未來預測（下一代是什麼樣子）

~2027–2028 的可證偽草圖，以 [衝突.md](#) 中的衝突為條件。



1. 四個智慧體工作堅持：(a) 線上特化，(b) 離線啟發式/傳遞綜合，(c) 編譯器工程和審查，(d) 加速器使能/拉起/軟硬體設計反饋。
2. 新的一流工件：ACFs、進化的 C++ 啟發式、經過驗證的核心、最佳化記憶體、使能/拉起語料庫、可重播跟蹤。

3. 預設保持經典，直到智慧體在 CI 的分佈上獲勝；熱門核心、大小關鍵的應用程式和新 ASICs 首先採用。
4. 不會很快發生：不受約束的LLM取代opt/Inductor而不帶判定預測機（C6）；透過編譯器智慧體（C10）實現自主晶片流片。

5.2 智慧體如何改變未來（流程）

遺產	智慧體改變未來	信心
專家手寫啟發法	離線智慧體提出可審查的 C++/MLGO 功能	高（Magellan/MLGO 兩條運輸路徑 — 衝突 C1）
自動調諧黑匣子	VCS 中的版本化搜尋工件（ACF、跟蹤）	中高（CompileIQ 設計）
稀缺核心專家	帶有分析器的多智慧體核心迴圈判定機	中（供應商部落格強大；KernelBench-X 上限 — C2）
僅限人類選擇 PR 審查	編譯器 - 決定機關於 PRs/Changes 的智慧體	中（Archer；通用鍛造 AI 還不夠 - C7）
單 DSL (CUDA) 專業知識	多 DSL 智慧體技能 (Triton/Tile/CuTe/HIP)	中（TRT-LLM 智慧體 PR；GEAK v3 — C4）

5.3 什麼會證偽這個預測

- 主要的人工智慧堆疊提供預設降低，沒有經典的承認/回退路徑和持續的正確性。
- Magellan 級合成和 MLGO 神經顧問均從生產中消失（兩種路徑均不存在）。
- 核心智慧體永遠處於高原狀態，渴望融合重度套件，沒有工業解決方法（永遠僅限庫）。

5.4 近期訊號調節草圖

來自 Magellan LLVM 開發會議幻燈片 ([文獻摘要](#))、ACCLAIM ([arXiv: 2604.04238](#)、[文獻摘要](#)) 和 HW-軟硬體良好設計智慧體：

訊號	\$5 的含義	觀看
Magellan OSS 透過 OpenEvolve + OSS 型號	離線作業 (b) 可以在 Google 之外複製	公共配方/llvm 補丁 (C1)
Magellan XLA 自動分片/圖形重寫綠地	離線智慧體在人類專業知識匱乏的情況下發明啟發式方法端到端 XLA 管道評估（幻燈片：WIP）	
ACCLAIM多級編譯器↔LLM合作(程式碼)	線上作業（a）是跨級別編排+測試准入，而不是IR替代	工具呼叫質量；GPU/服務埠
TritonX 覆蓋 MTIA + 未來裝置 SIM	Job (d)使能/拉起/軟硬體良好設計進入智慧體編譯器	第二供應商重現 (C9)
KernelEvolve 異構 NVIDIA/AMD/MTIA 效能智慧體	生產多硬體控制面	公共跟蹤與 KernelBench-X (C2)
Ascend 基於編譯器 Triton 診斷	非 CUDA NPU 需要 IR/pass 升級，而不是 CUDA 預訓練的猜測	等級制度消融
Helion + CompileIQ ACF路徑	DSL基板智慧體專業化	C4 與 Tile/CuTe

5.5 五年願景和路線圖指標

詳細里程碑：[路線圖.md](#)（Horizon A 2027–28，Horizon B ~2029–31）。執行 5 年賭注（仍然以智慧體 **ic** 編譯器為中心）：經典資料面仍然存在；智慧體控制面成為組織在 O（操作 × 裝置 × 代數）中生存的方式。硬體軟硬體良好設計表現為 **sim/silicon** 反饋到 **IR/ISA/方言**，而不是自主流片（**C10**）。新工件（ACF、啟發式、記憶、使能/拉起語料庫）位於 VCS 中的二進位制檔案旁邊。

5.6 堆疊整形指標

逐層SW + 軟硬體良好設計圖：[Stack.md](#)。索賠 ID：[索賠.md](#)。

6. 衝突（指標）

搜尋結果經常不一致（供應商標題與文件、Magellan 與 MLGO、免費重寫與僅諮詢、Triton 與 Tile、線上與離線智慧體、覆蓋率與峰值使能/拉起、編譯器軟硬體良好設計與自主 EDA）。不要將這些瓦解成錯誤的共識。

→ 完整文章：[衝突.md](#)（C1–C10）。

§5中使用的工作姿勢：混合控制/資料面；Magellan 和 MLGO 作為平行投注；折扣單數加速；限制行動，直到判定機證明可以自由重寫；將通用 SCM AI 降級為 C 級證據；透過覆蓋 → 效能智慧體階梯（**C9**）進行軟硬體良好設計，而不是自主晶片設計（**C10**）。

7. 如何閱讀此儲存庫

1. 瀏覽§0.1北極星目標，§5未來預測，然後[路線圖.md](#) / [堆疊.md](#)。
2. 檢查[侵害.md](#)；當兩個來源不一致時，請閱讀 [衝突.md](#)。
3. 對於具體系統使用[系統.md](#)。
4. 使用 [REPOS.md](#) / [產品.md](#) 作為 A 級證據/B/C 預測證據，而不是偽造/SKU 目錄。
5. 使用 [../圖書/INDEX.md](#)（首選★ — ACCLAIM、Magellan、TritonX、KernelEvolve、Kernel*、CompileIQ、Archer）。
6. 透過 [工作流程.md](#) 做出貢獻；使用“python3 script/validate_survey.py”進行驗證。
7. 在 [../STATUS.md](#) 中跟蹤進度。

一頁成功檢查：(1) 預測的智慧編譯器？ → §5.1/路線圖。(2) 包括軟硬體良好設計使能/拉起在內的四項智慧體工作？ → §5.1/堆疊。(3) 證據與噪音？ → A 級證據 vs C。

路線圖

北極星目標：智慧體編譯器** — 一個基於經典資料面（MLIR/LLVM/Inductor/Triton/Tile/vendor backends）的混合控制面（LLM/智慧體+判定預測機），包括HW-SW軟硬體良好設計迴圈。軟體目錄和晶片功能是該目標的證據，但其本身並不是目的。

同伴：[調查.md](#) §5 · [堆疊.md](#) · [指控.md](#) · [衝突.md](#)

地平線 A — 2027-2028（近）

以 C1-C10 為條件的可證偽草圖。

什麼船

能力	預測狀態	主要證據	衝突
智慧體可定址編譯器	工具 API、結構化 IR 摘要、准入/回退路徑在 LLVM/Inductor/供應商工具鏈中變得正常	ACCLAIM、HintPilot、智慧體編譯、mlir 智慧體（負自由重寫）	C3、C6
線上專業化（工作a）	熱核心/路徑在 CI 中針對某些產品使用智慧體或進化搜尋（ACF、提示、Triton/Helion 最佳化）——尚未為所有構建提供靜默預設設定	CompileIQ、GEAK、AutoKernel、Kernel Forge	C2、C5
離線啟發式綜合（作業b）	Magellan 級 C++ 啟發式進化和 MLGO 神經顧問仍然有效（並行投注）	Magellan、EmitC-MLGO RFC	C1
工程智慧體（工作c）	編譯器-主機在嚴肅的 LLVM/AI 編譯器組織中進行 PR 審查 (Alive2/opt)；通用鍛造人工智慧保持使用者體驗	Archer	C7
Bring-up / 軟硬體良好設計智慧體（工作d）	SIM + 晶片上覆蓋範圍優先的 ATen/Triton 後端生成成為新 ASIC 的標準	TritonX、KernelEvolve、升騰分級診斷	C9
DSL 表面	Triton 系列 (Triton/Helion) 仍然是主要的智慧體訓練表面；Tile/CuTe/HIP/FlyDSL發力多DSL技能	Helion、CompileIQ Helion 路徑、TRT-LLM 智慧體、KForge	C4

到 2028 年不發貨的是什麼

- 無約束的 LLM 端到端取代了“opt”/Inductor，無需經典承認（C6）。
- 適用於所有供應商的單一“一個智慧體 IR”（C4 未解決）。

- 核心智慧體在融合密集的公共階梯上一致擊敗了 eager/libraries (C2)。
- 智慧體設計矽微架構自主 (軟硬體良好設計是反饋給人類/EDA, 而不是流片自動駕駛儀)-參見 Horizon B。


近期里程碑 (觀看)

1. 公共 Magellan/OpenEvolve llvm 補丁或 EmitC-MLGO 預設值 (C1)。
 2. CompileIQ/GEAK 釋出 p50/p90 + 固定痕跡 (C2)。
 3. TritonX 類似使能/拉起在 Meta 之外複製 (第二個 ASIC 供應商) (C9)。
 4. PyTorch/LLVM 發行說明將智慧體/ACF 作業列為支援的工作流程 (C5)。
-

地平線 B — ~2029-2031 (從 2026 年起接下來 ~5 年)

仍然以智慧編譯器為產品；硬體軟硬體良好設計是指產品如何吃掉 $O(\text{ops} \times \text{devices} \times \text{gens})$ 矩陣。

架構演變text



主題	5 年成果	信心
預設編譯路徑	經典降低仍然是預設的；智慧體ic專業化是選擇加入然後CI門控預設熱路徑	中高
文物商店	VCS 發展出一流的 ACF、進化啟發式、經過驗證的核心、最佳化記憶體、使能/拉起語料庫	高
異構服務	智慧體多後端核心/forge 迴圈是非 NVIDIA 裝置保持可行的方式 (MTIA/AMD/Intel/NPU)	中高 (KernelEvolve、KForge、TritonX)
HW 軟硬體良好設計迴圈	流片前：智慧體 + sim 生成覆蓋率和編譯器壓力；矽後：智慧體圖 ISA/IR 痛點 → RFC 為下一個晶片/方言。人類+ EDA 仍然擁有流片	中等
驗證	本地正式 (Alive2級) +統計服務判定預測機+OpInfo級套件組成；GPU/NPU全方案正式尚未完成	中等
人類角色	專家擁有判定機、所有權、安全性、ISA合同；智慧體草案核心/啟發式/後端	高
仍然不會發生	完全自主的晶片+編譯器聯產，無需人類架構意圖；端到端法學碩士作為“選擇”	高

特定於程式碼設計的路線圖（仍然以智慧體ic編譯器為中心）

相	智慧編譯器可以	硬體團隊獲得
預矽	QEMU/sim 上的 TritorX 式覆蓋；ISA 文件草稿下的 KernelEvolve 式搜尋	早期的“我們可以執行 NanoGPT/DLRM 操作嗎？”訊號; IR/方言錯誤
培養	覆蓋智慧體 → 效能智慧體階梯	ATen/Triton 後端骨架的周→小時
穩態	跨代線上專業化 + 記憶 (KernelBlaster)	L2/TMA/SRAM 規則更改時的可移植性
下一個流片	來自智慧體跟蹤的聚合故障模式（非法操作、對齊、缺失原子）	優先 ISA/記憶體系統/編譯器傳遞請求

非目標：調查 EDA/RTL LLM 工具，除非它們將迴圈閉合到編譯器 **IR**、核心或承認主預測機。

此路線圖的成功指標

1. 新的 ASIC 能否公開智慧體可定址編譯/測試 API 並在釋出週期內透過智慧體達到 >80% ATen 覆蓋率？（TritorX吧）
2. 智慧體ic專業工作是否在CI（p50）中顯示分散式勝利，而不僅僅是最好的核心？(C2)
2. Magellan 級和 MLGO 級路徑是否仍有效或已解決？(C1)
3. 堆疊是否將跟蹤/ACFs/啟發式視為可供所有者審查的工件？（\$4.8–4.9）

當衝突解決或新的 A 級證據軟硬體良好設計證據落地時進行更新。

軟體堆疊和硬體軟硬體良好設計 reshape

焦點：不是“一般的人工智慧軟體”，而是一個智慧編譯器如何改變從框架使用者體驗到晶片反饋的層。

同伴： [路線圖.md](#) · [調查.md](#) §5 · [分類.md](#) · [衝突.md](#)

圖層圖（今天 → 智慧體）

層	經典角色	透過智慧編譯器重塑	證據
1.模型/框架	torch.compile, JAX/TF 匯出	智慧體消耗圖形/區域；阿姆達爾級熱門行動；將核心寫回 eager/compile 路徑	AutoKernel、Kernel Forge、智慧體編譯
2.核心 DSL	CUDA / Triton / Helion / 平鋪 / CuTe / HIP	DSL 變成智慧體訓練+搜尋介面；Helion 提高了抽象性；所需的多 DSL 技能	Helion、GEAK、CompileIQ、KForge、TRT-LLM 智慧體 PR
3.行動式紅外	StableHLO、MLIR 方言	必須公開指紋、工具API、合法性；自由重寫失敗	mlir智慧體、StableHLO、MLIR
4.編譯器中/後	LLVM/XLA/Inductor/NVCC 透過	離線智慧體進化啟發式；線上智慧體挑選通行證/提示/ACFs；MLGO 顧問堅持不懈	Magellan、MLGO、ACCLAIM、HintPilot、CompileIQ
5.預言機和分析器	單元測試、Alive2、NCU	成為接納門控+獎勵；異質硬體所需的聯合分析器 (MPP)	Archer、LLM-VeriOpt、KernelEvolve、升騰診斷
6. 工件/VCS	二進位制檔案、時間表	ACFs、進化的 C++、經過驗證的核心、最佳化記憶體、使能/拉起語料庫	CompileIQ、Magellan、KernelBlaster、TritorX
7.服務執行時	vLLM、TRT-LLM、自定義廣告堆疊	智慧體迴圈專門服務核心；不得破壞圖形級選項	GEAK、KForge 與 TRT-LLM、KernelEvolve
8.矽/SIM	手冊使能/拉起，ISA 文件	智慧體在sim + 矽上生成後端；跟蹤資訊告知下一步 ISA/IR（軟硬體良好設計）	TritorX、KernelEvolve、升騰NPU紙張

堆疊上的四個智慧體作業text (a) Online specialize → layers 1-2-4-5-7 (CompileIQ, GEAK, AutoKernel, ACCLAIM) (b) Offline evolve → layer 4 (+ artifacts) (Magellan / AlphaEvolve) (c) Oracle engineering → layers 4-5-6 (Archer, CCC-adjacent) (d) Bring-up / 軟硬體協同設計 → layers 2-5-8 (TritorX, KernelEvolve, Ascend diagnosis, KForge)工作(d)是HW-軟硬體良好設計擴充套件：仍然是一個智慧體編譯器/工具鏈問題（核心、方言、測試），而不是通用晶片LLM設計。

堆疊重塑論文（宣告 ID）

身份證	論文	狀態
S1	控制平面變得智慧體化；資料面保持經典	支援 — 參見權利要求 A1
S2	可移植性從“一次寫入 IR”轉變為“智慧體 + 每個後端的判定預示機”，而 IR 仍然是必要的基礎	有爭議 — C4、C8
S3	新的一流工件（ACF/啟發式/記憶體/跟蹤）改變 CI 和程式碼審查	支援 — A3
S4	定製 ASIC 的競爭力越來越依賴於智慧體能/拉起延遲	支援（工業）— TritorX/KernelEvolve；觀看第二供應商複製品 — C9
S5	分析器和編譯器內部結構從人類 IDE 工具轉向智慧體 API	觀看 — KernelEvolve MPP，提升層次結構

什麼“不”與堆疊重塑混淆

相似	為什麼本調查較弱
應用程式儲存庫上的通用編碼智慧體	Nocompile 主機板機 → C 級證明
純 EDA/RTL LLM，無核心/IR 迴圈	超出範圍，除非與編譯器承認相關
供應商 SKU 列表不含智慧體/判定機 API	僅 B 級證明基線

閱讀順序

1. [路線圖.md](#) 地平線 A/B
 2. 該檔案的圖層表
2. [指控.md](#) A/S/P*
3. 索引中 *HW* 軟硬體良好設計 和 *GPU* 核心 下的摘要 ★

索賠地圖

從可證偽的主張到文獻摘要的活生生的地圖。當證據改變狀態時更新。

狀態：支援 · 有爭議 · 觀看 · 偽造

架構（智慧編譯器）

身份證	索賠	狀態	最好的證據	衝突
A1	智慧體負責搜尋/編排/合成；編譯器負責降低、合法性、措施、回退路徑	支援	ACCLAIM、智慧體編譯、HintPilot、mlir 智慧體（負）	C3、C6
A2	四個智慧體工作堅持：（a）線上，（b）離線啟發式，（c）工程/審查，（d）使能/拉起/軟硬體良好設計	支援	(a) CompileIQ/GEAK/AutoKernel; (b) Magellan; (c) Archer; (d) XPTECT27X/KernelEvolve	C5、C9
A3	ACFs、進化啟發式、驗證核心、最佳化記憶體、使能/拉起語料庫成為一流神器	支援	CompileIQ、Magellan、KernelBlaster、TritorX	—
A4	預設值保持經典，直到智慧體在 CI 中的分佈上獲勝為止有爭議	供應商部落格與 CompileIQ 2–3% 文件、KernelBench-X	C2	
A5	無約束LLM不會很快取代opt/Inductor	支援	mlir智慧體；混合A級證據優勢	C3、C6

程序和堆疊

身份證	索賠	狀態	最好的證據	衝突
P1	到 2028 年，離線啟發式綜合和 MLGO 神經顧問仍將保持並行賭注	有爭議	Magellan 與 EmitC-MLGO	C1
P2	多DSL/多供應商智慧體技能變得常態	觀看	KForge、GEAK v3、TRT-LLM 智慧體、Helion+CompileIQ	C4
P3	Compiler-判定機評審擊敗 generic forge AI 選擇 PRs	支援（方向）	Archer；C級證據降級	C7
S1	Stack reshape 是傳統資料面的控制平面智慧體	支援	堆疊.md·A1	C6
S4	定製 ASIC TTM 越來越多地受到智慧體化使能/拉起的控制支援（工業）	TritorX、KernelEvolve	C9	
S5	分析器/編譯器內部成為智慧體 API	觀看	KernelEvolve MPP，升騰分級診斷	C3

協同設計（仍然以智慧體ic編譯器為中心）

身份證	索賠	狀態	最好的證據	衝突
H1	Pre-silicon sim + 智慧體在流片前提供編譯器/ISA 反饋	支援（早期）	TritorX QEMU 未來裝置	C9、C10
H2	覆蓋範圍第一的智慧體，然後是效能智慧體是使能/起步的階梯	支援	TritorX → KernelEvolve	C9
H3	到 2031 年，智慧體不會自動流片晶片；他們強調編譯器/ISA	支援（預測）	TritorX/KernelEvolve 的範圍（核心/工具鏈）	C10

結算觀察

訊號	移動	摘要
公共 Magellan llvm + OpenEvolve 配方	C1	麥哲倫, openevolve
Android/Chrome 上預設的 EmitC-MLGO	C1	mlgo-emitc-rfc
p50/p90 公共 ACF/核心跟蹤	C2	編譯 iq-*, kernelbench-x
第二個非 Meta ASIC 再現 TritonX 級覆蓋範圍	C9	三梅花
智慧體 IR 合約, 免費重寫勝過顧問	C3	acclaim 與hintpilot/智慧體編譯

本頁記錄了論文、供應商部落格、OSS 儲存庫和論壇之間的分歧，這些分歧對於預測下一代人工智慧編譯器以及智慧體如何改變未來至關重要。我們不強迫過早解決；每一次衝突都會說明雙方的立場、為什麼它對預測很重要，以及如何解決它。

同伴：[調查.md](#) § 未來 · [產品.md](#) · [REPOS.md](#)

如何讀取衝突行

領域	意義
索賠 A / 索賠 B	主要來源的競爭讀物
為什麼重要	獲勝者如何改變下一代編譯器草圖
結算訊號	什麼證據可以做出決定？

C1 — 進化可交付的 C++ 啟發式演算法與嵌入神經顧問程式 (Magellan 與 MLGO)

側面	來源	職位
A — 綜合可讀的啟發式	Magellan 紙張/幻燈片； AlphaEvolve 血統； OpenEvolve	LLVM/XLA 內部智慧體重寫 EVOLVE-BLOCK C++ ；船像人一樣經過； Magellan 聲稱內聯勝過數十年的手動工作；幻燈片希望超越NN政策
B — 保持/改善神經 MLGO	LLVM 話語 EmitC RFC； IR2Vec+MLGO RFC；正在進行的 MLGO 會議 (2026 年)	生產版 Chrome/Android/Fuchsia 仍然投資樹內 NN 顧問；EmitC/TOSA 路徑消除了 TF 構建依賴，因此神經策略保持可部署性

為什麼重要。如果 A 獲勝，下一代控制面是一個 離線進化編碼智慧體，其輸出是普通編譯器原始碼。如果 B 獲勝，資料面將保持學習策略作為一流的執行時顧問，並且智慧體主要幫助訓練/特徵那些神經網路。

結算訊號。公共 Magellan 啟發式方法登陸 llvm-project 並在相同大小/效能的應用程式上取代 MLGO；或 EmitC-MLGO 成為 Android/Chrome 的預設路徑，而 Magellan 保留在 Google 內部。

C2 — 供應商“生產智慧體”戰勝清醒的基準上限

側面	來源	職位
A — 巨大的商業勝利	NVIDIA CompileIQ 部落格（TritonBench/Helion 上的後設資料高達約 15%）；AMD GEAK v3 部落格（儲存庫級別 HIP/Triton/FlyDSL）；AlphaEvolve 雲GA	智慧體/自動調諧控制面已經實現了有意義的生產加速
B — 硬質天花板和迴歸	CompileIQ 文件（在高度最佳化的核心上通常為 2–3%）；KernelBench / KernelBench-X（許多正確的核心比 eager 慢；refine↑ 正確性可以 ↓avg 加速；融合困難）	標題加速是根據工作負載選擇的；迭代智慧體可能會以犧牲效能為代價來追求正確性

為什麼重要。“智慧體成為預設編譯”的預測需要中位數/CI 獲勝，而不僅僅是精心挑選的核心。過度聲稱會延遲對決策預示機和痕跡的投資（\$4.2–4.3）。

結算訊號。可重現的公共 ACF/核心智慧體跟蹤，具有固定的編譯器版本，報告分佈 (p50/p90) 不僅是最佳情況；KernelBench-X 風格的融合套件仍未解決或已得到解決。

C3 — 法學碩士可以自由重寫 IR/程式碼，而不是必須保持諮詢

側面	來源	職位
A — 多級 LLM 重寫可與測試配合使用	ACCLAIM（編譯器-法學碩士合作）；GEAK 生成-評估-反映；核心智慧體	用編譯工具指導智慧體交錯 LLM 重寫；測試/簡介錄取候選人；報告加速
B — 直接 IR 轉換失敗	mlir 智慧體（IR 變換上的前沿模型低於身份）；HintPilot/智慧體編譯設計（僅限提示/模板）	無約束的 IR 重寫是不安全/弱的；成功的系統限制行動空間

為什麼重要。下一代架構要麼公開廣泛的重寫 API（具有強大的判定預測機），要麼公開狹隘的諮詢 API（提示、旋鈕 ACFs、啟發式塊）。這些是不同的產品。

結算訊號。共享智慧體 IR 合約 + 判定預測機套件，其中免費重寫在正確性×效能方面始終擊敗受限顧問；或對僅供諮詢的接納門控進行行業標準化。

C4 — 核心 DSL 未來：Triton 與 CUDA Tile（以及朋友）

側面	來源	職位
A — Triton 仍然是智慧機身表面	Inductor預設路徑；保護10X；KernelLLM；GEAK Triton 路徑；很棒的LLM驅動的核心生成目錄	生態系統、基準測試和智慧體已經融合在 Triton 上
B — 平鋪/CuTe/HIP/FlyDSL 表面碎片	NVIDIA CUDA Tile + CompileIQ；TRT-LLM Claude 智慧體適用於 CuTe/TileIR/Triton/CUDA；GEAK 多語言（HIP、FlyDSL、TileLang）	供應商推出硬體原生磁貼 IR；智慧體必須成為多 DSL 或失去峰值

為什麼重要。訓練資料、工具 API 和“一個智慧體 IR”賭注的成功或失敗取決於此選擇（§4.4、§4.7）。

解決訊號。一個 DSL 成為主導的智慧體訓練語料庫；或者行動式瓷磚 IR 獲勝；或多 DSL 智慧體（TRT-LLM 技能模式）成為常態。

C5 — 線上編譯智慧體與離線編譯工程智慧體

側面	來源	職位
A — 線上（在編譯/服務迴圈中）	CompileIQ ACFs；HintPilot；智慧體編譯；服務堆疊上的 GEAK；用於演算法搜尋的 AlphaEvolve 雲	使用者在最佳時間支付代幣/GPU；工件是每個工作負載的配置/核心
B — 離線（更改編譯器一次）	Magellan；MLGO 培訓；Archer 公關審查；人類克勞德 C 編譯器	智慧體更改編譯器源或審查 PR；使用者隨後會得到經典的 -O3/opt

為什麼重要。這是兩種不同的“智慧體未來”。混合組織可能兩者都需要，但路線圖和成本模型不同。

結算訊號。哪條路徑在 12-24 個月的 PyTorch/LLVM/CUDA 發行說明中顯示為“預設”標誌或 CI 作業。

C6 — 智慧體替換編譯器與智慧體是控制面

側面	來源	職位
A — 智慧體可以構建/替換大型編譯器表面	Anthropic CCC（~100kLoC Rust 編譯器）；HN/論壇的一些樂觀情緒	智慧體團隊編寫編譯器；經典工程瓶頸縮小
B — 混合控制/資料面是持久的模式	新的編譯器堆疊調查；mlir智慧體限制；ACCLAIM配合取景；供應商堆疊仍然提供 TRT-LLM/Inductor/XLA	資料平面（降低、合法性、措施）保持經典；智慧體搜尋/合成/建議

為什麼重要。我們的調查執行結論押注於 B。A 會將目標重寫為“智慧體編寫的編譯器”作為主要目標。

解決訊號。一個生產人工智慧堆疊，其預設下降路徑是智慧體生成的，沒有經典的承認/回退路徑編譯器，而不是研究演示。

C7 — 通用 SCM AI 審查 vs 編譯器-判定預測機審查

側面	來源	職位
A — Forge AI 就足夠了	Gerrit ai-code-review / ReviewAI / 原生 AI 聊天；通用 GitHub PR 機器人	把LLM放在diff上；規模人工稽核
B — 需要編譯器專用工具	Archer (Alive2/LLUBI/opt); LLVM Discourse智慧體-公關體驗	Miscompiles need domain 判定機；一般審查僅限於 HITL UX

為什麼它對這個調查很重要。通用 Gerrit 外掛對於下一代編譯器來說是薄弱的證據；Archer 級工具功能強大。對沒有判定預測機的 forge 外掛進行編目與預測目標不一致。

結算訊號。阻止合併失敗的 Alive2/KernelBench 類檢查的 Gerrit/GitHub 機器人成為 llvm-project 或主要 AI 編譯器中的預設設定。

C8 — “AI 編譯器”是指 DL 圖形編譯器與 LLM-for-LLVM

側面	來源	職位
A — AI 模型編譯器	TVM/XLA/Inductor/TRT-LLM/ OpenVINO 產品文件	下一代=更好的圖→裝置堆疊 (Tile、StableHLO、Neuron NKI)
B — 編譯器人工智慧	Magellan、LLM 編譯器、Compiler-R1、Archer	下一代 = LLVM/XLA/核心工程中的智慧體

為什麼重要。商業目錄超重 A；研究目錄超重 B. 預測必須保持兩個堆疊收斂，以智慧體作為橫切點，而不是選擇一個目錄。

結算訊號。（此處已部分說明。）在 DL 編譯器（CompileIQ、GEAK、Magellan→XLA）上公開智慧體 API 的產品是收斂證明。

C9 — 覆蓋優先的使能/拉起智慧體 vs 峰值效能核心智慧體

側面	來源	職位
A — 覆蓋範圍解鎖裝置	TritonX (481 ATen 操作、OpInfo、MTIA sim+矽)；Intel Arc 上的 KForge	新的 ASIC 在峰值核心之前需要任何正確の後端；智慧體應首先最大化運營商覆蓋範圍
B — Perf 智慧體是產品	KernelEvolve、GEAK、AutoKernel、KernelBench fast_p	與 eager/library 相比，如果沒有加速，智慧體編譯不會支付 TCO；僅覆蓋後端仍然輸給 NVIDIA 堆疊

為什麼重要。智慧體ic編譯器路線圖需要一個階梯（覆蓋範圍→效能）而不是單一目標。僅最佳化 HotGEMM 的協同設計程式將導致模型擱淺；只追逐 OpInfo 的程式永遠不會贏得服務。

解決訊號。公共劇本，在同一 ASIC 上對 TritonX 級覆蓋範圍進行排序，然後對 KernelEvolve 級效能進行排序，並提供服務指標 - 或者一個目標主導全行業的釋出標準。

C10 — 智慧體編譯器軟硬體良好設計反饋與自主晶片設計

側面	來源	職位
A — 智慧體軟硬體良好設計矽	廣泛的“晶片設計人工智慧”敘述； sim 的樂觀態度 使能/拉起	法學碩士將提出 ISA/microarch 以及端到端迴圈編譯器
B — 智慧體壓力工具鏈；人類/EDA 自己的流片	TritonX/KernelEvolve 實際範圍 (核心、方言、測試、分析器)；本 次調查的路線圖	智慧體編譯器縮短 SW TTM 並歸檔 ISA/IR 疼痛報告；自主流片是一個不 同的領域

為什麼重要。 將調查重點放在目標智慧編譯器上。 僅當 HW 透過 kernels/IR/判定結果機關閉迴圈時，HW 才在範圍內。

結算訊號。 一種生產晶片，其微架構主要是智慧體提出的並透過智慧體ic編譯進行驗證 - 不僅僅是智慧體編寫的沒有編譯器認可的RTL片段。

本次調查的工作立場（直至結算）

1. 首選混合對照/資料面 (C6-B) 作為預測基線。 2.將Magellan式啟發式綜合和MLGO 神經顧問視為並行生產賭注（C1未解決）。
2. 折扣單號供應商加速，無需分配/判定預測機上下文 (C2)。
3. 假設約束動作+強判定預測機，直到自由重寫證明自己為止（C3）。
4. 將通用 SCM AI 外掛降級為 C 級證據 (C7)。
5. 將 DL 編譯器產品保留為 B 級證據基線，而不是下一代 (C8) 的定義。
6. 透過覆蓋率→**perf**智慧體階梯在sim+silicon上進程式碼設計（C9）； 不要擴充套件到自主 EDA (C10-B)。

當衝突得到決定性的公開解決時更新此檔案。

系統比較

代表性系統的快照。數字根據作者報告；跨基準比較不是同類比較。在選擇架構時，更喜歡機制而不是總體加速。

系統	層	智慧體形	正確性門	標題	地點/來源
Meta LLM 編譯器	LLVM 紅外/asm	基礎模型	編譯器應用通行證	自動調整大小潛力的約 77%	CC 2025
Compiler-R1	LLVM通行證	單一智慧體+工具+強化學習	opt + IR 指令計數	與 -Oz 平均值相比，IR 尺寸約為 8.5%	NeurIPS 2025
LLM-VeriOpt	LLVM 紅外窺視孔	訓練有素的小模特	Alive2 等效項	~90% 可驗證正確	CGO 2026
Magellan	啟發式 (C++)	智慧體編碼 + AlphaEvolve	編譯+宏平臺	擊敗數十年的內聯啟發法	C4ML@CGO'26 / LLVM 開發管理
Aware編譯器	傳球順序	多回合智慧體-env	編譯/執行獎勵	知識橋樑功能↔通行證	arXiv 2025
AutoPass	通行證/旗幟	多智慧體，僅限推理	編譯+剖析證據	實用預算，無需離線RL	arXiv 2026
HintPilot	源編譯指示	迭代 RAG 細化	編譯器驗證提示+測試	與 -Ofast 相比高達 6.88× 地理平均值	ACL 調查結果 2026
ACCLAIM	C/asm多級	指南+等級+測試智慧體	LLM測試+編譯	比單獨編譯器高出 1.25 倍	arXiv 2026
推理編譯器	TVM 時間表	LLM 提案 + MCTS	TVM 編譯/測量	樣本效率與 MetaSchedule	NeurIPS 2025
智慧體編譯	CUDA 推理	有限搜尋顧問	CUDA 模板+檢查+工作臺	~4–5.7× vs eager (小型法學碩士)	arXiv 2026
GEAK	Triton / AMD GPU	生成/評估/反映/最佳化	單元測試+計時	執行速度高達 63%； ~2.59×	AMD/arXiv 2025
KernelLLM	PyTorch → Triton	專業8B型號	KernelBench-Triton	強 Pass@k 與規模更大的普通法學碩士	元高頻 2025
MLIR智慧體	MLIR / LLVM	使用工具的智慧體(MCP)	傳球追蹤+長凳	法學碩士不擅長直接 IR 重寫	UCB 酒吧
生成編譯	Rust 前端	解碼中反饋	密封劑 + rustc	編譯器在生成期間處於活動狀態	arXiv 2026
下一個	編譯器FMware / 意圖	SE 3.0願景	多目標質量門	編譯提示/智慧體/引數	arXiv 2025
NVIDIA CompileIQ	NVCC/PTXAS 旋鈕	進化搜尋	測量真實核心	熱 Triton/CUTLASS 核心上≤15%	CUDA 13.3 部落格
MLGO	LLVM 啟發式	樹內強化學習策略	編譯器語義	產品內聯/regalloc	谷歌/LLVM
KernelBench	評估安全帶	不適用 (基準)	正確 + fast_p	邊境<20% one-shot typical	ICML 2025

系統	層	智慧體形	正確性門	標題	地點/來源
TritonX	PyTorch ATen / Triton-MTIA	FSM 智慧體 使能/拉起	OpInfo + model ops	481 ops; ~84% pass; sim+silicon	MLSys 2026
KernelEvolve	Triton (+TLX) multi-HW	Graph search + HW RAG	TritonBench + federated profilers	Hetero NVIDIA/AMD/MTIA prod	Meta 2025/26
KForge	Multi-DSL / multi-vendor	Gen ↔ perf-analysis 智慧體	Compile + correct + profile	+2.12% vs TRT-LLM; 5.13× on Arc L2	arXiv 2026
AutoKernel	Triton/CUDA on PyTorch models	Keep/revert 智慧體 loop	5-stage harness	Beats eager & torch.compile on hot ops	arXiv 2026
Ascend hierarchical diagnosis	Triton-NPU	Escalating compiler-grounded 智慧體	Profile → IR → compiler source	4.35× geo-mean on 37 ops	arXiv 2026
Helion	PyTorch → Triton DSL	Autotune (not LLM)	Config search	Geomean > 在報告的套件上編譯/Triton	PyTorch 2025

線上與離線智慧體

模式	當它執行時	典型神器	示例
線上	在程式或模型的編譯/專門化時	透過列表、提示、核心選擇、ACF 旋鈕	HintPilot、智慧體編譯、CompileIQ、Compiler-R1 推理
離線	編譯器工程/模型訓練	C++ 啟發式、基礎權重、資料集	Magellan、Meta LLM 編譯器培訓、MLGO 培訓

相關工程實驗（相鄰）

工作	為什麼它對這項調查很重要？
人類克勞德 C 編譯器	作為編譯器編寫者的智慧體；安全帶+測試占主導地位
LLVM 智慧體公開評論 討論帖	編譯器專用工具 >> 用於 opt 審查的通用 SWE 智慧體

“AI編譯器”的兩種含義

感覺	意義	示例
人工智慧編譯器	將神經圖降低為加速器的系統	TVM、XLA/OpenXLA、MLIR 方言、TorchInductor → Triton、IREE、TensorRT
編譯器人工智慧	選擇通道、重寫 IR、編寫啟發式/核心的法學碩士/智慧體	Meta LLM 編譯器、Compiler-R1、Magellan、GEAK、HintPilot

這項調查將下一代視為它們的合併：控制面上的智慧體，資料面上的編譯器。

LLM 角色分類（新編譯器堆疊，2026）

來自新編譯器堆疊：法學碩士和編譯器協同作用的調查 (arXiv:2601.02045)：

- 1. 選擇器 — 在預定義的編譯器操作或候選者中進行選擇（最佳化遍歷序列、排程移動、CUDA 模板系列）。
- 2. 翻譯器 — 重寫原始碼/IR/彙編（除非門控，否則正確性風險最高）。
- 3. 生成器 — 綜合新的編譯器工件（C++ 啟發式、核心、工具、資料集）。

最強大的 2025-26 系統是選擇器或生成器包含在混合驗證中，而不是單獨的自由格式翻譯器。

編譯迴圈中的智慧體角色

角色	工作	示例
顧問/選擇者	對候選人進行排名、標記區域、建議透過	智慧體編譯、Meta LLM 編譯器、AutoPass
翻譯/重寫	原始碼/IR/asm 重寫或提示插入	ACCLAIM、HintPilot、LLM-VeriOpt
神器生成器	啟發式、核心、MCP 工具	Magellan、GEAK、mlir 智慧體
協調員	預算、IR 級別、停止條件	ACCLAIM引導智慧體，GEAK引導
測試員/評論家	測試、Alive2、配置檔案、完善提示	ACCLAIM 測試智慧體，生成編譯
尋找合作伙伴	為 MCTS/evolution 提出節點建議	推理編譯器，AlphaEvolve
培育/軟硬體良好設計	覆蓋範圍→SIM+矽上的效能；ISA/IR 反饋	TritorX、KernelEvolve、奧升德診斷、KForge

經典AI編譯器棧（底層）
text Framework capture torch.compile / Dynamo, JAX, TF
graphs ↓ Portable HLO StableHLO (TF/JAX/PyTorch ↔ XLA/IREE) ↓
MLIR dialects multi-level lowers, rewrites, vendor dialects ↓ Schedule /
kernels TVM MetaSchedule, Inductor→Triton, CUDA Tile IR, CUTLASS ↓ Serving
runtime vLLM, FlashAttention, CUDA Graphs, decode paths ↓ CPU / legacy
IR LLVM opt pipelines, PGO / AutoFDO, MLGO advisors## 規範混合迴圈text Capture →
Analyze regions → 智慧體 proposes → Compiler checks & lowers → Verify /
test (empirical or formal) → Benchmark / select → Feedback to
orchestrator → Fallback if unprofitable不變：LLM輸出指導搜尋；他們不應該默默地定義未經檢查的可執行行為。

出版物索引

出版物索引

每個搜尋源一篇文獻摘要。檔案位於該索引旁邊。

年份	親切	集團	摘要	來源
2026	2026紙	調查與願景	新的編譯器堆疊：法學碩士和編譯器良好作用的調查	來源
2025	2025紙	調查與願景	Compiler.next：基於搜尋的編譯器，為軟體工程的人工智慧的未來提供動力	來源
2026	2026紙	調查與願景	從形式理論的角度解讀MLIR中的AI模型編譯	來源
2018	紙	經典深度學習編譯器	TVM：用於深度學習的自動化端到端最佳化編譯器	來源
2020	紙	經典深度學習編譯器	Ansor：為深度學習生成高效能張量程式	來源
2021	公司	經典深度學習編譯器	TVM 部落格：自動排程器簡介 (Ansor)	來源
2020	紙	經典深度學習編譯器	FlexTensor：自動排程探索和最佳化框架	來源
2022	2022紙	經典深度學習編譯器	TensorIR：自動張量化程式最佳化的抽象	來源
2021	紙	經典深度學習編譯器	MLIR：終結摩爾校正的編譯器基礎設施	來源
2025	2025公司	經典深度學習編譯器	OpenXLA StableHLO 路線圖	來源
2021	紙	MLGO 和 RL 健身房	MLGO：機器學習引導編譯器最佳化框架	來源
2022	2022公司	MLGO 和 RL 健身房	谷歌研究部落格：MLGO	來源
2022	2022公司	MLGO 和 RL 健身房	InfoQ：MLGO 框架將機器學習匯入編譯器最佳化	來源
2022+	程式碼	MLGO 和 RL 健身房	LLVM 文件：機器學習引導最佳化 (MLGO)	來源
2022	2022程式碼	MLGO 和 RL 健身房	CompilerGym (元/公平)	來源
2022	2022論壇	MLGO 和 RL 健身房	LLVM 討論：ML 引導的編譯器最佳化流程排序 (GSoC)	來源
2023	紙	編譯器基礎法學碩士	用於編譯器最佳化的大型語言模型	來源

年份	親切	集團	摘要	來源
2024	2024紙	編譯器基礎法學碩士	超大型語言模型編譯器：編譯器最佳化的基礎模型	來源
2024	2024公司	編譯器基礎法學碩士	Meta AI 出版頁面：LLM 編譯器	來源
2024	2024公司	編譯器基礎法學碩士	Chris Cummins：法學編譯器基礎模型帖	來源
2024	2024紙	編譯器基礎法學碩士	大型語言模型生成反饋編譯器	來源
2023	論壇	編譯器基礎法學碩士	HN：用於編譯器最佳化的大型語言模型	來源
2024	2024論壇	編譯器基礎法學碩士	HN：Meta LLM編譯器（長執行緒）	來源
2024	2024論壇	編譯器基礎法學碩士	HN：元大型語言模型編譯器	來源
2025	2025紙	智慧體和強化學習編譯器	Compiler-R1：透過強化學習實現智慧編譯器自動調優	來源
2025	2025程式碼	智慧體和強化學習編譯器	Mind4Compiler/Compiler-R1（程式碼）	來源
2026	2026紙	智慧體和強化學習編譯器	LLM-VeriOpt：用於基於LLM的編譯器最佳化的驗證引導RL	來源
2026	2026紙	智慧體和強化學習編譯器	Magellan：使用AlphaEvolve 自主發現創新的編譯器最佳化指令式 ★ 級證據離線作業	來源
2025	2025談話	智慧體和強化學習編譯器	LLVM 開發者幻燈片會議：Magellan ★ 未來訊號 (\$5.4)	來源
2025	2025紙	智慧體和強化學習編譯器	AlphaEvolve：用於科學和演算法發現的編碼智慧體	來源
2026	2026公司	智慧體和強化學習編譯器	DeepMind 部落格：AlphaEvolve 的影響	來源
2025	2025紙	智慧體和強化學習編譯器	AwareCompiler：智慧體整合編譯器最佳化	來源
2026	2026紙	智慧體和強化學習編譯器		來源

年份	親切	集團	摘要	來源
			AutoPass ：用於編譯器效能調優的證據引導LLM智慧體	
2026	2026紙	智慧體和強化學習編譯器	HintPilot ：用於程式碼最佳化的基於LLM的編譯器提示綜合	來源
2026	2026紙	智慧體和強化學習編譯器	透過編譯器-LLM 合作進行智慧體程式碼最佳化 (ACCLAIM) ★ A 級證據 Q2/Q3	來源
2026	2026程式碼	智慧體和強化學習編譯器	亞馬遜科學/讚譽 (GitHub) ★ A 級證據	來源
2026	2026紙	智慧體和強化學習編譯器	生成編譯 ：人工智慧生成程式碼時的動態編譯器反饋	來源
2025	2025紙	GPU 核心和推理編譯器	KernelBench ：法學碩士可以編寫高效的GPU核心嗎？	來源
2025	2025公司	GPU 核心和推理編譯器	斯坦福大學部落格：KernelBench	來源
2025	2025程式碼	GPU 核心和推理編譯器	擴充套件智慧/ KernelBench	來源
2026	2026紙	GPU 核心和推理編譯器	KernelBench-X ：用於評估LLM生成的GPU核心的綜合基準	來源
2025	2025紙	GPU 核心和推理編譯器	GEAK ：介紹 Triton 核心 AI 智慧體和評估基準	來源
2025	2025公司	GPU 核心和推理編譯器	AMD ROCm 部落格：Triton 核心 AI / GEAK	來源
2025	2025程式碼	GPU 核心和推理編譯器	AMD-AGI/GEAK 智慧體	來源
2025	2025公司	GPU 核心和推理編譯器	Meta KernelLLM (抱臉)	來源
2025	2025紙	GPU 核心和推理編譯器	推理編譯器 ：LLM引導的模型服務最佳化	來源
2026	2026紙	GPU 核心和推理編譯器	智慧體編譯 ：用於直接CUDA推理法學碩士指導編譯器	來源
2025	2025程式碼		ucb-bar/mlir 智慧體	來源

年份	親切	集團	摘要	來源
		GPU 核心和推理編譯器		
2025	2025公司	公司基礎設施	NVIDIA: 關注您的演算法 — CUDA Tile 處理硬體	來源
2026	2026公司	公司基礎設施	NVIDIA: 使用 CUDA Tile 使用 C++ 開發效能 GPU 核心	來源
2026	2026公司	公司基礎設施	NVIDIA CUDA 13.3: 平鋪 C++ + CompileIQ	來源
2026	2026公司	公司基礎設施	NVIDIA: 利用 CompileIQ提高核心效能	來源
2026	2026程式碼	公司基礎設施	CompileIQ 文件	來源
2025	2025公司	公司基礎設施	典型: MLIR 編譯器基礎設施怎麼樣?	來源
2026	2026公司	公司基礎設施	Anthropic: 與毛茸茸的 Claudes 團隊一起構建 C 編譯器	來源
2026	2026公司	公司基礎設施	Ars Technica: 十六歲的克勞德智慧體創造了一個 C 編譯器	來源
2026	2026公司	公司基礎設施	Modular/Lattner: Claude C 編譯器 — 軟體的未來	來源
2026	2026論壇	公司基礎設施	HN: 我們委託 Opus 4.6 智慧體團隊構建一個 C 編譯器	來源
2025	2025論壇	論壇和研討會	LLVM 討論: LLVM ♥ ML 研討會 2025 年	來源
2026	2026論壇	論壇和研討會	LLVM 討論: LLVM ♥ ML 研討會 2026 CFP	來源
2023	論壇	論壇和研討會	LLVM 演講: ML 引導編譯器最佳化研討會 2023	來源
2026	2026論壇	論壇和研討會	LLVM話語: 使用智慧體進行自動審查 (約30個錯誤/207個 PR)	來源
2026	2026論壇	論壇和研討會		來源

年份	親切	集團	摘要	來源
			comp.compilers: Magellan 紙質通知	
2025	2025公司	論壇和研討會	IEEE Pulse: 編譯器最佳化中的法學碩士 — 挑戰和未來方向	來源
2026	2026公司	論壇和研討會	月光文獻綜述: Magellan	來源
2010 年代+	程式碼	正確的血統	Souper: LLVM IR 的超級最佳化器	來源

2026 | 2026紙 | 原始碼控制和審查智慧體 | [Archer: 面向編譯器最佳化的智慧體審查](#) | 來源 |

2026 | 2026程式碼 | 原始碼控制和審查智慧體 | [cuhk-s3/Archer \(GitHub\)](#) | 來源 |

2024+ | 程式碼 | 原始碼控制和審查智慧體 | [Gerrit 外掛: ai-code-review \(googlesource\)](#) | 來源 |

2025+ | 程式碼 | 原始碼控制和審查智慧體 | [amarula/評論ai-gerrit-外掛](#) | 來源 |

2025+ | 程式碼 | 原始碼控制和審查智慧體 | [GerritForge/ai-review-智慧體-provider](#) | 來源 |

2025 | 2025程式碼 | 原始碼控制和審查智慧體 | [OpenEvolve \(AlphaEvolve型OSS\)](#) | 來源 |

2025 | 2025程式碼 | 原始碼控制和審查智慧體 | [HeuriGym \(cornell-zhang/heurigym\)](#) | 來源 |

2025 | 2025程式碼 | 原始碼控制和審查智慧體 | [meta-pytorch/核心智慧體](#) | 來源 |

2026 | 2026程式碼 | 原始碼控制和審查智慧體 | [NVIDIA/CompileIQ \(GitHub\)](#) | 來源 |

2026 | 2026程式碼 | 原始碼控制和審查智慧體 | [人類學/claude-c-編譯器](#) | 來源 |

2021+ | 程式碼 | 原始碼控制和審查智慧體 | [谷歌/ml-編譯器-opt](#) | 來源 |

2026 | 2026程式碼 | 原始碼控制和審查智慧體 | [ZJU-PL/hintpilot](#) | 來源 |

| 正在進行 | 程式碼 | 原始碼控制和審查智慧體 | [llvm/llvm-project \(主機儲存庫\)](#) | 來源 |

2026 | 2026紙 | 調查與願景 | [邁向法學碩士時代的自動核心生成](#) | 來源 |

2025+ | 程式碼 | GPU 核心和推理編譯器 | [flagos-ai/awesome-LLM 驅動的核心生成](#) | 來源 |

2026 | 2026公司 | 商業產品和建議 | [AMD ROCm: GEAK v3 核心最佳化智慧體](#) | 來源 |

2025 | 2025論壇 | 論壇和研討會 | [LLVM 討論 RFC: EmitC 對 MLGO 的支援](#) | 來源 |

2026 | 2026程式碼 | 商業產品和建議 | [TensorRT-LLM PR: Claude 核心和編譯的智慧體/技能](#) | 來源 |

2026 | 2026公司 | 商業產品和建議 | [CompileIQ文件: 預期收益 \(2%到3%高度最佳化\)](#) | 來源 |

2025/26 | 紙 | 硬體軟硬體良好的設計和加速器使能/啟動 | [ML ASICs \(TritonX\) 的智慧體式運算元生成](#) ★
使能/拉起/軟硬體良好設計 | 來源 |

2025/26 | 紙 | 硬體軟硬體良好的設計和加速器使能/啟動 | [KernelEvolve: 最強加速器的智慧體核心編碼](#) ★
★ 多硬體產品 | 來源 |

2026 | 2026紙 | 硬體軟硬體良好的設計和加速器使能/啟動 | [NPU 上 Triton 的基於編譯器的分層診斷](#) ★
Ascend | 來源 |

2026 | 2026紙 | 硬體軟硬體良好的設計和加速器使能/啟動 | [KForge: AI加速器的跨平臺核心生成](#) ★ 多
DSL | 來源 |

2026 | 2026紙 | GPU 核心和推理編譯器 | [AutoKernel: 自主GPU核心最佳化](#) ★ Amdahl 智慧體迴圈 | 來源 |

2026 | 2026程式碼 | GPU 核心和推理編譯器 | [RightNow-AI/autokernel \(GitHub\)](#) ★ | 來源 |

2026 | 2026紙 | GPU 核心和推理編譯器 | [Kernel Forge: CUDA 核心選項的智慧體線束](#) | 來源 |

2026 | 2026紙 | GPU 核心和推理編譯器 | [KernelBlaster: 用於CUDA的記憶體增強型上下文強化學習](#) | 來源 |

2025 | 2025公司 | 經典深度學習編譯器 | [Helion: 用於行動式ML核心的高階DSL](#) | [來源](#) |
2025+ | 程式碼 | 經典深度學習編譯器 | [pytorch/helion \(GitHub\)](#) | [來源](#) |

總計: 95 文獻摘要

種類: '論文'·'公司'·'論壇'·'談話'·'程式碼'

★ = 下一代 預測 的高訊號 (更新 [文件/調查.md](#) §5 / [文件/ROADMAP.md](#) 時首選這些)。

另請參閱: [文件/REPOS.md](#) / [文件/產品.md](#) 作為 **A** 級證據/**B/C** 證據 (不是目錄) ; [文件/衝突.md](#) 當來源不一致時; [文件/STACK.md](#)用於軟體+硬體重塑。

匯出筆記

- 完整的文獻摘要保留在“publications/*.md”中 (未內聯)。
- 層級對映: docs/REPOS.md、 docs/PRODUCTS.md。
- 重建: python3publish/build_pdf.py (構建 en / zh-CN / zh-TW)。