VI - LE JEU D'INSTRUCTIONS DU 68000;

VI - 1 - VUE D'ENSEMBLE DU JEU D'INSTRUCTIONS

Les Instructions ombrées sont privilégiées, elles ne peuvent être exécutées qu'en mode superviseur.

VI - 2 - DÉTAIL DES INSTRUCTIONS

Dans les pages qui suivent, les instructions sont étudiées en détail. Elles sont en principe dans l'ordre alphabétique mais quelques exceptions on été faites dans un souci de clarté. Certaines instructions aux fonctions très voisines on été regroupées afin de réduire un peu la pagination de l'ouvrage.

Les colonnes de droite des tableaux des deux pages suivantes, décrivent l'influence de l'exécution de l'instruction sur le registre de Code Condition

A ou N: Bit Affecté par l'instruction ou Non affecté par l'instruction

?: Bit mis dans un état indéterminé par l'instruction-

0 ou 1: Bit mis à 0 ou à 1 par l'instruction

MNEMONIQUE	DESCRIPTION	FONCTION		ACTION sur CCR						
			X	N	Z	٧	С			
ABCD	Addition DCBN	Srce + Dest + X dans Dest (base 10)	Α	?	Α	?	Α			
ADD	Addition Binaire Naturel	Srce + Dest dans Dest (base 2)	Α	?	A N	?	Α			
ADDA	Addition d'adresses	Srce + Dest dans Dest (dest = An)	N	N N		N	N			
ADDI	Addition Immédiate	Donnée + Dest dans Destination	Α	A A		Α	Α			
ADDQ	Addition Im rapide	Donnée + Dest dans Destination	Α	Α	Α	Α	Α			
ADDX	Addition bin + X	Srce + Dest + X dans Destination	Α	Α	Α	Α	Α			
AND	ET Logique	Srce ET Dest dans Destination	N	Α	Α	0	0			
ANDI	ET Log Imméd	Donnée ET Dest dans Destination	N	Α	Α	0	0			
ANDI to CCR	ET dans CCR	Donnée ET CCR dans CCR	Α	Α	Α	Α	Α			
ANDI to SR	ET dans SR	Donnée ET SR dans SR	Α	Α	Α	Α	Α			
ASL ASR	Décalage Arithmétique	Décal à G ou D de n positions	Α	Α	Α	Α	Α			
Bcc	Branch Conditionnel	Si Condit Vraie PC + d dans PC	N	N	N	N	N			
BCHG	Test bit et Complémente	Bit testé dans Z puis Comp du bit	N	N	Α	N	N			
BCLR	Test bit et RAZ	Bit testé dans Z puis RAZ du bit	N	N	Α	N	N			
BRA	Branchement Incond	PC + Dép dans PC Inconditionnel		N	N	N	N			
BSET	Teste bit et met à 1	Bit testé dans Z puis bit = 1	N	N	Α	N	N			
BSR	Branchement à SP	Empile PC puis PC + d dans PC	N	N	N	N	N			
BTST	Teste un bit	Bit testé dans Z	N	N	Α	N	N			
CHK	Teste Source	Compa Srce à 0 et Dn en dehors Trap		Α	?	?	?			
CLR	Mise à 0	Mise à zéro d'un opérande	N	0	1	0	0			
CMP	Comparaison	Dest - Srce résultat actualise CCR	N	Α	Α	Α	Α			
CMPA	Comparaison d'adresses	Dest (An) - Srce actualise CCR	N	Α	Α	Α	Α			
CMPI	Comparaison Imm	Dest - Donnée actualise CCR	N	Α	Α	Α	Α			
СМРМ	Comparais de Mémoires	Mémoire - Mémoire actualise CCR	N	Α	Α	Α	Α			
DBcc	Décrémente et Brch Cond	Si cond fausse Décr et Branche	N	N	N	N	N			
DIVS	Division signée	Div signée MLong ÷Mot = Mot	N	Α	Α	Α	0			
DIVU	Division non signée	Div non signée MLong ÷Mot = Mot	N	Α	Α	Α	Α			
EOR	OU exclusif	Ou ex bit à bit entre Dn et un opérande	N	Α	Α	0	0			
EORI	OU exclusif immédiat	Donnée immé OUex Opérande	N	Α	Α	0	0			
EORI to CCR	OU exc dansCCR	CCR OU ex Donnée dans CCR	Α	Α	Α	Α	Α			
EORI to SR	OU ex dans SR	SR OU ex Donnée dans SR	Α	Α	Α	Α	Α			
EXG	Permutation	Permutation du contenu de 2 registres	N	N	N	N	N			
EXT	Extension de signe	Extension du signe dans un registre	N	Α	Α	0	0			
ILLEGAL	Trap Inst illégale	Trap sur instruction Illégale	N	N	N	N	N			
JMP	Saut inconditionnel	Saut inconditionnel, Adresse dans PC	N	N	N	N	N			
JSR	Saut à Sous Prog	Saut incond à sous programme	N	N	N	N	N			
LEA	Adresse Eff dans An	Charge Adresse Effective dans An	N	N	N	N	N			
LINK	Création de Lien	Empil An,SP ds An,SP+d ds SP	N	N	N	N	N			
LSL LSR	Décalage Logique	Décalage logique gauche ou droite	Α	Α	Α	0	Α			
MOVE	Transfert	Transfert de Srce dans Destination	N	Α	Α	0	0			
MOVEA	Transf d'adresse	Transfert de Srce dans An	N	N	N	N	N			

MNEMONIQUE	DESCRIPTION	FONCTION	AC	TIO	N s	ur C	CR
·	DESCRIPTION	FONCTION	X	N	Z	٧	С
MOVE to CCR	Transf dans CCR	Transfert de Srce dans CCR	Α	Α	Α	Α	Α
MOVE fr SR	Transf de SR	Transfert de SR dans Dest	N	N	N	N	N
MOVE to SR	Transf dans SR	Transfert de Srce dans SR	Α	Α	Α	Α	Α
MOVE USP	Trf de/dans USP	Srce dans USP ou USP dans Dest	N	N	N	N	N
MOVEM	Transfert multiple	Transf de ou dans plusieurs registres	N	N	N	N	N
MOVEP	Transfert périphérique	Transfert avec réorganisation	N	N	N	N	N
MOVEQ	Transfert rapide	Donnée(≤8bits) dans Destination	N	Α	Α	0	0
MULS	Multiplication Signée	Multiplication signée = 32 ou 64 bits	N	Α	Α	Α	0
MULU	Multiplication non Signée	Multiplic non signée = 32 ou 64 bits	N	Α	Α	Α	0
NBCD	Complément à 10	Complément à 10 d'un octet avec X	Α	?	Α	?	Α
NEG	Complément à 2	Complément à 2 de Dest dans Dest	Α	Α	Α	Α	Α
NEGX	Complément à 2 avec X	Compl à 2 avec X de Dest ds Dest	Α	Α	Α	Α	Α
NOP	Pas d'Opération	Pas d'opération	N	N	N	N	N
NOT	Complément à 1	Complément à 1 de Dest dans Dest	N	Α	Α	0	0
OR	OU logique	Source OU Dest dans Destination	N	Α	Α	0	0
ORI	OU Immédiat	Donnée OU Dest dans Destination	N	Α	Α	0	0
ORI to CCR	OU Immédiat dans CCR	Donnée OU CCR dans CCR	Α	Α	Α	Α	Α
ORI to SR	OU Immédiat dans SR	Donnée OU SR dans SR	Α	Α	Α	Α	Α
PEA	Push EA	Empile l'Adresse Effective	N	Ν	N	N	Ζ
RESET	Reset	Effectue un Reset des Périphériques	N	Ν	N	N	Ζ
ROL ROR	Rotation	Rotation à Gauche ou à Droite	N	Α	Α	0	Α
ROXL ROXR	Rotation par X	Rotation à Gauche ou à Droite par X	Α	Α	Α	0	Α
RTE	Retour d'Exception	Restitution de PC et SR	Α	Α	Α	Α	Α
RTR	Retour et Restaure	Restitution de PC et CCR	Α	Α	Α	Α	Α
RTS	Retour de SProg	Restitution de PC	N	Ν	N	N	N
SBCD	Soustraction DCBN X	Dest - Srce - X dans Dest en DCBN	Α	?	Α	?	Α
Scc	Mise à 1 ou 0 Cond	Si condition vraie Dest=FF sinon 00	N	N	N	N	N
STOP	Stop Mpu	Donnée dans SR et Stop	Α	Α	Α	Α	Α
SUB	Soustraction	Dest - Srce dans Destination	Α	Α	Α	Α	Α
SUBA	Soustraction d'Adresse	An - Srce dans An	N	N	N	N	N
SUBI	Soustraction Immédiate	Dest - Donnée dans Destination	Α	Α	Α	Α	Α
SUBQ	Soustraction Im Rapide	Dest - Donnée dans Destination	Α	Α	Α	Α	Α
SUBX	Soustraction avec X	Dest - Srce - X dans Destination	Α	Α	Α	Α	Α
SWAP	Permutation de Mots	Permute les 2 mots d'un registre Dn	N	Α	Α	0	0
TAS	Teste et =1	Teste octet, actual CCR et MSB =1	N	Α	Α	0	0
TRAP	Trap Incond	Exception Trappe inconditionnelle	N	N	N	N	N
TRAPV	Trap sur V=1	Si V =1 alors exception Trappe	N	N	N	N	N
TST	Test Opérande	Opérande - 0 actualise CCR	N	Α	Α	0	0
UNLK	Supp Lien	Restitue SP et An	N	N	N	N	N

VI - 2 - DÉTAIL DES INSTRUCTIONS

Dans les pages qui suivent, les instructions sont étudiées en détail. Elles sont en principe dans l'ordre alphabétique mais quelques exceptions on été faites dans un souci de clarté. Certaines instructions aux fonctions très voisines on été regroupées afin de réduire un peu la pagination de l'ouvrage.

ABCD ABCD ADDITION DCBN AVEC RETENUE

OPERATION: SOURCE₁₀ + DESTINATION₁₀ + X dans DESTINATION

SYNTAXE ASSEMBLEUR:

Dy,Dx ABCD **ABCD** -(Ay),-(Ax)

PORTEE:

Octet de poids faible

FONCTION:

Additionne en DCBN l'octet source à l'octet destination et à l'extension X.

- Entre registres de données (octets de poids faible)

Dx = Registre destination Dy = Registre source

- Entre cases mémoire, adressage par registres d'adresses pré-décrémentés

D2

D3

uniquement.

CODES CONDITION:

Χ	N	Z	٧	С
Α	?	Α	?	Α

identique à C

N indéfini

Z mis à 0 si résultat non nul sinon inchangé

С mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

	_	_	12		_	9	8	7	6	5	4	3	2	1	0	
1	1	0	0	1	N° R	(1	0	0	0	0	R/M		N° Ry	/	

R/M = 0 = Opération entre Registres de Données

= 1 = Opération entre cases mémoire

N° Rx Numéro du Registre Destination N° Ry Numéro du Registre Source

EXEMPLE D'UTILISATION

D2

D3

ABCD D2,D3 mot instruction: 0xC702

AVANT	AVANT EXECUTION							
33	44	55						

33	3 44	- 55	66
44	4 55	66	77

X	N	Z	V	С
0	0	0	0	0

1	APRES EXECUTION									
	33	44	55	66						
	44	55	66	43						

X	N	Z	V	С
1	0	0	0	1

ADD ADD

ADDITION

OPERATION: SOURCE + DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

ADD <AE>,Dn ADD Dn,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot long (.L)

FONCTION:

Additionne en binaire naturel l'opérande source à l'opérande destination et place le résultat dans la destination.

CODES CONDITION:

Χ	N	Ζ	٧	С
Α	Α	Α	Α	Α

identique à C

Ν affiche le signe du résultat (bit de poids fort)

Z V mis à 1 si résultat nul sinon à 0

mis à 1 si débordement en complément à deux sinon 0 С

mis à 1 si un report est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

ı												Δdr	2220	Effec	tivo	
	1	1	0	1		Dn		MC	DDE (OP		MODI	E	RE	GIST	RE
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Dn N° du registre de données employé

	CHAMP MODE OP								
OCTET	MOT	MOT LONG	OPERATION						
000	001	010	<ae> + <dn> dans <dn></dn></dn></ae>						
100	101	110	<dn> + <ae> dans <ae></ae></ae></dn>						

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous:

NOTA	MODE D'ADRESS	ODE D'ADRESS MODE REGISTRE NOTA MODE D'ADRESS		MODE D'ADRESS	MODE	REGISTRE	
(1)	Dn	000	N° Registre	stre d(An,Xi)		110	N° Registre
(1 + 2)	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

D2,D3

D2 D3

(1) Mode d'adressage utilisable en source seul NOTA

(2) Mode n'acceptant pas les opérandes Octet

ADD.B

EXEMPLE D'UTILISATION

	AVANT	EXECL	JTION	
D2	33	44	55	66
D3	44	55	66	77

Χ	N	Z	V	С
0	0	0	0	0

mot instruction: 0xD602 ADDES EVECUTION

,	AFRES	EVECO	HON	
	33	3 44 55 66 4 55 66 DD		
	44	55	66	DD

Χ	N	Z	V	С
0	1	0	1	0

ADDA ADDITION DANS REGISTRE D'ADRESSES

OPERATION: SOURCE + DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

ADDA <AE>,An

PORTEE:

Mot (.W), Mot long (.L)

FONCTION:

Additionne en binaire naturel l'opérande source à l'opérande destination et place le résultat dans la destination. Bien que l'opération puisse se faire sur un mot ou un mot long, le registre destination dans son entier est influencé. Lorsque l'addition porte sur un mot, le signe du nombre additionné est étendu à 32 bits avant l'opération.

CODES CONDITION:

Χ	Ν	Z	٧	C
N	Ν	Ν	Ν	Ν

Cette instruction n'influence pas le registre de codes condition.

FORMAT DU MOT INSTRUCTION

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	0	1		An		MC	DDE	ОР	ı	MODI	Ε	RE	GIST	RE
,											←	A dr	esse	Effec	tive	\rightarrow

An N° du registre d'adresses employé

CHAMP MODE OP											
OCTET	MOT	MOT LONG	OPERATION								
Néant	011	111	<ae> + <an> dans <an></an></an></ae>								

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous. Dans cette instruction l'AE est toujours source

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre	d(An,Xi)	110	N° Registre
	An	001	N° Registre	Absolu Court	111	000
	(An)	010	N° Registre	Absolu Long	111	001
	(An)+	011	N° Registre	d(PC)	111	010
	-(An)	100	N° Registre	d(PC,Xi)	111	011
	d(An)	101	N° Registre	Immédiat	111	100

EXEMPLE D'UTILISATION

	AVANT EXECUTION 00				DA.W	D2,A3	mot ins					
D2	00 00 80				22		D2	00	00) (30	22
A3	2 00 00 80				00		A3	00	OF		30	22
·												
	X	Ζ	Z	V	С			X	Ν	Z	V	С
,	00 00 80			0	0			0	0	0	0	0

ADDI ADDI

ADDITION IMMEDIATE

OPERATION: DONNEE IMMEDIATE + DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

ADDI #<DONNEE>,<AE>

PORTEE:

Octet, Mot, Mot long

FONCTION:

Additionne en binaire naturel la donnée immédiate à l'opérande destination et place le résultat dans la destination. La taille de la donnée immédiate détermine la portée de l'opération.

CODES CONDITION:

Χ	N	Z	V	С
Α	Α	Α	Α	Α

X identique à C

N affiche le signe du résultat (bit de poids fort)

Z mis à 1 si résultat nul sinon à 0

V mis à 1 si débordement en complément à deux sinon 0

C mis à 1 si un report est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

-															e .	
	0	0	0	0	0	1	1	0	SI	ZE		MODE		RE	GIST	RE
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Adresse Effective →

Suivi d'un mot extension, pour la donnée octet (octet de poids faible du mot extension) ou pour la donnée mot et de deux mots extension pour la donnée mot long.

CHAMP SIZE								
OCTET	OCTET MOT MOT LONG OPERATION							
00	00 01 10 Donnée + <ae> dans <ae></ae></ae>							

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous. L'AE est toujours destination, il en découle un certain nombre de restrictions.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

ADDI.W #0xA987,D3

mot instruction: **0X0643** mot extension **0XA987**

44	55)	88	7.7
X	N	7	V	С

Χ	N	Z	V	С
0	0	0	0	0

ALINES EXECUTION								
D2	XX	XX	XX	XX				
D3	44	55	31	FE				

Χ	N	Z	V	С
1	0	0	1	1

ADDQ ADDQ

ADDITION IMMEDIATE RAPIDE

OPERATION: DONNEE IMMEDIATE + DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

ADDQ #<DONNEE>,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot long(.L)

FONCTION:

Additionne en binaire naturel la donnée immédiate à l'opérande destination et place le résultat dans la destination. L'opération peut être effectuée sur un registre d'adresses mais alors, elle ne peut porter sur un octet et n'influence pas CCR

CODES CONDITION:

X	N	Z	٧	С
Α	Α	Α	Α	Α

X identique à C

N affiche le signe du résultat (bit de poids fort)

Z mis à 1 si résultat nul sinon à 0

V mis à 1 si débordement en complément à deux sinon 0

C mis à 1 si un report est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

											Adı		Effoo	tivo	
0	1	0	1	DON	INEE	IMM	0	SI	ZE	ľ	MODE		RE	GIST	RE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Adresse Effective —

CHAMP SIZE						
OCTET	MOT	MOT LONG	OPERATION			
00	01	10	Donnée + <ae> dans <ae></ae></ae>			

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous. L'AE est toujours destination, il en découle un certain nombre de restrictions.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(2)	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (2) Mode d'adressage n'acceptant pas les opérandes octet

(3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

			ADDQ.\	N					
	AVANT EXECUTION								
D2	XX	XX	XX	XX					
D3	44	55	FF	FF					

X	N	Z	V	С
0	0	0	0	0

#1,D3 mot instruction: 0x5243

APRES EXECUTION								
D2	XX	XX	XX	XX				
D3	44	55	00	00				

X	N	Z	V	С
1	0	1	0	1

ADDX

ADDX

ADDITION AVEC EXTENSION

OPERATION: SOURCE + DESTINATION + X dans DESTINATION

SYNTAXE ASSEMBLEUR:

ADDX Dy,Dx **ADDX** -(Ay),-(Ax)

PORTEE:

Octet (.B), Mot (.W), Mot long (.L)

FONCTION:

Additionne en binaire naturel l'opérand source à l'opérande destination ainsi qu'au bit X et place le résultat dans la destination. Cette instruction ne peut être exécutée que dans les deux modes d'adressage ci dessus entre registres de données ou entre case mémoire en adressage indirect par registre d'adresses pré-décrémentés.

CODES CONDITION:

X	Z	Ζ	>	O
Α	Α	Α	Α	Α

- identique à C
- N affiche le signe du résultat (bit de poids fort)
- mis à 0 si résultat nul sinon inchangé
- Z mis à 1 si débordement en complément à deux sinon 0
- C mis à 1 si un report est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	1		Rx		1	SI	ZE	0	0	R/M		Ry	

Le bit R/M indique le mode d'adressage

0 Registre de données

1 Entre cases mémoire

Le champ Ry N° du registre source (Dy ou Ay) Le champ Rx N° du registre destination (Dx ou Ax)

	CHAMP SIZE								
OCTET	MOT	MOT LONG	OPERATION						
00	01	10	Source + Destination + X dans Destination						

EXEMPLE D'UTILISATION

D2,D3 ADDX.L

mot instruction: 0XD782

AVANT EXECUTION D2 00 11 55 D3 44

	33	22	
66 77	77	66	

Χ	N	Z	V	С
1	0	0	0	0

APRES EXECUTION							
D2	00	11	22	33			
D3	44	66	88	AB			

Χ	N	Z	V	С
0	0	0	0	0

AND ET LOGIQUE AND

OPERATION: SOURCE ET DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

AND <AE>,Dn AND Dn,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot long (.L)

FONCTION:

Effectue un ET logique entre la source et la destination , résultat dans la destination.

Le contenu d'un registre d'adresses ne peut être employé dans cette instruction.

CODES CONDITION:

Χ	N	Z	٧	О
Z	Α	Α	0	0

X n'est pas affecté

N affiche le signe du résultat (bit de poids fort)

Z mis à 1 si résultat nul sinon 0

V mis à 0 C mis à 0

FORMAT DU MOT INSTRUCTION

			·	•	•	•	•				A 1		= **		
1	1	0	0		Dn		MC	DDE (OP		MODE		RE	GIST	RE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Adresse Effective –

Le champ Dn reçoit le N° du registre Dn utilisé

CHAMP MODE OP								
OCTET	MOT	MOT LONG	OPERATION					
000	001	010	<ae> ET <dn> dans <dn></dn></dn></ae>					
100	101	110	<dn> ET <ae> dans <ae></ae></ae></dn>					

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous:

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(1)	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

NOTA (1) Mode d'adressage utilisable en source seul

(3) Mode d'adressage ne pouvant être utilisé ni en source ni en destination.

D2 D3

EXEMPLE D'UTILISATION

AND.L D2,D3

(lorsque <AE> est de la forme Dn , <AE> est source donc ici <AE> ET Dn dans Dn)

mot instruction: **0xC682**

AVANT EXECUTION								
D2	00	00	FF	00				
D3	44	55	66	77				

(N	Z	V	С
1	0	0	0	^

1	APRES EXECUTION							
	00	00	FF	00				
	00	00	66	00				

X	N	Z	V	С
0	0	0	0	0

ANDI

ET LOGIQUE IMMEDIAT

OPERATION: DONNEE IMMEDIATE ET DESTINATION dans DESTINATION

SYNTAXE ASSEMBLEUR:

ANDI #Donnée, <AE>

PORTEE:

Octet (.B), Mot (.W), Mot long (.L)

FONCTION:

Effectue un ET logique entre la donnée immédiate et la destination , résultat dans la destination. Le contenu d'un registre d'adresses ne peut être employé dans cette instruction.

CODES CONDITION:

Χ	N	Z	V	С
Z	Α	Α	0	0

X n'est pas affecté

N affiche le signe du résultat (bit de poids fort)

Z mis à 1 si résultat nul sinon 0

V mis à 0 C mis à 0

FORMAT DU MOT INSTRUCTION

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	1	0	SI	ZE	N	IOD		RE	GIST	RE

Adresse Effective →

Le mot instruction est suivi d'un mot extension pour les opérations sur un octet (octet de poids faible de ce mot) ou sur un mot et de deux mots extension pour les opérations sur mots longs

CHAMP SIZE							
OCTET MOT MOT LONG OPERATION							
00	01	10	Source ET <ae> dans <ae></ae></ae>				

Le champ **Adresse effective** est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous:

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé.

EXEMPLE D'UTILISATION

D3

ANDI.L #0X0F.D3

mot instruction: **0x0283** 1er mot extension: **0000** 2ème mot extension: **000F**

D2 XX XX XX

١	XX	XX	XX	XX
I	44	55	66	77

Χ	N	Z	V	С
0	0	0	0	0

71 INEO EXECUTION								
D2	XX	XX	XX	XX				
D3	00	00	00	07				

X	N	Z	V	С
0	0	0	0	0

ANDI to CCR ET LOGIQUE IMMEDIAT AVEC CCR

OPERATION: DONNEE IMMEDIATE ET CCR dans CCR

SYNTAXE ASSEMBLEUR:

ANDI # Donnée, CCR

PORTEE:

Octet

FONCTION:

Effectue un ET logique entre la donnée immédiate et le registre de codes condition, résultat dans la partie basse du registre d'état (CCR).

CODES CONDITION:

X	N	Z	V	С
Α	Α	Α	Α	Α

X mis à 0 si le bit correspondant de la donnée est à 0 sinon inchangé N, Z, V, C identiques à X

FORMAT DU MOT INSTRUCTION	0X023C
---------------------------	--------

_										6						
	0	0	0	0	0	0	1	0	0	0	1	1	1	1	0	0

Le mot instruction est suivi d'un mot extension dont l'octet de poids faible contient la donnée immédiate . L'octet de poids fort est mis à 0.

ANDI to SR ET LOGIQUE IMMEDIAT AVEC SR

INSTRUCTION PRIVILEGIEE

OPERATION: Si le processeur est dans l'état superviseur

DONNEE IMMEDIATE ET SR dans SR

Si non TRAP

SYNTAXE ASSEMBLEUR:

ANDI #Donnée,SR

PORTEE:

Mot

FONCTION:

Si le microprocesseur est dans le mode superviseur, effectue un ET logique entre la donnée immédiate et le registre d'état, résultat dans le registre d'état (SR). Si le microprocesseur n'est pas dans le mode superviseur déclenchement d'une exception viol de privilège (Vecteur N° 8)

CODES CONDITION:

X	N	Z	٧	С
Α	Α	Α	Α	Α

X mis à 0 si le bit correspondant de la donnée est à 0 sinon inchangé N, Z, V, C identiques à X

FORMAT DU MOT INSTRUCTION 0X027C

-															1	
	0	0	0	0	0	0	1	0	0	1	1	1	1	1	0	0

Le mot instruction est suivi d'un mot extension qui contient la donnée immédiate .

ASL DECALAGE ARITHMETIQUE **ASL ASR ASR** (ARITHMETIC SHIFT LEFT, RIGHT) OPERATION: DESTINATION DECALEE DE < NOMBRE > dans DESTINATION **SYNTAXE ASSEMBLEUR: ASR** ASL Dx,Dy Dx,Dy ASL #Donnée,Dy ASR #Donnée,Dy ASL <AE> **ASR** <AE> PORTEE:

Octet (.B), Mot (.W), Mot long (.L)

FONCTION:



ASL décalage arithmétique à gauche, ASR à droite suivant les croquis ci-dessus. Le nombre de décalages peut être précisé de deux façons:

1/ Le nombre de décalage est précisé dans l'instruction, de 1 à 8.

2/ Le nombre est contenu dans un registre spécifié dans l'instruction le décalage est modulo 64. Le décalage d'une case mémoire ne peut être que d'une unité.

CODES CONDITION:

Χ	N	Z	٧	С
Α	Α	Α	Α	Α

X et C Voir les croquis ci-dessus Ζ mis à 1 si résultat nul sinon mis à 0 affiche le signe du résultat (bit de mis à 1 si le MSB a été modifié pendant poids fort) décalage sinon 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	Reg	/Non	nbre	dr	SI	ZE	I/R	0	0	RE	GIST	RE

Champ Reg/Nombre Si I/R = 0 ce champ précise le nombre de décalages = 1 ce champ indique le N° de Dx

Champ dr indique le sens du décalage: 0 à droite 1 à gauche

Champ SIZE Octet:00 Mot:01 Mot long: 10

Champ I/R 0 décalage immédiat 1 Décalage par registre (Dx)

REGISTRE N° de Dy

Décalage en mémoire:

15	14	4.0	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	0	0	dr	1	1	ı	MODI	E	RE	GIST	RE

Adresse Effective

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous, dr est identique au précédent.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(3)	Dn				d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION ASR.B

D3

AVANT EXECUTION										
44	55	5	(36		83				
Χ	N	Z	7	V		С				
0	0	()	0		0				

#1,D3 mot instruction: 0xE203

	APRES	EXECU	TIC
D3	44	55	

•	II TIEG EXECUTION											
	44	55	5	6	66	C1						
	X	N	- 2	7	V		С					
	1	1		0	0		1					

BCC à BVS

BCC à BVS

BRANCHEMENT CONDITIONNEL (BRANCH CONDITIONALLY)

OPERATION: SI CONDITION VRAIE ALORS: PC + d dans PC

SYNTAXE ASSEMBLEUR:

Bcc <Etiquette>

PORTEE:

Octet, Mot, Mot long

FONCTION:

Si la condition spécifiée (cc) voir ci-dessous est vérifiée alors le branchement est effectué (PC + d dans PC) le déplacement est calculé par l'assembleur , il correspond au nombre d'octets en complément à 2 à sauter, la valeur de PC est l'adresse de l'instruction plus 2

Conditions de Branchement

Précisions sur le branchement basé sur le résultat d'une comparaison ou une soustraction

INST	CONDITION	Codage	si résultat DEST - SOURCE	Système de Numération	Condition booléenne
BCC	Carry Clear	0100	≥à0	Bin Nat	C = 0
BCS	Carry Set	0101	<à0	Bin Nat	C = 1
BEQ	Equal	0111	= 0	Quelconque	Z = 1
BGE	Greater or Equal	1100	≥à0	Comp à 2	N ⊕ V = 0
BGT	Greater Than	1110	> à 0	Comp à 2	Z nor $(N \oplus V) = 1$
BHI	High	0010	>à0	Bin Nat	C ou Z = 0
BLE	Less or Equal	1111	≤à0	Comp à 2	Z ou N ⊕ V = 1
BLS	Lower or Same	0011	≤à0	Bin Nat	C ou Z = 1
BLT	Less Than	1101	< à 0	Comp à 2	N ⊕ V = 1
ВМІ	Minus	1011	Négatif	Quelconque	N = 1
BNE	Not Equal	0110	Différent de 0	Quelconque	Z = 0
BPL	Plus	1010	Positif	Quelconque	N = 0
BVC	Overflow Clear	1000	Signe Cohérent	Comp à 2	V = 0
BVS	Overflow Set	1001	Signe non cohérent	Comp à 2	V = 1

CODES CONDITION:

X	N	Z	>	O
N	N	Ν	Z	Ζ

Le registre de Codes condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	OND	ITIO	N			DE	PLAC	CEME	ENT		

Si le déplacement tient sur 8 bits il est logé dans le champ déplacement du mot instruction. Si le déplacement tient sur 16 bits (et ne tient pas sur 8) le champ déplacement est mis à \$00 et le déplacement est logé dans un mot extension.

La suite de la description de cette instruction est reportée dans le bas de la page suivante

BRA BRA

BRANCHEMENT INCONDITIONNEL (BRANCH ALWAYS)

OPERATION: PC + d dans PC

SYNTAXE ASSEMBLEUR:

BRA < Etiquette >

PORTEE:

Octet, Mot, Mot long

FONCTION:

Lorsque le microprocesseur rencontre cette instruction, le branchement est toujours effectué (PC + d dans PC). Le déplacement est calculé par l'assembleur , il correspond au nombre d'octets en complément à 2 à sauter, la valeur de PC est l'adresse de l'instruction plus 2

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Ν	Ν	Ν	Ν

Le registre de Codes condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	0			DE	PLAC	EME	NT		

Si le déplacement tient sur 8 bits il est logé dans le champ déplacement du mot instruction.

Si le déplacement tient sur 16 bits (et ne tient pas sur 8) le champ déplacement est mis à \$00 et le déplacement est logé dans un mot extension.

Suite de BCC à BVS

	CONDITION	TEST		CONDITION	TEST
CC	Carry Clear	C = 0	LS	Lower or Same	C + Z = 0
CS	Carry Set	C = 1	LT	Less Than	N ⊕ V = 0
EQ	Equal	Z = 1	MI	Minus	N = 1
GE	Greater or Equal	N ⊕ V = 0	NE	Not Equal	Z = 0
GT	Greater Than	(N ⊕ V) + Z = 0	PL	Plus	N = 0
HI	High	C + Z = 0	VC	Overflow Clear	V = 0
LE	Less or Equal	(N ⊕ V) + Z = 1	VS	Overflow Set	V = 1

BCHG - BCLR - BSET- BTST TESTE UN BIT ET:

(BCHG)CHANGE, (BCLR)MET A 0, (BSET)MET A 1, (BTST) NE CHANGE PAS

OPERATION: Teste le bit concerné dans le mot long d'un registre de données ou dans un octet

mémoire, en copie le complément dans le bit Z de CCR puis suivant l'instruction:

BCHG Remplace ce bit par son complément (TEST BIT AND CHANGE)

BCLR Remplace ce bit par 0 (TEST BIT AND CLEAR)
BSET Remplace ce bit par 1 (TEST BIT AND SET)

BTST Ne modifie pas le bit testé (TEST BIT)

SYNTAXE ASSEMBLEUR:

 BCHG
 Dn,<AE>
 BCHG
 <N°>,<AE>

 BCLR
 Dn,<AE>
 BCLR
 <N°>,<AE>

 BSET
 Dn,<AE>
 BSET
 <N°>,<AE>

 BTST
 Dn,<AE>
 BTST
 <N°>,<AE>

PORTEE:

Octet en mémoire

Mot long dans un registre (AE = Dn)

CODES CONDITION:

Χ	N	Z	٧	С
N	N	Α	N	N

Seul le bit Z est inflencé dans le registre de Codes condition suivant la description ci dessus.

FORMAT DU MOT INSTRUCTION

Le N° du bit à tester est dans un registre Dn

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0		Dn		1	IN	IS	ı	MODE		RE	GIST	RE
										←	Adre	sse	Effec	tive	\rightarrow

Le N° du bit à tester est fourni en donnée immédiate

					10								2	1	U
0	0	0	0	1	0	0	0	IN	IS	N	MODE	Ξ	RE	GIST	'RE

Adresse Effective →

dans ce dernier cas le N° est dans un mot extension Octet Haut \$00 Octet Bas N° du bit modulo 32 Le champ INS dépend de l'instruction

BCHG	BCLR	BSET	BTST
01	10	11	00

Le champ Dn reçoit le N° du registre Dn utilisé

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous:

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(4)	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

(4) Seul mode portant sur un mot long les autres modes portent sur un octet seul

VOIR LES EXEMPLES D'APPLICATION EN BAS DE LA PAGE SUIVANTE

BSR BSR

BRANCHEMENT A UN SOUS-PROGRAMME (BRANCH TO SUBROUTINE)

OPERATION:

 $(PC) \rightarrow -(SP)$ $(PC) + d \rightarrow PC$

SYNTAXE ASSEMBLEUR:

BSR <Étiquette>

PORTEE:

Short(.S), Long(.L).

FONCTION:

Le contenu de PC, adresse de l'instruction suivante, est sauvé dans la pile active (utilisateur ou superviseur suivant l'état du bit S), puis PC est chargé avec le résultat de (PC) + déplacement

Le déplacement en code complément à deux peut porter sur ± 127 octets, le déplacement se code alors sur un octet et ne nécessite pas de mot extension ce sera un BSR.S ou sur ±32 k Octets avec un BSR.L. Dans ce dernier cas, le déplacement calculé par l'assembleur est logé dans un mot extension et le champ réservé au déplacement dans le mot instruction est mis à 0

CODES CONDITION:

X	Ν	Z	٧	C
N	N	N	N	N

Le registre de Code Condition n'est pas influencé par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	0	0	0	0	1			DE	PLAC	CEME	ENT		

EXEMPLES D'UTILISATION DES INSTRUCTIONS DE LA PAGE PRECEDENTE

BCLR #7,D3 mot instruction: 0x0883 mot extension: 0x0007

D2 D3

AVANT EXECUTION								
D2	XX	XX	XX	XX				
D3	44	55	FF	FF				

,	APRES EXECUTION								
D2	XX	XX	XX	XX					
D3	44	55	FF	7F					

X	N	Z	V	С
0	0	0	0	0

X	N	Z	V	С
0	0	0	0	0

BCHG	D2,D3	mot instruction: (0X0543
------	-------	--------------------	--------

	AVANT EXECUTION								
D2	00	00	00	0F					
D3	44	55	00	FF					

1	APRES EXECUTION									
	00	00	00	0F						
	44	55	80	FF						

Χ	N	Z	V	С
0	0	0	0	0

Χ	N	Z	V	С
0	0	1	0	0

CHK CHK

TEST ENTRE DEUX LIMITES (CHECK REGISTRE AGAINST BOUNDS)

OPERATION:

Si Dn<0 ou Dn>source alors Trappe

SYNTAXE ASSEMBLEUR:

<AE>,Dn CHK

PORTEE:

Mot(.W)

FONCTION:

Le contenu d'un registre de données spécifié dans l'instruction est testé entre deux limites. Si le contenu du registre en complément à 2 est supérieur à la source ou inférieur à 0 alors une exception CHK est initiée vecteur N° 6

CODES CONDITION:

X	N	Z	V	С
V	Α	?:	?	?

- Non affecté X
- Ν Mis à 1 si Dn<0 mis à 0 si Dn>source Autrement indéfini
- Z Indéfini
- ٧ Indéfini
- C Indéfini

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	R	EG D	n	1	1	0		MODE	=	RE	GIST	RE

Adresse Effective

Le champ Registre Dn précise le registre de données qui contient l'opérande à tester.

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTR E
	Dn	000	N° Registre		d(An,Xi)	110	N°
							Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre		d(PC)	111	010
	-(An)	100	N° Registre		d(PC,Xi)	111	011
	d(An)	101	N° Registre		Immédiat	111	100

NOTA (3) ce mot d'adressage ne peut pas être utilisé

EXEMPLE D'UTILISATION

D2,D3

mot instruction: 0X4702

AVANT EXECUTION D2

XX	XX	22	33

APRES EXECUTION

7 11 11 E O E 11 E O									
D2	XX	XX	22	33					

CAS	Contenu de D3	Trappe	Bit N
1er CAS (0 <d3<d2)<="" td=""><td>XX XX 11 22</td><td>NON</td><td>N = indéfini</td></d3<d2>	XX XX 11 22	NON	N = indéfini
2ème CAS (D3>D2)	XX XX 33 22	OUI	N = 0
3ème CAS (D3<0)	XX XX 88 22	OUI	N = 1

CLR

MISE A 0 D'UN OPERANDE (CLEAR AN OPERAND)

OPERATION:

0X00 dans Destination

SYNTAXE ASSEMBLEUR:

CLR <AE>

PORTEE:

Octet (.B), Mot(.W), Mot long(.L).

FONCTION:

La destination est mise à 0

CODES CONDITION:

Χ	N	Z	V	С
N	0	1	0	0

- X Non affecté
- N Toujours mis à 0
- Z Toujours mis à 1
- V Toujours mis à 0
- C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	SI	ZE		MODI	E	RE	GIST	RE
·· ← Adresse Effect							tive	\rightarrow							

Le champ SIZE spécifie la taille de l'opération

CHAMP SIZE									
OCTET	MOT	MOT LONG	OPERATION						
00	0 dans Destination								

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

D2

D3

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

CLR.W D3

mot instruction: 0x4243

D2 XX XX XX XX XX D3 44 55 66 77

X	N	Z	V	С
1	1	0	1	1

APRES EXEC

XX	XX	XX	XX
44	55	00	00

X	N	Z	V	С	
1	0	1	0	0	

CMP

COMPARAISON (COMPARE)

CMP

OPERATION:

Destination - Source

SYNTAXE ASSEMBLEUR:

CMP <AE>,Dn

PORTEE:

Octet (.B), Mot(.W), Mot long(.L).

FONCTION:

Soustrait l'opérande source au contenu d'un registre de données et positionne CCR en fonction des résultats obtenus. Le contenu du registre Dn est inchangé (c'est ce qui fait différer cette instruction de la soustraction)

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Α	Α	Α	Α

- X Non affecté
- N Copie du bit de poids fort du résultat de la soustraction
- Z Mis à 1 si le résultat de la soustraction donne 0
- V Mis à 1 si le résultat de la soustraction donne une incohérence de signe
- C Mis à 1 si le résultat de la soustraction génère un report

FORMAT DU MOT INSTRUCTION

15 14	13	12		10	9	Ö		Ö	5	4	3		1	U
1 0	1	1	R	EG D	n	MC	DE (OP	N	/IODE		RE	GIST	RE

" ← Adresse Effective →

Le champ **Registre Dn** le registre de données utilisé Le champ **Op Mode** dépend de la taille de l'opération

		CHAMP	MODE OP
OCTET	MOT	MOT LONG	OPERATION
000	001	010	<dn> - <ae> positionne CCR</ae></dn>

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

			-,						
NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE		
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre		
(1)	An	001	N° Registre		Absolu Court	111	000		
	(An)	010	N° Registre		Absolu Long	111	001		
	(An)+	011	N° Registre		d(PC)	111	010		
	-(An)	100	N° Registre		d(PC,Xi)	111	011		
	d(An)	101	N° Registre		Immédiat	111	100		

NOTA (1) Ce mode d'adressage n'accepte pas les opérandes octet

Lorsque la destination est un registre d'adresses CMPA est à utiliser, lorsqu'une donnée immédiate est utilisée comme comparaison l'instruction devient CMPI et entre mémoires CMPM. Certains assembleurs le font automatiquement.

EXEMPLE D'UTILISATION

AVANT EXECUTION D2							
D2	00	00	77	00			
D3	44	55	66	77			

X	Ν	Z	>	С	
0	0	0	0	0	

D2,D3	mot instruction:	0xB642
DZ,D3	mot manaction.	UNDUTZ

00 00 11 00				
D2	00	00	77	00
D3	44	55	66	77

X	N	Z	V	С
0	1	0	0	1

CMPA

CMPA

COMPARAISON D'ADRESSES (COMPARE ADDRESS)

OPERATION:

Destination - Source

SYNTAXE ASSEMBLEUR:

CMPA <AE>,An

PORTEE:

Mot(.W), Mot long(.L).

FONCTION:

Soustrait l'opérande source au contenu d'un registre d'adresses et positionne CCR en fonction des résultats obtenus. Le contenu du registre An est inchangé (c'est ce qui fait différer cette instruction de la soustraction).Lorsque l'opération est spécifiée sur un mot, l'opérande de comparaison voit son signe étendu à 32 bits et la comparaison se fait sur toute l'étendue du registre d'adresses.

CODES CONDITION:

Χ	N	Z	V	С	
Ν	Α	Α	Α	Α	

- Non affecté
- Copie du bit de poids fort du résultat de la soustraction
- Ζ Mis à 1 si le résultat de la soustraction donne 0
- Mis à 1 si le résultat de la soustraction donne une incohérence de signe
- Mis à 1 si le résultat de la soustraction génère un report С

FORMAT DU MOT INSTRUCTION

1 0 1 1 REG An MODE OP MODE REGISTRE	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	1	1	R	REG An			MODE OP		MODE		REGISTRE			

Le champ Registre An le registre d'adresses utilisé

Le champ Op Mode dépend de la taille de l'opération

CHAMP MODE OP						
OCTET	MOT	MOT LONG	OPERATION			
Néant	011	111	<an> - <ae> positionne CCR</ae></an>			

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre		d(PC)	111	010
	-(An)	100	N° Registre		d(PC,Xi)	111	011
	d(An)	101	N° Registre		Immédiat	111	100

A3

EXEMPLE D'UTILISATION

CMPA.W D2,A3 mot instruction: 0xB6C2 **AVANT EXECUTION** D2

D2 00 00 80 00 **A3** 00 10 00 00

X	N	Z	V	С
0	0	0	0	0

APRES EXECUTION 00 00 80 00 00 10 00 00

Χ	N	Z	V	С
0	0	0	0	1

CMPI

CMPI

COMPARAISON IMMEDIATE (COMPARE IMMEDIATE)

OPERATION:

Destination - Donnée immédiate

SYNTAXE ASSEMBLEUR:

CMPI #Donnée, <AE>

PORTEE:

Octet (.B), Mot(.W), Mot long(.L).

FONCTION:

Soustrait la donnée immédiate au contenu de l'Adresse Effective et positionne CCR en fonction du résultat obtenu. Le contenu de l'Adresse Effective est inchangé (c'est ce qui fait différer cette instruction de la soustraction).

CODES CONDITION:

Χ	N	Z	٧	С
N	Α	Α	Α	Α

- X Non affecté
- N Copie du bit de poids fort du résultat de la soustraction
- Z Mis à 1 si le résultat de la soustraction donne 0
- V Mis à 1 si le résultat de la soustraction donne une incohérence de signe
- Mis à 1 si le résultat de la soustraction génère un report

FORMAT DU MOT INSTRUCTION

				10	9	0	- 1	6	5	4	3		- 1	U
0 0	0	0	1	1	0	0	SI	ZE	N	/IODE		RE	GIST	RE

" ← Adresse Effective –

Le mot instruction est suivi d'un ou deux mots extension qui supportent la donnée immédiate Le champ Size spécifie la taille de l'opération.

CHAMP SIZE						
OCTET	MOT	MOT LONG	OPERATION			
00	01	10	Destination - Donnée actualise CCR			

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé.

EXEMPLE D'UTILISATION

CMPI.W #0X100,D3 mot instruction: 0X0C43 mot extension: 0X0100 AVANT EXECUTION APRES EXECUTION

D2	XX	XX	XX	XX
D3	00	01	00	00

Χ	N	Z	V	С
0	0	0	0	0

			11011	
D2	XX	XX	XX	XX
D3	00	01	00	00

Χ	N	7	V	С
0	1	0	0	1

CMPM CMPM

COMPARAISON MEMOIRE (COMPARE MEMORY)

OPERATION:

Destination - Source

SYNTAXE ASSEMBLEUR:

CMPM (Ay)+,(Ax)+

PORTEE:

Octet (.B), Mot(.W), Mot long(.L).

FONCTION:

Soustrait l'opérande source de l'opérande destination et positionne CCR en fonction des résultats obtenus. L'opérande destination est inchangé. Cette instruction n'utilise que le mode d'adressage indirect par registre d'adresses post-incrémenté.

CODES CONDITION:

X	Ν	Z	٧	O
N	Α	Α	Α	Α

- X Non affecté
- N Copie du bit de poids fort du résultat de la soustraction
- Z Mis à 1 si le résultat de la soustraction donne 0
- V Mis à 1 si le résultat de la soustraction donne une incohérence de signe
- C Mis à 1 si le résultat de la soustraction génère un report

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1		Ax		1	SI	ZE	0	0	1		Ay	

← Destination →

Source →

Le champ Registre Ax spécifie le registre d'adresses utilisé pour spécifier la destination Le champ Registre Ay spécifie le registre d'adresses utilisé pour spécifier la source Le champ définit la taille de l'opération

CHAMP SIZE										
OCTET	MOT	MOT LONG	OPERATION							
00	01	10	Destination - Source actualise CCR							

EXEMPLE D'UTILISATION

CMPM.L

(A2)+,(A3)+ mot instruction: 0xB78A

MEMOIRES

MONNEO	
ADRESSES	CONTENU
00 01 80 04	2B
00 01 80 03	55
00 01 80 02	44
00 01 80 01	33
00 01 80 00	11
00 01 7F FF	57

ADRESSES	CONTENU
00 01 00 04	AB
00 01 00 03	55
00 01 00 02	44
00 01 00 01	33
00 01 00 00	11
00 00 FF FF	17

A2

00 01 80 00									
00	01	80	00						
00	01	00	00						

X	N	Z	V	С
0	0	0	0	0

A2 A3

1	APRES	EXECU	TION	
	00	01	80	04
	00	01	00	04

Χ	N	Z	V	С	
0	0	1	0	0	

DBcc à DECREMENTATION ET DBcc DBvs BRANCHEMENT CONDITIONNEL DBvs (TEST CONDITION, DECREMENT, AND BRANCH)

OPERATION:

Si la condition n'est pas vraie alors

Dn est décrémenté, si Dn ≠ -1 alors branchement (PC + d dans PC)

si Dn = -1 alors (PC + 2 dans PC)

Si la condition est vraie alors pas d'opération (PC + 2 dans PC)

SYNTAXE ASSEMBLEUR:

DBcc Dn,<Étiquette>

PORTEE:

Mot

FONCTION:

Cette instruction permet de réaliser une boucle dont la sortie est obtenue par la condition devenue vraie ou par la décrémentation d'un registre. L'Instruction commence par tester la condition afin de vérifier si la sortie de boucle est obtenue. Si c'est le cas aucune opération n'est réalisée et le MPU passe à l'instruction suivante. Si la condition n'est pas vraie, le registre Dn est décrémenté d'une unité, si celui ci est parvenu à la valeur -1 il y aura également sortie de boucle. Le nombre chargé dans le registre Dn indique donc le nombre maximum (+1) de boucles exécutées ce nombre pouvant être réduit par l'obtention de la condition vraie

Pour le branchement et l'interprétation plus fine des conditions voir l'instruction Bcc.

	CONDITION	CODE	TEST		CONDITION	CODE	TEST
CC	Carry Clear	0100	C = 0	LS	Low or Same	0011	C ou Z = 1
CS	Carry Set	0101	C = 1	LT	Less Than	1101	N ⊕ V = 1
EQ	Equal	0111	Z = 1	MI	Minus	1011	N = 1
GE	Greater or Equal	1100	N⊕ V = 0	NE	Not Equal	0110	Z = 0
GT	Greater Than	1110	(N ⊕ V) ou Z=0	PL	Plus	1010	N = 0
HI	High	0010	C ou Z = 0	VC	Overflow Clear	1000	V = 0
LE	Less or Equal	1111	(N ≈ V) ou Z=1	VS	Overflow set	1001	V = 1

CODES CONDITION:

Ī	Χ	N	Z	٧	С	
	Ν	Ζ	Ν	Ν	Ν	

Le registre de codes condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

_15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	(OND	ITIO	N	1	1	0	0	1	RE	GIST	'RE

Le mot instruction est suivi d'un mot contenant le déplacement à ajouter à PC pour effectuer le branchement.

Le champ **condition** indique la valeur prise dans le tableau ci-dessus

Le champ **registre** précise le N° du registre de données employé comme compteur

NOTES:

L'obtention de la condition peut être interprétée comme l'expression UNTIL des langages évolués par exemple Décrémente et branche UNTIL (jusqu'à) Minus(Négatif)

Si aucune condition n'est requise, seulement n boucles à exécuter, on pourra prendre la (non)condition DBF, certains assembleurs acceptent DBRA, ainsi, seul le passage à -1 de Dn permettra la sortie de boucle.

DIVS DIVISION SIGNEE ET NON SIGNEE DIVS DIVU (SIGNED AND UNSIGNED DIVIDE) DIVU

OPERATION:

Destination ÷ Source dans Destination

SYNTAXE ASSEMBLEUR:

DIVS <AE>,Dn DIVU <AE>,Dn

PORTEE:

Dividende 32 bits

Diviseur Quotient et Reste 16 bits

FONCTION:

Divise l'opérande destination par l'opérande source (AE) et range le résultat dans Destination. L'opération est réalisée en arithmétique **signée (DIVS) non signée (DIVU).** La Destination est toujours un Registre de Données. Pour DIVS, la division respecte la règle des signes et le reste est donné avec le signe du dividende (voir les exemples de la page suivante)

Division d'un **Mot Long** (Destination) par un **Mot** (Source) Le résultat remplace le dividende. Le mot de poids fort contient le reste et le mot de poids faible le quotient

Une division par ZERO entraîne le déclenchement d'une exception (Vecteur N°5)

Si le quotient ne tient pas dans l'emplacement qui lui est réservé, le bit d'**Overflow** est positionné mais l'opération n'est pas exécutée et les opérandes sont inchangés

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Α	Α	Α	0

X Non affecté

N Mis à 1 si le quotient est négatif, 0 autrement, indéfini si overflow

Z Mis à 1 si le quotient = 0, 0 autrement, indéfini si overflow ou div par 0

V Mis à 1 si le quotient dépasse la capacité d'accueil 0 autrement

Toujours mis à 0

FORMAT DU MOT INSTRUCTION

				•				<u> </u>		ı	U
1 0 0	0	REG Dn	S	1	1	N	MODE	Ε	RE	GIST	RE

" ← Adresse Effective →

Le champ **Reg Dn** précise le registre de données qui contient l'opérande à diviser (Dest)

Le bit **S** = 1 pour division signée, 0 pour non signée

Le champ **Adresse effective** qui précise le diviseur est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTR E
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre		d(PC)	111	010
	-(An)	100	N° Registre		d(PC,Xi)	111	011
	d(An)	101	N° Registre		Immédiat	111	100

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLES D'UTILISATION DES INSTRUCTIONS DIVU ET DIVS

	DIVU D2,D3							
D2 00 D3 00	mot instruction: IT EXECUTION 00 00 02 00 00 05	0x86C2 D2 D3						
X 0	N Z V C 0 0 0 0		X N Z V C 0 0 0 0 0					
2ème EXEMPL								
	IT EXECUTION	DO	APRES EXECUTION					
D2 00 D3 00	00 00 02 40 00 05	D2 D3						
			nodifié et le bit V est mis à 1					
X	N Z V C	ende n'est pas n	X N Z V C					
0	0 0 0 0							
3ème EXEMPL								
	mot instruction:	0X87C2						
	IT EXECUTION		APRES EXECUTION					
D2 00	00 00 02	D2						
D3 00	00 00 05	D3						
(division de 15	and the minetic met the manufacture	4)	\leftarrow Reste \rightarrow \leftarrow Quotient \rightarrow					
`	par +2 , quotient +2 reste +	-1)	V N 7 V C					
X 0	N Z V C 0 0 0 0		X N Z V C 0 0 0 0					
4ème EXEMPL			0 0 0 0 0					
	IT EXECUTION		APRES EXECUTION					
D2 00	00 00 02	D2						
D3 FF	FF FF FB	D3	L L L L L L L L L L L L L L L L L L L					
<u>, </u>								
← Reste→ ← Quotient → (division de - 5 (FFFFFFFB) par +2 , quotient - 2 (FFFE) reste - 1 (FFFF))								
(division de - 5	(FFFFFFFB) par +2 , quoti	ent - 2 (FFFE) re	$\leftarrow Reste \rightarrow \leftarrow Quotient \rightarrow \\ este - 1 (FFFF))$					
(division de - 5	N Z V C	ent - 2 (FFFE) re	este - 1 (FFFF)) X N Z V C					
X 0	N Z V C 0 0 0 0	ent - 2 (FFFE) re	este - 1 (FFFF))					
X 0 5ème EXEMPL	N Z V C 0 0 0 0 0 E DIVS D2,D3	ent - 2 (FFFE) re	este - 1 (FFFF)) X					
5ème EXEMPL	N Z V C 0 0 0 0		este - 1 (FFFF)) X					
X 0	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE	D2	APRES EXECUTION 00 00 FF FE					
5ème EXEMPL	N Z V C 0 0 0 0		APRES EXECUTION 00 00 FF FE 00 01 FF FE					
5ème EXEMPL AVAN D2 00 D3 00	N Z V C 0 0 0 0	D2 D3	este - 1 (FFFF)) X					
5ème EXEMPL AVAN D2 00 D3 00 (division de +5	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2	D2 D3	este - 1 (FFFF) X					
5ème EXEMPL AVAN D2 00 D3 00	N Z V C 0 0 0 0	D2 D3	este - 1 (FFFF)) X					
X 0 0	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0	D2 D3	APRES EXECUTION 00 00 FF FE 00 01 FF FE ← Reste → ← Quotient→ 1) X N Z V C					
X 0 0	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0	D2 D3	APRES EXECUTION 00 00 FF FE 00 01 FF FE ← Reste → ← Quotient→ 1) X N Z V C					
Sème EXEMPL AVAN D2 00 D3 00 (division de +5 X 0 6ème EXEMPL AVAN D2 00	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE	D2 D3 2 (FFFE) reste +	APRES EXECUTION X					
Sème EXEMPL AVAN D2 00 D3 00 (division de +5 X 0 6ème EXEMPL AVAN	N Z V C 0 0 0 0	D2 D3 2 (FFFE) reste +	APRES EXECUTION O					
X 0 0	N Z V C 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE FF FF FB	D2 D3 2 (FFFE) reste + D2 D3	APRES EXECUTION O					
X 0 0	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE FF FF FB	D2 D3 2 (FFFE) reste + D2 D3	APRES EXECUTION O					
X 0 0	N	D2 D3 2 (FFFE) reste + D2 D3	APRES EXECUTION O					
X 0 0	N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE 00 00 05 par - 2 (FFFE), quotient - 2 N Z V C 0 0 0 0 0 E DIVS D2,D3 IT EXECUTION 00 FF FE FF FF FB	D2 D3 2 (FFFE) reste + D2 D3	APRES EXECUTION O					

EOR OU EXCLUSIF (DILEME) (EXCLUSIVE OR LOGICAL)

OPERATION:

Source ⊕ Destination → Destination

SYNTAXE ASSEMBLEUR:

EOR Dn,<AE>

PORTEE:

Octet(.B), Mot(.W), Mot long(.L).

FONCTION:

OU exclusif bit à bit entre la source qui est toujours un registre de Données et le contenu de l'adresse effective résultat dans celle-ci.

CODES CONDITION:

Χ	N	Z	V	С
N	Α	Α	0	0

X Non affecté

N Copie du bit de poids fort du résultat

Z Mis à un si le résultat = 00

V Mis à 0

C Mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	1	1	R	EG D	n	MC	DDE	ОР	ľ	MODE	•	RE	GIST	RE

"← Adresse Effective →

EOR

Le champ **Registre Dn** précise le registre de données qui contient l'opérande source Le champ **Op Mode** spécifie la taille de l'opération

CHAMP MODE OP								
OCTET	MOT	MOT LONG	OPERATION					
100	101	110	<dn> ⊕ <ae> dans <ae></ae></ae></dn>					

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

D2 D3

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

EOR.B D2,D3 mot instruction: 0xB503

AVANT EXECUTION									
D2	00	00	00	F0					
D3	11	22	33	44					

- 1		7		
Х	N	_	٧	Ü
1	0	0	0	1

-	APRES EXECUTION								
	00	00	00	F0					
	11	22	33	B4					

ĺ	Χ	N	Z	V	С
	1	0	0	0	0

EORI EORI

OU EXCLUSIF IMMEDIAT (DILEME) (EXCLUSIVE OR IMMEDIATE)

OPERATION:

Donnée immédiate ≈ Destination Æ Destination

SYNTAXE ASSEMBLEUR:

EORI #Donnée, < AE>

PORTEE:

Octet(.B), Mot(.W), Mot long(.L).

FONCTION:

OU exclusif bit à bit entre la Donnée Immédiate et le contenu de l'adresse effective résultat dans celle-ci. La taille de la donnée immédiate doit correspondre à la portée de l'instruction

CODES CONDITION:

X	Z	Z	>	O
N	Α	Α	0	0

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 00
- V Mis à 0
- C Mis à 0

FORMAT DU MOT INSTRUCTION

										. ,	l			41	
0	0	0	0	1	0	1	0	SI	ZE	MODE		RE	GIST	RE	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

"← Adresse Effective →

Suivi d'un ou deux mots contenant la donnée immédiate Le champ **SIZE** spécifie la taille de l'opération

	CHAMP SIZE											
OCTET	MOT MOT LONG OPERATION											
00	01	10	Donnée ≈ Destination dans Destination									

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

EORI.W #0X100,D3 mot instruction: 0X0A43 mot extension: 0X0100 APRES EXECUTION

D₂ D2 XX XX XX XX XX XX XX D3 00 00 01 00 D3 00 00 00 00

Χ	Z	Z	>	O	X	Ν	Z	V	С
0	0	0	0	0	0	0	1	0	0

EORI to CCR

OU EXCLUSIF IMMEDIAT AVEC CCR

SYNTAXE ASSEMBLEUR:

EORI #Donnée, CCR

PORTEE:

Octet

FONCTION:

Effectue un OU Exclusif entre la donnée immédiate et le registre de codes condition, résultat dans la partie basse du registre d'état (CCR).

CODES CONDITION:

Χ	N	Z	V	С
Α	Α	Α	Α	Α

X Complémenté si le bit correspondant de la donnée est à 1 sinon inchangé

N,Z,V,C identiques à X

FORMAT DU MOT INSTRUCTION (0X0A3C)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	1	0	1	0	0	0	1	1	1	1	0	0	l

Le mot instruction est suivi d'un mot extension dont l'octet de poids faible contient la donnée immédiate . L'octet de poids fort est mis à 0.

EORI to SR OU EXCLUSIF IMMEDIAT AVEC SR

INSTRUCTION PRIVILEGIEE

OPERATION: Si le processeur est dans l'état superviseur

DONNEE IMMEDIATE

SR dans SR

Si non TRAP

SYNTAXE ASSEMBLEUR:

EORI #Donnée,SR

PORTEE:

Mot

FONCTION:

Si le microprocesseur est dans le mode superviseur, effectue un OU Exclusif entre la donnée immédiate et le registre d'état, résultat dans le registre d'état (SR). Si le microprocesseur n'est pas dans le mode superviseur déclenchement d'une exception viol de privilège (Vecteur N° 8)

CODES CONDITION:

X	N	Z	V	С
Α	Α	Α	Α	Α

X Complémenté si le bit correspondant de la donnée est à 1 sinon inchangé N,Z,V,C identiques à X

FORMAT DU MOT INSTRUCTION (0X0A7C)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	0

Le mot instruction est suivi d'un mot extension qui contient la donnée immédiate .

EXG

ECHANGE DE REGISTRES (EXCHANGE REGISTERS)

OPERATION:

 $Rx \leftrightarrow Ry$

SYNTAXE ASSEMBLEUR:

EXG Dx,Dy EXG Ax,Ay EXG Dx,Ay

PORTEE:

Mot long(.L).

FONCTION:

Échange le contenu de deux registres, cet échange porte sur les 32 bits . Il peut se faire entre deux registres de données , d'adresse ou données et adressse.

CODES CONDITION:

X	Z	Z	٧	O
N	N	N	N	N

Le Registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	0	0	R	EG R	X	1		OF	P-MO	DE		R	EG F	Ry

D2 D3

Les champs **Registre Rx et Ry** précisent les N° des registres concernés Le champ **Op Mode** spécifie le mode d'échange

Dx,Dy	Ax,Ay	Dx,Ay				
01000	01001	10001				

EXEMPLE D'UTILISATION

EXG D2,D3

mot instruction: **0XC543**

AVAINT EXECUTION									
D2	11	22	33	44					
D3	55	66	77	88					

1	Χ	N	Z	V	С
	0	0	0	0	0

1	APRES EXECUTION								
	55 66 77 88								
	11	22	33	44					

X	Ν	Z	V	С
0	0	0	0	0

EXT

EXTENSION DU SIGNE (SIGN EXTEND)

OPERATION:

Extension du signe à 16 ou 32 bits

SYNTAXE ASSEMBLEUR:

EXT.W Dn Extension d'Octet à Mot EXT.L Dn Extension de Mot à Mot Long

PORTEE:

Mot (.W), Mot Long(.L).

FONCTION:

Etend le bit de signe d'un registre de données d'un octet à un mot, d'un mot à un mot long.

D2

D3

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Α	Α	0	0

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 0
- V Mis à 0
- C Mis à 0

FORMAT DU MOT INSTRUCTION

									6		•			•	
0	1	0	0	1	0	0	O	р-Мо	de	0	0	0	R	EG [n

Le champ **Registre Dn** précise les N° du registre concerné Le champ **Op Mode** spécifie la taille de l'extension

7Æ 15	15Æ 31
010	011

EXEMPLE D'UTILISATION

D3

EXT.L D3

mot instruction: 0x48C3

D2 XX XX XX

XX	XX	XX	XX
00	00	80	00

X	N	Z	V	С
0	0	0	0	0

APRES EXECUTION

XX	XX	XX	XX
FF	FF	80	00

X	N	Z	V	С
0	1	0	0	0

ILLEGAL ILLEGAL

EXECUTER UNE EXCEPTION TRAPPE INSTRUCTION ILLEGALE (TAKE ILLEGAL INSTRUCTION TRAP)

OPERATION:

SSP - 4 dans SSP puis PC DANS LA PILE SSP - 2 dans SSP puis SR DANS LA PILE

SYNTAXE ASSEMBLEUR:

Cette pseudo instruction s'emploie en déposant dans le programme le code de l'instruction

PORTEE:

Sans

FONCTION:

Ce mot instruction déclenche une exception Instruction Illégale (N° vecteur \$4). Toutes les autres configurations illégales ne doivent pas être utilisées seule cette instruction est garantie ILLEGALE

CODES CONDITION:

X	Z	Z	>	O
N	N	N	N	N

Le Registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION (0X4AFC)

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	1	0	1	0	1	1	1	1	1	1	0	0

JMP JSR

SAUT (JUMP) SAUT A SOUS PROGRAMME (JUMP TO SUBROUTINE)

JMP JSR

OPERATION:

JUMP Adresse de Destination dans PC
JSR SP - 4 dans SP puis PC dans la Pile
Puis Adresse de Destination dans PC

SYNTAXE ASSEMBLEUR:

JMP <AE>

PORTEE:

Sans

FONCTION:

JMP Le 68000 continue l'exécution du programme à l'adresse indiquée.

JSR Le 68000 continue l'exécution du programme à l'adresse indiquée après avoir sauvegardé l'adresse de retour dans la pile (adresse de l'instruction qui suit le JSR).

La pile utilisée dépend de l'état du bit S

S=0 pile utilisateur S=1 pile superviseur

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Ν	Ν	Ν	Ν

Le Registre de Codes Condition n'est pas affecté par ces instructions.

FORMAT DU MOT INSTRUCTION

IMD

JIVI	Г													
14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	1	1	0	1	1	ı	MODI	E	RE	GIST	RE
	l l									se	Effec	tive	\rightarrow	
JS	R													
14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	1	1	0	1	0	MODE			RE	GIST	RE
										∆dres	se	Effec	tive	\rightarrow
	14 1 JS 14	1 0 JSR 14 13	14 13 12 1 0 0 JSR 14 13 12	14 13 12 11 1 0 0 1 JSR 14 13 12 11	14 13 12 11 10 1 0 0 1 1 JSR 14 13 12 11 10	14 13 12 11 10 9 1 0 0 1 1 1 JSR 14 13 12 11 10 9	14 13 12 11 10 9 8 1 0 0 1 1 1 0 JSR 14 13 12 11 10 9 8	14 13 12 11 10 9 8 7 1 0 0 1 1 1 0 1 JSR 14 13 12 11 10 9 8 7	14 13 12 11 10 9 8 7 6 1 0 0 1 1 1 0 1 1 JSR 14 13 12 11 10 9 8 7 6	14 13 12 11 10 9 8 7 6 5 1 0 0 1 1 1 0 1 1 1 JSR 14 13 12 11 10 9 8 7 6 5 1 0 0 1 1 1 0 9 8 7 6 5	14 13 12 11 10 9 8 7 6 5 4 1 0 0 1 1 1 0 1 1 MODI JSR 14 13 12 11 10 9 8 7 6 5 4 1 0 0 1 1 1 0 1 0 MODI	14 13 12 11 10 9 8 7 6 5 4 3 1 0 0 1 1 0 1 1 MODE "← Adresse JSR 1 13 12 11 10 9 8 7 6 5 4 3 1 0 0 1 1 0 1 0 MODE	14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 1 0 1 1 MODE RE JSR 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 1 1 1 0 1 0 MODE RE	14 13 12 11 10 9 8 7 6 5 4 3 2 1 1 0 0 1 1 0 1 1 MODE REGIST

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(3)	Dn				d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
(3)	(An)+				d(PC)	111	010
(3)	-(An)				d(PC,Xi)	111	011
	d(An)	101	N° Registre	(3)	Immédiat		_

NOTA (3) Ce mode d'adressage ne peut être utilisé

LEA LEA

CHARGEMENT DE L'ADRESSE EFFECTIVE (LOAD EFFECTIVE ADDRESS)

OPERATION:

 $\langle AE \rangle \rightarrow An$

SYNTAXE ASSEMBLEUR:

LEA <AE>, An

PORTEE:

Mot Long

FONCTION:

L' adresse effective est chargée dans le registre d'adresse spécifié dans l'instruction. Les 32 bits sont concernés par l'opération

CODES CONDITION:

Χ	Ν	Z	٧	С
N	Ν	Ν	Ν	Ν

Le Registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	R	REG An		1	1	1		MODI	=	REGISTRE		
-										•	← <i>I</i>	A dres	se	Effec	tive	\rightarrow

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTR E
(3)	Dn				d(An,Xi)	110	N°
							Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
(3)	(An)+				d(PC)	111	010
(3)	-(An)				d(PC,Xi)	111	011
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

LEA 4(A3),A3

mot instruction: **0X47EB** mot extension: **0X0004**

X	N	Z	V	С
0	0	0	0	0

Χ	N	Z	V	С
0	1	0	0	1

LINK

CREATION D'UN LIEN (LINK AND ALLOCATE)

OPERATION:

 $SP - 4 \rightarrow SP; An \rightarrow (SP);$

 $SP \rightarrow An; SP + d \rightarrow SP;$

SYNTAXE ASSEMBLEUR:

LINK An,#<Déplacement>

PORTEE:

Mot, Mot Long

FONCTION:

Le contenu du registre d'adresse spécifié dans l'instruction est sauvé dans la pile puis le contenu du pointeur de pile est chargé dans ce même registre et le déplacement spécifié est ajouté au contenu du pointeur de pile. Si le déplacement est spécifié sur un mot, son signe sera étendu à 32 bits.

Si le déplacement est négatif, ce qui est généralement le cas, il réserve un espace dans la pile qui est situé entre le registre An (ex SP-4) et la nouvelle valeur de SP (SP-4-d) . Cet espace pourra être utilisé pour la communication de paramètres entre programme principal et sous programme.

CODES CONDITION:

Χ	N	Z	V	С
N	N	N	N	N

Le Registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

1	5	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	1	1	1	0	0	1	0	1	0	R	EG A	۱n

Suivi de un ou deux mots contenant le déplacement.

EXEMPLE D'UTILISATION

LINK A5,#0XFFFA

mot instruction: **0X4E55** mot extension: **0XFFFA**AVANT EXECUTION APRES EXECUTION

SP 80 SP 00 01 04 00 01 FA 22 44 **A5** 00 00 A5 00 01 80 00

MEMOIRES

CONTENU]"
AB	SP
XX	
	AB XX

A5 →

 $SP \rightarrow$

LSL, DECALAGE LOGIQUE A GAUCHE LSL LSR DECALAGE LOGIQUE A DROITE LSR (LOGICAL SHIFT LEFT,RIGHT)

OPERATION: Destination décalée de <nombre> dans Destination

SYNTAXE ASSEMBLEUR:

LSL Dx,Dy LSR Dx,Dy LSR #<donnée>,Dy LSR #<donnée>,Dy LSR <EA>

PORTEE:

Octet(.B), Mot(.W), Mot long(.L).

FONCTION:

Les bits de l'Opérande contenus dans le registre Dy sont décalés à droite (LSR) ou à gauche (LSL) du nombre de rang spécifié dans la donnée immédiate ou dans le registre Dx

Si le décalage est en donnée immédiate, celle-ci sera logée dans le mot instruction elle pourra être de 1 à 8 dans ce dernier cas le codage sera 000. Lorsque le nombre de décalage est spécifié dans le registre de données il peut aller jusqu'à 64 le nombre contenu dans le registre est interprété comme modulo 64

Si l'opérande est contenu dans une adresse mémoire <EA> il ne peut être décalé que d'un rang

C ← OPERANDE ← O	O → OPERANDE	TC.
LSL LSL	LSR	→ X

CODES CONDITION:

X et C	voir ci-dessus	Z	Mis à un si le résultat = 00
N	Copie du bit de poids fort du résultat	V	Mis à 0

FORMAT DU MOT INSTRUCTION

L'opérande est dans le registre Dy

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	Nb	r ou	Dx	dr	SI	ZE	i/r	0	1	R	EG D	у

L'opérande est dans une case mémoire

1	1	1	0	0	0	1	dr	1	1	N	MODE		RE	GIST	RE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

← Adresse Effective →

- Le champ **Nombre ou Dx** précise le nombre de décalage de 1 à 8 (de 001 à 000) ou le registre de données qui contient le nombre de décalage à effectuer (modulo 64)
- dr indique le sens du décalage 0 à droite 1 à gauche
- Le champ SIZE spécifie la taille de l'opération Octet:00 Mot:01 Mot long :10
- Le bit i/r précise si le nombre de décalage est dans le mot opération (0) ou dans le registre Dx (1)
- Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(3)	Dn				d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION LSR.B

#1,D3

mot instruction: 0XB20B

	AVAN			יו ו ע	JIV			
D3	44	55	5		36	83		
	X	N	Z	7	V		С	_
	0	0	()	0		0	

D3

-	APRES EXECUTION										
_	44	55	5	•	66	41					
	Χ	N	2	7	V		С				
	1	0	()	0		1				

MOVE

TRANSFERT DE SOURCE DANS DESTINATION (MOVE DATA FROM SOURCE TO DESTINATION)

OPERATION:

Source dans Destination

SYNTAXE ASSEMBLEUR:

MOVE <AE>,<AE>

PORTEE:

Octet(.B), Mot(.W), Mot long(.L).

FONCTION:

Transfère le contenu de source dans destination. La donnée transférée est examinée et le CCR est positionné en conséquence

CODES CONDITION:

Χ	N	Z	V	С
N	Α	Α	0	0

X Non affecté

N Copie du bit de poids fort du résultat

Z Mis à un si le résultat = 00

V Mis à 0

C Mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	SI	ZE	RE	GIST	RE	N	IODI	E	-	MODI	Ε	RE	GIST	RE

"← Adresse Effect Dest → ← Adresse Effect Source →

Le champ SIZE spécifie la taille de l'opération

•	CHAMP SIZE									
OCTET	OCTET MOT MOT LONG OPERATION									
01	01 11 10 Transfert de Source dans Destination									

Le champ **Adresse effective** est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous aussi bien en source qu'en destination

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(1 + 2)	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

NOTA (1) Ce mode d'adressage ne peut être utilisé que pour l'opérande source

(2) Le transfert ne peut porter sur un octet

Voir aussi MOVEA pour un transfert dans un registre d'adresse (les assembleurs acceptent souvent un move classique) et également MOVEQ pour les transferts immédiats rapides dans les registres de données.

EXEMPLE D'UTILISATION D2,D3 **MOVE.W** mot instruction: 0x3602 **AVANT EXECUTION** APRES EXECUTION D2 88 99 AA BB D2 88 99 AA BB D3 11 22 33 44 D3 11 22 AA BB 0 0 0 0 0 0

MOVE to CCR

TRANSFERT DANS CCR (MOVE TO CCR)

MOVE to CCR

OPERATION:

SOURCE Æ CCR;

SYNTAXE ASSEMBLEUR:

MOVE <AE>,CCR

PORTEE:

Mot (.W obligatoire)

FONCTION:

MOVE to CCR: Transfert du contenu de source dans le registre de code condition, l'opérande source est le mot mais seuls les 5 bits de poids faible sont introduits dans le registre positionnant les bits de CCR . L'octet de poids fort est ignoré il est cependant véhiculé sur le bus.

CODES CONDITION:

Move to CCR

X	Z	Z	٧	С
Α	Α	Α	Α	Α

Le Registre de Codes Condition est affecté dans son entier par cette instruction, chaque bit est chargé par le bit correspondant de "source".

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	0	0	1	1	ı	MODI		F	REGIS	TRE
										←	A	dres	se E f	fective	→

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre	d(An,Xi)	110	N° Registre
(3)	An			Absolu Court	111	000
	(An)	010	N° Registre	Absolu Long	111	001
	(An)+	011	N° Registre	d(PC)	111	010
	-(An)	100	N° Registre	d(PC,Xi)	111	011
	d(An)	101	N° Registre	Immédiat	111	100

(3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

MOVE.W #0X11,CCR

mot instruction: **0X44FC** mot extension: **0X0011**

Χ	N	Z	V	С
0	0	0	0	0

X	N	Z	V	С
1	0	0	0	1

MOVE
from SR TRANSFERT DU REGISTRE D'ETAT from SR
to SR * TRANSFERT DANS REGISTRE D'ETAT * to SR
(MOVE FROM OR TO SR)

*INSTRUCTION PRIVILEGIEE (TO)

OPERATION: MOVE FROM SR: SR → DESTINATION

MOVE TO SR: SI ETAT SUPERVISEUR SOURCE \rightarrow SR; SI NON TRAPPE

SYNTAXE ASSEMBLEUR: MOVE SR,<AE>
MOVE <AE>.SR

PORTEE: Mot,

FONCTION:

MOVE from SR: Transfert le contenu du registre d'état dans l'emplacement destination qui ne peut être un registre d'adresse.

MOVE to SR: Si le bit S est positionné à 1 (mode superviseur), transfert du contenu de source dans le registre d'état, l'opérande source est le mot, les bits de SR sont positionnés en conséquence. Si S est à 0, déclenchement d'une exception Viol de privilège (N° vecteur 8).

CODES CONDITION:

Move from SR: Le Registre de Codes Condition n'est pas affecté par cette instruction.

Move to SR:

Χ	N	Z	٧	С
Α	Α	Α	Α	Α

Le Registre de Codes Condition est affecté dans son entier par cette instruction, chaque bit est chargé par le bit correspondant de "source". Il en est de même pour l'octet de poids fort.

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	SEN	IS	0	1	1		MODE		RE	GIST	RE
						•				_	Δα	Iress	e F ffe	ctive	$\overline{}$

Le champ SENS spécifie le sens du transfert

۰	io da trarior	OI C
	From SR	To SR
	00	11

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

- (1) Ce mode d'adressage ne peut être utilisé que dans MOVE to SR
- (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION (PASSAGE DU MASQUE D'INTERRUPTION DE 1 À 4)

MOVE #0X2400,SR

mot instruction: **0x46FC** mot extension: **0x2400**

SR AVANT EXECUTION

S

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	X	1	X	X	0	0	1	Χ	X	X	1	0	0	0	1
R APRES EXECUTION																
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	Χ	1	Χ	Χ	1	0	0	Χ	Χ	Χ	0	0	0	0	0

MOVE from USP to USP

TRANSFERT DU SP UTILISATEUR TRANSFERT DANS LE SP UTILISATEUR (MOVE FROM OR TO SR)

MOVE from USP to USP

INSTRUCTIONS PRIVILEGIEES

OPERATION:

MOVE FROM USP: SI ETAT SUPERVISEUR:

USP → REGISTRE D'ADRESSE; SI NON TRAPPE

MOVE TO USP: SI ETAT SUPERVISEUR:

REGISTRE D'ADRESSE → SR; SI NON TRAPPE

SYNTAXE ASSEMBLEUR:

MOVE USP,An MOVE An,USP

PORTEE:

Mot Long,

FONCTION:

MOVE from USP: Si le microprocesseur est dans l'état superviseur (bit S=1), transfère le contenu du **P**ointeur de **P**ile **U**tilisateur dans le registre d'adresses spécifié. Si S est à 0, déclenchement d'une exception Viol de privilège (N° vecteur 8).

MOVE to USP: Si le microprocesseur est dans l'état superviseur (bit S=1), transfert du contenu du registre d'adresse dans le **P**ointeur de **P**ile **U**tilisateur. Si S est à 0, déclenchement d'une exception Viol de privilège (N° vecteur 8).

L'usage de cette instruction ne se justifie qu'en mode Superviseur puisque dans ce mode USP n'est pas accessible autrement. En mode Utilisateur on utilisera le MOVEA vers A7 pour charger USP CODES CONDITION:

Le Registre de Codes Condition n'est pas affecté par cette instruction.

Χ	N	Z	٧	С
N	Ν	Ν	Ζ	Ζ

FORMAT DU MOT INSTRUCTION

15															
0	1	0	0	1	1	1	0	0	1	1	0	Dr	R	EG A	۱n

Dr= 0 transfert de An dans USP Dr = 1 transfert de USP dans An

EXEMPLE D'UTILISATION MOVE I

			mot inst		0x4E61				
	AVANT	EXECU	JTION			APRES	EXECU	TION	
A1	00	01	00	00	A1	00	01	00	00
A7	00	11	22	44	A7	00	11	22	44
USP	00	00	55	66	USP	00	01	00	00

A1 USP

MOVEA MOVEA

TRANSFERT DANS UN REGISTRE D'ADRESSE (MOVE ADDRESS)

OPERATION:

SOURCE → DESTINATION

SYNTAXE ASSEMBLEUR:

MOVE <AE>,An

PORTEE:

Mot (.W) Mot Long (.L)

FONCTION:

Transfert le contenu de l'adresse effective dans un registre d'adresse. Le transfert s'effectue sur un mot ou un mot long. Dans le premier cas le signe est étendu à 32 bits. La plupart des assembleurs acceptent l'instruction MOVE pour ce type de transfert, cependant c'est le code ci-dessous qui résultera de l'assemblage.

CODES CONDITION:

X	Ν	Z	٧	O
N	N	N	N	Ν

Le Registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	SIZ	ZE	R	EG A	n	0	0	1		MODI	E	RE	GIST	RE

Adresse Effective →

Le champ **SIZE** spécifie la taille de l'opération

CHAMP SIZE									
OCTET MOT MOT LONG OPERATION									
11 10 Transfert de <ae> dans An</ae>									

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

MODE D'ADRESS	MODE	REGISTRE	MODE D'ADRESS	MODE	REGISTRE
Dn	000	N° Registre	d(An,Xi)	110	N° Registre
An	001	N° Registre	Absolu Court	111	000
(An)	010	N° Registre	Absolu Long	111	001
(An)+	011	N° Registre	d(PC)	111	010
-(An)	100	N° Registre	d(PC,Xi)	111	011
d(An)	101	N° Registre	Immédiat	111	100

D2

A3

EXEMPLE D'UTILISATION

MOVEA.W D2,A3 mot instruction: 0X3642

AVANT EXECUTION D2 22 33 44 **A3** 00 2B 00 2B

Χ	N	Z	V	С
0	0	0	0	0

1	APRES	EXECU	TION	
	11	22	33	4

•	AI NEO EXECUTION									
	11	22	33	44						
	00	00	33	44						

Χ	N	Z	V	С
0	0	0	0	0

MOVEM TRANSFERT DE MOVEM PLUSIEURS REGISTRES(MOVE MULTIPLE REGISTERS)

OPERATION:

REGISTRES dans DESTINATION

SOURCE dans REGISTRES

SYNTAXE ASSEMBLEUR:

MOVEM LISTE DE REGISTRES,<AE>
MOVEM <AE>,LISTE DE REGISTRES

PORTEE:

Mot (.W) Mot long (.L)

FONCTION:

Les registres sélectionnés sont transférés de ou vers la mémoire. Les registres concernés sont codés dans un mot extension suivant la structure décrite ci-dessous. Lorsqu'il s'agit d'un transfert de la mémoire vers les registres, si l'opération porte sur un mot, le bit de signe est étendu à 32 bits même pour les registres de données.

Si le mode d'adressage est pré-décrémenté, seuls les transferts de registres vers la mémoire sont possibles et l'ordre de transfert est $A7 \rightarrow A0$ et $D7 \rightarrow D0$.

Si le mode d'adressage est post-incrémenté, seuls les transferts de mémoire vers les registres sont possibles et l'ordre de transfert est le suivant: D0 \rightarrow D7 et A0 \rightarrow A7

Dans les autres modes d'adressage, les deux sens de transfert sont possibles et l'ordre est D0 Æ D7 puis A0 Æ A7. Les transferts vers la mémoire commencent à l'adresse spécifiée par <AE> et se poursuivent vers les adresses croissantes.

CODES CONDITION:

Χ	N	Z	V	С
Ν	N	N	N	N

Le registre de code condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

0 1 0 0 1 dr 0 0 1 Sz MODE REGISTRE	_ 1:	5	14	13	12	11	10	9	8	7	6	5 4 3		2	1	0	
	C)	1	0	0	1	dr	0	0	1	Sz	MODE		E	REGISTRE		RE

← Adresse Effective →

Mot extension pour le mode pré-décrémenté seul (1 pour les registres à transférer 0 pour les autres)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D0	D1	D2	D3	D4	D5	D6	D7	A0	A1	A2	A3	A4	A5	A6	A7

Mot extension pour tous les autres modes (1 pour les registres à transférer 0 pour les autres)

15	14	13	12	11	10	9	8		6	5	4	3	2	1	U
A7	A6	A5	A4	А3	A2	A1	Α0	D7	D6	D5	D4	D3	D2	D1	D0

Le transfert s'effectue du bit 0 vers le bit 15

Le champ **dr** indique le sens du transfert 0 Registres vers Mémoire 1 Mémoire vers Registres

Le champ **Sz** précise la taille du transfert.0 = Mots , 1 = Mots Longs

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

l	NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
Ī	(3)	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
	(3)	An	001	N° Registre		Absolu Court	111	000
		(An)	010	N° Registre		Absolu Long	111	001
	(1)	(An)+	011	N° Registre	(1)	d(PC)	111	010
I	(2)	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
		d(An)	101	N° Registre	(3)	Immédiat		

NOTA (1) Sens Mémoire vers Registres uniquement

- (2) Sens Registres vers Mémoire uniquement
- (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION MOVEM

MOVEM.L D2/A2,-(A3)

mot instruction: **0X48E3** mot extension: **0X2020** AVANT EXECUTION APRES EXECUTION

D2	11	22	33	44	D2	11	22	33	44
D3	55	66	77	88	D3			77	
A2	00	01	23	45	A2	00	01	23	45
A3	00	01	80	F0	A3	00	01	80	E8

MEMOIRES

ADRESSES	CONTENU	
00 01 80 F0	XX	A3
00 01 80 EF	XX	
00 01 80 EE	XX	
00 01 80 ED	XX	
00 01 80 EC	XX	
00 01 80 EB	XX	
00 01 80 EA	XX	
00 01 80 E9	XX	
00 01 80 E8	XX	
00 01 80 E7	XX	
00 01 80 E6	XX	

ADRESSES	CONTENU
00 01 80 F0	XX
00 01 80 EF	45
00 01 80 EE	23
00 01 80 ED	01
00 01 80 EC	00
00 01 80 EB	44
00 01 80 EA	33
00 01 80 E9	22
00 01 80 E8	11
00 01 80 E7	XX
00 01 80 E6	XX

EXEMPLE D'UTILISATION MOVEP

MOVEP.L D2,(0,A3) mot instruction: 0x05CB mot extension: 0x0000 AVANT EXECUTION APRES EXECUTION

D2 D2 22 22 33 44 11 33 44 11 00 00 01 7F FD **A3** 01 FD **A3** 7F

 $A3 \rightarrow$

Χ	N	Z	V	С	X	N	Z	V	
0	0	0	0	0	0	0	0	0	(

MEMOIRE CONNECTEE SUR LA PARTIE BASSE DU BUS DE DONNEES

ADRESSES	CONTENU	ADRESSES	CONTENU
00 01 80 05	XX	00 01 80 05	XX
00 01 80 03	XX	00 01 80 03	44
00 01 80 01	XX	00 01 80 01	33
00 01 7F FF	XX	00 01 7F FF	22
00 01 7F FD	XX	00 01 7F FD	11
00 01 7F FB	XX	00 01 7F FB	XX

(Le terme mémoire doit être pris au sens large, il peut s'agir des registres internes d'un périphérique placés à des adresses consécutives)

MOVEP TRANSFERT DE DONNEES DE MOVEP ou VERS PERIPHERIQUES (MOVE PERIPHERAL DATA)

OPERATION:

SOURCE DANS DESTINATION

SYNTAXE ASSEMBLEUR:

MOVEP Dx,(d,Ay) MOVEP (d,Ay),Dx

PORTEE:

Mot (.W) Mot long (.L)

FONCTION:

Cette instruction est utilisée pour transférer des données de ou vers un périphérique dont le port 8 bits est connecté sur un bus 16 bits. L'adresse du périphérique est spécifiée dans le mode d'adressage indirect par registre d'adresse avec déplacement sur 16 bits. Le transfert s'effectue Octet de poids fort d'abord à l'adresse indiquée puis le moyen fort à l'adresse +2 moyen faible ad+4 et en dernier octet de poids faible à l'adresse +6. Si l'adresse est paire (even) le transfert s'effectue sur la partie haute du bus, si l'adresse est impaire (odd) c'est la partie basse du bus qui sera utilisée.

Exemples:

Transfert d'un mot long de ou vers la mémoire

Structure du Registre

15	14	13	12	11	11 10 9 8				7 6 5 4				2	1	0	
FORT				M	OYEN	I FOI	RT	MO	YEN	FAIE	BLE		FAIBLE			

Organisation des Données en mémoire

15 8	7	0	
FORT			Adresse spécifiée
MOYEN FORT			Ad + 2
MOYEN FAIBLE			Ad + 4
FAIBLE			Ad + 6

Transfert d'un mot de ou vers la mémoire à une adresse impaire

Structure du Registre

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										FO	RT			FAII	BLE	

Organisation des Données en mémoire

15	8	7	0	_
		FORT		Adresse spécifiée
		FAIBLE		Ad + 2

CODES CONDITION:

Χ	N	Z	٧	С
N	Z	Ν	Ν	Ν

Le registre de code condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	R	EG D	n	OF	P-MO	DE	0	0	1	R	EG A	۸n

Le Champ REGISTRE Dn spécifie le registre de données

Le Champ **REGISTRE** An spécifie le registre d'adresse

Le rôle du champ **OP-MODE** est précisé dans le tableau ci-dessous

Mots $Mem \rightarrow Dn$	M Longs Mem \rightarrow Dn	Mots $Dn \rightarrow Mem$	M Longs Dn → Mem
100	101	110	111

MOVEQ MOVEQ

TRANSFERT RAPIDE (MOVE QUICK)

OPERATION:

Donnée immédiate dans Destination

SYNTAXE ASSEMBLEUR:

MOVEQ #Donnée, Dn

PORTEE:

Octet étendu à Mot long

FONCTION:

Transfert la donnée immédiate dans le Registre de Données. La donnée immédiate est fournie sous la forme d'un Octet mais son bit de signe est étendu à 32 bits. Le registre est donc affecté dans son ensemble.

CODES CONDITION:

X	Ν	Z	٧	O
N	Α	Α	0	0

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 0 sinon mis à 0
- V Mis à 0
- C Mis à 0

FORMAT DU MOT INSTRUCTION

1	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	1	1	RE	GIST	RE	0			ONN	IEE II	ММЕ	DIAT	E	

D2

D3

Le champ **REGISTRE** spécifie le N° du Registre qui doit recevoir la donnée.-

EXEMPLE D'UTILISATION

MOVEQ #4,D3 mot instruction: 0x7604

D2 XX XX XX XX XX D3 44 55 66 77

Χ	N	Z	V	С
0	0	0	0	0

Χ	N	Z	V	С
0	0	0	0	0

MULS MULTIPLICATION SIGNEE MULU MULTIPLICATION NON SIGNEE (SIGNED OR UNSIGNED MULTIPLY)

MULS MULU

OPERATION:

Source multipliée par Destination dans Destination

SYNTAXE ASSEMBLEUR:

MULS <AE>,Dn MULU <AE>,Dn

PORTEE:

Opérandes: Mot(.W), Résultat: Mot long(.L).

FONCTION:

Effectue le produit signé (MULS) ou non signé (MULU) de deux mots résultat sur 32 . MUL(S ou U).W effectue le produit d'un mot, contenu de l'Adresse Effective, et du mot de poids faible du registre Destination résultat sur 32 bits dans le registre Destination.

CODES CONDITION:

Χ	N	Z	٧	С
N	Α	Α	0	0

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 0
- V Mis à 0
- C Mis à 0

FORMAT DU MOT INSTRUCTION

_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	0	0	R	REG Dn		U/S	1	1	ı	MODI	E	REGISTRE		
											_	A dr	esse	Effec	tive	\rightarrow

Le champ **Dn** indique le N° du registre de données utilisé

Le champ U/S spécifie la nature de l'opération 0= Non signée 1= Signée

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTR
	Dn	000	N° Registre		d(An,Xi)	110	N° Registr
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre		d(PC)	111	010
	-(An)	100	N° Registre		d(PC,Xi)	111	011
	d(An)	101	N° Registre		Immédiat	111	100

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLES D'UTILISATION DES INSTRUCTIONS MULU ET MULS

1er EXEMPLE MU			
AVANT EXECUTION D2 11 22 0	instruction: 0xC6C2	D2 D3	APRES EXECUTION 11 22 00 02 00 00 00 04
X N Z 0 0 0	V C 0 0		X N Z V C 0 0 0 0 0
2ème EXEMPLE MUI AVANT EXECUTION)	APRES EXECUTION
	F FE F FE	D2 D3 nultiplicati	00 00 FF FE FF FC 00 04
3ème EXEMPLE MU	LS D2,D3		
	instruction: 0XC7C2	2	APRES EXECUTION
D2 00 00 0	0 02 0 02	D2 D3	00 00 00 02 00 00 00 04
X N Z 0 0 0	V C 0		X N Z V C 0 0 0 0 0
4ème EXEMPLE MUI AVANT EXECUTION			APRES EXECUTION
D2 00 00 F	F FE 0 02	D2 D3	00 00 FF FE FF FF FC
(multiplication de - 2 (FFFE) p	v C 0 0	4))	X N Z V C 0 1 0 0 0
5ème EXEMPLE MU I			
	0 02 F FE	D2 D3	APRES EXECUTION 00 00 00 02 FF FF FF FC
(multiplication de +2 par - 2 (FFFE) = (FFFFFFFC (-	4))	X N Z V C 0 1 0 0 0
6ème EXEMPLE MUI			
	DN F FE F FE	D2 D3	APRES EXECUTION 00 00 FF FE 00 00 00 04
(multiplication de - 2 (FFFE) p X N Z 0 0 0	par - 2 (FFFE) = +4)) V C 0 0		X N Z V C 0 0 0 0 0

NBCD NBCD

COMPLEMENT A DIX AVEC EXTENSION (NEGATE DECIMAL WITH EXTEND)

OPERATION:

0 - Destination (10) - X dans Destination

SYNTAXE ASSEMBLEUR:

NBCD <AE>

PORTEE:

Octet (.B)

FONCTION:

L'opérande et le bit X sont soustraits à 00 (soustraction en DCBN).

De même qu'il est possible de transformer un soustraction de nombres en binaire naturel en une addition du complément à deux, on peut transformer une soustraction DCBN en addition du complément à dix. Pour réaliser une soustraction sur des nombres de plusieurs décades, le complément à dix de la décade de poids faible doit être réalisé d'abord avec X=0. Cette première opération générera une retenue entraînant X=1 et le complément de la décade suivante tiendra compte de ce report.

CODES CONDITION:

X	Z	Z	>	O
Α	?	Α	?	Α

- X Copie du bit C
- N Indéfini
- Z Mis à 0 si le résultat non nul, si non inchangé
- V Indéfin
- C Mis à 1 si une retenue décimale est générée

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	0	ı	MODI		RE	GIST	'RE

← Adresse Effective

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

D2

D3

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

NBCD D3 mot instruction: 0x4803

X	Ν	Z	V	C
0	0	0	0	0

-	APRES	EXECU	HON	
	XX	XX	XX	XX
	44	55	66	23

Χ	N	Z	V	С
1	0	0	0	1

NEGX

COMPLEMENT A DEUX SANS NEG OU AVEC EXTENSION NEGX (NEGATE AND NEGATE WITH EXTEND)

OPERATION:

0 moins Destination dans Destination

0 moins Destination moins X dans Destination

SYNTAXE ASSEMBLEUR:

NEG <AE>

NEGX <AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

NEG L'opérande est soustrait à 00, cette soustraction est effectuée en binaire naturel.(opération identique à inversion des bits + 1 ou complément à deux)

NEGX L'opérande et le bit X sont soustraits à 00.

CODES CONDITION:

Χ	N	Z	٧	С
Α	Α	Α	?	Α

X et C Mis à 1 si une retenue est générée Z

Mis à un si le résultat = 0 sinon inchanç

Copie du bit de poids fort du résult V Indéfini

FORMAT DU MOT INSTRUCTION

_										,	A dra	0000	Effect	ivo		
	0	1	0	0	0	F	0	0	SI	ZE		MODI		RE	GIST	RE
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

Le bit ${\bf F}$ est à 1 pour l'instruction ${\bf NEG}$ et à 0 pour ${\bf NEGX}$

Le champ SIZE spécifie la taille de l'opération

CHAMP SIZE										
OCTET	MOT	OT MOT LONG OPERATION								
00	01	10	Complément de Destination dans Destination							

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

D2 D3

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

NEG.B D3

mot instruction: 0X4403

AVANT EXECUTION										
D2	XX	XX	XX	XX						
D3	44	55	66	77						

X	N	Z	V	С
0	0	0	0	0

•	A RES EXECUTION								
	XX	XX	XX	XX					
	44	55	66	89					

Χ	N	Z	V	С
1	1	0	0	1

NOP

PAS D'OPERATION (NO OPERATION)

OPERATION:

Néant

SYNTAXE ASSEMBLEUR:

NOP

PORTEE:

Sans

FONCTION:

Le processeur passe à l'instruction suivante

CODES CONDITION:

Χ	N	Z	٧	С
N	N	N	N	N

Le registre de code condition n'est pas affecté par cette opération.

FORMAT DU MOT INSTRUCTION 0X 4E71

_														2		
Ī	0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	1

NOT COMPLEMENT A UN OU COMPLEMENT LOGIQUE (LOGICAL COMPLEMENT)

OPERATION:

Inversion des bits de Destination dans Destination

SYNTAXE ASSEMBLEUR:

NOT <AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

Les bits de l'Opérande sont inversés et chargés dans destination. Cette fonction est équivalente à une soustraction en binaire naturel de l'opérande à FF

CODES CONDITION:

Χ	N	Z	V	С
N	Α	Α	0	0

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 0
- V Toujours mis à 0
 - C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	1	1	0	SI	ZE	ı	MODI	E	RE	GIST	RE

← Adresse Effective →

Le champ SIZE spécifie la taille de l'opération

CHAMP SIZE									
OCTET MOT MOT LONG OPERATION									
00 01 10 Complément de Destination dans Destination									

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

D2

D3

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

NOT.W D3 mot instruction: 0x4643

X	N	Z	V	С
0	0	0	0	0

-				
	XX	XX	XX	XX
	11	55	QQ	22

APRES EXECUTION

X	N	Z	V	С
0	1	0))

OR OR

OU LOGIQUE (INCLUSIF) (INCLUSIVE OR LOGICAL)

OPERATION:

Source **OU** Destination dans Destination

SYNTAXE ASSEMBLEUR:

OR <AE>,Dn

OR Dn,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

Un OU logique est effectué entre les Opérandes Source et Destination bit à bit, le résultat est chargé dans la Destination

CODES CONDITION:

X	X N		>	С		
N	Α	Α	0	0		

- X Non affecté
- N Copie du bit de poids fort du résultat
- Z Mis à un si le résultat = 0
- V Toujours mis à 0
- C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

										A disc		- CC C				
I	1	0	0	0	RE	GIST	RE	MC	DDE	OP		MODE		REGISTRE		
	15	14	13	12	11	10	9	8		ь	5	4	3		1	U

Adresse Effective -

Le champ **REGISTRE** indique le N° du registre de données employé

Le champ **OPMODE** spécifie la taille de l'opération suivant l'opération à effectuer

	CHAMP MODE OP											
OCTET	MOT	MOT LONG	OPERATION									
000	001	010	<ae> + <dn> dans <dn></dn></dn></ae>									
100	101	110	<dn> + <ae> dans <ae></ae></ae></dn>									

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

			-,				
NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(1)	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

D2 D3

EXEMPLE D'UTILISATION

OR.W D2,D3
mot instruction: 0X8642

	AVAINI	EVEC	IION	
D2	11	22	33	44
D3	44	55	00	00

Χ	N	Z	V	С
0	0	0	0	0

- 1	APRES I	EXECU	HON	
	11	22	33	44
	11	55	33	11

Χ	N	Z	V	С
0	0	0	0	0

^{(1) &}lt;AE> Source seulement

⁽³⁾ Ce mode d'adressage ne peut être utilisé

ORI

OU LOGIQUE (INCLUSIF) (INCLUSIVE OR LOGICAL)

ORI

OPERATION:

Donnée immédiate **OU** Destination dans Destination

SYNTAXE ASSEMBLEUR:

ORI #<Donnée>,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

Un OU logique est effectué entre la donnée immédiate et l'Opérande Destination, le résultat est chargé dans la Destination. La taille de la donnée doit correspondre à la taille de l'opération.

CODES CONDITION:

Χ	N	Z	V	С
N	Α	Α	0	0

X Non affecté C

N Copie du bit de poids fort du résultat

Z Mis à un si le résultat = 0

V Toujours mis à 0

C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

0 0 0 0 0 0 0 SIZE MODE REGISTS	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0	SI	ZE		MODI		RE	GIST	RE

← Adresse Effective →

	CHAMP SIZE											
OCTET	OCTET MOT MOT LONG OPERATION											
00	01	10	Donnée OU Destination dans Destination									

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat	•	

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

ORI.B #0XFF,D3

mot instruction: **0X0003** mot extension **0X00FF**JTION APRES EXECUTION

D2

D3

 AVANT EXECUTION

 D2
 XX
 XX
 XX
 XX

 D3
 44
 55
 66
 77

Χ	N	Z	V	С
0	0	0	0	0

X	N	Z	V	С
0	1	0	0	0

ORI to CCR

OU LOGIQUE IMMEDIAT AVEC CCR

ORI to CCR

OPERATION: DONNEE IMMEDIATE OU CCR dans CCR

SYNTAXE ASSEMBLEUR:

ORI #Donnée, CCR

PORTEE:

Octet

FONCTION:

Effectue un OU logique entre la donnée immédiate et le registre de codes condition,

résultat dans la partie basse du registre d'état (CCR).

CODES CONDITION:

Χ	N	Z	V	O
Α	Α	Α	Α	Α

X mis à 0 si le bit correspondant de la donnée est à 0 sinon inchangé

N, Z, V, C identiques à X

FORMAT DU MOT INSTRUCTION

0X003C

															0
0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0

Le mot instruction est suivi d'un mot extension dont l'octet de poids faible contient la donnée immédiate . L'octet de poids fort est mis à 0.

ORI to SR

OU LOGIQUE IMMEDIAT AVEC SR

ORI to SR

INSTRUCTION PRIVILEGIEE

OPERATION: Si le processeur est dans l'état superviseur

DONNEE IMMEDIATE OU SR dans SR

Sinon TRAP

SYNTAXE ASSEMBLEUR:

ORI #Donnée,SR

PORTEE:

Mot

FONCTION:

Si le microprocesseur est dans le mode superviseur, effectue un OU logique entre la donnée immédiate et le registre d'état, résultat dans le registre d'état (SR). Si le microprocesseur n'est pas dans le mode superviseur, déclenchement d'une exception viol de privilège (Vecteur N° 8)

CODES CONDITION:

Χ	N	Z	V	С
Α	Α	Α	Α	Α

X mis à 0 si le bit correspondant de la donnée est à 0 sinon inchangé

N, Z, V, C identiques à X

FORMAT DU MOT INSTRUCTION

0X007C

UAL	000070														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	1	1	1	1	1	0	0

Le mot instruction est suivi d'un mot extension qui contient la donnée immédiate .

PEA PEA

EMPILEMENT DE L'ADRESSE EFFECTIVE (PUSH EFFECTIVE ADDRESS)

OPERATION:

SP - 4 dans SP; AE dans (SP)

SYNTAXE ASSEMBLEUR:

PEA <AE>

PORTEE:

Mot Long (.L)

FONCTION:

L'adresse effective est calculée, le pointeur de pile est décrémenté de 4 unités et l'adresse effective est poussée dans la pile

CODES CONDITION:

Χ	N	Z	٧	С
Ν	Ν	Ν	Ν	Ν

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	0	0	0	1	MODE		RE	GIST	RE	
										←	← A dresse I			ive	\rightarrow

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(3)	Dn				d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
(3)	(An)+				d(PC)	111	010
(3)	-(An)				d(PC,Xi)	111	011
	d(An)	101	N° Registre	(3)	Immédiat	·	

⁽³⁾ Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION

PEA 8(A3)

mot instruction: **0x486B** mot extension: **0x0008**AVANT EXECUTION APRES EXECUTION

A3 00 02 20 00 **A3** 00 02 20 00 SP 00 01 SP 00 01 80

MEMOIRE

ADRESSES	CONTENU			ADRESSES	CONTENU
00 01 80 04	XX	SP		00 01 80 04	XX
00 01 80 03	XX			00 01 80 03	08
00 01 80 02	XX			00 01 80 02	20
00 01 80 01	XX			00 01 80 01	02
00 01 80 00	XX		$SP \rightarrow$	00 01 80 00	00
00 01 7F FF	XX			00 01 7F FF	XX

RESET

RESET PERIPHERIQUES (RESET EXTERNAL DEVICES)

INSTRUCTION PRIVILEGIEE

OPERATION:

Si en état superviseur active la ligne RESET sinon Trappe

SYNTAXE ASSEMBLEUR:

RESET

PORTEE:

Sans

FONCTION:

La ligne Reset passe à l'état actif causant le reset des circuits périphériques connectés à cette ligne. L'état interne du 68000 n'est pas affecté par cette instruction (à l'exception de PC qui est incrémenté) . Si le microprocesseur n'est pas dans l'état superviseur une exception pour viol de privilège est entreprise.

CODES CONDITION:

X	N	Z	٧	C
N	N	N	N	N

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

0X4E70

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	1	1	0	0	0	0

ROL **ROTATION A GAUCHE(ROTATE LEFT)** ROL **ROTATION A DROITE(ROTATE RIGHT) ROR** ROR

OPERATION:

Rotation de Destination de <nombre>de case dans Destination

SYNTAXE ASSEMBLEUR:

ROL Dx,Dy **ROL** #<donnée>,Dy <EA> ROL ROR Dx,Dy ROR #<donnée>,Dy ROR <EA>

PORTEE: Octet(.B), Mot(.W), Mot long(.L).

FONCTION:

Une rotation des bits de l'Opérande contenus dans le registre Dy est effectuée à droite (ROR) ou à gauche (ROL) du nombre de rang spécifié dans la donnée immédiate ou dans le registre Dx

Si la rotation est en donnée immédiate, celle-ci sera logée dans le mot instruction elle pourra être de 1 à 8, dans ce dernier cas le codage sera 000. Lorsque le nombre de rotation est spécifié dans le registre de données il peut aller jusqu'à 64 le nombre contenu dans le registre est interprété comme modulo 64

ROR

(ROR)

Si l'opérande est contenu dans une adresse mémoire <EA> il ne peut être décalé que d'un rang OPERANDE OPERANDE

CODES CONDITION:

Χ	N	Z	V	С
Ν	Α	Α	0	Α

X Non affecté

N

- Mis à 0 Copie du bit de poids fort du Copie du dernier MSB décalé (ROL) LSB
- résultat Mis à un si le résultat = 00

FORMAT DU MOT INSTRUCTION

L'opérande est dans le registre Dy

15	14	13	12	11	10	9	8	- /	6	5	4	3	2	1	0
1	1	1	0	Nb	re ou	Dx	dr	SI	ZE	i/r	1	1	Reg	jistre	Dy
 		1													

L'opérande est dans une case mémoire

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	1	1	dr	1	1	N	MODE		RE	GIST	RE

Adresse Effective

- Le champ Nombre ou Dx précise le nombre de rotation de 1 à 8 (de 001 à 000) ou le registre de données qui contient le nombre de rotation à effectuer (modulo 64)
- dr indique le sens du rotation 0 à droite 1 à gauche
- Le champ SIZE spécifie la taille de l'opération 00:OCTET 01:MOT 10 MOT LONG
- Le bit i/r précise si le nombre de rotation est contenu dans le mot opération(0) ou dans le registre Dx (1)
- Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(3)	Dn				d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

EXEMPLE D'UTILISATION ROL.B

#1,D3

mot instruction: 0xE31B APRES EXECUTION

D3

AVAN	IT EXE	CL	JTI	NC									
44 55 66 83													
X	N	Z	7	V		С							
0	0	()	0		0							

D3

•						
_	44	55	5	•	66	07
	X	N	- 2	7	V	С
	0	0		0	0	1

RTS RTR RTE

RETOUR DE SOUS PROGRAMME (RETURN FROM)

RETOUR ET RESTAURE (RETURN AND RESTORE)

RETOUR D'EXCEPTION (RETURN FROM EXCEPTION)

RTS RTR RTE

RTE - INSTRUCTION PRIVILEGIEE

OPERATION:

RTS (SP) \rightarrow PC; SP+4 \rightarrow SP

 $\textbf{RTR} \quad (SP) \rightarrow CCR, \, SP+2 \rightarrow SP, \qquad \quad (SP) \rightarrow PC; \quad \, SP+4 \rightarrow SP$

RTE (SP) \rightarrow SR, SP+2 \rightarrow SP, (SP) \rightarrow PC; SP+4 \rightarrow SP

SYNTAXE ASSEMBLEUR:

RTS

RTR

RTE

PORTEE:

Sans

FONCTION:

RTS = Retour de sous programme , le compteur de programme qui avait été sauvegardé dans le pile lors de l'appel à sous programme est restauré, il contient alors l'adresse de l'instruction suivant l'appel. Le pointeur de pile est incrémenté de 4 unités.

RTR = Retour et restaure le registre de codes condition est restauré, bien que seul l'octet CCR du registre d'état soit concerné, le pointeur de pile est incrémenté de deux unités. puis, le compteur de programme préalablement empilé, est restitué et le SP incrémenté de 4 unités. Cette instruction peut être utilisée à la place d'un RTE lorsqu'on souhaite, après le traitement d'une exception, conserver la partie haute du registre d'état telle qu'elle était pendant le traitement de l'exception.

RTE = Retour d'exception, le registre d'état est restauré, le pointeur de pile est incrémenté de deux unités puis, le compteur de programme préalablement empilé, est restitué et le SP incrémenté de 4 unités

CODES CONDITION:

Χ	N	Z	V	С	
Α	Α	Α	Α	Α	

Le registre de Codes Condition est affecté par la restitution de SR et de CCR pour les instructions RTE et RTR il n'est pas affecté par l'instruction RTS

FORMAT DU MOT INSTRUCTION

RTR	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0X4E77	0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	1
RTS	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
01/4555	_	_														
0X4E75	0	1	0	0	1	1	1	0	0	1	1	1	0	1	0	1
0X4E75						10										

SBCD SBCD

SOUSTRACTION DECIMALE AVEC RETENUE

(SUBSTRACT DECIMAL WITH EXTEND)

OPERATION:

DESTINATION₁₀ - SOURCE₁₀ - X dans DESTINATION

SYNTAXE ASSEMBLEUR:

SBCD Dy,Dx SBCD -(Ay),-(Ax)

PORTEE:

Octet de poids faible

FONCTION:

Soustraction en DCBN de l'octet source et de l'extension X à l'octet destination .

- Entre registres de données (octets de poids faible)

Dx = Registre Destination
Dy = Registre Source

- Entre cases mémoire, adressage par registres d'adresses pré-décrémentés uniquement

D2

D3

CODES CONDITION:

I	Χ	N	Z	V	С
ſ	Α	?	Α	?	Α

Le registre de Codes Condition est affecté par la restitution de SR

X Identique à C

N Indéfini

Z mis à 0 si résultat non nul sinon inchangé

V Indéfini

C Mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

				 10	 						 	
1	0	0	0	N° Rx	1	0	0	0	0	R/M	N° Ry	,

R/M = 0 = Opération entre registres de données

= 1 = Opération entre cases mémoire

N° Rx Numéro du registre Destination

N° Ry Numéro du registre Source

EXEMPLE D'UTILISATION

D2

D3

SBCD D2,D3

mot instruction: 0x8702

AVANT EXECUTION

/\V/\I\I	LALOC	TION	
XX	XX	XX	77
44	55	66	82

1					
	Х	N	Z	V	С
	0	0	0	0	0

APRES EXECUTION

XX	XX	XX	77
44	55	66	05

Χ	N	Z	V	С
0	0	0	0	0

SCC POSITIONNEMENT D'UN OCTET SUR CONDITION à SVS (SET ACCORDING TO CONDITION) à SVS

OPERATION:

Si la condition est vraie alors FF dans Destination sinon 00

SYNTAXE ASSEMBLEUR:

Scc <AE>

PORTEE:

Octet

FONCTION:

La condition spécifiée est testée, si la condition est vraie, l'octet spécifié est mis à FF sinon mis à 00.

Instruction	Codage	Résultat d'une Comparaison Destination moins Source	Système de Numération	Condition booléenne
SCC	0100	≥à0	Binaire Naturel	C = 0
SCS	0101	< à 0	Binaire Naturel	C = 1
SEQ	0111	= 0	Quelconque	Z = 1
SGE	1100	≥à0	Comp à 2	N ≈ V = 0
SGT	1110	> à 0	Comp à 2	(Z nor N) ≈ V = 1
SHI	0010	> à 0	Binaire Naturel	C ou Z = 0
SLE	1111	≤à0	Comp à 2	Z ou N ≈ V = 1
SLS	0011	≤à0	Binaire Naturel	C ou Z = 1
SLT	1101	< à 0	Comp à 2	N≈ V = 1
SMI	1011	Négatif	Quelconque	N = 1
SNE	0110	Différent de 0	Quelconque	Z = 0
SPL	1010	Positif	Quelconque	N = 0
SVC	1000	Signe Cohérent	Comp à 2	V = 0
SVS	1001	Signe non cohérent	Comp à 2	V = 1

CODES CONDITION:

Χ	N	Z	V	С	
Ζ	Ζ	Ν	Ζ	Z	

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	C	COND	ITIO	N	1	1		MODI	E	RE	GIST	RE
											A disc	=	rr	_	

← AdresseEffective →

- Le champ **condition** est chargé avec le code du tableau ci-dessus en fonction du test à effectuer.
- Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Ce mode d'adressage ne peut être utilisé

STOP STOP

CHARGEMENT DU REGISTRE D'ETAT ET STOP (LOAD STATUS REGISTER AND STOP)

INSTRUCTION PRIVILEGIEE

OPERATION:

Si dans l'état superviseur: Donnée immédiate dans le registre d'état puis Stop Sinon Trappe

SYNTAXE ASSEMBLEUR:

STOP #<donnée>

PORTEE:

Sans

FONCTION:

La donnée immédiate est chargée dans le registre d'état, le compteur de programme pointe l'instruction suivante puis le processeur cesse les recherches et l'exécution des instructions.

L'exécution des instructions reprend lorsque survient une exception: Trace, Interruption ou Reset. Une exception Trace ne peut survenir que si le bit T était actif avant le début de l'exécution de l'instruction Stop. Pour qu'une interruption soit prise en compte, elle doit être de niveau supérieur à celui contenu dans la donnée immédiate. Un Reset externe entraîne toujours une exception reset.

Dans la donnée immédiate fournie, le bit S doit être à 1, dans le cas contraire, l'exécution de l'instruction entraînerait une exception viol de privilège.

CODES CONDITION:

I	Χ	N	Z	V	С
	Α	Α	Α	Α	Α

Le registre de Codes Condition est affecté par le chargement de SR avec la donnée immédiate

FORMAT DU MOT INSTRUCTION

0X4E72

								7			•			•	
0	1	0	0	1	1	1	0	0	1	1	1	0	0	1	0

Le code instruction est suivi d'un mot contenant la donnée immédiate.

SUB SUB

SOUSTRACTION (SUBSTRACT BINARY)

OPERATION:

DESTINATION - SOURCE dans DESTINATION

SYNTAXE ASSEMBLEUR:

SUB <AE>,Dn SUB Dn,<AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

Soustrait en Binaire Naturel l'opérande source à l'opérande destination et place le résultat dans la destination.

CODES CONDITION:

Χ	N	Z	٧	С
Α	Α	Α	Α	Α

- X Identique à C
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Mis à 1 si débordement en complément à 2 sinon 0
- Mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	0	0	1	RE	GIST	RE	MC	DDE (OP	ı	MODI	E	RE	GIST	RE
										_	∆dre	SSE F	ffectiv	Ve	_	

CHAMP MODE OP								
OCTET MOT MOT LONG OPERATION								
000	001	010	<dn> - <ae> dans <dn></dn></ae></dn>					
100								

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous:

					,		
NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
(1)	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(1 + 2)	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(1)	d(PC)	111	010
	-(An)	100	N° Registre	(1)	d(PC,Xi)	111	011
	d(An)	101	N° Registre	(1)	Immédiat	111	100

NOTA (1) Mode d'adressage utilisable en source seul

(2) Mode d'adressage n'acceptant pas les opérandes octet

EXEMPLE D'UTILISATION

SUB.B D2,D3 mot instruction: 0x9602

D2 D3

	AVANT EXECUTION								
D2	XX	XX	XX	77					
D3	44	55	66	82					

1	Χ	N	Z	V	С
	0	0	0	0	0

1	APRES EXECUTION							
	XX XX XX 77							
	44	55	66	0B				

X	Ν	Z	V	С
0	0	0	1	0

SUBA SUBA

SOUSTRACTION D'ADRESSES (SUBSTRACT ADDRESS)

OPERATION:

An - SOURCE dans An

SYNTAXE ASSEMBLEUR:

SUBA <AE>,An

PORTEE:

Mot (.W), Mot Long (.L)

FONCTION:

Soustrait en Binaire Naturel l'opérande source à l'opérande destination et place le résultat dans la destination. Bien que l'opération puisse se faire sur un mot ou un mot long, le registre destination est influencé dans son entier. Lorsque la soustraction porte sur un mot, le signe de celui-ci est étendu à 32 bits avant l'opération.

CODES CONDITION:

X	N	Ζ	V	С
N	N	N	N	N

Le registre de Codes Condition n'est pas affecté par cette instruction.

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1	R	EG A	n	MC	DDE	OP	ı	MODE		RE	GIST	RE
										←	Adres	sse E	ffectiv	/e	\rightarrow

	CHAMP MODE OP							
OCTET	MOT	MOT LONG	OPERATION					
Néant	011	111	<an> - <ae> dans <an></an></ae></an>					

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous, dans cette instruction AE est toujours source.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre		d(PC)	111	010
	-(An)	100	N° Registre		d(PC,Xi)	111	011
	d(An)	101	N° Registre		Immédiat	111	100

D2 **A3**

EXEMPLE D'UTILISATION

SUBA.W D2,A3

mot instruction: **0x96C2**

	AVANT EXECUTION								
D2	XX	XX	30	70					
A3	00	11	22	33					

Χ	N	Z	V	С
0	0	0	0	0

/	APRES	EXECU	TION	
	V/V/	V/V/	20	

•				
	XX	XX	30	70
	00	10	F1	C3

X	N	Z	V	С
0	0	0	0	0

SUBI

SOUSTRACTION IMMEDIATE

SUBI

(SUBSTRACT IMMEDIAT)

OPERATION:

DESTINATION - DONNEE IMMEDIATE dans DESTINATION

SYNTAXE ASSEMBLEUR:

SUBI #DONNEE,<AE>

PORTEE:

Octet(.B), Mot (.W), Mot Long (.L)

FONCTION:

Soustrait en Binaire Naturel la donnée immédiate à l'opérande destination et place le résultat dans la destination. La taille de la donnée immédiate doit être en accord avec la taille de l'opération.

CODES CONDITION:

X	N	Z	V	С
Α	Α	Α	Α	Α

- X Identique à C
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Mis à 1 si débordement en complément à 2 sinon 0
- C Mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	1	0	0	SI	ZE	ı	MODI		RE	GIST	RE
										_	Adre	28A F	ffectiv	/ <u>P</u>	

CHAMP SIZE								
OCTET	MOT	MOT LONG	OPERATION					
00	01	10	<ae> - Donnée Immédiate dans AE</ae>					

Le champ **Adresse effective** est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous, dans cette instruction AE est toujours destination.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

SUBI.B #0X77,D3

mot instruction: 0x0403 mot extension: 0x0077

D2 D3

	AVANT EXECUTION									
D2	XX	XX	XX	XX						
D3	44	55	66	82						

Χ	N	Z	V	С
0	0	0	0	0

1	APRES	EXECU	TION	
	XX	XX	XX	XX
	44	55	66	0B

Χ	N	Z	V	С
0	0	0	1	0

SUBQ

SOUSTRACTION IMMEDIATE RAPIDE SUBQ

(SUBSTRACT QUICK)

OPERATION:

DESTINATION - DONNEE IMMEDIATE dans DESTINATION

SYNTAXE ASSEMBLEUR:

SUBQ #<DONNEE>,<AE>

PORTEE:

Octet(.B), Mot (.W), Mot Long (.L)

FONCTION:

Soustrait en Binaire Naturel la donnée immédiate à l'opérande destination et place le résultat dans la destination. La taille de la donnée immédiate est de 1 à 8. L'opération peut être effectuée sur un registre d'adresses mais alors, elle **ne peut porter sur un octet et n'influence pas CCR.**

CODES CONDITION:

X	N	Z	V	С
Α	Α	Α	Α	Α

- X Identique à C
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Mis à 1 si débordement en complément à 2 sinon 0
- Mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ı	0	1	0	1	D	ONNE	Ε	1	SI	ZE	N	MODI		RE	GIST	'RE
											←	Adr	esse	Effect	tive	\rightarrow

CHAMP SIZE									
OCTET MOT MOT LONG OPERATION									
00 01 10 <ae> - Donnée Immédiate d</ae>									

Le champ **Adresse effective** est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous, dans cette instruction AE est toujours destination.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTR E
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(2)	An	001	N° Registre		Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (2) Mode d'adressage n'acceptant pas les opérandes octet, utilisé, n'influence pas CCR

(3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

SUBQ.B #3,D3 mot instruction: 0x5703

	AVANT	EXECL	JTION		APRES EXECUTION					
D2	XX	XX	XX	XX	D2	XX	XX	XX		
D3	44	55	66	82	D3	44	55	66		

Χ	Ν	Z	V	C	X	N	Z	V	
0	0	0	0	0	0	0	0	1	0

SUBX SUBX

SOUSTRACTION AVEC EXTENSION (SUBSTRACT WITH EXTEND)

OPERATION:

DESTINATION - SOURCE - X dans DESTINATION

SYNTAXE ASSEMBLEUR:

SUBX Dy,Dx **SUBX** -(Ay),-(Ax)

PORTEE:

Octet(.B), Mot (.W), Mot Long (.L)

FONCTION:

Soustrait en Binaire Naturel l'opérande source et le bit X à l'opérande destination et place le résultat dans la destination. Cette instruction ne peut être exécutée que dans deux modes d'adressage, entre registres de données ou entre cases mémoire en adressage indirect par registres d'adresses prédécrémenté.

CODES CONDITION:

Χ	Ν	Z	٧	С
Α	Α	Α	Α	Α

- Identique à C
- Ν Affiche le signe du résultat (bit de poids fort)
- Ζ Mis à 1 si résultat nul sinon à 0
- Mis à 1 si débordement en complément à 2 sinon 0
 - Mis à 1 si un report décimal est généré sinon mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	1		Rx		1	SI	ZE	0	0	R/M		Ry	

Le bit R/M indique le mode d'adressage 0

Registres de données Entre cases mémoire

Le champ Ry N° du registre source (Dy ou Ay)

Le champ **Rx** N° du registre destination (Dx ou Ax)

CHAMP SIZE									
OCTET	MOT	MOT LONG	OPERATION						
00	01	10	Destination - Source - X dans Destination						

D2

D3

EXEMPLE D'UTILISATION

D2

D3

SUBX.B D2,D3

mot instruction: 0X9702

AVANT			
XX	XX	XX	77
44	55	66	82

Χ	N	Z	V	С
1	0	0	0	0

APRES E	XECUTION	
---------	----------	--

/	APRES	EXECU	HON	
	XX	XX	XX	77
	44	55	66	0A

X	N	Z	V	С
0	0	0	1	0

SWAP SWAP

PERMUTATION DES MOTS D'UN REGISTRE (SWAP REGISTERS HALVES)

OPERATION:

Permutation mot de poids fort mot de poids faible dans un registre de données

SYNTAXE ASSEMBLEUR:

SWAP Dn

PORTEE:

Mot long

FONCTION:

Permutation mot de poids fort mot de poids faible dans un registre de données

CODES CONDITION:

X	Ζ	Z	>	O
Ν	Α	Α	0	0

- X N'est pas affecté par l'opération
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Toujours mis à 0
- C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

	14										•				0
0	1	0	0	1	0	0	0	0	1	0	0	0	N°	reg	Dn

D2

D3

EXEMPLE D'UTILISATION

D2

D3

SWAP D3

mot instruction: 0x4843

AVANT EXECUTION

XX XX XX XX

11 22 AA BB

Χ	N	Z	V	С
0	0	0	0	0

 APRES EXECUTION

 XX
 XX
 XX
 XX

 AA
 BB
 11
 22

X	N	Z	V	С
0	1	0	0	0

TAS TAS

TESTE ET POSITIONNE UN OPERANDE

(TEST AND SET AN OPERAND)

OPERATION:

Positionnement de CCR en fonction de l'Opérande testé

1 dans le MSB de l'opérande

SYNTAXE ASSEMBLEUR:

TAS <AE>

PORTEE:

Octet

FONCTION:

Teste un opérande **octet** et positionne les bits N et Z du registre de codes condition puis positionne le bit de poids fort de l'octet testé à 1.

Cette instruction est du type Lecture Modification Ecriture indivisible

CODES CONDITION:

Χ	N	Z	V	С
Ν	Α	Α	0	0

- X N'est pas affecté par l'opération
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Toujours mis à 0
- C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	1	0	0	1	0	1	0	1	1	MODE		REGISTRE			
									_	Δdr	688 6	Effec	tive	_		

Le champ Adresse effective est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

TAS D3

mot instruction: 0X4AC3

	AVAN	T EXE	CUTI	ON			APRES	S EXE	CUTIO	N	
D2	XX	XX		XX	XX	D2	XX	XX	()	(X	XX
D3	44	55	5	66	00	D3	44	55	5 6	66	80
							•	-	•		
	X	N	Ζ	V	С		X	N	Z	V	С
	0	0	0	0	0		0	0	1	0	0

TRAP TRAP

TRAPPE INCONDITIONNELLE (TRAP)

OPERATION:

SSP - 4 → SSP PC dans la pile

SSP - 2 → SSP SR dans la pile puis Adresse Vecteur dans PC

SYNTAXE ASSEMBLEUR:

TRAP #<N°>

PORTEE:

Sans

FONCTION:

Le processeur amorce une exception Trappe. Le N° de vecteur fourni est utilisé pour rechercher le vecteur TRAP - (32 + N°)*4 - Seize N° de trappe sont utilisables (0 à 15).

CODES CONDITION:

Χ	N	Z	V	С
N	N	N	N	N

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	1	1	0	0	1	0	0	1	N° TR	APP	E

TRAPV

TRAPV

TRAPPE SUR OVERFLOW (TRAP ON OVERFLOW)

OPERATION:

Si V=1 alors TRAPPE

SYNTAXE ASSEMBLEUR:

TRAPV

PORTEE:

Sans

FONCTION:

Si le bit d'overflow est égal à 1, le processeur amorce une exception Trappe. Le N° de vecteur fourni est 07.

CODES CONDITION:

X	N	Z	٧	С
N	N	N	N	N

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

\$4E76

															0
0	1	0	0	1	1	1	0	0	1	1	1	0	1	1	0

TST

TESTE UN OPERANDE

(TEST AN OPERAND)

OPERATION:

Positionnement de CCR en fonction de l'Opérande testé

SYNTAXE ASSEMBLEUR:

TST <AE>

PORTEE:

Octet (.B), Mot (.W), Mot Long (.L)

FONCTION:

Teste un opérande et positionne les bits N et Z du registre de codes condition.

CODES CONDITION:

Χ	N	Z	V	С
N	Α	Α	0	0

- X N'est pas affecté par l'opération
- N Affiche le signe du résultat (bit de poids fort)
- Z Mis à 1 si résultat nul sinon à 0
- V Toujours mis à 0
- C Toujours mis à 0

FORMAT DU MOT INSTRUCTION

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	1	0	1	0	SI	ZE		MODI		RE	GIST	RE
										_	Adr	esse	Effect	tive	\rightarrow

CHAMP SIZE									
OCTET	MOT	MOT LONG	OPERATION						
00	01	10	TESTE <ae> et positionne CCR</ae>						

Le champ **Adresse effective** est codé, en fonction de l'adressage utilisé, suivant le tableau ci dessous, dans cette instruction AE est toujours destination.

NOTA	MODE D'ADRESS	MODE	REGISTRE	NOTA	MODE D'ADRESS	MODE	REGISTRE
	Dn	000	N° Registre		d(An,Xi)	110	N° Registre
(3)	An				Absolu Court	111	000
	(An)	010	N° Registre		Absolu Long	111	001
	(An)+	011	N° Registre	(3)	d(PC)		
	-(An)	100	N° Registre	(3)	d(PC,Xi)		
	d(An)	101	N° Registre	(3)	Immédiat		

NOTA (3) Mode d'adressage ne pouvant être utilisé

EXEMPLE D'UTILISATION

TST.B D3

mot instruction: 0x4A03

	AVAN	T EXE	CUTI	ON			APRES	EXE	CUTIO	N	
D2	XX	XX		XX	XX	D2	XX	XX	()	ΚX	XX
D3	44	55	,	66	00	D3	44	55	5 6	66	00
	•	•					•		•		
•	X	Ν	Z	V	С		X	N	Z	V	С
	0	0	0	0	0		0	0	1	0	0
D3	X 0	N 0	Z 0	V 0	00 C 0	D3	X	N 0	Z 1	0 V	

UNLK UNLK

DEFAIRE UN LIEN (UNLINK)

OPERATION:

 $\begin{array}{cccc} \mathsf{An} & \to & \mathsf{SP} \\ (\mathsf{SP}) & \to & \mathsf{An} \\ \mathsf{SP} + \mathsf{4} & \to & \mathsf{SP} \end{array}$

SYNTAXE ASSEMBLEUR:

UNLK An

PORTEE:

Sans

FONCTION:

Retour après utilisation de la fonction Link.

Le contenu du registre d'adresses An (ex contenu de SP) est rechargé dans SP, ce qui annule le déplacement qui avait été ajouté à SP dans l'instruction Link, le mot long pointé par SP dans le pile

(ex valeur de An sauvegardée) est réintégré dans An et SP revient à sa position d'origine.

CODES CONDITION:

Χ	N	Z	V	С
N	N	N	N	N

Le registre de Codes Condition n'est pas affecté par cette instruction

FORMAT DU MOT INSTRUCTION

15								•						•	0
0	1	0	0	1	1	1	0	0	1	0	1	1	N° r	egis	t An

EXEMPLE D'UTILISATION

UNLK A5 mot instruction: 0x4E5D

AVANT EXECUTION

	/\ V /\\\\ I	,	•			
SP	00	01	7F	FA	SP	
A5	00	01	80	00	A5	

F	۱P	R	E	S	E	X	E	С	U	T	1	O	N	I

-				
	00	01	80	04
	00	00	22	44

MEMOIRES

IRES		•
ADRESSES	CONTENU	
00 01 80 04	AB	
00 01 80 03	00	
00 01 80 02	00	
00 01 80 01	22	
00 01 80 00	44	←A5
00 01 7F FF	XX	
00 01 7F FE	XX	
00 01 7F FD	XX	
00 01 7F FC	XX	
00 01 7F FB	XX	
00 01 7F FA	XX	←SP
00 01 7F F9	XX	
		<u>-</u>

	ADRESSES	CONTENU
$SP \rightarrow$	00 01 80 04	AB
	00 01 80 03	44
	00 01 80 02	22
	00 01 80 01	00
	00 01 80 00	00
	00 01 7F FF	XX
	00 01 7F FE	XX
	00 01 7F FD	XX
	00 01 7F FC	XX
	00 01 7F FB	XX
	00 01 7F FA	XX
	00 01 7F F9	XX