Z80命令説明書

☆☆☆ 目 次 ☆☆☆

[はじめに] 1	52. EX AF, AF' 4
	53. EXX 4
I. レジスタについて 1	54.EX (SP),HL 4
	55. EX (SP),IX 5
Ⅱ. 8ビット転送命令 1	56. EX (SP),IY 5
	30. EX (3F),II
1. LD r, r' 1	
2. LD r,(HL) 1	◎ フラグについての説明 5
1	57. LDI 5
	58. LDIR 5
5. LD (HL),n 1	59. LDD 5
6. LD A,(BC) 2	60. LDDR 5
7. LD A,(DE)2	61. CPI 5
8. LD A,(nn) 2	62. CPIR 5
9. LD (BC),A 2	63. CPD 6
10. LD (DE),A 2	64. CPDR 6
11. LD (nn),A 2	04. OFBR
12. LD r,(IX+d) 2	77 OLY 11 年生 12 円次年 4.0 C C C C C C C C C C C C C C C C C C C
13. LD r,(IY+d) 2	V. 8ビット算術・論理演算命令 6
	65. ADD A,r 6
	66. ADD A,n 6
16. LD (IX+d),n 2	67. ADD A,(HL) 6
17. LD (IY+d),n 2	68. ADD A,(IX+d) 6
	69. ADD A,(IY+d) 6
Ⅲ. 16ビット転送命令2	70. ADC A,r 6
	71. ADC A,n 6
18. LD BC,nn 2	72. ADC A,(HL) 6
19. LD DE,nn 3	73. ADC A,(IX+d)····· 6
20. LD HL,nn 3	l
21. LD SP,nn 3	
22. LD IX,nn 3	
	76. SUB n 6
	77. SUB (HL) 6
	78. SUB (IX+d) 7
	79. SUB (IY+d) 7
26. LD DE,(nn)	80. SBC A,r 7
27. LD SP,(nn) 3	81. SBC A,n 7
28. LD IX,(nn) 3	82. SBC A,(HL) 7
29. LD IY,(nn) 3	83. SBC A,(IX+d) 7
30. LD (nn),HL 3	84. SBC A,(IY+d) 7
31. LD (nn),BC 3	85. AND r 7
32. LD (nn),DE 3	86. AND n 7
33. LD (nn),SP 3	87. AND (HL)
34. LD (nn),IX 3	88. AND (IX+d) 7
35. LD (nn),IY 3	89. AND (IX+d) 7
36. LD SP, HL 3	
37. LD SP, IX 4	
38. LD SP, IY 4	91. OR n 8
1	92. OR (HL)
40	93. OR (IX+d)
	94. OR (IY+d) 8
41. PUSH HL 4	95. XOR r 8
42. PUSH AF 4	96. XOR n 8
43. PUSH IX 4	97. XOR (HL) 8
44. PUSH IY 4	98. XOR (IX+d) 8
45. POP BC 4	99. XOR (IY+d) 8
46. POP DE 4	100. CP r 8
47. POP HL 4	101. CP n 8
48. POP AF 4	102. CP (HL)······ 8
49. POP IX 4	103. CP (IX+d)
50. POP IY 4	104. CP (IY+d) 8
	105. INC r 8
Ⅳ. 交換、ブロック転送、検索命令・・・・・・・・4	1.00
The state of the s	106. INC (HL) 9 107. INC (IX+d) 9
51. EX DE, HL 4	107. INC (IA+u)

108. INC (IY+d) 9	164. RRC r 12
109. DEC r 9	165. RRC (HL) 12
110. DEC (HL) 9	166. RRC (IX+d) 12
111. DEC (IX+d) 9	167. RRC (IY+d)12
112. DEC (IY+d)9	168. RR r
112. DEC (IY+d)	
	169. RR (HL) 12
Ⅵ. その他の算術演算、CPU制御命令 ··· 9	170. RR (IX+d) 12
	171. RR (IY+d) 12
113. DAA 9	172. SLA r
114. CPL 9	
	173. SLA (HL) 13
115. NEG 9	174. SLA (IX+d) 13
116. CCF 9	175. SLA (IY+d) 13
117. SCF 9	176. SRA r
118. NOP 9	
	177. SRA (HL) 13
119. HALT 10	178. SRA (IX+d) 13
	179. SRA (IY+d) 13
Ⅷ. 16ビット算術演算命令 10	180. SRL r
in the property of the propert	
100 ADD III DO	181. SRL (HL) 13
120. ADD HL, BC 10	182. SRL (IX+d) 13
121. ADD HL, DE 10	183. SRL (IY+d) 13
122. ADD HL, HL 10	
123. ADD HL, SP10	
	185. RRD 13
124. ADC HL, BC 10	
125. ADC HL, DE 10	区. ビットセット、リセット・テスト命令 14
126. ADC HL, HL 10	
127. ADC HL, SP 10	186. BIT b,r 14
128. SBC HL, BC 10	187. BIT b,(HL) 14
129. SBC HL, DE 10	188. BIT b,(IX+d) 14
130. SBC HL, HL 10	189. BIT b,(IY+d) 14
131. SBC HL, SP 10	190. SET b,r 14
132. ADD IX, BC 10	191. SET b,(HL) 14
133. ADD IX, DE 10	192. SET b,(IX+d) 14
134. ADD IX, IX 10	193. SET b,(IY+d) 15
135. ADD IX, SP 10	194. RES b,r 15
136. ADD IY, BC 10	
100. ADD 11, BC	195. RES b,(HL) 15
137. ADD IY, DE 11	196. RES b,(IX+d) 15
138. ADD IY, IY 11	197. RES b,(IY+d) 15
139. ADD IY, SP 11	, ,
140. INC BC	X. ジャンプ命令
	A. ノヤフノ叫 Ti
142. INC HL 11	198. JP nn 15
143. INC SP 11	199. JP NZ,nn 15
144. INC IX 11	200. JP Z,nn 15
145. INC IY	201. JP NC,nn
146. DEC BC 11	202. JP C,nn 15
147. DEC DE 11	203. JP PO,nn 15
148. DEC HL 11	204. JP PE,nn 15
149. DEC SP 11	205. JP P,nn 16
150. DEC IX	206. JP M,nn 16
151. DEC IY 11	207. JR e 16
	208. JR C,e 16
Ⅷ. 回転、シフト命令 11	209. JR NC,e 16
	210. JR Z,e 16
152. RLCA 11	
	211. JR NZ,e 16
153. RLA 11	212. JP (HL) 16
154. RRCA 12	213. JP (IX) 16
155. RRA 12	214. JP (IY) 16
156. RLC r 12	
	215. DJNZ e 16
157. RLC (HL) 12	
158. RLC (IX+d) 12	XI. コール、リターン命令 16
159. RLC (IY+d) 12	
160. RL r	216. CALL nn 16
161. RL (HL)12	217. CALL NZ,nn 16
162. RL (IX+d) 12	218. CALL Z,nn 17
163 RL (IY+d) 12	
	9

219. CALL NC,nn	17
220. CALL C,nn	17
221. CALL PO,nn	17
222. CALL PE,nn	17
223. CALL P,nn	17
224. CALL M,nn	17
225. RET	17
226. RET NZ	17
227. RET Z	17
228. RET NC	17
229. RET C	17
230. RET PO	17
231. RET PE	17
232. RET P	17
233. RET M	17
234. RETI	17
235. RETN	17
236. RST n	17
XII. 入出力命令 ·······	18
237. IN A,(n)	18
238. IN r,(C)	18
239. INI	18
240. INIR	18
241. IND	18
242. INDR	18
243. OUT (n),A	18
244. OUT (C),r	18
245. OUTI	18
246. OTIR	18
247. OUTD	18
248. OTDR	18
XⅢ. 割込制御	
249. DI	19
250. EI	19
251. IM O	19
252. IM 1 ·····	19
253. IM 2 ······	19
	-

〒463-0067 名古屋市守山区守山2-8-14 パレス守山305 有限会社中日電工 Tel.052-791-6254 Fax052-791-1391 E-mail thisida@alles.or.jp

2010. 3. 20 Rev. 1. 0

[はじめに]

Z80はザイログ社が開発した8ビットCPUで、8080(インテル社)の命令の全てを含み、さらにその上全く新しい多くの命令を実行することができます。8080の命令については全く同じ命令コードで8080と同じ動作をしますが、Z80と8080はメーカーが異なるため同じ命令コードであってもニーモニックは異なっています。

例) コード7Eのときザイログ社は LD A, (HL) インテル社は MOV A, M と表記します。

この説明書ではZ80ニーモニック(ザイログニーモニック)に従って説明してありますが、同時に8080ニーモニック(インテルニーモニック)も併記してあります。説明の後ろに()で記してあるのがインテルニーモニックです。インテルニーモニックが記してない命令は8080には無くて新たにZ80で追加された命令です。

I. レジスタについて

8ビットレジスタB、C、D、E、H、L、A、F 16ビットレジスタSP、PCについては8080と全く同じです。Z80にはこの他に裏レジスタとしてB'、C'、D'、E'、H'、L'、A'、F'がありEX命令で交互に使用することができますが、初心者が使用すると混乱しますので慣れるまでは使わない方が良いでしょう。この他にインデックスレジスタ IX、IY(16ビット)があります。これによって相対アドレッシングが可能になっています。この他IレジスタとRレジスタがありますが普通の処理では使いません。

Ⅱ. 8ビット転送命令

[注]以下の説明中、クロックというのはその命令を実行するのに必要なサイクル数のことで、CPUクロックが6MHzのとき、1クロックは1 $/6\mu$ S(0. 167 μ S)になります。したがってたとえばクロック=7の命令の実行時間は0. 167×7=1. 134 μ Sになります。

- 1. LD r, r' コード (表1) クロック4 r、r'はB、C、D、E、H、L、Aを表します。r'の内容をrに転送します。r'の内容は変化しません。(MOV r1, r2)
- 2. LD r, (HL) コード (表2) クロック7 (HL)はHLレジスタで示されるメモリを表します。(HL)の内容をrに転送します。(HL)の内容は変化しません。(MOV r, M)

(主つ)

	(表1)									
					r'					
		B C D E H L A								
	В	4 0	4 1	4 2	4 3	4 4	4 5	4 7		
	С	4 8	4 9	4 A	4 B	4 C	4 D	4 F		
	D	50	5 1	5 2	5 3	5 4	5 5	5 7		
r	Е	5 8	5 9	5 A	5 B	5 C	5 D	5 F		
	Н	60	6 1	6 2	6 3	6 4	6 5	6 7		
	L	68	6 9	6 A	6 B	6 C	6 D	6 F		
	Α	7 8	7 9	7 A	7 B	7 C	7 D	7 F		

(衣2	2)		(衣	3)
r			r	
В	4 6		В	7 0
С	4 E		C	7 1
D	5 6		D	7 2
Е	5 E		Е	7 3
Н	6 6	•	Н	7 4
L	6 E		L	7 5
Α	7 E		Α	77

(主つ)

- 3. LD (HL), r コード (表3) クロック7rの内容を(HL)に転送します。rの内容は変化しません。(MOV M, r)
- 4. LD r, n コード (表4) クロック7 nはこの命令コードの次のアドレスに書かれたデータを示します。8ビットデータnをrに転送します。(MVI r, n)
- 5. LD (HL), n コード 36×× クロック10 nを(HL)に転送します(××は任意の8ビットデータを表します)。(MVI M, n)

(表4)
r	
В	06××
С	0 E × ×
D	16××
E	1E××
Н	26××
L	2E××
Α	3 E × ×

(表5)							
r							
В	DD46××						
С	DD4E××						
D	DD56××						
Е	DD5E××						
I	DD66××						
٦	DD6E××						
Α	DD7E××						
<u></u>	まこのソソはノ						

((表6)						
r							
В	FD46××						
С	FD4E××						
D	FD56××						
Е	FD5E××						
I	FD66××						
L	FD6E××						
Α	FD7E××						

表5、表6の××はインデックスレジスタに対する増分dを示します

- 6. LD A, (BC) コード OA クロック7 (BC)はBCレジスタで示されるメモリを表します。(BC)の内容をAに転送します。(BC)の内容は変化しません。(LDAX B)
- 7. LD A, (DE) コード 1A クロック7 (DE)はDEレジスタで示されるメモリを表します。(DE)の内容をAに転送します。(DE)の内容は変化しません。(LDAX D)
- 8. LD A, (nn) コード 3A×××× クロック13

(nn)は命令コード3Aに続く2バイトデータで示されるアドレスのメモリを表します。(nn)の内容をAに転送します。(nn)の内容は変化しません。(LDA nn)

この命令のように2バイトのデータを扱う場合には先に来るほうが下位アドレスであとに上位アドレスがきます。たとえば1234番地の内容を転送する場合のコードは3A3412になります。

- 9. LD (BC), A コード 02 クロック7 Aの内容を(BC)に転送します。Aの内容は変化しません。(STAX B)
- 10. LD (DE), A コード 12 クロック7 Aの内容を(DE)に転送します。Aの内容は変化しません。(STAX D)
- 11. LD (nn), A コード 32×××× クロック13 Aの内容を(nn)に転送します。Aの内容は変化しません。(STAX nn) nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 12. LD r, (IX+d) コード (表5) クロック19

(IX+d)の内容をrに転送します。(IX+d)はインデックスレジスタIXで示されるアドレスに+dしたアドレスのメモリを示します。dは +方向に00~7F、一方向にFF~80までの数が許されます。FFは+FF(10進の255ではなくて符号付数で-1を意味します。00 ~7FはIXで示すアドレス値にそのまま加算されて真のアドレスを示しますが、FF~80はIXで示すアドレス値に対してFFFF~FF80 の加算が行われます。実際には1~80がIXの値から減算されてそれが真のアドレスになります。(IX+d)の内容は変化しません。

- 13. LD r, (IY+d) コード (表6) クロック19 IXのかわりにIYを使うだけで動作は 12. と同じです。
- 14. LD (IX+d),r コード(表7) クロック19 12. LD r, (IX+d)とは逆に、(IX+d)にrの内容を入れます。
- 15. LD (IY+d),r コード(表8) クロック19
 - 13. LD r, (IY+d)とは逆に、(IY+d)にrの内容を入れます。

(表7)			(表8)
r			r	
В	DD70××		В	FD70××
С	DD71××		O	FD71××
D	DD72××		О	FD72××
E	DD73××		Е	FD73××
Н	DD74××		Τ	FD74××
L	DD75××		L	FD75××
Α	DD77××		Α	FD77××
				** - *

表7、表8の××はインデックスレジスタに対する増分dを示します

16. LD (IX+d),n コード DD36××〇〇 クロック19

(IX+d)にデータnを転送します。(××はインデックスレジスタの増分d, 〇〇は8ビットのデータnを示します。)

- 17. LD (IY+d),n コード FD36××〇〇 クロック19 (IY+d)にデータnを転送します。(××はインデックスレジスタの増分d, 〇〇は8ビットのデータnを示します。)
- 以上の他にLD A,I LD A,R LD I,A LD R,Aの4命令がありますが一般には使いません。ここでは説明を省略します。
- Ⅲ. 16ビット転送命令(この命令群もフラグに影響を与えません)
- 18. LD BC,nn コード 01×××× クロック10 16ビットのデータnnをペアレジスタBCに転送します。

- nnの実際の表記については 8. LD A, (nn) の説明を参照してください。(LXI B, nn)
- 19. LD DE,nn コード 11×××× クロック10 nnをDEに転送します。nnの実際の表記については 8. LD A. (nn) の説明を参照してください。(LXI D.nn)
- 20. LD HL,nn コード 21×××× クロック10 nnをHLに転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。(LXI H,nn)
- 21. LD SP,nn コード 31×××× クロック10 nnをSPに転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。(LXI SP,nn)
- 22. LD IX,nn コード DD21×××× クロック14 nnをIXに転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 23. LD IY,nn コード FD21×××× クロック14 nnをIYに転送します。nnの実際の表記については 8. LD A. (nn) の説明を参照してください。
- 24. LD HL,(nn) コード 2A×××× クロック16 2バイトのデータnnによって示されるアドレスのメモリ内容をLに、nn+1番地のメモリ内容をHに転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。(LHLD nn)
- 25. LD BC,(nn) コード ED4B×××× クロック20 (nn)をCへ、(nn+1)をBへ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 26. LD DE,(nn) コード ED5B×××× クロック20 (nn)をEへ、(nn+1)をDへ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 27. LD SP,(nn) コード ED7B×××× クロック20 (nn)、(nn+1)をSPへ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 28. LD IX,(nn) コード DD2A×××× クロック20 (nn)、(nn+1)をIXへ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 29. LD IY,(nn) コード FD2A×××× クロック20 (nn)、(nn+1)をIYへ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 30. LD (nn),HL コード 22×××× クロック16 Lの内容を(nn)へ、Hの内容を(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。 (SHLD nn)
- 31. LD (nn),BC コード ED43×××× クロック20 Cの内容を(nn)へ、Bの内容を(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 32. LD (nn),DE コード ED53×××× クロック20 Eの内容を(nn)へ、Dの内容を(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 33. LD (nn),SP コード ED73×××× クロック20 SPの内容を(nn)、(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 34. LD (nn),IX コード DD22×××× クロック20 IXの内容を(nn)、(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 35. LD (nn),IY コード FD22×××× クロック20 IYの内容を(nn)、(nn+1)へ転送します。nnの実際の表記については 8. LD A, (nn) の説明を参照してください。
- 36. LD SP,HL コード F9 クロック6 HLの内容をSPに転送します。(SPHL)

- 37. LD SP,IX コード DDF9 クロック10 IXの内容をSPに転送します。
- 38. LD SP,IY コード FDF9 クロック10 IYの内容をSPに転送します。
- 39. PUSH BC コード C5 クロック11 ペアレジスタBCの内容をSPで示されるプッシュダウンスタックへ転送します。(SP-1)←B, (SP-2)←C。 (PUSH B)
- 40. PUSH DE コード D5 クロック11 DEの内容をスタックに転送します。(SP-1)←D, (SP-2)←E。 (PUSH D)
- 41. PUSH HL コード E5 クロック11 HLの内容をスタックに転送します。(SP-1)←H, (SP-2)←L。 (PUSH H)
- 42. PUSH AF コード F5 クロック11 アキュムレータAとフラグレジスタFの内容をスタックに転送します。(SP-1)←A, (SP-2)←F。 (PUSH PSW)
- 43. PUSH IX
 コード DDE5
 クロック15

 IXの内容をスタックに転送します。
- 44. PUSH IY
 コード FDE5
 クロック15

 IYの内容をスタックに転送します。
- 45. POP BC コード C1 クロック10 スタックのトップにあるデータがBCに転送されます。C←(SP)、B←(SP+1)。 (POP B)
- 46. POP DE コード D1 クロック10 スタックのトップにあるデータがDEに転送されます。E←(SP)、D←(SP+1)。 (POP D)
- 47. POP HL コード E1 クロック10 スタックのトップにあるデータがHLに転送されます。L←(SP)、H←(SP+1)。 (POP H)
- 48. POP AF コード F1 クロック10 スタックのトップにあるデータがA及びFに転送されます。F←(SP)、A←(SP+1)。 (POP PSW)
- 49. POP IX コード DDE1 クロック14 スタックのトップにあるデータがIXに転送されます。
- 50. POP IY コード FDE1 クロック14 スタックのトップにあるデータがIYに転送されます。
- Ⅳ. 交換、ブロック転送、検索命令
- 51. EX DE,HL コード EB クロック4 ペアレジスタDEとHLの内容を交換します。(XCHG)
- 52. EX AF,AF' コード 08 クロック4

A及びFとこれに対応する裏レジスタA'、F'とを交換します。なお、プログラム実行のうえで「表レジスタ」と「裏レジスタ」とは全く同等で区別して認識することはできません。したがって不用意にこの命令を用いると混乱を招きます。この点については次のEXX命令も同じです。しかし、スタックを使わないでレジスタの退避に用いることが出来るので使い方によっては便利な命令です。その意味では次のEXX命令はBC、DE、HLの3つのペアレジスタを一度に交換できるため更にメリットが大きくなります。

- 53. EXX コード D9 クロック4 ペアレジスタBCとBC'、DEとDE'、HLとHL'とを交換します。(52. EX AF, AF'参照)
- 54. EX (SP),HL コード E3 クロック19 スタックのトップにあるデータ(2バイト)とペアレジスタHLの内容を交換します。Lと(SP)、Hと(SP+1)の内容を交換します。(XT

- 55. EX (SP),IX コード DDE3 クロック23 スタックのトップにあるデータ(2バイト)とIXとの内容を交換します。
- 56. EX (SP),IY コード FDE3 クロック23 スタックのトップあるデータ(2バイト)とIYとの内容を交換します。

[フラグについて]

以上の命令はフラグに影響を与えませんが、以下の命令はそれぞれフラグに影響を与えます。なお、フラグの記号が8080の表現と一部異なっています。念のため以下に整理しておきます。

- C キャリーフラグ 計算結果のオーバーフローでセットされ、ローティト命令でもセット、リセットされる。
- Z ゼロフラグ 計算結果がゼロのときセット。

P/V パリティ/オーバーフローフラグ(8080:P)

1バイト内の1になっているビット数が偶数でセット、奇数でリセット、また算術演算の結果オーバーフローでセット。

- S サインフラグ 計算結果がマイナスのときセット、(8ビット目が1の数がマイナスになる。FF~80がマイナス、00~7Fがプラス)
- N 加減算フラグ ADD命令のとき0、SUB命令のとき1(DAA命令に使用される)
- H ハーフキャリーフラグ (8080:CY4)

算術演算のビット3とビット4との間のキャリー、ボローの有無によってSET、RESETされる。

◎ フラグレジスタFにおける各フラグの位置

•	_	_		_	2		_	
S	Z	×	Н	×	P/V	N	C	×は使用されない

なお、以下の説明では影響を受けるフラグのみ表記します。書いてないフラグは影響を受けないことを意味します。

57. LDI コード EDAO クロック16

HLレジスタで示されるメモリアドレスの内容をDEレジスタで示されるメモリアドレスへ転送したうえでHL、DEを+1します。また同時にBCの内容を-1します。つまり(DE)←(HL)、HL←HL+1、DE←DE+1、BC←BC-1

この命令の実行によって、BC=0になるとP/V=0、それ以外ではP/V=1になります。またN、Hはつねに0になります。

58. LDIR コード EDBO クロック 21(BC≠0)、16(BC=0)

とても便利な命令です。(HL)から(DE)へデータ転送し、HLとDEを+1すると共にBCレジスタを-1してBC=0になるまでくり返し実行します。転送したいデータの先頭アドレスをHLに、転送先の先頭アドレスをDEに入れ、転送バイト数をBCに入れたうえでこの命令を実行させるだけでデータブロックの転送が行われます。

P/V=0, N=0, H=0

59. LDD コード EDA8 クロック16

57. LDIと同様(DE)←(HL)を実行し、BC←BC−1しますが、HL, DEに対しては内容を−1します。BC=0のときP/V=0、BC≠0のときP/V=1。N、Hは常にOになります。

60. LDDR コード EDB8 クロック 21(BC≠0)、16(BC=0)

58. LDIRと同様(DE) \leftarrow (HL)を繰り返しますがDE、HLは-1されBCも-1されます。BC=0になるまで繰り返し実行されます。P \angle V=0、N=0、H=0

61. CPI コード EDA1 クロック16

A-(HL)を計算しこの結果によってZ、S、Hがセット又はリセットされ、N=1になります。A,(HL)は変化しません。また同時にHLが+1されBCが-1されます。その結果BC=0ならばP/V=0、BC≠0ならP/V=1になります。

62. CPIR コード EDB1 クロック 21(BC≠0)、16(BC=0)

上記と同じようにA-(HL)を行いますがこの場合はBC+Oになるまで又はA+(HL)+O、つまりA+(HL)になるようなデータが見つかるまで繰り返し実行されます。この命令の実行の結果、A+(HL)+OのときZ+OのときZ+OのときS+OのとS+OのときS+OのときS+OのとS

- 63. CPD コード EDA9 クロック16 HLが-1される点を除いて他は61. CPIと同じです。
- 64. CPDR コード EDB9 クロック 21(BC≠0)、16(BC=0) HLが-1されていく点を除いて他は62. CPIRと同じです。
- V. 8ビット算術・論理演算命令

このグループの命令はINC、DEC命令を除いてすべてアキュムレータ(Aレジスタ)との間で演算されます。また、すべてフラグに影響を与えます。

65. ADD A,r コード (表9) クロック4

アキュムレータAとレジスタrとを加算し結果をAに入れます。この結果C、Z、S、Hがセット、リセットされN=Oになります。また、結果がオーバーフローしたときP/V=1、その他のときはP/V=Oになります。(ADDr)

66. ADD A,n コード C6×× クロック7

Aとnとを加算し、結果をAに入れます。フラグについては65. ADD A, r と同じです。(ADI n)

_ (表	₹9)	(-	表10)
r		r	
В	8 0	В	8 8
С	8 1	O	8 9
D	8 2	О	8 A
Е	8 3	Е	8 B
Н	8 4	Н	8 C
L	8 5	L	8 D
Α	8 7	Α	8 F

- 67. ADD A,(HL) コード 86 クロック7 AとHLを加算し、結果をAに入れます。フラグについては65. ADD A,r と同じです。(ADD M)
- 68. ADD A,(IX+d) コード DD86×× クロック19 Aと(IX+d)を加算し、結果をAに入れます。××は増分dです。フラグについては65. ADD A,r と同じです。
- 69. ADD A,(IY+d) コード FD86×× クロック19 Aと(IY+d)を加算し、結果をAに入れます。××は増分dです。フラグについては65. ADD A, \mathbf{r} と同じです。
- 70. ADC A, \mathbf{r} コード(表10) クロック4 Aとレジスタ \mathbf{r} とさらにキャリーフラグCとを加算し結果をAに入れます。フラグについては65. ADD A, \mathbf{r} と同じです。(ADC \mathbf{r})
- 71. ADC A,n コード CE×× クロック7 AとnとキャリーCとを加算し、Aに入れます。フラグについては65. ADD A, r と同じです。(ACI n)
- 72. ADC A,(HL) コード 8E クロック7 Aと(HL)とキャリーCとを加算し、Aに入れます。フラグについては65. ADDA,r と同じです。(ADC M)
- 73. ADC A,(IX+d) コード DD8E×× クロック19 Aと(IX+d)とキャリーCとを加算しAに入れます。××は増分dです。フラグについては65. ADDA,rと同じです。
- 74. ADC A,(IY+d) コード FD8E×× クロック19 Aと(IY+d)とキャリーCとを加算しAに入れます。フラグについては65. ADDA, \mathbf{r} と同じです。
- 75. SUB r コード (表11) クロック4 Aからrを引いて結果をAに入れます。フラグはN=1になることを除いて65. ADD A, r と同じです。(SUB r)
- 76. SUB n コード D6×× クロック7 Aからnを引いて結果をAに入れます。フラグは75. SUB rと同じです。(SUI n)
- 77. SUB (HL) コード 96 クロック7 Aから(HL)を引いて結果をAに入れます。フラグは75. SUB rと同じです。(SUB M)

(表	₹11)	(-	表12)	
r			r	
В	9 0		В	98
С	9 1		С	9 9
D	9 2		D	9 A
Е	9 3		Е	9 B
Н	9 4		Н	9 C
L	9 5		L	9 D
Α	9 7		Α	9 F

78. SUB (IX+d) コード DD96 \times × クロック19 Aから(IX+d)を引いて結果をAに入れます。フラグは75. SUB rと同じです。

79. SUB (IY+d) コード FD96×× クロック19 Aから(IY+d)を引いて結果をAに入れます。フラグは75. SUB rと同じです。

80. SBC A,r コード(表12) クロック4 Aからrを引き、さらにキャリーCを引いて結果をAに入れます。フラグは75. SUB rと同じです。(SBB r)

81. SBC A,n コード DE×× クロック7 Aからnを引き、さらにキャリーCを引いて結果をAに入れます。フラグは75. SUB rと同じです。(SBI n)

82. SBC A,(HL) コード 9E クロック7 Aから(HL)を引き、さらにキャリーCを引いて結果をAに入れます。フラグは75. SUB rと同じです。(SBB M)

83. SBC A,(IX+d) コード DD9E×× クロック19 Aから(IX+d)を引き、さらにキャリーCを引いて結果をAに入れます。フラグは75. SUB rと同じです。

84. SBC A,(IY+d) コード FD9E×× クロック19 Aから(IY+d)を引き、さらにキャリーCを引いて結果をAに入れます。フラグは75. SUB rと同じです。

85. AND r コード (表13) クロック4

Aとレジスタrとの論理積(AND)をとって結果をAに入れます。フラグはC=0、N=0、H=1になり、結果が0ならZ=1、また、マイナスならS=1になり、結果のうち1のビットが偶数ならばP/V=1となります。(ANA r)

_ (表	₹13)	(]	表14)
r		r	
В	A 0	В	ВО
С	A 1	С	B 1
D	A 2	D	B 2
Е	A 3	Ш	ВЗ
Н	A 4	I	В4
L	A 5	L	B 5
Α	A 7	Α	В7

- 86. AND n コード E6×× クロック7 AとnとのANDをとって結果をAに入れます。フラグは85. AND rと同じです。(ANI n)
- 87. AND (HL) コード A6 クロック7 Aと(HL)とのANDをとって結果をAに入れます。フラグは85. AND rと同じです。(ANA M)
- 88. AND (IX+d) コード DDA6×× クロック19 Aと(IX+d)とのANDをとって結果をAに入れます。フラグは85. AND rと同じです。
- 89. AND (IY+d) コード FDA6×× クロック19 Aと(IY+d)とのANDをとって結果をAに入れます。フラグは85. AND rと同じです。
- 90. OR r コード (表14) クロック4 Aとrとの論理和(OR)をとって結果をAに入れます。フラグは、H=0になることを除いては85. AND rと同じです。(ORA r)

- 91. OR n コード F6×× クロック7 AとnとのORをとって結果をAに入れます。フラグは、90. OR rと同じです。(ORI n)
- 92. OR (HL) コード B6 クロック7 Aと(HL)とのORをとって結果をAに入れます。フラグは、90. OR rと同じです。(ORA M)
- 93. OR (IX+d) コード DDB6×× クロック19 Aと(IX+d)とのORをとって結果をAに入れます。フラグは、90. OR rと同じです。
- 94. OR (IY+d) コード FDB6×× クロック19 Aと(IY+d)とのORをとって結果をAに入れます。フラグは、90. OR rと同じです。
- 95. XOR r コード (表15) クロック4 Aとrとの排他的論理和(Exclusive OR)をとって結果をAに入れます。フラグは90. OR rと同じです。(XRA r)

(表15)		(}	表16)
r		r	
В	A 8	В	В8
С	A 9	O	В9
D	АА	О	ВА
Е	ΑВ	Е	ВВ
Н	A C	Н	вс
L	A D	L	ВD
Α	ΑF	Α	ВF

- 96. XOR n コード EE×× クロック7 Aとnとの排他的論理和をとって結果をAに入れます。フラグは90. OR rと同じです。(XRI n)
- 97. XOR (HL) コード AE クロック7 Aと(HL)との排他的論理和をとって結果をAに入れます。フラグは90. OR rと同じです。(XRA M)
- 98. XOR (IX+d) コード DDAE×× クロック19 Aと(IX+d)との排他的論理和をとって結果をAに入れます。フラグは90. OR rと同じです。
- 99. XOR (IY+d) コード FDAE×× クロック19 Aと(IY+d)との排他的論理和をとって結果をAに入れます。フラグは90. ORrと同じです。
- 100. CP r コード (表16) クロック4

Aとrとを比較します。具体的にはAーrを計算しその結果をフラグによって示します。しかしSUB r命令とは異なりAの内容は変化しません。N=1になります。Aーrでボローが生じた時C=1、またA=rのときZ=1、Aーrがマイナスの時S=1、Aーrの結果、ビット4からのボローがあればH=1、結果がオーバーフローならP/V= 1になります。(CMP r)

- 101. CP n コード FE×× クロック7 Aとnとを比較します。フラグは100. CP rと同じです。(CPI n)
- 102. CP (HL) コード BE クロック7 Aと(HL)とを比較します。フラグは100. CP rと同じです。(CMP M)
- 103. CP (IX+d) コード DDBE×× クロック19 Aと(IX+d)とを比較します。フラグは100. CP rと同じです。
- 104. CP (IY+d) コード FDBE×× クロック19 Aと(IY+d)とを比較します。フラグは100. CP rと同じです。
- 105. INC r コード (表17) クロック4

レジスタrの内容を+1します。以下のINC、DEC命令ではキャリーCのみ変化しません。注意して下さい。N=0になります。結果が0ならZ=1、マイナスならS=1、この命令の実行後、結果が80Hならば(つまり実行前の値が7FHならば)P/V=1になります。ビット3からキャリーが出ればH=1になります。(INR r)

(表17)		(-	表18)
r		r	
В	0 4	В	0 5
С	0 C	С	0 D
D	1 4	D	1 5
Е	1 C	Е	1 D
Н	2 4	Τ	2 5
L	2 C	L	2 D
Α	3 C	Α	3 D

106. INC (HL) コード 34 クロック11 (HL)の内容を+1します。フラグは105. INC rと同じです。(INR M)

107. INC (IX+d) コード DD34×× クロック23 (IX+d)の内容を+1します。フラグは105. INC rと同じです。

108. INC (IY+d) コード FD34×× クロック23 (IY+d)の内容を+1します。フラグは105. INC rと同じです。

109. DEC r コード (表18) クロック4 rの内容を-1します。フラグはN=1になります。また、結果が7FH(つまり実行前の値が80H)ならばP/V=1、この他のフラグについては105. INC rと同じです。(DCR r)

110. DEC (HL) コード 35 クロック11 (HL)の内容を-1します。フラグは109. DEC rと同じです。(DCR M)

- 111. DEC (IX+d) コード DD35×× クロック23 (IX+d)の内容を-1します。フラグは109. DEC rと同じです。
- 112. DEC (IY+d) コード FD35×× クロック23 (IY+d)の内容を-1します。フラグは109. DEC rと同じです。
- VI. その他の算術演算、CPU制御命令
- 113. DAA コード 27 クロック4

加減算後のAレジスタの内容をBCD表示2桁に直します。動作はかなり複雑ですが、8ビットの数をBCD2桁とみなして加減算した後この命令を行うことによって、結果もBCD2桁で得られるものです。したがって、加減算を行う前の数値がBCD表現で誤っている場合(例えばABとか7D)はDAA命令によっても正しい結果は得られません。ここでいう加算とはADD、ADC、INC命令であり。減算とはSUB、SBC、DEC及びNEG(後退)命令です。結果がOのときZ=1、マイナスの時S=1、また、結果のビットが1であるものが偶数個あるときP/V=1、またさらに上位桁へのキャリー、ボローが出た場合はC=1になります。(DAA)

114. CPL コード 2F クロック4 Aの内容の1、0を反転します。(各ビット毎 1→0、0→1にする)フラグはN=1、H=1他は変化しません。(CMA)

115. NEG コード ED44 クロック8

O-Aを計算してAに入れます。(Aの符号を逆にする)ただし、80H(-128) は変化しないので注意して下さい。N=1、結果がOならZ=1、マイナスならS=1、ビット4からボローがあればH=1、命令実行前のAの内容がOならばC=O、また実行前の内容がOひらばO0HならばO1になります。

116. CCF コード 3F クロック4 キャリーフラグCを反転します。同時にN=Oになり、Hは実行前のCの内容と同じになります。他のフラグは不変です。(CMC)

117. SCF コード 37 クロック4 キャリーフラグCをセットします。N=0、H=0になります。(STC)

118. NOP コード 00 クロック4 何も実行しないで次の命令に進みます。No Operation(NOP)


- 119. HALT コード 76 クロック4 割込かリセットがかかるまでCPUの実行を停止します。(HLT)
- Ⅶ. 16ビット算術演算命令
- 120. ADD HL,BC コード 09 クロック11 HLの内容とBCの内容を加算し、結果をHLに入れます。N=Oになります。ビット17からのキャリーがあればC=1になります。ビット11からのキャリーがあればH=1になります。(DAD B)
- 121. ADD HL,DE コード 19 クロック11 HLとDEとを加算し、結果をHLに入れます。フラグについては120. ADD HL, BCと同じです。(DAD D)
- 122. ADD HL,HL コード 29 クロック11 HLの内容を2倍にします。フラグは120. ADD HL,BCと同じです。(DAD H)
- 123. ADD HL,SP コード 39 クロック11 HLとSPとを加算し、結果をHLに入れます。フラグは120. ADD HL,BCと同じです。(DAD SP)
- 124. ADC HL,BC コード ED4A クロック15
 HLとBCとキャリーCとを加算し、結果をHLに入れます。N=0、H=不明、ビット15からのキャリーがあればC=1、また結果がOならばZ=1、マイナスならS=1、オーバーフローならP/V=1になります。
- 125. ADC HL,DE コード ED5A クロック15 HLとDEとキャリーCとを加算し、結果をHLに入れます。フラグは124. ADC HL, BCと同じです。
- 126. ADC HL,HL コード ED6A クロック15 HLの内容を2倍し、キャリーCを加えます。フラグは124. ADC HL,BCと同じです。
- 127. ADC HL,SP コード ED7A クロック15 HLとSPとキャリーCとを加算し、結果をHLに入れます。フラグは124. ADC HL, BCと同じです。
- 128. SBC HL,BC コード ED42 クロック15 HLからBC及びキャリーCを減算し、結果をHLに入れます。N=0になること以外は、フラグについては124. ADC HL,BCと同じです。
- 129. SBC HL,DE コード ED52 クロック15 HLからDE及びキャリーCを減算し、結果をHLに入れます。フラグは128. SBC HL,BCと同じです。
- 130. SBC HL,HL コード ED62 クロック15 HLからHL及びキャリーCを減算し、結果をHLに入れます。フラグは128. SBC HL,BCと同じです。
- 131. SBC HL,SP コード ED72 クロック15 HLからSP及びキャリーCを減算し、結果をHLに入れます。フラグは128. SBC HL,BCと同じです。
- 132. ADD IX,BC コード DD09 クロック15 インデックスレジスタIXとBCとの内容を加えIXに入れます。N=Oになります。ビット17からのキャリーがあればC=1になります。ビット11からのキャリーがあればH=1になります。
- 133. ADD IX,DE コード DD19 クロック15 IX+DEの結果をIXに入れます。フラグは132. ADD IX,BCと同じです。
- 134. ADD IX,IX コード DD29 クロック15 IX+IXの結果をIXに入れます。(IXの内容を倍にする)フラグは132. ADD IX,BCと同じです。
- 135. ADD IX,SP コード DD39 クロック15 IX+SPの結果をIXに入れます。フラグは132. ADD IX,BCと同じです。
- 136. ADD IY,BC コード FD09 クロック15 IY+BCの結果をIYに入れます。フラグは132. ADD IX,BCと同じです。

- 137. ADD IY,DE コード FD19 クロック15 IY+DEの結果をIYに入れます。フラグは132. ADD IX,BCと同じです。
- 138. ADD IY, IY コード FD29 クロック15 IYの内容を倍にします。フラグは132. ADD IX,BCと同じです。
- 139. ADD IY,SP コード FD39 クロック15 IY+SPを計算して結果をIYに入れます。フラグは132. ADD IX,BCと同じです。
- 140. INC BCコード 03クロック6BCの内容を+1します。フラグは変化しません。(INX B)
- 141. INC DE コード 13 クロック6 DEの内容を+1します。(INX D)
- 142. INC HL コード 23 クロック6 HLの内容を+1します。(INX H)
- 143. INC SP コード 33 クロック6 SPの内容を+1します。(INX SP)
- 144. INC IX コード DD23 クロック10 IXの内容を+1します。
- 145. INC IY コード FD23 クロック10 IYの内容を+1します。
- 146. DEC BC コード 0B クロック6 BCの内容を-1します。(DCX B)
- 147. DEC DE コード 1B クロック6 DEの内容を-1します。(DCX D)
- 148. DEC HL コード 2B クロック6 HLの内容を-1します。(DCX H)
- 149. DEC SP コード 3B クロック6 SPの内容を-1します。(DCX SP)
- 150. DEC IX コード DD2B クロック10 IXの内容を-1します。
- 151. DEC IY コード FD2B クロック10 IYの内容を-1します。

Ⅷ. 回転、シフト命令


152. RLCA コード 07 クロック4

Aレジスタの内容を1ビット左にシフトし、ビット7のデータをビット0に入れると共にキャリーCにも入れます。N=0、H=0となり、C はシフト前のビット7が1のときセットされます。(RLC)




153. RLA コード 17 クロック4

キャリーを含め9ビットのデータを左に1ビット回転させます。フラグは152. RLCAと同じです。(RAL)



154. RRCA コード 0F クロック4

Aの内容を右に1ビットシフトさせると共にビット0のデータをキャリーCにも入れます。フラグは シフト前のビット0の内容がCに入る以外は152. RLCAと同じです。(RRC)



155. RRA コード 1F クロック4

キャリーを含め9ビットのデータを1ビット右に回転させます。フラグは154. RRCAと同じです。(RAR)



156. RLC r コード (表19) クロック8

152. RLCAと同じ動作を r について行います。

N=0、H=0、Cが変化する他に結果のレジスタの値によってZ、Sがセット、リセットされまた1のビット数によりP/Vがセット、リセットされます。

157. RLC (HL) コード CB06 クロック15 152. RLCAと同じ動作を(HL)について行います。フラグについては156. RLC rと同じです。

158. RLC (IX+d) コード DDCB××06 クロック23 152. RLCAと同じ動作を(IX+d)について行います。フラグについては156. RLC rと同じです。

159. RLC (IY+d) コード FDCB××06 クロック23 152. RLCAと同じ動作を(IY+d)について行います。フラグについては156. RLC rと同じです。

160. RL r コード (表20) クロック8 153. RLAと同じ動作をrについて行います。フラグは156. RLC rと同じです。 161. RL (HL) コード CB16 クロック15

162. RL(IX+d) コード DDCB××16 クロック23

153. RLAと同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

153. RLAと同じ動作を(HL)ついて行います。フラグは156. RLC rと同じです。

163. RL (IY+d) コード FDCB××16 クロック23 153. RLAと同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。

164. RRC r コード (表21) クロック8 154. RRCAと同じ動作をrについて行います。フラグは156. RLC rと同じです。

165. RRC (HL) コード CB0E クロック15 154. RRCAと同じ動作を(HL)について行います。フラグは156. RLC rと同じです。

166. RRC (IX+d) コード DDCB××0E クロック23 154. RRCAと同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

167. RRC (IY+d) コード FDCB××0E クロック23 154. RRCAと同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。

168. RR r コード (表22) クロック8 155. RRAと同じ動作をrについて行います。フラグは156. RLC rと同じです。

169. RR (HL) コード CB1E クロック15 155. RRAと同じ動作を(HL)について行います。フラグは156. RLC rと同じです。

170. RR (IX+d) コード DDCB××1E クロック23 155. RRAと同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

171. RR (IY+d) コード FDCB××1E クロック23 155. RRAと同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。 (表19)

-
CB00
CB01
CB02
CB03
CB04
CB05
CB07

(表20)

(我20)		
CB10		
CB11		
CB12		
CB13		
CB14		
CB15		
CB17		

(表21)

(衣21)		
r		
В	CB08	
O	CB09	
D	CB0A	
Е	CB0B	
Ι	CB0C	
┙	CBOD	
Α	CB0F	

(表22)

r	
В	CB18
O	CB19
D	CB1A
Ш	CB1B
Ι	CB1C
L	CB1D
Α	CB1F
	·

172. SLA r コード (表23) クロック8

rを左に1ビットシフトし、ビット7のデータをキャリーCに入れ、またビット0には0を入れます。 フラグは156. RLC rと同じです。

C **←** 7**←** 0 **←** "0"

173. SLA (HL) コード CB26 クロック15

172. SLA rと同じ動作を(HL)について行います。フラグは156. RIC rと同じです。

174. SLA (IX+d) コード DDCB××26 クロック23


172. SLA rと同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

175. SLA (IY+d) コード FDCB××26 クロック23

172. SLA rと同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。

176. SRA r コード (表24) クロック8

rの内容を1ビット右にシフトし、ビット0のデータをキャリーCに転送しますが、ビット7は 変化しません。つまりビット7とビット6はつねに同じになります。フラグは156. RLC rと同じです。



177. SRA (HL) コード CB2E クロック15

176. と同じ動作を(HL)について行います。フラグは156. RLC rと同じです。

178. SRA (IX+d) コード DDCB××2E クロック23

176. と同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

179. SRA(IY+d) コード FDCB××2E クロック23

176. と同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。

180. SRL r コード (表25) クロック8

rの内容を1ビット右にシフトし、ビット0のデータをキャリーCに入れます。ビット7には0を入れます。フラグは156. RLCrと同じです。



181. SRL (HL) コード CB3E クロック15

180. SRL rと同じ動作を(HL)について行います。フラグは156. RLC rと同じです。

182. SRL (IX+d) コード DDCB××3E クロック23


180. SRL rと同じ動作を(IX+d)について行います。フラグは156. RLC rと同じです。

183. SRL (IY+d) コード FDCB××3E クロック23

180. SRL rと同じ動作を(IY+d)について行います。フラグは156. RLC rと同じです。

184. RLD コード ED6F クロック18

アキュムレータAとメモリ(HL)との間で下図のようなデータの交換が行われます。まず(HL)の下4ビットが上4ビットへ移され、(HL)の上4ビットはAの下4ビットへ移され、Aの下4ビットは(HL)の下4ビットへ移されます。フラグはキャリーCが変化しない点をのぞいて156. RLC rと同じです。



185. RRD コードED67 クロック18

(HL)の下位4ビットをAの下位4ビットに移し、Aの下位4ビットを(HL)の上位4ビットに移し、(HL)の上位4ビットを下位4ビットに移します。フラグは184. RLDと同じです。

(表23)


r	
В	CB20
С	CB21
D	CB22
Е	CB23
I	CB24
L	CB25
Α	CB27

(表24)

r	
В	CB28
С	CB29
D	CB2A
Е	CB2B
Ι	CB2C
L	CB2D
Α	CB2F

(表25)

(1)(20)		
r		
В	CB38	
С	CB39	
D	CB3A	
Е	CB3B	
Н	CB3C	
L	CB3D	
Α	CB3F	



以. ビットセット・リセット、テスト命令

186. BIT b,r コード CBxx (xxは下図参照) クロック8

rレジスタのうちbで指定したビットを調べ、それが0ならZ=1、1ならZ=0にします。N=0、H=1になりますが、P/V、Sは不定です。

xx(8ビット)の内容 01 bbb rrr

bbb	ビット位置
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

rrr	レジスタ
000	В
001	С
010	D
011	E
100	Н
101	L
111	Α
	•

(例)Dレジスタのビット5を調べる命令コードは、bbb=101、rrr=010なので、CB6Aになります。 (6A=01101010)

187. BIT b,(HL) コード CBxx (xxは下図参照) クロック12 (HL)のうちビットbの状態を調べます。動作、フラグについては 186.BIT b, rと同じです。

xx(8ビット)の内容

01 bbb 110 bbbは186.の表参照

(例)ビット3のチェックならコードはCB5Eになります。

188. BIT b,(IX+d) コード DDCB××xx (xxは下図参照) クロック20 (IX+d)のうちビットbの状態を調べます。××は増分dです。動作、フラグについては186. .BIT b,r と同じです。

xx(8ビット)の内容

| 01 bbb 110 | bbbは186.の表参照

189. BIT b,(IY+d) コード FDCB××xx(xxは下図参照)クロック20 (IY+d)のうちビットbの状態を調べます。××は増分dです。動作、フラグについては186. BIT b,r と同じです。

xx(8ビット)の内容

01 bbb 110 bbbは186.の表参照

190. SET b,r コード CBxx(xxは下図参照) クロック8 レジスタrのビットbをセットします。フラグは変化しません。

xx(8ビット)の内容

11 bbb rrr bbb、rrrは186.の表参照

191. SET b,(HL) コード CBxx (xxは下図参照)クロック15 HLのビットbをセットします。

xx(8ビット)の内容

| 11 bbb 110 | bbbは186.の表参照

192. SET b,(IX+d) コード DDCB××xx (xxは下図参照) クロック 23 (IX+d)のビットbをセットします。××は増分dです。

xx(8ビット)の内容

11 bbb 110 bbbは186.の表参照

193. SET b,(IY+d) コード FDCB××xx (xxは下図参照) クロック 23 (IY+d)のビットbをセットします。××は増分dです。

xx(8ビット)の内容

| 11 bbb 110 | bbbは186.の表参照

194. RES b,r コード CBxx (xxは下図参照) クロック8 レジスタrのビットbをリセットします。フラグは変化しません。

xx(8ビット)の内容

10 bbb rrr bbb、rrrは186.の表参照

195. RES b,(HL) コード CBxx (xxは下図参照) クロック15 (HL)のビットbをリセットします。

xx(8ビット)の内容

10 bbb 110 bbbは186. の表参照

196. RES b,(IX+d) コード DDCB××xx (xxは下図参照) クロック23 (IX+d)のビットbをリセットします。××は増分dです。

xx(8ビット)の内容

| 10 bbb 110 | bbbは186.の表参照

197. RES b,(IY+d) コード FDCB××xx (xxは下図参照) クロック23 (IY+d)のビットbをリセットします。××は増分dです。

xx(8ビット)の内容

| 10 bbb 110 | bbbは186.の表参照

X. ジャンプ命令 このグループの命令は、フラグに影響を与えません。

198. JP nn コード C3×××× クロック10

16ビットのデータnnで示されるアドレスにジャンプします。××××については、8. LD A,(DE)参照。

ジャンプ先アドレスとしては命令コードの第一バイトが書かれているアドレスを指定します。オペランドを含めて2バイト以上の長さの命令の第一バイト以外の途中のアドレスを指定するとジャンプ命令の実行後に暴走してしまいます。(JMP nn)

199. JP NZ,nn コード C2×××× クロック10

Zフラグがセットされていなければnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JNZ n n)

200. JP Z,nn コード CA×××× クロック10

Zフラグがセットされていたらnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JZ nn)

201. JP NC,nn コード D2×××× クロック10

Cフラグがセットされていなければnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JNC n n)

202. JP C,nn コード DA×××× クロック10

Cフラグがセットされていたらnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JC nn)

203. JP PO,nn コード E2×××× クロック10

P/Vフラグがセットされていなければnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JPO nn)

204. JP PE,nn コード EA×××× クロック10

P/Vフラグがセットされていたらnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JPE n n)

205. JP P.nn コード F2×××× クロック10

Sフラグがセットされていなければnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JP n n)

206. JP M,nn コード FA×××× クロック10

Sフラグがセットされていたらnnへジャンプします。ジャンプ先アドレスについては198. JP nnを参照してください。(JM nn)

207. JR e コード 18×× クロック12

この命令の書かれている番地からe番地先へジャンプします。なお、命令のオペランド部(××)にはeー2を書きます。下のように5 バイト先にジャンプさせたい時オペランドは、5ー2=3となります。

ジャンプ先アドレスとしては命令コードの第一バイトが書かれているアドレスを指定します。オペランドを含めて2バイト以上の長さの命令の第一バイト以外の途中のアドレスを指定するとジャンプ命令の実行後に暴走してしまいます。

+方向に進むときオペランドには00~7F(0~127)の範囲の数を使います。FE~80(-2~-128)を使うと一方向にジャンプします。FE(-2)は無限ループになります。FF(-1)は使えません(暴走します)。



208. JR C,e コード $38 \times \times$ クロック7(C=0) または12(C=1) Cフラグがセットされていればe番地先へジャンプします。 $e \times \times$ については207. JR e参照。

209. JP NC,e コード $30 \times \times$ クロック7(C=0) または12(C=1) Cフラグがセットされていなければe番地先へジャンプします。e、 \times × については207. JR e参照。

210. JR Z,e コード $28 \times \times$ クロック7(Z=0) または12(Z=1) Zフラグがセットされていればe番地先へジャンプします。e、 \times × については207. JR e参照。

211. JR NZ,e コード $20 \times \times$ クロック7(Z=1) または12(Z=0) Zフラグがセットされていなければe番地先へジャンプします。e、 $\times \times$ については207. JR e参照。

212. JP(HL) コード E9 クロック4 ペアレジスタHLの内容をプログラムカウンタPCにロードします。つまりHLで示されるアドレスへジャンプします。(PCHL)

213. JP(IX) コード DDE9 クロック8 インデックスレジスタIXで示されるアドレスへジャンプします。

214. JP (IY) コード FDE9 クロック8 インデックスレジスタIYで示されるアドレスへジャンプします。

215. DJNZ e コード 10×× クロック 8(B=0)または13(B≠0)

少しかわった命令です。Bレジスタから1を引き、その結果がOでなければe番地先へジャンプします。(e、××については207. JR e参照)

例えば、ある処理を何回か繰り返し行うようなプログラムに利用します。Bレジスタに繰り返し回数を入れて使用します。

XI. コール、リターン命令 このグループの命令はフラグに影響を与えません。

216. CALL nn コード CD×××× クロック17

nnで示されるアドレスからはじまるサブルーチンをコールします。なおこのとき、このCALL命令の次の命令のアドレスがスタックに 退避されます。この結果SPは2減じられます。サブルーチンの最後にリターン命令を使うとスタックに退避されていたアドレスがPCに 入れられて、その結果コール命令の次の命令のアドレスへ戻って処理が続けられます。(CALL nn)

217. CALL NZ,nn コード C4×××× クロック 10(Z=1)または17(Z=0)

- 218. CALL Z,nn コード $CC \times \times \times \times$ クロック 10(Z=0)または17(Z=1) Zフラグがセットされていたらnnからはじまるサブルーチンをコールします。(CZ nn)
- 219. CALL NC,nn コード D4×××× クロック 10(C=1)または17(C=0) Cフラグがセットされていなければnnからはじまるサブルーチンをコールします。(CNC nn)
- 220. CALL C,nn コード DC×××× クロック 10(C=0)または17(C=1) Cフラグがセットされていたらnnからはじまるサブルーチンをコールします。(CC nn)
- 221. CALL PO,nn コード E4×××× クロック 10(P/V=1)または17(P/V=0) P/Vフラグがセットされていなければnnからはじまるサブルーチンをコールします。(CPO nn)
- 222. CALL PE,nn コード EC×××× クロック 10(P/V=0)または17(P/V=1) P/Vフラグがセットされていたらnnからはじまるサブルーチンをコールします。(CPE nn)
- 223. CALL P,nn コード $F4 \times \times \times \times$ クロック 10(S=1)または17(S=0) Sフラグがセットされていなければnnからはじまるサブルーチンをコールします。(CP nn)
- 224. CALL M,nn コード $FC \times \times \times \times$ クロック 10(S=0)または17(S=1) Sフラグがセットされていたらnnからはじまるサブルーチンをコールします。(CM nn)
- 225. RET コード C9 クロック10 スタックのトップに退避されていたアドレスデータをPCに入れ、そのアドレスにリターンします。この結果PCは+2されます。(RET)
- 226. RET NZ コード CO クロック5(Z=1)または11(Z=0) Zフラグがセットされていなければリターンします。(RNZ)
- 227. RET Z \neg \neg C8 \neg C9 \neg C
- 228. RET NC コード D0 クロック5(C=1)または11(C=0) Cフラグがセットされていなければリターンします。(RNC)
- 229. RET C \neg D8 \neg \neg D9 \neg \neg D9 \neg D9 \neg D9 \neg D1 \neg C7 \neg D7 \neg D8 \neg D9 \neg D1 \neg D9 \neg D1 \neg D2 \neg D2 \neg D2 \neg D3 \neg D1 \neg D2 \neg D2 \neg D2 \neg D3 \neg D1 \neg D2 \neg D2 \neg D3 \neg D1 \neg D2 \neg D2 \neg D3 \neg D3 \neg D4 \neg D7 \neg
- 231. RET PE コード E8 クロック5(P/V=0)または11(P/V=1) P/Vフラグがセットされていたらリターンします。(RPE)
- 233. RET M コード F8 クロック5(S=0)または11(S=1) Sフラグがセットされていたらリターンします。(RM)
- 234. RETI コード ED4D クロック14 割込みサービスルーチンの最後に使用します。割込み処理を終了してもとのプログラムに戻るとともに、割込み発生元(Z80ファミリーICまたは割込みコントローラ)に割込み処理の終了を知らせます。
- 235. RETN コード ED45 クロック14 ノンマスカブルインタラプト処理ルーチンの最後に使用します。
- 236. RST n(n=0~7) コード(下表) クロック11 1バイトで実行できるコール命令です。ただしコールできるアドレスは下表の8種に固定されています。(RST n)

ニーモニック	コード	アドレス
RST 0	C7	0000
RST 1	CF	8000
RST 2	D7	0010
RST 3	DF	0018
RST 4	E7	0020
RST 5	EF	0028
RST 6	F7	0030
RST 7	FF	0038

例えば、RST 3(コードDF)は、CALL \$0018(コードCD1800)と同じ動作になります。

XII. 入出力命令

237. IN A,(n) コード DB×× クロック11

nで指定されるアドレスのI/OデバイスからデータをアキュムレータAに入力します。フラグは変化しません。(IN n)

238. IN r,(C) コード (表26) クロック12

レジスタCの内容で指定されるアドレスのI/Oデバイスからrレジスタにデータを入力します。 N=0、H=0 になりますがCフラグは変化しません。入力データがOのときZ=1、マイナスのときS=1になります。また入力データのビット1の数が偶数のときP/V=1になります

239. INI コード EDA2 クロック16

レジスタCで指定する I/O デバイスからデータを入力し HL レジスタで指定するメモリに転送します。この後にレジスタBの内容を-1UHLの内容を+1Uます。N=1。Cは変化しません。 BがOになればZ=1。他のフラグは不定です。

240. INIR コード EDB2 クロック16(B=0)または21(B \neq 0)

上記239. .INIと同じ動作をしますがBがOになるまで繰り返し実行されます。Cは変化しません。N=1, Z=1、他は不定。

241. IND コード EDAA クロック16

239. INIと同じ動作ですが違うところは最後にHLレジスタが+1されるのではなく-1される点です。フラグは239. INIと同じです。

242. INDR コード EDBA クロック16(B=0)または21(B≠0)

240. INIRと同じ動作ですがHLレジスタは-1されて行きます。フラグは240. INIRと同じです。

243. OUT (n),A コード D3×× クロック11 nで指定されるアドレスのI/OデバイスにAレジスタのデータを出力します。フラグは変化し

nで指定されるアドレスのI/OデバイスにAレジスタのデータを出力します。フラグは変化しません。
(OUT n)

244. OUT (C),r コード (表27) クロック12 レジスタCで指定する I/O デバイスにレジスタrの内容が出力されます。フラグは変化しません。

245. OUTI コード EDA3 クロック16

レジスタCで指定する I/O デバイスにHLレジスタで示されるメモリの内容が出力されます。このあとBレジスタの内容が-1され、HLの内容は+1されます。フラグは239. INIと同じです。

246. OTIR コード EDB3 クロック16(B=0)または21(B≠0)

上記245. OUTIと同じ動作をしますがBがOになるまで繰り返し実行されます。フラグは240. INIRと同じです。

247. OUTD コード EDAB クロック16

上記245. OUTIと同じ動作をしますがHLは+1されるのではなく-1されます。フラグは239. INIと同じです。

248. OTDR コード EDBB クロック16(B=0)または21(B≠0)

上記246. OTIRと同じ動作をしますがHLは-1されて行きます。フラグは240. INIRと同じです。

(表26)

(表27)

ED41

ED49

ED51

ED59

ED61 ED69

ED79

В

С

D

F

Н

Α

(我20)		
r		
В	ED40	
С	ED48	
D	ED50	
E	ED58	
Ι	ED60	
L	ED68	
Α	ED78	

XⅢ. 割込制御

249. DI コード F3 クロック4

割込を禁止します。DI命令の実行後はINT信号が入力されても新たな割込は発生しません。 リセット後は割込禁止状態になります。(DI)

250. EI コード FB クロック4

EI命令が実行されると、その次の命令の実行後から割込が受け付け可能状態になります。

EI命令の実行後ではなくて、その次の命令の実行後から、割込みの受け付けが可能になるようにしている理由は、割込み処理プログラムの最後は通常RET命令で終わっているために、もしEI命令の実行後に割込みの受け付けが可能になっていると、割込み処理が終わってメインプログラムに戻るためのRET命令が実行される前に次の割込みが受け付けられてしまい、二重に割込みが実行されてしまう可能性が出てくることを避けるためです。(EI)

251. IM 0 コード ED46 クロック8

Z80のマスク可能な割込みはモード0、モード1、モード2の3種類あります。IM 0の実行によってモード0の割込みが選択されます。モード0の割込みは8080の割込みと同じ動作になります。INT信号の入力とともに、データバスにRST 0~RST 7の命令コードを入力することによって、0000から8番地とびに置かれた割込み処理プログラムが実行されます。RST命令については236. RST n を参照してください。

リセット後はモードOが選択されます。

252. IM 1 コード ED56 クロック8

マスク可能な割込みをモード1に設定します。モードOはINT信号とともにデータバスにRST O~RST 7の命令コードを入力することで8通りの割込み処理ルーチンを選択できますが、モード1はそのうちのRST 7割込み動作に特化した割込みモードです。

モード1はINT信号の入力によってつねに0038番地の割込み処理プログラムが実行されますが、そのときデータバスに命令コードを入力する必要はなく、INT信号のみで割込み処理が行われます。

253. IM 2 コード ED5E クロック8

モード2は割込みベクタレジスタ(Iレジスタ)を使う高度な割込み処理モードです。

あらかじめ割込み処理プログラムアドレスを配置したテーブルをメモリ内に用意しておき、そのテーブルアドレスの上位アドレスをI レジスタに入れておきます。INT割込みとともにデータバスに、テーブルアドレスの下位アドレスを入力することによって、メモリの広い 範囲に数を制限されることなく必要な割込み処理プログラムを置くことができます。