

El Sistema de Adquisición de Datos (DAQ) de Alta Velocidad

Integración y validación con ADC físico AD9226

Eduardo Santos Mena

Avance — Cuarto Semestre: enero–junio 2026

Asesores: Dr. Samuel Pérez Huerta · Dr. Augusto David Ariza Flores
Unidad Académica de Ciencia y Tecnología de la Luz y la Materia, UAZ

Tomografía fotoacústica (PAT) + IA para la **detección temprana de artritis reumatoide (AR)** — proyecto de doctorado (LUMAT-UAZ).

- Excitación óptica + detección ultrasónica, sin radiación ionizante.
- La PAT revela cambios vasculares precoces (angiogénesis sinovial).
- Metas del sistema: resolución 150–200 μm , profundidad 1–2 cm.

Estrategia

(a) instrumentación de adquisición propia de bajo costo (b) algoritmos (CNN)
de reconstrucción/segmentación.

Continuidad del proyecto

- **Sem 2:** fuente de excitación — driver de avalancha, láser LED 445 nm, pulsos <30 ns, bajo costo.
- **Sem 3:** Driver V2.0 + núcleo digital validado con *Virtual ADC* (señales sintéticas).
- **Sem 4 (este):** integración del ADC físico y validación del DAQ de alta velocidad; primera caracterización de la detección.

Objetivo del semestre

Objetivo central


Validar la cadena de adquisición de datos (DAQ) con **hardware físico**, a la velocidad y resolución de diseño.

- Integración física ADC (AD9226) — FPGA.
- Operación del Driver V2.0 y estimación de potencia de excitación.
- Caracterización inicial de la detección.

- **FPGA:** Tang Nano 9K (Gowin GW1NR-9C), 27 MHz.
- **ADC:** módulo AD9226 (12 bit, hasta 65 MS/s).
- **Excitación:** Driver de corriente V2.0 (validado), modo avalancha.
- **Láser:** diodo LED 445 nm (Nichia NUBM44/47).
- **Transductor:** piezoeléctrico Yushi 2.5 MHz.
- **Sensado de corriente:** *shunt* de $0.1\ \Omega$.

Código de la FPGA: github.com/zaned897/photoacoustic_daq

Arquitectura del DAQ — etapas y subetapas




Estrategia *store-and-forward*: captura rápida en BRAM, transmisión en el tiempo muerto entre disparos.

Validación incremental (bring-up)

Etap	Subetapa que valida	Estado
0	Reloj + configuración del bitstream	✓
1	Trigger (S2 / pin 77) y flanco	✓
2	Enlace UART aislado	✓
3	Lectura del ADC (voltímetro)	✓
4	Captura por reloj interno (5 kHz)	✓
5	Captura por trigger externo	✓
6	Ráfaga 270 muestras @ 27 MS/s	✓
7	Ráfaga @ 54 MS/s (PLL $\times 2$)	✓
8	Ráfaga @ 54 MS/s + 12 bits	✓


Cada etapa prueba una sola variable; no se avanza hasta que pasa.

Algoritmo de captura: máquina de estados



Store-and-forward: IDLE vigila el trigger → CAPTURE llena la BRAM → PREP/HDR/SEND transmiten. Fuera de IDLE, los triggers se ignoran ⇒ ráfagas íntegras.


Sincronización: captura rápida, transmisión lenta



La transmisión ($\sim\text{ms}$) excede el periodo del trigger (200 μs) $\Rightarrow$ se omiten disparos $\Rightarrow$ **promediado coherente** ($\text{SNR} \propto \sqrt{N}$).


Tasa de muestreo: PLL $\times 2 \rightarrow 54 \text{ MS/s}$

Aumento de la tasa de muestreo (PLL $\times 2$): muestreo del ringing del transductor




- 27 MHz $\rightarrow$ 54 MS/s (T_s : 37 $\rightarrow$ 18.5 ns).
- 2.5 MHz: 10.8 $\rightarrow$ 21.6 muestras/ciclo.
- Sobremuestreo holgado del *ringing*.

Profundidad de codificación: 8 $\rightarrow$ 12 bits



- 256 $\rightarrow$ 4096 niveles.
- LSB 39 mV $\rightarrow$ 2.44 mV ($\times 16$).
- Clave para señales acústicas débiles.


Memoria: el BSRAM no es el límite



- Memoria = $N \times b$ bits.
- Ventana útil (~ 24 Kbit) $\ll$ BSRAM (~ 468 Kbit).
- El límite real es la **UART**, no la memoria.

Resultado central: DAQ validado

- Captura, almacena y transmite **sin pérdida de datos**.
- **54 MS/s, 12 bits** (LSB 2.44 mV).
- ~ 21.6 muestras/ciclo a 2.5 MHz
→ resuelve el *ringing* del sensor.
- Supera lo proyectado para el periodo.



Captura a la velocidad y niveles especificados.

Software final de adquisición

● LIVE

min -349 / max -15 mV · Vpp 334 mV

▶ Reanudar


📄 Exportar CSV

🖨️ Captura PNG


✓ CSV: exports/ventana_20260624_200320.csv



Driver V2.0 y estimación de potencia



Corriente del diodo (shunt 0.1 Ω).



Estimación de potencia $V \cdot I$ (preliminar).

La detección: por qué es compleja (razones objetivas)

- Señal acústica esperada de μV – mV (cerca del piso de ruido).
- Transductor = fuente de **alta impedancia**.
- Excitación de **alto voltaje** que acopla ruido electromagnético.
- Evento de **nanosegundos** (submuestreado a 54 MS/s).

Primer intento

Con el DAQ ya validado, se llevó el sistema al banco para la primera adquisición.

Caracterización: la señal observada es pickup


En el osciloscopio: *ringing* acústico aparente (~ 2.5 MHz, ~ 150 mV pp).

No es acústica: es pickup EM

Persiste con el sensor *desconectado*, llega en $t = 0$ (sin tiempo de vuelo) y no cambia con la distancia.

Además, se pierde al pasar al ADC

(solo se ve en el osciloscopio, $1\text{ M}\Omega$): evidencia del **acoplamiento de impedancias** —la entrada del ADC carga el piezo de alta- Z .



Control de descarte (osciloscopio).

[VIDEO]

Ruido electromagnético sincronizado con el disparo de alto voltaje.

Reproducir el clip durante la presentación.

`evidencia/fotos/evidencia_ruido_trigger.mp4`

Por qué: el front-end de detección


- El piezo (alta-Z) va **en crudo** al digitalizador, **sin preamplificador**.
- La señal PA (μV – mV) queda bajo el piso de observación y bajo el *pickup* de 150 mV.
- El subsistema digital (ADC, FPGA, enlace, Driver) está validado: el reto está **aislado** en la interfaz analógica.

Valor del resultado

No es un obstáculo inesperado: **localiza** con precisión el trabajo restante y reduce el riesgo de la siguiente fase.

Acoplamiento de impedancias → preamplificador

Acoplamiento de impedancias: por qué se necesita entrada de alta-Z (preamplificador)



- Piezo = fuente de **alta-Z**.
- Entrada de 50Ω **atenúa** la señal; $1 \text{ M}\Omega$ la preserva.
- Se necesita **preamp de alta-Z y bajo ruido, junto al sensor**.
- Su salida de baja-Z → inmune al *pickup* en el cable.

Trabajo futuro: cadena de detección

- **Bring-up de detección** (D0–D4): salud del piezo → toque mecánico → fuente acústica acoplada → preamp → láser.
- **Preamplificador** de bajo ruido (AD8331/AD8332): alta-Z, 40–60 dB, 0.1–5 MHz, $\leq 3\text{--}5 \text{ nV}/\sqrt{\text{Hz}}$.
- **Control del EMI**: disparo óptico ($t=0$ limpio), apantallamiento, ventana retardada.
- **Ampliar ventana** (FIFO) → A-scans en fantomas → reconstrucción + IA.

Cronograma del siguiente periodo

Bloque	Actividad	Entregable
B1	Diseño del front-end (preamp, Z, shielding, sincronía)	Esquemático + ruido
B1'	Validación de recepción (Plan B-1/B-2)	Señal acústica real
B2	Fabricación y prueba del front-end	Cadena caracterizada
B3	Firmware: ventana ampliada (FIFO)	A-scan útil
B4	Adquisición PA en fantoma	A-scan con TOF coherente
B5	Procesamiento (retroproyección)	Reconstrucción básica
B6	IA (denoising) + escritura	Artículo / reporte

Conclusiones

1. **DAQ validado (avance central):** 12 bits, 54 MS/s, sin pérdida de datos, con hardware físico.
2. **Driver V2.0 y potencia:** operación estable + estimación por pulso.
3. **Detección localizada:** la lectura es *pickup*, no acústica; el front-end analógico define el trabajo futuro.

El hito del periodo

El objetivo era la prueba fotoacústica completa (sensor excitado y sensando). No se concretó, pero **diseñar y programar la FPGA como DAQ a estas frecuencias de trabajo y con materiales de bajo costo es un hito**: la plataforma de adquisición queda resuelta y la detección se reduce a un problema acotado de front-end analógico.

Gracias.

Preguntas