


| 日期         | 版本    | 说明                                                                    |
|------------|-------|-----------------------------------------------------------------------|
| 2018/9/27  | 1.0   | 初始版本。                                                                 |
| 2019/1/14  | 1.1   | 增加电源供电要求。                                                             |
| 2019/1/23  | 1.2   | 修改ZV版本核电压。                                                            |
| 2019/4/3   | 1.3   | 修改IO Bank View。                                                       |
| 2019/12/10 | 1.4   | 新增QN48封装。                                                             |
| 2020/6/19  | 1.5   | 新增FN32F封装。                                                            |
| 2021/1/27  | 1.5.1 | 新增QN48 ZV版本，补充核电压信息。                                                  |
| 2021/10/29 | 1.6   | 修改QN48封装9管脚位置。<br>更新Pin Definition。                                   |
| 2021/11/25 | 1.6.1 | 修改QN48封装9管脚位置。                                                        |
| 2022/10/20 | 1.6.2 | 更新Power中的注释。<br>更新Pin Definitions中的注释。                                |
| 2023/5/4   | 1.6.3 | 更新Pin Definition页中CLKHOLD_N的管脚说明。<br>更新Power页中FN32/FN32F/QN48的epad注释。 |
| 2023/6/30  | 1.6.4 | 优化MODE0、MODE1、MODE2的管脚信息及其管脚定义的描述。                                    |
| 2023/9/8   | 1.6.5 | 新增CG25和FN24封装。                                                        |
| 2024/7/5   | 1.6.6 | 更新Power页中VCC电压最小值。                                                    |
| 2024/11/15 | 1.6.7 | 新增Pin Definitions页中EPAD管脚说明。                                          |
| 2026/3/9   | 1.6.8 | 更新Power页中ZV版本VCC电压最大值。                                                |

| 管脚名称                                 | 方向        | 说明                                                                                                                         |
|--------------------------------------|-----------|----------------------------------------------------------------------------------------------------------------------------|
| 用户I/O管脚                              |           |                                                                                                                            |
| IO [End][Row/Column Number][A/B]     | I/O       | [End]提供管脚在器件中的位置信息，包括L(left) R(right) B(bottom) T(top)                                                                     |
|                                      |           | [Row/Column Number]提供管脚在器件中的具体行列位置信息，若[End]为T(top)或B(bottom)，则提供列信息，即管脚对应的CFU列数。若[End]为L(left)或R(right)，则提供行信息，即管脚对应的CFU行数 |
|                                      |           | [A/B]提供差分信号对信息                                                                                                             |
| 多功能管脚                                |           |                                                                                                                            |
| IO [End][Row/Column Number][A/B]/MMM |           | 多功能管脚定义，/MMM表示在用户I/O功能的基础上有另外的一种或多种功能。当这些功能不使用的時候，这些管脚可以用作用户I/O                                                            |
| D0                                   | I/O       | CPU模式下的数据端口D0                                                                                                              |
| D1                                   | I/O       | CPU模式下的数据端口D1                                                                                                              |
| D2                                   | I/O       | CPU模式下的数据端口D2                                                                                                              |
| D3                                   | I/O       | CPU模式下的数据端口D3                                                                                                              |
| D4                                   | I/O       | CPU模式下的数据端口D4                                                                                                              |
| D5                                   | I/O       | CPU模式下的数据端口D5                                                                                                              |
| D6                                   | I/O       | CPU模式下的数据端口D6                                                                                                              |
| D7                                   | I/O       | CPU模式下的数据端口D7                                                                                                              |
| WE_N                                 | I         | CPU模式下选择D[7: 0]的数据输入输出方向，"0"选择写入，"1"选择读出                                                                                   |
| DOUT                                 | O         | SERIAL模式下的数据输出                                                                                                             |
| DIN                                  | I，内部弱上拉   | SERIAL模式下的数据输入                                                                                                             |
| TMS                                  | I，内部弱上拉   | JTAG模式串行模式输入                                                                                                               |
| TCK                                  | I         | JTAG模式串行时钟输入                                                                                                               |
| TDO                                  | O         | JTAG模式串行数据输出                                                                                                               |
| TDI                                  | I，内部弱上拉   | JTAG模式串行数据输入                                                                                                               |
| JTAGSEL_N                            | I，内部弱上拉   | 恢复JTAG下载功能信号                                                                                                               |
| RECONFIG_N                           | I，内部弱上拉   | 全局复位GowinCONFIG逻辑信号，低电平有效                                                                                                  |
| FASTRD_N                             | I         | 访问SPI FLASH方式选择信号，低电平表示Fast Read模式；高电平表示Read模式                                                                             |
| DONE <sup>[1]</sup>                  | O，内部弱上拉   | 高电平表示成功完成编程配置<br>低电平表示未完成编程配置或编程配置失败                                                                                       |
|                                      | I，内部弱上拉   | DONE信号为低电平时，延迟芯片启动，直到DONE信号为高电平                                                                                            |
| READY <sup>[1]</sup>                 | I/O，内部弱上拉 | 高电平表示当前可以对器件进行编程配置<br>低电平表示无法对器件进行编程配置                                                                                     |
| MI                                   | I         | MSPI模式下MI                                                                                                                  |
| MO                                   | O         | MSPI模式下MO                                                                                                                  |
| MCS_N                                | O         | MSPI模式下的使能信号MCS_N，低电平有效                                                                                                    |

| 管脚名称                                                             | 方向       | 说明                                                                    |
|------------------------------------------------------------------|----------|-----------------------------------------------------------------------|
| MCLK                                                             | O        | MSPI模式下时钟输出MCLK，默认频率为 2.5Mhz                                          |
| SCLK                                                             | I        | SSPI, SERIAL, CPU模式下的时钟输入                                             |
| SO                                                               | O        | SSPI模式下SO                                                             |
| SI                                                               | I/O      | SSPI模式下SI                                                             |
| SSPI_CS_N                                                        | I/O      | SSPI模式下的使能信号SSPI_CS_N，低电平有效，内部弱上拉                                     |
| CLKHOLD_N                                                        | I, 内部弱上拉 | 在SSPI模式下，高电平有效<br>在CPU模式下，低电平有效                                       |
| GCLKC_[x]                                                        | I        | GCLKT_[x]的差分对比输入管脚，C(Comp)，[x]是全局时钟序号 <sup>[2]</sup>                  |
| GCLKT_[x]                                                        | I        | 全局时钟输入管脚，T(True)，[x]: 全局时钟序号                                          |
| LPLL_C_fb/RPLL_C_fb                                              | I        | 左边/右边PLL反馈输入管脚，C(Comp)                                                |
| LPLL_T_fb/RPLL_T_fb                                              | I        | 左边/右边PLL反馈输入管脚，T(True)                                                |
| LPLL_C_in/RPLL_C_in                                              | I        | 左边/右边PLL时钟输入管脚，C(Comp)                                                |
| LPLL_T_in/RPLL_T_in                                              | I        | 左边/右边PLL时钟输入管脚，T(True)                                                |
| MODE2                                                            | I, 内部弱上拉 | GowinCONFIG配置模式选择信号端口；若该管脚标记为“VCCIO”，表示该管脚内接电源；若该管脚标记为“GND”，表示该管脚内部接地 |
| MODE1                                                            | I, 内部弱上拉 | GowinCONFIG配置模式选择信号端口；若该管脚标记为“VCCIO”，表示该管脚内接电源；若该管脚标记为“GND”，表示该管脚内部接地 |
| MODE0                                                            | I, 内部弱上拉 | GowinCONFIG配置模式选择信号端口；若该管脚标记为“VCCIO”，表示该管脚内接电源；若该管脚标记为“GND”，表示该管脚内部接地 |
| SPMI_SDATA                                                       | I/O      | SPMI（系统电源管理接口）模式的通讯总线                                                 |
| SPMI_EN/VCCEN                                                    | I        | SPMI（系统电源管理接口）模式的睡眠控制和使能                                              |
| SPMI_SCLK                                                        | I/O      | SPMI（系统电源管理接口）模式的通讯总线                                                 |
| SPMI_CLK                                                         | I        | SPMI（系统电源管理接口）外部低速时钟                                                  |
| <b>其他管脚</b>                                                      |          |                                                                       |
| NC                                                               | NA       | 预留未使用                                                                 |
| VSS                                                              | NA       | Ground管脚                                                              |
| VCC                                                              | NA       | 核电压供电管脚                                                               |
| VCCIO#                                                           | NA       | I/O BANK#的I/O电压供电管脚                                                   |
| VCCX                                                             | NA       | 辅助电压供电管脚                                                              |
| EPAD                                                             | NA       | 裸露焊盘，接地                                                               |
| <b>注！</b>                                                        |          |                                                                       |
| <sup>[1]</sup> READY和DONE默认状态为open-drain输出, 内部弱上拉。在配置期间，DONE输出0。 |          |                                                                       |
| <sup>[2]</sup> 当输入是单端时,GCLKC_[x]所在管脚不是全局时钟管脚。                    |          |                                                                       |



注！

- [1]每个Bank还提供一个独立的参考电压（VREF）。
- [2]用户可以选择使用IOB内置的VREF源（等于 $0.5 \times VCCIO$ ）。
- [3]用户也可选择外部的VREF输入（使用Bank中任意一个IO管脚作为外部VREF输入）。

| 注!                         |     |      |                      |                |      |      |                    |                    |      |      |      |
|----------------------------|-----|------|----------------------|----------------|------|------|--------------------|--------------------|------|------|------|
| [1] 该管脚内部接地。               |     |      |                      |                |      |      |                    |                    |      |      |      |
| 管脚名                        | 功能  | BANK | 配置功能                 | 差分Pair         | LVDS | CS16 | FN32               | FN32F              | QN48 | CG25 | FN24 |
| IOR10A                     | I/O | 1    |                      | True_of_IOR10B | NONE |      | 12                 | 12                 | 20   | D3   | 8    |
| IOR10B                     | I/O | 1    |                      | Comp_of_IOR10A | NONE |      | 11                 | 11                 | 13   | E4   | 7    |
| IOR2A                      | I/O | 1    |                      | True_of_IOR2B  | NONE |      | 24                 |                    | 9    |      |      |
| IOR2B                      | I/O | 1    |                      | Comp_of_IOR2A  | NONE |      |                    | 24                 | 10   |      |      |
| IOR3A                      | I/O | 1    |                      | True_of_IOR3B  | NONE |      | 23                 | 23                 | 11   | B1   | 1    |
| IOR3B                      | I/O | 1    |                      | Comp_of_IOR3A  | NONE |      | 22                 | 22                 | 34   | C1   | 3    |
| IOR4A/RPLL_T_fb            | I/O | 1    | RPLL_T_fb            | True_of_IOR4B  | NONE |      | 21                 | 21                 |      |      |      |
| IOR4B/RPLL_C_fb            | I/O | 1    | RPLL_C_fb            | Comp_of_IOR4A  | NONE |      | 20                 | 20                 |      |      |      |
| IOR5A/GCLKT_2/RPLL_T_in    | I/O | 1    | GCLKT_2/RPLL_T_in    | True_of_IOR5B  | NONE | D3   | 19                 | 19                 | 33   | C2   | 16   |
| IOR5B/GCLKC_2/RPLL_C_in    | I/O | 1    | GCLKC_2/RPLL_C_in    | Comp_of_IOR5A  | NONE |      | 18                 | 18                 | 32   | D2   | 15   |
| IOR6A/MI/D7                | I/O | 1    | MI/D7                | True_of_IOR6B  | NONE |      |                    |                    | 31   |      |      |
| IOR6B/MO/D6                | I/O | 1    | MO/D6                | Comp_of_IOR6A  | NONE |      |                    |                    | 14   |      |      |
| IOR6C/MCS_N/D5             | I/O | 1    | MCS_N/D5             | True_of_IOR6D  | NONE |      |                    |                    | 30   |      |      |
| IOR6D/MCLK/D4              | I/O | 1    | MCLK/D4              | Comp_of_IOR6C  | NONE |      |                    |                    | 15   |      |      |
| IOR6E/FASTRD_N/D3          | I/O | 1    | FASTRD_N/D3          | True_of_IOR6F  | NONE |      |                    |                    | 29   | B4   |      |
| IOR6F                      | I/O | 1    |                      | Comp_of_IOR6E  | NONE |      |                    |                    | 16   | C4   |      |
| IOR6G                      | I/O | 1    |                      | True_of_IOR6H  | NONE |      |                    |                    | 17   |      |      |
| IOR6H                      | I/O | 1    |                      | Comp_of_IOR6G  | NONE |      |                    |                    | 18   |      |      |
| IOR6I/DIN/CLKHOLD_N        | I/O | 1    | DIN/CLKHOLD_N        | True_of_IOR6J  | NONE |      |                    |                    | 28   | D1   | 14   |
| IOR6J/DOUT/WE_N            | I/O | 1    | DOUT/WE_N            | Comp_of_IOR6I  | NONE |      |                    |                    | 19   | E1   | 13   |
| IOR7A/GCLKT_3/SSPI_CS_N/D0 | I/O | 1    | GCLKT_3/SSPI_CS_N/D0 | True_of_IOR7B  | NONE | D1   | 17                 | 17                 | 27   | E2   | 5    |
| IOR7B/GCLKC_3              | I/O | 1    | GCLKC_3              | Comp_of_IOR7A  | NONE |      |                    |                    | 21   | E3   | 4    |
| IOR8A/SO/D1                | I/O | 1    | SO/D1                | True_of_IOR8B  | NONE | D2   |                    |                    | 24   |      |      |
| IOR8B                      | I/O | 1    |                      | Comp_of_IOR8A  | NONE |      | 14                 | 14                 | 23   |      |      |
| IOR9A/SI/D2                | I/O | 1    | SI/D2                | True_of_IOR9B  | NONE | C1   | 15                 | 15                 | 22   |      | 11   |
| IOR9B                      | I/O | 1    |                      | Comp_of_IOR9A  | NONE |      | 16                 | 16                 |      |      | 10   |
| IOT10A/GCLKT_0             | I/O | 0    | GCLKT_0              | True_of_IOT10B | NONE |      | 32                 | 32                 | 47   |      |      |
| IOT10B/GCLKC_0             | I/O | 0    | GCLKC_0              | Comp_of_IOT10A | NONE |      | 31                 | 31                 | 8    |      |      |
| IOT11A/GCLKT_1             | I/O | 0    | GCLKT_1              | True_of_IOT11B | NONE |      | 30                 | 30                 |      |      |      |
| IOT11B/GCLKC_1             | I/O | 0    | GCLKC_1              | Comp_of_IOT11A | NONE |      | 29                 | 29                 |      |      |      |
| IOT12A/DONE                | I/O | 0    | DONE                 | True_of_IOT12B | NONE |      | 28                 | 28                 | 46   | B5   | 23   |
| IOT12B/READY               | I/O | 0    | READY                | Comp_of_IOT12A | NONE |      | 27                 | 27                 | 45   |      |      |
| IOT13A/JTAGSEL_N           | I/O | 0    | JTAGSEL_N            | True_of_IOT13B | NONE |      | 26                 | 26                 | 44   |      |      |
| IOT13B                     | I/O | 0    |                      | Comp_of_IOT13A | NONE |      |                    |                    |      |      |      |
| IOT14A/MODE0               | I/O | 0    | MODE0                | True_of_IOT14B | NONE | B3   | GND <sup>[1]</sup> | GND <sup>[1]</sup> | 43   | C5   | 22   |

注！  
<sup>[1]</sup> 该管脚内部接地。

| 管脚名                     | 功能     | BANK | 配置功能              | 差分Pair         | LVDS | CS16               | FN32               | FN32F              | QN48               | CG25               | FN24               |
|-------------------------|--------|------|-------------------|----------------|------|--------------------|--------------------|--------------------|--------------------|--------------------|--------------------|
| IOT14B/MODE1            | I/O    | 0    | MODE1             | Comp_of_IOT14A | NONE | GND <sup>[1]</sup> | GND <sup>[1]</sup> | GND <sup>[1]</sup> | 42                 | GND <sup>[1]</sup> | GND <sup>[1]</sup> |
| IOT15A/MODE2            | I/O    | 0    | MODE2             | True_of_IOT15B | NONE | GND <sup>[1]</sup> | GND <sup>[1]</sup> | GND <sup>[1]</sup> | GND <sup>[1]</sup> | C5                 | 22                 |
| IOT15B                  | I/O    | 0    |                   | Comp_of_IOT15A | NONE | A2                 | 25                 | 25                 | 41                 | D5                 |                    |
| IOT16A                  | I/O    | 0    |                   | True_of_IOT16B | NONE |                    |                    |                    | 40                 | A4                 | 21                 |
| IOT16B                  | I/O    | 0    |                   | Comp_of_IOT16A | NONE |                    |                    |                    | 39                 | B3                 |                    |
| IOT17A                  | I/O    | 0    |                   | True_of_IOT17B | NONE |                    |                    |                    | 38                 | A3                 | 20                 |
| IOT17B                  | I/O    | 0    |                   | Comp_of_IOT17A | NONE |                    |                    |                    | 35                 | A2                 | 19                 |
| IOT7A/TMS/SPMI_SDATA    | I/O    | 0    | TMS/SPMI_SDATA    | True_of_IOT7B  | NONE | C4                 | 7                  | 7                  | 4                  |                    |                    |
| IOT7B/TCK/SPMI_EN/VCCEN | I/O    | 0    | TCK/SPMI_EN/VCCEN | Comp_of_IOT7A  | NONE | B4                 | 6                  | 6                  | 3                  |                    |                    |
| IOT8A/TDI/SPMI_SCLK     | I/O    | 0    | TDI/SPMI_SCLK     | True_of_IOT8B  | NONE | A4                 | 3                  | 3                  | 5                  |                    |                    |
| IOT8B/TDO               | I/O    | 0    | TDO               | Comp_of_IOT8A  | NONE | A3                 | 1                  | 1                  | 7                  |                    |                    |
| IOT9A/SCLK/SPMI_CLK     | I/O    | 0    | SCLK/SPMI_CLK     | True_of_IOT9B  | NONE | B1                 |                    |                    | 6                  | A5                 | 24                 |
| IOT9B/RECONFIG_N        | I/O    | 0    | RECONFIG_N        | Comp_of_IOT9A  | NONE |                    | 2                  | 2                  | 48                 |                    |                    |
| VCC                     | Power  | N/A  |                   |                |      | D4                 | 9                  | 9                  | 12                 | E5                 | 6                  |
| VCC                     | Power  | N/A  |                   |                |      |                    |                    |                    | 37                 |                    |                    |
| VCCIO0                  | Power  | N/A  |                   |                |      | B2                 | 5                  | 5                  | 1                  | D4                 | 18                 |
| VCCIO1                  | Power  | N/A  |                   |                |      | C3                 | 13                 | 13                 | 25                 | B2                 | 9                  |
| VCCX                    | Power  | N/A  |                   |                |      | A1                 | 4                  | 4                  | 36                 | A1                 | 2                  |
| VSS                     | Ground | N/A  |                   |                |      | C2                 | 10                 | 8                  | 2                  | C3                 | 12                 |
| VSS                     | Ground | N/A  |                   |                |      |                    | 8                  | 10                 | 26                 |                    | 17                 |

注！

VCCX不能小于最大的VCCIO。

**GW1NZ-1 CS16封装电源供电要求**

| 名称            | 描述         | 最小值   | 最大值   |
|---------------|------------|-------|-------|
| VCC           | LV版本核电压    | 1.07V | 1.26V |
|               | ZV版本核电压    | 0.88V | 1.05V |
| VCCIO0、VCCIO1 | I/O Bank电压 | 1.14V | 3.6V  |
| VCCX          | 辅助电压       | 1.71V | 3.6V  |

**GW1NZ-1 FN32/FN32F/QN48封装电源供电要求**

| 名称            | 描述         | 最小值   | 最大值   |
|---------------|------------|-------|-------|
| VCC           | LV版本核电压    | 1.07V | 1.26V |
|               | ZV版本核电压    | 0.88V | 1.05V |
| VCCIO0、VCCIO1 | I/O Bank电压 | 1.14V | 3.6V  |
| VCCX          | 辅助电压       | 1.71V | 3.6V  |

注！

EPAD强烈推荐接地，但EPAD非必须接地。

**GW1NZ-1 CG25封装电源供电要求**

| 名称            | 描述         | 最小值   | 最大值   |
|---------------|------------|-------|-------|
| VCC           | LV版本核电压    | 1.07V | 1.26V |
| VCCIO0、VCCIO1 | I/O Bank电压 | 1.14V | 3.6V  |
| VCCX          | 辅助电压       | 1.71V | 3.6V  |

**GW1NZ-1 FN24封装电源供电要求**

| 名称            | 描述         | 最小值   | 最大值   |
|---------------|------------|-------|-------|
| VCC           | LV版本核电压    | 1.07V | 1.26V |
| VCCIO0、VCCIO1 | I/O Bank电压 | 1.14V | 3.6V  |
| VCCX          | 辅助电压       | 1.71V | 3.6V  |

注！

EPAD强烈推荐接地，但EPAD非必须接地。