武汉大学国家网络安全学院 2020-2021 学年度第 1 学期 《数字逻辑与 EDA》期末考试试卷 A 卷(闭卷)

专业:	言息安全/网	络空间安全	学号:		_ 姓名: _		
	f全部写在答题 :考教师同意,			「纸均不得带离」	考场,否则初	力违规。	
题号	- /	N B	三	四四	<u>Fi.</u>	六	总分
分值	15	10	9	12	27	27	100
1、(-124) ₁ 2、(41.5) ₁ 3、函数 F = 4、能实现。 5、由与非广 6、若要消除项是(7、欲把 J— 8、PLD 器化	$0=($ $)$ 2 $(A+B)\cdot(\bar{C}-1)$ $(B+B)\cdot(\bar{C}-1)$ $(B+B)\cdot(B+B)$ $(B+B)\cdot($	# () 16 # D) 的反函: # T () 16 # T () 16 # T () 28 # T () 28 # D () 28 # D () 38 # D () 48 # D ()	数是(), 三态 , 不允对 , 不 , 是, , 则 J= , 。 , 和 , 一般。	立的逻辑电路 (), K =	可能存在的 () 。	险象,则应	
1、1010100 A. 8 2、能完成常 A. i 3、设计一个 A. 4	3421BCD 码 持低位进位的 译码器 20 进制同 B. 5	数 76 的(B. 余 D两个一位二 B. 全加智 步计数器, C.)码 3码 选进制数相加器 C 至少需要(6	C. 2421 码 印的器件称为 . 编码器) 个触发 D. 20	() D. 半	加器	
A.	具有清除功能	能的同步型		B. 具 ⁷	有清除功能	的异步型	

满绩小铺: 1433397577, 搜集整理不易, 自用就好, 谢谢!

第1页共4页


2020-2021 上《数字逻辑与 EDA 》 试题 A 卷


- C. 清除信号与时钟信号同时有效才能清除 D. 清除信号与时钟信号无关
- 5、用于逻辑电路设计的硬件描述语言是()
 - A. C⁺⁺
- B. VHDL/VerilogHDL C. JAVA
- D.汇编

- 三. 化简题(共1小题,每小题9分,共9分)
 - 1、把 $F(A,B,C,D) = \overline{A} \, \overline{B} \, \overline{D} + \Sigma m(7,8,13,15) + \Sigma d(3,5,10,11)$ 化成最简 "与一或"式和最简 "或 一与"式
- 四. 程序代码补全(共6个空,每个空2分,共12分)

下列代码实现四选一的数据选择器,请完成 Verilog 程序填空。 S1 是高位,S0 是低位。


module mux4 to 1 (y, d0, d1, d2, d3, S0, S1);





end endmodule

- 分析题(共3小题,共27分)
 - 1、分析图 1 所示组合逻辑电路(每问 3 分)
 - ① 写出输出函数表达式
 - ② 列出真值表
 - ③ 说明电路功能




- 2、 分析如图所示组合逻辑电路(每问3分)
 - ① 写出输出函数表达式
 - ② 列出真值表
 - ③ 说明电路功能


2020-2021 上《数字逻辑与 EDA 》 试题 A 卷

第2页共4页

满绩小铺: 1433397577, 搜集整理不易, 自用就好, 谢谢!



- 3、分析图 2 所示脉冲异步时序逻辑电路 (每问 3 分)
 - ① 写出激励函数表达式, 指出电路属于哪种模型?
 - ② 作出状态表和状态图
 - ③ 说明电路功能,作出Q₂、Q₁、Q₀的波形图




六. 数字逻辑电路设计题(共2小题,共27分)

1、用 T 触发器作存储元件,设计一个 Mealy 型两位二进制减 1 计数器。电路工作状态受输入信号 x 的控制。当 x=0 时,电路状态不变;当 x=1 时,在时钟脉冲作用下进行减 1 计数。计数器有一个输出 z,当产生借位时 z=1,否则 z=0。(共 15 分,每问 3 分)

- (1) 形成原始状态图;
- (2) 画出状态转换表;
- (3) 求出输出方程和驱动方程;
- (4) 画出逻辑图:
- (5) 画出计数状态波形图。
- 2、用一片移位寄存器 74194 和一片 8 选 1 数据选择器 74152 设计一个序列信号发生器,输出序列为 01110100 (第一位输出 0,第二位输出 0,第三位输出 1,…)。(共 12 分)
 - (1) 给出设计过程 (6分);
 - (2) 画出逻辑图 (3分);
 - (3) 说明工作过程(3分)。

2020-2021 上《数字逻辑与 EDA 》 试题 A 卷

第3页共4页






图 5

提示: 74194 中, S_1S_0 为工作方式选择信号。 S_1S_0 =11,LOAD 数据; S_1S_0 =01,右移; S_1S_0 =10,左移; S_1S_0 =00,保持。

2020-2021 上《数字逻辑与 EDA 》 试题 A 卷

第4页共4页