### 第一章

1. 什么是模拟信号?什么是数字信号?试举出实例。

#### 解答

**模拟信号----**指在时间上和数值上均作连续变化的信号。例如,温度、压力、交流电压等信号。

**数字信号**-----指信号的变化在时间上和数值上都是断续的,阶跃式的,或者说是离散的,这类信号有时又称为离散信号。例如,在数字系统中的脉冲信号、开关状态等。

2. 数字逻辑电路具有哪些主要特点?

#### 解答

数字逻辑电路具有如下主要特点:

- 电路的基本工作信号是二值信号。
- 电路中的半导体器件一般都工作在开、关状态。
- 电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低 廉、使用方便、通用性好。
- 由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可 靠性好。
- 3. 数字逻辑电路按功能可分为哪两种类型?主要区别是什么?

#### 解答

根据数字逻辑电路有无记忆功能,可分为组合逻辑电路和时序逻辑电路两类。

**组合逻辑电路:** 电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合,而与电路过去的输入值无关。组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。

**时序逻辑电路**: 电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关,而且与电路过去的输入值有关。时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。

4. 最简电路是否一定最佳? 为什么?

#### 解答

一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能指标 和实际应用要求。所以,在求出一个实现预定功能的最简电路之后,往往要根据 实际情况进行相应调整。

- 5. 把下列不同进制数写成按权展开形式。
  - $(1) (4517.239)_{10}$
- $(3) (325.744)_{8}$
- (2)  $(10110.0101)_2$
- (4)  $(785.4AF)_{16}$

#### 解答

(1)  $(4517.239)_{10} = 4 \times 10^3 + 5 \times 10^2 + 1 \times 10^1 + 7 \times 10^0 + 2 \times 10^{-1}$  $+3\times10^{-2}+9\times10^{-3}$ 

- (2)  $(10110.0101)_2 = 1 \times 2^4 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^{-2} + 1 \times 2^{-4}$
- (3)  $(325.744)_8 = 3 \times 8^2 + 2 \times 8^1 + 5 \times 8^0 + 7 \times 8^{-1} + 4 \times 8^{-2} + 4 \times 8^{-3}$ 
  - (4)  $(785.4 \text{AF})_{16} = 7 \times 16^2 + 8 \times 16^1 + 5 \times 16^0 + 4 \times 16^{-1} + 10 \times 16^{-2}$  $+15 \times 16^{-3}$
- 6. 将下列二进制数转换成十进制数、八进制数和十六进制数。

  - (1) 1110101 (2) 0.110101 (3) 10111.01

#### 解答

(1) (1110101)<sub>2</sub> =  $1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^2 + 1 \times 2^0$ 

5 ) 16

( 7

即: 
$$(1110101)_2 = (117)_{10} = (165)_8 = (75)_{16}$$

(2) 
$$(0.110101)_2 = 1 \times 2^{-1} + 1 \times 2^{-2} + 1 \times 2^{-4} + 1 \times 2^{-6}$$
  
 $= 0.5 + 0.25 + 0.0625 + 0.015625$   
 $= (0.828125)_{10}$   
(0.  $110_1 \quad 10_1 \quad 10_2 \quad 10_1 \quad 10_2 \quad 10_1 \quad 10_2 \quad 10_2 \quad 10_1 \quad 10_1 \quad 10_2 \quad$ 

即: 
$$(0.110101)_2 = (0.828125)_{10} = (0.65)_8 = (0.D4)$$

(3) (10111.01) 
$$_{2} = 1 \times 2^{4} + 1 \times 2^{2} + 1 \times 2^{1} + 1 \times 2^{0} + 1 \times 2^{-2}$$

$$= 16 + 4 + 2 + 1 + 0.25$$

$$= (23.25)_{10}$$

$$(010 111. 010 )_{2}$$

$$(2 7. 2)_{8}$$

$$(0001 0111. 0100 )_{2}$$

即: 
$$(10111.01)_{2} = (23.25)_{10} = (27.2)_{8} = (17.4)_{16}$$

7. 将下列十进制数转换成二进制数、八进制数和十六进制数(精确到小数点后4位)。

- (1) 29
- (2) 0.27

 $(1 7.4)_{16}$ 

(3) 33.33

解答


(1) 
$$(29)_{10} = 2^4 + 2^3 + 2^2 + 2^0 = (11101)_2$$
  

$$= (011 101)_2 = (35)_8$$

$$= (0001 1101)_2 = (1D)_{16}$$
(2)  $(0.27)_{10} \approx 2^{-2} + 2^{-6} = (0.010001)_2$ 

$$= (0.010 001)_{2} = (0.21)_{8}$$

$$= (0.0100 0100)_{2} = (0.44)_{16}$$



即:  $(33.33)_{10} = (100001.0101)_{2} = (41.24)_{8} = (21.5)_{16}$ 

8. 如何判断一个二进制正整数 $B=b_6b_5b_4b_3b_2b_1b_6$ 能否被(4)<sub>10</sub> 整除?

#### 解答

$$B = b_6 b_5 b_4 b_3 b_2 b_1 b_0$$

$$= b_6 \times 2^6 + b_5 \times 2^5 + b_4 \times 2^4 + b_3 \times 2^3 + b_2 \times 2^2 + b_1 \times 2^1 + b_0 \times 2^0$$

$$= (b_6 \times 2^4 + b_5 \times 2^3 + b_4 \times 2^2 + b_3 \times 2^1 + b_2) \times 2^2 + b_1 \times 2^1 + b_0 \times 2^0$$

$$\times 2^0$$

可见,只需 $b_1=b_0=0$ 即可。

- 9. 写出下列各数的原码、反码和补码。
  - (1) 0.1011
- (2) 10110

#### 解答

(1) 由于 0.1011 为正数, 所以有

原码 = 补码 = 反码 = 0.1011

(2) 由于真值=-10110 为负数, 所以有

原码 = 110110 (符号位为 1,数值位与真值相同)

反码 = 101001 (符号位为1,数值位为真值的数值位按位变反)

补码 = 101010 (符号位为1,数值位为真值的数值位按位变反,

#### 末位加1)

10. 已知 [N] \*=1.0110, 求 [N] 原, [N] 反和N。

#### 解答

 $[N]_{E_{0}} = 1.0101$  (补码的数值位末位减 1)

[N] <sub>原码</sub> = 1.1010 (反码的数值位按位变反)

N = -0.1010 (原码的符号位1用"-"表示)

11. 将下列余 3 码转换成十进制数和 2421 码。

- (1) 011010000011
- (2) 01000101.1001

### 解答

(1) ( 0110 1000 0011)  $_{\pm 3\, \text{G}}$  =350)  $_{10}$  = (0011 1011 0000)

2421

- (2)  $(0100\ 0101.\ 1001)_{\$3\,\text{M}} = (12.\ 6)_{10} = (0001\ 0010.\ 1100)_{2421}$
- 12. 试用8421码和格雷码分别表示下列各数。
  - (1)  $(1111110)_2$
- (2) (1100110)<sub>2</sub>

### 解答

(1) 
$$(111110)_2 = (62)_{10}$$
  
=  $(0110\ 0010)_{8421}$   
=  $(100001)_{Gray}$ 

(2) 
$$(1100110)_2 = (102)_{10}$$
  
=  $(0001\ 0000\ 0010)_{8421}$   
=  $(1010101)_{Gray}$ 


## 第二章

1 假定一个电路中,指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C

试画出相应电路图。

#### 解答

电路图如图 1 所示。



- 2 用逻辑代数的公理、定理和规则证明下列表达式:
  - $(1) \overline{AB + \overline{AC}} = A\overline{B} + \overline{AC}$
  - (2)  $AB + A\overline{B} + \overline{AB} + \overline{AB} = 1$
  - (3)  $A\overline{ABC} = A\overline{BC} + A\overline{BC} + AB\overline{C}$
  - (4)  $ABC + \overline{ABC} = \overline{AB + BC} + \overline{AC}$

### 解答

(1) 证明如下

$$\overline{AB + \overline{AC}} = \overline{AB} \cdot \overline{\overline{AC}}$$

$$= (\overline{A} + \overline{B})(A + \overline{C})$$

$$= A\overline{B} + \overline{AC} + \overline{BC}$$

$$= A\overline{B} + \overline{AC}$$

(2) 证明如下

$$AB + A\overline{B} + \overline{AB} + \overline{AB} = A(B + \overline{B}) + \overline{A}(B + \overline{B})$$

$$= A + \overline{A}$$

$$= 1$$

(3) 证明如下

$$A\overline{ABC} = A(\overline{A} + \overline{B} + \overline{C})$$

$$= A\overline{B} + A\overline{C}$$

$$= A\overline{B}(\overline{C} + C) + A\overline{C}(\overline{B} + B)$$

$$= A\overline{BC} + A\overline{BC} + A\overline{BC} + A\overline{BC}$$

$$= A\overline{BC} + A\overline{BC} + A\overline{BC}$$

(4) 证明如下

$$\overline{A\overline{B} + B\overline{C} + \overline{AC}} = \overline{A\overline{B}} \cdot \overline{B\overline{C}} \cdot \overline{\overline{AC}}$$

$$= (\overline{A} + B) \cdot (\overline{B} + C) \cdot (A + \overline{C})$$

$$= (\overline{A} \cdot \overline{B} + \overline{AC} + BC) \cdot (A + \overline{C})$$

$$= ABC + \overline{A} \cdot \overline{B} \cdot \overline{C}$$

3 用真值表验证下列表达式:

(1) 
$$A\overline{B} + \overline{A}B = (\overline{A} + \overline{B}) \cdot (A + B)$$

(2) 
$$(\overline{A} + \overline{B}) \cdot (A + B) = \overline{AB + \overline{AB}}$$

### 解答

(1) 真值表证明如表 1 所示。

表 1

A B	$A\overline{B}$	AB	$\overline{A} + \overline{B}$	A+B	$A\overline{B} + \overline{A}B$	$(\overline{A} + \overline{B})(A + B)$
0 0	0	0	1	0	0	0
0 1	0	1	1	1	1	1
1 0	1	0	1	1	1	1
1 1	0	0	0	1	0	0

## (2) 真值表证明如表 2 所示。

表 2

A B	$\overline{AB}$	AB	$\overline{A} + \overline{B}$	А+В	$\overline{\overline{AB} + AB}$	$(\overline{A} + \overline{B})(A + B)$
0 0	1	0	1	0	0	0
0 1	0	0	1	1	1	1
1 0	0	0	1	1	1	1
1 1	0	1	0	1	0	0

## 4 求下列函数的反函数和对偶函数:

$$(1) F = AB + \overline{AB}$$

(2) 
$$F = (A+B)\cdot(\overline{A}+C)\cdot(C+DE)+\overline{E}$$

(3) 
$$F = (\overline{A} + B)(C + D\overline{AC})$$

$$(4) \qquad F = A \Big[ \overline{B} + \Big( C \, \overline{D} + \overline{E} \Big) \cdot G \Big]$$

### 解答

(1) 
$$\overline{F} = (\overline{A} + \overline{B})(A + B)$$

$$F' = (A + B)(\overline{A} + \overline{B})$$

(2) 
$$\overline{F} = [\overline{A} \cdot \overline{B} + A\overline{C} + \overline{C}(\overline{D} + \overline{E})] \cdot E$$
  
 $F' = [AB + \overline{AC} + C(D + E)] \cdot \overline{E}$ 

(3) 
$$\overline{F} = A\overline{B} + \overline{C}(\overline{D} + \overline{\overline{A} + \overline{C}})$$
  
 $F' = \overline{AB} + C(D + \overline{A + C})$ 

(4) 
$$\overline{F} = \overline{A} + B[(\overline{C} + D)E + \overline{G}]$$
  
 $F' = A + \overline{B}[(C + \overline{D})\overline{E} + G]$ 

### 5 回答下列问题:

- (1) 如果已知 X + Y 和 X + Z 的逻辑值相同, 那么 Y 和 Z 的逻辑值一定相同。正确吗?为什么?
- (2) 如果已知 XY 和 XZ 的逻辑值相同, 那么那么 Y 和 Z 的逻辑值一定相同。正确吗?为什么?
- (3) 如果已知 X + Y 和 X + Z 的逻辑值相同, 且 XY 和 XZ 的逻辑值相同, 那么 Y = Z。正确吗?为什么?
- (4) 如果已知 X+Y 和 X•Y 的逻辑值相同, 那么 X 和 Y 的逻辑值一定相同。正确吗?为什么?

#### 解答

(1) 错误。因为当 X=1 时, $Y\neq Z$  同样可以使等式 X+Y=X+Z 成立。

- (2) <mark>错误。</mark>因为当 X=0 时,Y≠Z 同样可以使等式 XY = XZ 成立。
- (3) 正确。因为若  $Y \neq Z$ ,则当 X=0 时,等式 X + Y = X + Z 不可能成立;当 X=1 时,等式 XY = XZ 不可能成立;仅当 Y=Z 时,才能使 X+Y = X+Z 和 XY = XZ 同时成立。
- (4) 正确。 因为若 Y≠Y,则 X+Y=1,而 X•Y=0,等式 X+Y=X•Y 不成立。
- 6 用代数法求出下列逻辑函数的最简"与-或"表达式。

(1) 
$$F = AB + \overline{ABC} + BC$$

(2) 
$$F = A\overline{B} + B + BCD$$

(3) 
$$F = (A+B+C)\cdot(\overline{A}+B)\cdot(A+B+\overline{C})$$

(4) 
$$F = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AC + B)$$

#### 解答

(1)

$$F = AB + \overline{A} \overline{B} C + BC$$

$$= AB + (\overline{A} \overline{B} + B)C$$

$$= AB + (\overline{A} + B)C$$

$$= AB + \overline{A} C + BC$$

$$= AB + \overline{A} C$$

(2)

$$F = A\overline{B} + B + BCD$$
$$= A\overline{B} + B$$
$$= A + B$$

(3)

$$F = (A + B + C) \cdot (\overline{A} + B) \cdot (A + B + \overline{C})$$
$$= (A + B) \cdot (\overline{A} + B)$$
$$= B$$

$$F = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AC + B)$$

$$= BC + D + (\overline{B} + \overline{C})(AC + B)$$

$$= BC + D + \overline{BC}(AC + B)$$

$$= BC + D + AC + B$$

$$= B + D + AC$$

- 7. 将下列逻辑函数表示成"最小项之和"形式及"最大项之积"的简写形式。
  - (1)  $F(A, B, C, D) = B\overline{C}\overline{D} + \overline{A}B + AB\overline{C}D + BC$
  - (2)  $F(A,B,C,D) = \overline{\overline{AB} + ABD} + (B+CD)$

#### 解答

(1)

$$F(A,B,C,D) = B\overline{CD} + \overline{AB} + AB\overline{CD} + BC$$

$$= (\overline{A} + A)B\overline{CD} + \overline{AB}(\overline{CD} + \overline{CD} + C\overline{D} + C\overline{D}) + AB\overline{CD}$$

$$+ (\overline{AD} + \overline{AD} + A\overline{D} + A\overline{D})BC$$

$$= \overline{ABCD} + AB\overline{CD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$$

$$+ AB\overline{CD} + \overline{ABCD} + \overline{ABCD} + AB\overline{CD} + AB\overline{CD}$$

$$= m_4 + m_{12} + m_4 + m_5 + m_6 + m_7 + m_{13} + m_6 + m_7 + m_{14} + m_{15}$$

$$= \sum m(4,5,6,7,12,13,14,15)$$

$$F(A,B,C,D) = \prod M(0,1,2,3,8,9,10,11)$$
(2)

$$\begin{split} F(A,B,C,D) &= \overline{AB} + ABD + (B+CD) \\ &= \overline{A} \cdot \overline{B} \cdot \overline{ABD} + B + CD \\ &= (A+B)(\overline{A} + \overline{B} + \overline{D}) + B + CD \\ &= \overline{AB} + A\overline{B} + A\overline{D} + B\overline{D} + B + CD \\ &= \overline{AB} + A\overline{D} + B + CD \\ &= A\overline{B}(\overline{CD} + \overline{CD} + C\overline{D} + C\overline{D}) + A\overline{D}(\overline{BC} + \overline{BC} + B\overline{C}) + B(\overline{ACD} + \overline{ACD} \\ &+ \overline{ACD} + \overline{ACD} + A\overline{CD} + A\overline{CD} + A\overline{CD} + AC\overline{D} + CD) + CD(\overline{AB} + \overline{AB} + A\overline{B} + A\overline{B}) \\ &= A\overline{BCD} + \overline{ABCD} + \overline{A$$

- 8 用卡诺图化简法求出下列逻辑函数的最简"与-或"表达式和最简 "或-与"表达式。
  - (1)  $F(A,B,C,D) = \overline{AB} + \overline{ACD} + AC + B\overline{C}$
  - (2)  $F(A,B,C,D) = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AD + B)$
  - (3)  $F(A,B,C,D) = \prod M(2,4,6,10,11,12,13,14,15)$

#### 解答

(1) 函数 $F(A,B,C,D) = \overline{AB} + \overline{ACD} + AC + B\overline{C}$  的卡诺图如图 2 所示。




图 2


 $F(A,B,C,D) = \overline{AB} + AC + B\overline{C}$ 

(最简与-或式)

$$\overline{F}(A, B, C, D) = \overline{ABC} + A\overline{BC}$$


(2) 函数 $F(A,B,C,D) = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AD + B)$ 的卡诺图如图 3 所示。

$$\begin{split} F(A,B,C,D) &= BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AD + B) \\ &= BC + D + (\overline{B} \cdot \overline{D} + \overline{C} \cdot \overline{D})(AD + B) \\ &= BC + D + B\overline{CD} \end{split}$$



F(A, B, C, D) = B + D (既是最简与-或式,也是最简或-与式)

(3) 函数  $F(A,B,C,D) = \prod M(2,4,6,10,11,12,13,14,15) = \sum m(0,1,3,5,7,8,9)$ 的卡诺图如图 4 所示。



 $F(A,B,C,D) = \overline{AD} + \overline{B} \cdot \overline{C}$  (最簡与 - 或式)

$$\overline{F}(A,B,C,D) = AB + AC + B\overline{D} + C\overline{D}$$

$$F(A,B,C,D) = (\overline{A} + \overline{B})(\overline{A} + \overline{C})(\overline{B} + D)(\overline{C} + D)$$
(最簡或-与式)

9 用卡诺图判断函数 F(A, B, C, D)和 G(A, B, C, D)有何关系?

(1) 
$$F(A,B,C,D) = \overline{BD} + \overline{AD} + \overline{CD} + AC\overline{D}$$
$$G(A,B,C,D) = \overline{BD} + CD + \overline{ACD} + ABD$$

(2) 
$$F(A,B,C,D) = (A\overline{B} + \overline{A}B) \cdot \overline{C} + \overline{(A\overline{B} + \overline{A}B)} \cdot \overline{C}$$
$$G(A,B,C,D) = \overline{AB + BC + AC} \cdot (A + B + C) + ABC$$


#### 解答

(1) 作出函数 F 和 G 的卡诺图分别如图 5、图 6 所示。

A	ΔB				A	В			
CD	00	01	11	10	CD	00	01	11	10
00	1	1	1	1	00				
01					01	1	1	1	1
11		4	1	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	11	1	1	1	1
10	1	1	1	1	10				
		图	5				图	6	

由卡诺图可知, F和 G 互为反函数,即:  $F = \overline{G}, \overline{F} = G$ 

(2) 作出函数 F和 G的卡诺图分别如图 7、图 8 所示。



由卡诺图可知, F和 G 相等,即: F = G

10 某函数的卡诺图如图 9 所示。

√ AB				
CD/	00	01	11	10
00	1	0	Ь	1
01	i	0	1	1
11	0	0	0	0
10	1	1	1	а

图 9

- (1) 若b=a, 当 a 取何值时能得到最简的"与-或"表达式?
- (2) a和b各取何值时能得到最简的"与-或"表达式?

## 解答

(1) 当 *b* = *a* 时,令 a=1, b=0 能得到最简"与−或"表达式:

$$F = \overline{BC} + \overline{CD} + \overline{ACD}$$
 (3 项)

(2) 当 a=1, b=1 时,能得到最简的"与-或"表达式:

$$F = \overline{BC} + \overline{CD} + \overline{AC} \qquad (3 \, \overline{\Im})$$

## 11 用列表法化简逻辑函数

$$F(A,B,C,D) = \sum m(0,2,3,5,7,8,10,11,13,15)$$

解答

 $F(A,B,C,D) = BD + \overline{BD} + CD$  或者  $F(A,B,C,D) = BD + \overline{BD} + \overline{BC}$ 



## 第三章

1. 根据所采用的半导体器件不同,集成电路可分为哪两大类?各自的主要优缺点是什么?

#### 解答

**双极型集成电路:** 采用双极型半导体器件作为元件. 主要特点是<mark>速度快、负载能力强,但功耗较大、集成度较低</mark>。

单极型集成电路:指MOS集成电路,采用金属-氧化物半导体场效应管 (Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件.MOS型集成电路的特点是结构简单、制造方便、集成度高、功耗低,但速度较慢。

2. 简述晶体二极管的静态特性?

#### 解答

"正向导通(相当于开关闭合),反向截止(相当于开关断开)",硅管正向压降约0.7 伏,锗管正向压降约0.3伏。

3. 晶体二极管的开关速度主要取决于什么?

#### 解答

晶体二极管的开关速度主要取决于**反向恢复时间(**二极管从正向导通到 反向截止所需要的时间)和

**开通时间**(二极管从反向截止到正向导通所需要的时间)。相比之下,开通时间很短,一般可以忽略不计。因此**,影响二极管开关速度的主要因素是反向恢复时间。** 

4. 数字电路中,晶体三极管一般工作在什么状态?

#### 解答

数字电路中,晶体三极管一般工作在 "截止状态" (相当于开关断开)

和"饱和导通状态"(相当于开关闭合)。

5. 晶体三极管的开关速度取决于哪些因素?

#### 解答

晶体三极管的开关速度主要取决于**开通时间**t<sub>on</sub>(三极管从截止状态到饱和状态所需要的时间)和**关闭时间**t<sub>off</sub>(三极管从饱和状态到截止状态所需要的时间),它们是影响电路工作速度的主要因素。

6. TTL与非门有哪些主要性能参数?

#### 解答

TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。

7. 0C门和TS门的结构与一般TTL与非门有何不同?各有何主要应用?

#### 解答

OC门: 该电路在结构上把一般TTL与非门电路中的 $T_3$ 、 $D_4$ 去掉,令 $T_4$ 的集电极悬空,从而把一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。OC门可以用来实现"线与"逻辑、电平转换以及直接驱动发光二极管、干簧继电器等。

TS门: 该电路是在一般与非门的基础上,附加使能控制端EN和控制电路构成的。在EN有效时为正常

工作状态,在EN无效时输出端被悬空,即处于高阻状态。TS门主要应用于数据与总线的连接,以实现总线传送控制,它既可用于单向数据传送,也可用于双向数据传送。

8. 有两个相同型号的TTL与非门,对它们进行测试的结果如下:

- (1) 甲的开门电平为1.4V, 乙的开门电平为1.5V;
- (2) 甲的关门电平为1.0V, 乙的关门电平为0.9V。

试问在输入相同高电平时,哪个抗干扰能力强?在输入相同低电平时,哪个抗干扰能力强?

#### 解答

**在输入相同高电平时,甲的抗干扰能力强。**因为开门电平愈小,在输入高电平时的抗干扰能力愈强。

**在输入相同低电平时,甲的抗干扰能力强。**因为关门电平越大,在输入低电平时的抗干扰能力越强。

9. 图1(a)所示为三态门组成的总线换向开关电路,其中,A、B为信号输入端,分别送两个频率不同的信号; EN为换向控制端,控制电平波形如图(b)所示。试画出 $Y_1$ 、 $Y_2$ 的波形。




图1 电路图及有关信号波形

### 解答

图中, EN=0:  $Y_1=\overline{A}$ ,  $Y_2=\overline{B}$  ; EN=1:  $Y_1=\overline{B}$  ,  $Y_2=\overline{A}$  。据此,可做出 $Y_1$ 、 $Y_2$ 的波形图如图2所示。




图 2

- 10. 试画出实现如下功能的CMOS电路图。
  - $(1) \quad F = \overline{A \cdot B \cdot C}$
  - $(2) \quad F = A + B$
  - (3)  $F = \overline{A \cdot B + C \cdot D}$

### 解答

(1) 实现  $F = \overline{A \cdot B \cdot C}$  的CMOS电路图如图3所示。






图3

(2) 实现 F = A + B 的CMOS电路图如图4所示。



(3) 实现  $F = \overline{A \cdot B + C \cdot D}$  的CMOS电路图如图5所示。



- 图5
- 11. 出下列五种逻辑门中哪几种的输出可以并联使用。
  - (1) TTL集电极开路门;
  - (2) 普通具有推拉式输出的TTL与非门;

- (3) TTL三态输出门;
- (4) 普通CMOS门;
- (5) CMOS三态输出门。

#### 解答

上述五种逻辑门中,TTL集电极开路门、TTL三态输出门和CMOS三态输出门的输出可以并联使用。

12. 用与非门组成的基本R-S触发器和用或非门组成的基本R-S 触发器在逻辑功能上有什么区别?

#### 解答

与非门组成的基本R-S触发器功能为:

R=0, S=0, 状态不定(不允许出现);

R=0, S=1, 置为0状态;

R=1, S=0, 置为1状态;

R=1, S=1, 状态不变。

或非门组成的基本R-S触发器功能为:

R=0, S=0, 状态不变;

R=0, S=1, 置为1状态;

R=1, S=0, 置为0状态;

R=1, S=1, 状态不定(不允许出现)。

13. 在图6(a) 所示的D触发器电路中,若输入端D的波形如图6(b) 所示,试画出输出端Q的波形(设触发器初态为0)。





图6 电路图及有关波形

### 解答

根据D触发器功能和给定输入波形,可画出输出端Q的波形如图7所示。



14. 已知输入信号A和B的波形如图8(a)所示,试画出图8(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。




图8 信号波形及电路

## 解答

根据给定输入波形和电路图,可画出两个触发器Q端的输出波形 $Q_D$ 、 $Q_T$ 如图 9所示。





图9 输出波形图


15. 设图10 (a) 所示电路的初始状态 $Q_1 = Q_2 = 0$ ,输入信号及CP端的波形如图10(b) 所示,试画出 $Q_1$ 、 $Q_2$ 的波形图。



电路及有关波形 图10

#### 解答

根据给定输入波形和电路图,可画出两个触发器输出端Q<sub>1</sub>、Q<sub>2</sub>的波形如图11 所示。



16 试用T触发器和门电路分别构成D触发器和J-K触发器。

### 解答

采用次态方程联立法,分别写出T触发器和D触发器的次态方程如 下:

 $Q^{(n+1)} = T\overline{Q} + \overline{T}Q$ T触发器的次态方程: D触发器的次态方程:

$$\begin{split} Q^{(n+1)} &= D \\ &= D(\overline{Q} + Q) \\ &= D\overline{Q} + \overline{D}Q\overline{Q} + DQ + \overline{D}Q\overline{Q} \\ &= (D\overline{Q} + \overline{D}Q)\overline{Q} + (DQ + \overline{D}Q)Q \\ &= (D \oplus Q)\overline{Q} + \overline{D} \oplus \overline{Q} \cdot Q \end{split}$$

比较上述两个方程可得 $\mathbf{T} = \mathbf{D} \oplus \mathbf{Q}$ ,据此可画出用 $\mathbf{T}$ 触发器和一个异或门构成 $\mathbf{D}$ 触发器的电路图如图 $\mathbf{12}$ (a)所示。

(2) 采用次态方程联立法,分别写出T触发器和JK触发器的次态方程 如下:

T触发器的次态方程:

$$Q^{(n+1)} = T\overline{Q} + \overline{T}Q$$

JK触发器的次态方程:

$$Q^{(n+1)} = J\overline{Q} + \overline{K}Q$$


$$= J\overline{Q} + \overline{J}\overline{K}Q + \overline{K}Q$$


$$= J\overline{Q} + (\overline{J}\overline{K} + \overline{J}\overline{Q} + \overline{K}Q + Q\overline{Q})Q$$

$$= J\overline{Q} + (\overline{J} + Q)(\overline{K} + \overline{Q})Q$$

$$= (J\overline{Q} + KQ)\overline{Q} + \overline{J}\overline{Q} + KQ \cdot Q$$

比较上述两个方程可得 $T = J\overline{Q} + KQ$ ,据此可画出用T触发器和三个逻辑门构成JK触发器的电路图如图12(b)所示。





#### 第三章

- 1. 根据所采用的半导体器件不同,集成电路可分为哪两大类?各自的主要优缺点是什么?解答双极型集成电路:采用双极型半导体器件作为元件.主要特点是速度快、负载能力强,但功耗较大、集成度较低。单极型集成电路:指MOS集成电路,采用金属-氧化物半导体场效应管(Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件. MOS型集成电路的特点是结构简单、制造方便、集成度高、功耗低,但速度较慢。
- 6. TTL与非门有哪些主要性能参数? **解答**TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。
- 8. 有两个相同型号的TTL与非门,对它们进行测试的结果如下:
  - (1) 甲的开门电平为1.4V, 乙的开门电平为1.5V;
  - (2) 甲的关门电平为1.0V, 乙的关门电平为0.9V。

试问在输入相同高电平时,哪个抗干扰能力强?在输入相同低电平时,哪个抗干扰能力强?

**解答在输入相同高电平时,甲的抗干扰能力强。**因为开门电平愈小,在输入高电平时的抗干扰能力愈强。

**在输入相同低电平时,甲的抗干扰能力强。**因为关门电平越大,在输入低电平时的抗干扰能力越强。


- 11. 出下列五种逻辑门中哪几种的输出可以并联使用。
  - (1) TTL集电极开路门;
  - (2) 普通具有推拉式输出的TTL与非门;
  - (3) TTL三态输出门;
  - (4) 普通CMOS门;
  - (5) CMOS三态输出门。

解答上述五种逻辑门中,TTL集电极开路门、TTL三态输出门和CMOS三态输出门的输出可以并联使用。

14. 已知输入信号A和B的波形如图8(a)所示,试画出图8(b)、(c)中两个触发器Q端的输出波形,设触发器初态为0。

#### 图8 信号波形及电路

解答根据给定输入波形和电路图,可画出两个触发器Q端的输出波形Q。、Q,如图9所示。





### 第四章

1. 分析图1所示的组合逻辑电路,说明电路功能,并画出其简化逻辑电路图。




图1 组合逻辑电路

#### 解答

市根据给定逻辑电路图写出输出函数表达式

$$F = \overline{ABC} \cdot A + \overline{ABC} \cdot B + \overline{ABC} \cdot C$$

② 用代数法简化输出函数表达式


$$F = \overline{ABC} \cdot A + \overline{ABC} \cdot B + \overline{ABC} \cdot C$$

$$= \overline{ABC}(A + B + C)$$

$$= ABC + \overline{A + B + C}$$

$$= ABC + \overline{ABC}$$

- ③ 由简化后的输出函数表达式可知,当ABC取值相同时,即为000或111时,输出函数F的值为1,否则F的值为0。故该电路为"一致性电路"。
- ④ 实现该电路功能的简化电路如图2所示。



- 2. 分析图3所示的逻辑电路,要求:
  - (1) 指出在哪些输入取值下,输出F的值为1。
  - (2) 改用异或门实现该电路的逻辑功能。





图3 组合逻辑电路

#### 解答

分析给定逻辑电路, 可求出输出函数最简表达式为

$$F = \overline{A \oplus B \oplus C} = A \oplus B \oplus \overline{C}$$

- ① 当ABC取值000、011、101、110时,输出函数F的值为1;
- ② 用异或门实现该电路功能的逻辑电路图如图4所示。



3. 析图5所示组合逻辑电路,列出真值表,并说明该电路的逻辑功能。




图5 组合逻辑电路

### 解答

① 写出电路输出函数表达式如下:

$$W = A$$
,  $X = A \oplus B$ ,  $Y = B \oplus C$ ,  $Z = C \oplus D$ 

② 列出真值表如表1所示。

	表1					
ABCD	WXYZ	ABCD	WXYZ			
0000	0000	1000	1100			
0001	0001	1001	1101			
0010	0011	1010	1111			
0011	0010	1011	1110			
0100	0110	1100	1010			
0101	0111	1101	1011			
0110	0101	1110	1001			
01114	0100	1111	1000			

- ③ 由真值表可知,该电路的功能是将四位二进制码转换成Gray码。

### 解答

① 根据比较两数大小的法则,可写出输出函数表达式为

$$Z = A_2 \overline{B}_2 + (A_2 \odot B_2) A_1 \overline{B}_1$$
  
=  $A_2 \overline{B}_2 + A_1 \overline{B}_2 \overline{B}_1 + A_2 A_1 \overline{B}_1$ 

②根据所得输出函数表达式,可画出逻辑电路图如图6所示。




图6

5. 设计一个代码转换电路,将1位十进制数的余3码转换成2421码。

#### 解答

① 设1位十进制数的余3码为ABCD,相应2421码为WXYZ,根据余3码和2421码的编码法则,可作出真值表如表2所示。

表 2						
ABCD	WXYZ	ABCD	WXYZ			
0000	dddd	1000	1011			
0001	dddd	1001	1100			
0010	dddd	1010	1101			
0011	0000	1011	1110			
0100	0001	1100	1111			
0101	0010	1101	dddd			
0110	0011	1110	dddd			
0111	0100	1111	dddd			

② 由真值表可写出输出函数表达式为

$$W(A,B,C,D) = \sum m(8,9,10,11,12) + \sum d(0,1,2,13,14,15)$$
 
$$X(A,B,C,D) = \sum m(7,9,10,11,12) + \sum d(0,1,2,13,14,15)$$
 
$$Y(A,B,C,D) = \sum m(5,6,8,11,12) + \sum d(0,1,2,13,14,15)$$
 
$$Z(A,B,C,D) = \sum m(4,6,8,10,12) + \sum d(0,1,2,13,14,15)$$

化简后可得:

$$W = A$$

$$X = AB + AC + AD + BCD$$


$$= A(B + C + D) + BCD$$

$$Y = A\overline{CD} + ACD + \overline{ACD} + \overline{ACD}$$

$$= A \oplus C \oplus D$$

$$Z = \overline{D}$$

③ 逻辑电路图如图7所示。



6. 假定X=AB代表一个2位二进制数,试设计满足如下要求的逻辑电路:

$$(1)$$
  $Y=X^2$ 

$$(2) \quad Y = X^3$$

(Y也用二进制数表示。)

#### 解答

① 假定 AB 表示一个两位二进制数,设计一个两位二进制数平方器。

由题意可知,电路输入、输出均为二进制数,输出二进制数的值是输入二进制数 AB 的平方。由于两位二进制数能表示的最大十进制数为 3,3 的平方等于 9,表示十进制数 9 需要 4 位二进制数,所以该电路应有 4 个输出。假定用 WXYZ 表示输出的 4 位二进制数,根据电路输入、输出取值关系可列出真值表如表 3 所示。

寻	₹ 3	
A B	W X Y	Z
0 0	0 0 0	0
0 1	0 0 0	1
1 0	0 1 0	0
1 1	1 0 0	1

由真值表可写出电路的输出函数表达式为

$$W = AB$$
,  $X = A\overline{B}$ ,  $Y = 0$ ,  $Z = B$ 

根据所得输出函数表达式,可画出用与非门实现给定功能的逻辑电路图如图 8所示。




图8

#### ① 假定 AB 表示一个两位二进制数,设计一个两位二进制数立方器。

由题意可知,电路输入、输出均为二进制数,输出二进制数的值是输入二进制数 AB 的立方。由于两位二进制数能表示的最大十进制数为 3,3 的立方等于 27,表示十进制数 27 需要 5 位二进制数,所以该电路应有 5 个输出。假定用 TWXYZ 表示输出的 5 位二进制数,根据电路输入、输出取值关系可列出真值表如表 4 所示。

ই	長 4 //
A B	TWXYZ
0 0	00000
0 1	0 0 0 0 1
1 0	0 1 0 0 0
1 1	1 1 0 1 1

由真值表可写出电路的输出函数表达式为

$$T = AB$$
,  $W = A$ ,  $X = 0$ ,  $Y = AB$ ,  $Z = B$ 

根据所得输出函数表达式,可画出用与非门实现给定功能的逻辑电路图如图 9所示。




图9

7. 用与非门设计一个组合电路,该电路输入为1位十进制数的2421码,当输入的数字为素数时,输出F为1,否则F为0。

### 解答


① 设一位十进制数的 2421 码用 ABCD 表示,由题意可知,当 ABCD 表示的十进制数字为 2、3、5、7 时,输出 F 为 1,否则为 0。据此,可写出输出函数表达式为

$$F(A, B, C, D) = \sum m(2, 3, 11, 13) + \sum d(5 \sim 10)$$

经化简变换后,可得到最简与非表达式为

$$F(A, B, C, D) = \overline{B}C + A\overline{C}D = \overline{\overline{B}C \cdot \overline{A}\overline{C}D}$$

② 逻辑电路图如图 10 所示。



8. 设计一个"四舍五入"电路。该电路输入为1位十进制数的8421码,当其值大于或等于5时,输出F的值为1,否则F的值为0。

### 解答

① 根据题意,可列出真值表如表5所示。

		表5	
A	ВС	D	F
0	0 0	0	0
0	0 0	1	0
0	0 1	0	0
0	0 1	1	0
0	1 0	0	0
0	1 0	1	1
0	1 1	0	1
0	1 1	1	1
1	0 0	0	1
1	0 0	1	D
1	0 1	0	v d
			KIZ
1	1 1	1	d A


② 由真值表可写出输出函数表达式为

$$F(A,B,C,D) = \sum m(5\sim9) + \sum d(10\sim15)$$

经化简变换后,可得到最简与非表达式为

$$F(A, B, C, D) = A + BC + BD = \overline{\overline{A} \cdot \overline{BC} \cdot \overline{BD}}$$

③ 逻辑电路图如图 11 所示。




9. 设计一个检测电路,检测4位二进制码中1的个数是否为偶数。若为偶数个1,则输出为1,否则输出为0。

### 解答

① 假定采用异或门实现给定功能,设输入的四位代码用 $B_4B_3BB_1$ 表示,输出函数用F表示,根据题意和异或运算的规则,可直接写出输出函数表达式为

$$F = \overline{B_4 \oplus B_3 \oplus B_2 \oplus B_1}$$

② 逻辑电路图如图 12 所示。



10. 设计一个加/减法器,该电路在M控制下进行加、减运算。当M=0时,实现全加器功能;当M=1时,实现全减器功能。

### 解答① 设: A----被加数/被减数

B-----加数/减数

C----来自低位的进位输入 /来自低位的借位输入

F----本位"和"/本位"差"

G-----向高位的"进位" /向高位的"进位"

根据题意,可列出真值表如表6所示。

M ABC	F G	M ABC	F G
0 000	0 0	1 000	0 0
0 001	1 0	1 001	1 1
0 010	1 0	<b>1</b> 010	1 1
0 011	0 1	<b>1</b> 011	0 1
0 100	1 0	<b>1</b> 100	1 0
0 101	0 1	<b>1</b> 101	0 0
0 110	0 1	1 110	0 0
<b>0</b> 111	1 1	<b>1</b> 111	1 1

### ② 由真值表可写出输出函数表达式:

M=0: F(A, B, C) = 
$$\sum m(1, 2, 4, 7)$$
  
G(A, B, C) =  $\sum m(3, 5, 6, 7)$ 

M=1: F(A, B, C) = 
$$\sum m(1, 2, 4, 7)$$

$$G(A, B, C) = \sum m(1, 2, 3, 7)$$

经化简变换后,可得函数表达式如下:

M=0: F=A 
$$\oplus$$
 B  $\oplus$  C;  
G=AB+AC+BC= $\overline{AB} \cdot \overline{AC} \cdot \overline{BC}$   
M=1: F=A  $\oplus$  B  $\oplus$  C;  
G= $\overline{AB} + \overline{AC} + \overline{BC} = \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$ 

③ 根据逻辑表达式,可作出逻辑电路图如图13所示。




图 13

- 11. 在输入不提供反变量的情况下,用与非门组成电路实现下列函数:
  - (1)  $F = A\overline{B} + \overline{AC} + B\overline{C}$
  - (2)  $F = A\overline{BC} + BC\overline{D} + A\overline{CD} + \overline{B}CD$

### 解答

① 变换如下:

$$F = A\overline{B} + \overline{AC} + B\overline{C}$$

$$= A\overline{B} + \overline{AC} + B\overline{C} + \overline{BC} + A\overline{C} + \overline{AB}$$

$$= A(\overline{B} + \overline{C}) + (\overline{A} + \overline{B})C + (\overline{A} + \overline{C})B$$

$$= A \cdot \overline{BC} + \overline{AB} \cdot C + \overline{AC} \cdot B$$

$$= A \cdot \overline{ABC} + C \cdot \overline{ABC} + B \cdot \overline{ABC}$$

$$= \overline{A \cdot \overline{ABC}} \cdot \overline{B \cdot \overline{ABC}} \cdot \overline{C \cdot \overline{ABC}}$$

逻辑电路图如图14所示。




图14

### ② 变换如下:


$$F = A\overline{BC} + BC\overline{D} + A\overline{CD} + \overline{BCD}$$

$$= (\overline{B} + \overline{D})A\overline{C} + B\overline{DC} + \overline{BDC}$$

$$= \overline{BD} \cdot A\overline{C} + \overline{BD} \cdot BC + \overline{BD} \cdot CD$$

$$= \overline{BD} \cdot A\overline{C} \cdot \overline{BD} \cdot BC \cdot \overline{BD} \cdot CD$$

逻辑电路图如图15所示。



12. 下列函数描述的电路是否可能发生竞争?竞争结果是否会产生险象?在什么情况下产生险象?若产生险象,试用增加冗余项的方法消除。

(1) 
$$F_1 = AB + A\overline{C} + \overline{C}D$$

$$(2) F_2 = AB + \overline{ACD} + BC$$

(3) 
$$F_3 = (A + \overline{B}) \cdot (\overline{A} + \overline{C})$$

### 解答

- ① 因为逻辑表达式  $F_1 = AB + A\overline{C} + \overline{C}D$  中没有以互补形式出现的逻辑 变量,故不会发生竞争。
- ② 因为逻辑表达式  $F_2 = AB + \overline{ACD} + BC$  中有逻辑变量 A 以互补形式出现,故会发生竞争。但由于不论 BCD 取何值,表达式都不会变成  $A + \overline{A}$  或者  $A \cdot \overline{A}$  的形式,所以不会产生险象。
  - ③ 因为逻辑表达式  $F_3 = (A + \overline{B}) \cdot (\overline{A} + \overline{C})$  中有逻辑变量 A 以互补形式出现,故会发生竞争。由于 BC=11 时,表达式会变成  $A \cdot \overline{A}$  的形式,所以 BC=11 时会产生险象。增加冗余项后的表达式为

$$F = (A + \overline{B})(\overline{A} + \overline{C})(\overline{B} + \overline{C})$$

#### 第 四 章

1. 分析图1所示的组合逻辑电路,说明电路功能,并画出其简化逻辑电路图。




图1 组合逻辑电路

#### 解答

**办** 根据给定逻辑电路图写出输出函数表达式

$$F = \overline{ABC} \cdot A + \overline{ABC} \cdot B + \overline{ABC} \cdot C$$

② 用代数法简化输出函数表达式


$$F = \overline{\overline{ABC} \cdot A + \overline{ABC} \cdot B + \overline{ABC} \cdot C}$$

$$= \overline{\overline{ABC}(A + B + C)}$$

$$= \overline{ABC} + \overline{A + B + C}$$

$$= \overline{ABC} + \overline{ABC}$$

- ③ 由简化后的输出函数表达式可知,当ABC取值相同时,即为000或111时,输出函数F的值为1,否则F的值为0。故该电路为"一致性电路"。
- ④ 实现该电路功能的简化电路如图2所示。



4. 设计一个组合电路,该电路输入端接收两个2位二进制数 $A=A_2A_1$ ,  $B=B_2B_1$ 。当A>B时,输出Z=1,否则Z=0。

#### 解答

① 根据比较两数大小的法则,可写出输出函数表达式为

$$Z = A_2 \overline{B}_2 + (A_2 \odot B_2) A_1 \overline{B}_1$$
  
=  $A_2 \overline{B}_2 + A_1 \overline{B}_2 \overline{B}_1 + A_2 A_1 \overline{B}_1$ 

△根据所得输出函数表达式,可画出逻辑电路图如图6所示。




图6

- 6. 假定X=AB代表一个2位二进制数,试设计满足如下要求 (2) Y=X³ (Y也用二进制数表示。)
- ① 假定 AB 表示一个两位二进制数,设计一个两位二进制数立方器。

由题意可知,电路输入、输出均为二进制数,输出二进制数的值是输入二进制数 AB 的立方。由于两位二进制数能表示的最大十进制数为 3,3 的立方等于 27,表示十进制数 27 需要 5 位二进制数,所以该电路应有 5 个输出。假定用 TWXYZ 表示输出的 5 位二进制数,根据电路输入、输出取值关系可列出真值表如表 4 所示。

表 4	
A B	TWXYZ
0 0	0 0 0 0 0
0 1	0 0 0 0 1
1 0	0 1 0 0 0
1 1	1 1 0 1 1

由真值表可写出电路的输出函数表达式为

$$T = AB$$
,  $W = A$ ,  $X = 0$ ,  $Y = AB$ ,  $Z = B$ 

根据所得输出函数表达式,可画出用与非门实现给定功能的逻辑电路图如图9所示。




图9

8. 设计一个"四舍五入"电路。该电路输入为1位十进制数的8421码,当其值大于或等于5时,输出F的值为1,否则F的值为0。

#### 解答

**b** 根据题意,可列出真值表如表5所示。

表5	
A B C D	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	1
0 1 1 0	1
0 1 1 1	1
1 0 0 0	1
1 0 0 1	1
1 0 1 0	d
1 1 1 1	d

② 由真值表可写出输出函数表达式为

 $F(A,B,C,D) = \sum m(5\sim9) + \sum d(10\sim15)$ 

经化简变换后,可得到最简与非表达式为

 $F(A, B, C, D) = A + BC + BD = \overline{\overline{A} \cdot \overline{BC} \cdot \overline{BD}}$ 

③ 逻辑电路图如图 11 所示。




图11

10. 设计一个加/减法器,该电路在M控制下进行加、减运算。当M=0时,实现全加器功能; 当M=1时,实现全减器功能。

#### 解答① 设: A----被加数/被减数

B----加数/减数

C----来自低位的进位输入 /来自低位的借位输入

F----本位"和"/本位"差"

G-----向高位的"进位"/向高位的"进位"

根据题意,可列出真值表如表6所示。

M ABC	F G	M ABC	F G		
0 000	0 0	1 000	0 0		
0 001	1 0	1 001	1 1		
0 010	1 0	1 010	1 1		
0 011	0 1	1 011	0 1		
0 100	1 0	<b>1</b> 100	1 0		
0 101	0 1	1 101	0 0		
0 110	0 1	1 110	0 0		
0 111	1 1	1 111	1 1		

#### 🖒 由真值表可写出输出函数表达式:

M=0: F(A, B, C) =  $\sum m(1, 2, 4, 7)$ 

 $G(A, B, C) = \sum m(3, 5, 6, 7)$ 


M=1: F(A, B, C) =  $\sum m(1, 2, 4, 7)$ 

 $G (A, B, C) = \sum m(1, 2, 3, 7)$ 

经化简变换后,可得函数表达式如下:

M=0: F=A 
$$\oplus$$
 B  $\oplus$  C;  
G=AB+AC+BC= $\overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$   
M=1: F=A  $\oplus$  B  $\oplus$  C;  
G= $\overline{AB} + \overline{AC} + \overline{BC} = \overline{\overline{AB} \cdot \overline{AC} \cdot \overline{BC}}$ 

**る** 根据逻辑表达式,可作出逻辑电路图如图13所示。



- 12. 下列函数描述的电路是否可能发生竞争?竞争结果是否会产生险象?在什么情况下产生险象?若产生险象,试用增加冗余项的方法消除。
- (2)  $F_2 = AB + \overline{A}CD + BC$  因为逻辑表达式  $F_2 = AB + \overline{A}CD + BC$  中有逻辑变量A以互补形式出现,故会发生竞争。但由于不论BCD取何值,表达式都不会变成  $A + \overline{A}$  或者  $A \cdot \overline{A}$  的形式,所以不会产生险象。

### 习 题 五

1. 简述时序逻辑电路与组合逻辑电路的主要区别。

### 解答

**组合逻辑电路**: 若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关,则称为组合逻辑电路。组合电路具有如下特征:

- ① 由逻辑门电路组成,不包含任何记忆元件;
- ② 信号是单向传输的,不存在任何反馈回路。

时序逻辑电路: 若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关,还与电路过去的输入信号有关,则称为时序逻辑电路。时序逻辑电路具有如下特征:


- ① 电路由组合电路和存储电路组成,具有对过去输入进行记忆的功能;
- ② 电路中包含反馈回路,通过反馈使电路功能与"时序"相关;
- ③ 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
- 2. 作出与表1所示状态表对应的状态图。

表1 状态表


现态	次态 y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup> /输出Z			
$y_2 y_1$	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A	B/0	B/0	A/1	B/0
В	B/0	C/1	A/0	D/1
С	C/0	B/0	D/0	A/0
D	A/0	A/1	C/0	C/0

### 解答

根据表1所示状态表可作出对应的状态图如图1所示。



3. 已知状态图如图2所示,输入序列为x=11010010,设初始状态为A,求状态和输出响应序列。




#### 解答

状态响应序列: A A B C B B C B

输出响应序列: 0 0 0 0 1 0 0 1

4. 分析图3所示逻辑电路。假定电路初始状态为"00",说明该电路逻辑功能。



### 解答


① 根据电路图可写出输出函数和激励函数表达式为

$$Z = xy_2y_1$$
  
 $J_2 = xy_1, K_1 = \overline{x}, J_1 = x, K_1 = \overline{x}$ 

② 根据输出函数、激励函数表达式和JK触发器功能表可作出状态表如表2所示, 状态图如图4所示。

表2

现态	次态 y <sub>2</sub> (n+1) y <sub>1</sub> (n+1) /输出Z	
y <sub>2</sub> y <sub>1</sub>	<sub>X</sub> =0	x=1
00	00/0	01/1
01	00/0	11/0
10	00/0	11/0
11	00/0	11/1



- ③ 由状态图可知,该电路为"111…"序列检测器。
- 5. 分析图5所示同步时序逻辑电路,说明该电路功能。




图5 逻辑电路图

### 解答

① 根据电路图可写出输出函数和激励函数表达式为

$$Z = x y_{2} y_{1} + \overline{x} y_{2} y_{1}$$

$$D_{2} = x y_{1} + \overline{x} y_{2} y_{1}, \quad D_{1} = \overline{y_{1}(x \oplus y_{2})}$$

② 根据输出函数、激励函数表达式和D触发器功能表可作出状态表如表3所示, 状态图如图6所示。

表3

现态	次态 y <sub>2</sub> (n+1) y <sub>1</sub> (n+1) /输出Z	
y <sub>2</sub> y <sub>1</sub>	X=0	x=1
00	01/0	11/1
01	11/0	00/0
10	01/0	11/0
11	00/1	01/0





图6

- ③ 由状态图可知,该电路是一个三进制可逆计数器(又称模3可逆计数器),当 x=0时实现加1计数,当x=1时实现减1计数。
- 6. 分析图7所示逻辑电路,说明该电路功能。



### 解答


① 根据电路图可写出输出函数和激励函数表达式为

$$Z = x y_{2} y_{1} + x y_{2} y_{1}$$
  
 $J_{2} = K_{2} = x \oplus y_{1}, \qquad J_{1} = K_{1} = 1$ 

② 根据输出函数、激励函数表达式和JK触发器功能表可作出状态表如表4所示, 状态图如图8所示。

表4

现态	次态 y <sub>2</sub> (n+1) y <sub>1</sub> (n+1) /输出Z	
$y_2 y_1$	x=0	x=1
00	01/0	11/1
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1




③ 由状态图可知,该电路是一个模四可逆计数器。当x=0时实现加1计数,输出 Z为进位信号; 当x=1时实现减1计数,输出Z为借位信号。

7.作出"0101"序列检测器的Mealy型状态图和Moore型状态图。典型输入、输出序列如下。


输入x: 1 0 1 0 1 1 1 输出Z: 0 0 0 0 1 0 1 0 0 0

### 解答

根据典型输入、输出序列,可作出"0101"序列检测器的Mealy型状态图和Moore型状态图分别如图9、图10所示.



Mealy 型软态图



Moore型换态图

图9 Mealy型状态图

图10 Moore型状态图

8. 设计一个代码检测器,该电路从输入端x串行输入余3码(先低位后高位),当出现非法数字时,电路输出Z为1,否则输出为0。试作出Mealy型状态图。

### 解答

根据题意,可作出Mealy型状态图如图11所示。




图11

9. 化简表5所示原始状态表。

表5 原始状态表

现态	次态/输出Z		
	x=0	x=1	
A	B/0	C/0	
В	A/0	F/0	
С	F/0	G/0	
D	A/0	C/0	
Е	A/0	A/1	
F	C/0	E/0	
G	A/0	B/1	

### 解答

- ① 根据状态等效判断法则,可利用隐含表求出状态等效对(A,B)(A,D)(B,D)(C,F)(E,G);
  - ② 最大等效类为{A, B, D}、{CF}、{E, G};
  - ③ 令 A, B, D} →a、{CF}→b、{E, G}→c, 可得最简状态表如表6所示。

表6 最简状态表

现态	次态/输出Z	
	x=0	x=1
a	a/0	b/0
b	b/0	c/0
С	a/0	a/1

10. 化简表7所示不完全确定原始状态表。

表7 原始状态表

现态	次态/输出Z		
	x=0	x=1	
A	D/d	C/0	
В	A/1	E/d	
С	d/d	E/1	
D	A/0	C/0	
Е	B/1	C/d	

### 解答

- ① 根据状态相容判断法则,可利用隐含表求出状态相容对(A,B)、(A,D)、(C,E)、(B,C)、(B,E);
- △ 利用覆盖闭合表可求出最小闭覆盖为{A, B}、{A, D}、{B, C, E};
- ③ 令 { A, B} →a、{A, D}→b、{B, C, E}→c, 可得最简状态表如表8所示。

表 8

	次态/输出Z		
现态	x=0	x=1	
a	b/1	c/0	
b	b/0	c/0	
С	a/1	c/1	

11. 按照相邻法编码原则对表9进行状态编码。

表9 状态表

	次态/输出Z		
现态	x=0	x=1	
A	A/0	B/0	
В	C/0	B/0	
С	D/1	C/0	
D	B/1	A/0	

### 解答

给定状态表中有4个状态,状态编码时需要两位二进制代码。根据相邻编码法,应满足AB相邻、BC相邻、CD相邻。设状态变量为 $y_2y_1$ ,令 $y_2y_1$ 取值00表示A,01表示 B,

10表示D. 11表示C, 可得二进制状态表如表10所示。

表10

现 态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup> /输出Z		
$y_2y_1$	x=0	x=1	
00	00/0	01/0	
01	11/0	01/0	
11	10/1	11/0	
10	01/1	00/0	

12. 分别用D、T、JK触发器作为同步时序电路的存储元件,实现表11 所示二进制状态表的功能。试写出激励函数和输出函数表达式,比较采用哪种触发器可使电

路最简。

表11 状态表

现 态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup> /输出Z		
$y_2y_1$	x=0	x=1	
00	01/0	10/0	
01	11/0	10/0	
11	10/1	01/0	
10	00/1	11/1	

### 解答

① 根据二进制状态表和D触发器激励表,可求出激励函数和输出函数最简表达式为

$$D_{2} = xy_{1} + xy_{1} + xy_{2} = x \oplus y_{1} + xy_{2}$$

$$D_{1} = xy_{2} + xy_{2} = x \oplus y_{2}$$

$$Z = xy_{2} + y_{2}y_{1}$$

② 根据二进制状态表和T触发器激励表,可求出激励函数和输出函数最简表 达式为

$$T_2 = x\overline{y}_2 + xy_1 + \overline{y}_2y_1 + \overline{x}y_2\overline{y}_1 = x \oplus y_2 \oplus y_1 + xy_1$$

$$T_1 = x \oplus y_2 \oplus \overline{y}_1$$

$$Z = \overline{x}y_2 + y_2\overline{y}_1$$

③ 根据二进制状态表和JK触发器激励表,可求出激励函数和输出函数最简 表达式为

$$J_2 = x + y_1$$
;  $K_2 = x \oplus \overline{y}_1$ 

$$J_1 = x \oplus \overline{y}_2; \quad K_1 = x \oplus y_2 = \overline{J}_1$$

$$Z = \overline{x}y_2 + y_2 \overline{y}_1$$

### 比较所得结果可知,采用JK触发器电路最简单。

13. 已知某同步时序电路的激励函数和输出函数表达式为

$$D_{2} = \overline{x}y_{2} + xy_{2}\overline{y}_{1}$$

$$D_{1} = \overline{x}y_{2} + y_{2}\overline{y}_{1} + x\overline{y}_{2}y_{1}$$

$$Z = y_{2}$$

试求出改用JK触发器作为存储元件的最简电路。

### 解答

① 根据激励函数和输出函数表达式,可作出状态表如表12所示。


表12 状态表

现态	次态y <sub>2</sub>	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup>		
$y_2y_1$	x=0	x=1	Z	
00	00	00	0	
01	00	01	0	
11	11	00	1	
10	11	11	1	

② 根据二进制状态表和JK触发器激励表,可求出激励函数和输出函数最简表达 式为

$$\begin{aligned} &J_2 = 0 \quad , \quad K_2 = xy_1 \\ &J_1 = y_2 \quad , \quad K_1 = \overline{x \oplus y_2} = x \oplus \overline{y}_2 \\ &Z = y_2 \end{aligned}$$

③ 根据激励函数和输出函数最简表达式,可作出逻辑电路图如图12所示。



14 设计一个能对两个二进制数 $X_2 = x_{21}, x_{22}, \cdots, x_{2n}$  和 $X_1 = x_{11}, x_{12}, \cdots, x_{1n}$ 进行 比较的同步时序电路,其中, $X_2$ 、 $X_1$ 串行地输入到电路的 $x_2$ 、 $x_1$ 输入端。比较 从 $x_{21}$ 、 $x_{11}$ 开始,依次进行到 $x_{2n}$ 、 $x_{1n}$ 。电路有两个输出 $Z_2$ 和 $Z_1$ ,若比较结果 $X_2$ > $X_1$ ,则 $Z_2$ 为1, $Z_1$ 为0;若 $X_2$ < $X_1$ ,则 $Z_2$ 为0, $Z_1$ 为1;若 $X_2 = X_1$ ,则 $Z_2$ 和 $Z_1$ 都为1。要 求用尽可能少的状态数作出状态图和状态表,并用尽可能少的逻辑门和触发器(采用JK触发器)实现其功能。

### 解答

① 假定采用Moore型电路实现给定功能,并设电路初始状态为A,状态B表示  $X_2 < X_1$ ,状态C表示 $X_2 > X_1$ ,根据题意,可作出最简状态图如图13所示,相应状态表如表13所示。




表 13

	次 态				输出
现 态	x <sub>2</sub> x <sub>1</sub> =00	x <sub>2</sub> x <sub>1</sub> =01	x <sub>2</sub> x <sub>1</sub> =10	$x_2x_1=11$	$Z_2$ $Z_1$
A	A	В	С	A	11
В	В	В	В	В	01
С	С	C	С	С	10

② 给定状态表中有3个状态,状态编码时需要两位二进制代码。设状态变量为 $y_2y_1$ ,令 $y_2y_1$ 取值00表示A,01表示B,10表示C.11为多余状态,令多余状态下输入 $x_2x_1$ 为01进入B,为10进入C,为00或11进入A,可得二进制状态表如表14所示。

表14

现 态	沙	次 态 y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup>				
$y_2y_1$	x <sub>2</sub> x <sub>1</sub> =00	$x_2x_1=01$	$x_2x_1=10$	$x_2x_1=11$	$Z_2$ $Z_1$	
00	00	01	10	00	11	
01	01	01	01	01	01	
10	10	10	10	10	10	
11	00	01	10	00	00	


③ 根据二进制状态表和JK触发器激励表,可求出激励函数和输出函数最简表达 式为

$$J_{2} = x_{2} \overline{x_{1}} \overline{y_{1}}, \quad K_{2} = (\overline{x_{2}} + x_{1}) y_{1}$$

$$J_{1} = \overline{x_{2}} x_{1} \overline{y_{2}}, \quad K_{1} = (x_{2} + \overline{x_{1}}) y_{2}$$

$$Z_{2} = \overline{y_{2}}, \quad Z_{1} = \overline{y_{1}}$$

④ 根据激励函数和输出函数最简表达式,可画出逻辑电路图如图14所示。



15. 用T触发器作为存储元件,设计一个采用8421码的十进制加1计数器。

### 解答

① 根据题意,设状态变量用y<sub>3</sub>y<sub>2</sub>y<sub>1</sub>y<sub>0</sub>表示,可直接作出二进制状态图如图 15所示,相应状态表如表15所示。




图15

表 15

$y_3y_2y_1y_0$	$y_3^{(n+1)}y_2^{(n+1)}y_1^{(n+1)}y_0^{(n+1)}$
0000	0001
0001	0010
0010	0011
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	0000
1010	dddd
	<u> </u>
1111	dddd

② 根据二进制状态表和T触发器激励表,可求出激励函数最简表达式为

$$T_3 = y_3 y_0 + y_2 y_1 y_0, T_2 = y_1 y_0$$
  
 $T_1 = y_3 y_0, T_0 = 1,$ 

③ 根据激励函数最简表达式,可画出逻辑电路图如图16所示。





图16

### 习 题 六

- 1 分析图1所示脉冲异步时序逻辑电路。
  - (1) 作出状态表和状态图;
  - (2) 说明电路功能。



### 解答

(1) 该电路是一个 Mealy 型脉冲异步时序逻辑电路。其输出函数和激励函数表达式为

$$Z = xQ_2Q_1$$

$$C_2 = xQ_1$$

$$D_2 = \overline{Q}_2$$

$$C_1 = x$$

$$D_1 = \overline{Q}_2$$

(2) 电路的状态表如表 1 所示,状态图如图 2 所示。

表Ⅰ			
现 态	次态/输出 Z		
$Q_2 \; Q_1$			
<b>\(\mathbb{Q}_2 \mathbb{Q}_1\)</b>	X=1		
0 0	01/0		
0 1	11/0		
1 0	10/0		
1 1	00/1		





图 2

- (3) 由状态图可知,该电路是一个三进制计数器。电路中有一个多余状态 10, 且存在"挂起"现象。
- 2 分析图3所示脉冲异步时序逻辑电路。
  - (1) 作出状态表和时间图;
  - (2) 说明电路逻辑功能。



解答

① 该电路是一个 Moore 型脉冲异步时序逻辑电路, 其输出即电路状态。激励函数表达式为

$$J_3 = \overline{Q}_3 Q_2$$
;  $J_2 = \overline{Q}_3$ ;  $J_1 = 1$   
 $K_3 = K_2 = K_1 = 1; C_1 = CP; C_2 = C_3 = Q_1$ 

② 电路状态表如表 2 所示,时间图如图 4 所示。

表 2

时 钟	现 态	次 态
СР	$Q_3 \; Q_2 \; Q_1$	$Q_3^{(n+1)}Q_2^{(n+1)}Q_1^{(n+1)}$
1	000	001
1	001	010
1	010	011
1	011	100
1	100	101
1	101	000
1	110	111
1	111	000




图 4

- ③ 由状态表和时间图可知,该电路是一个模6计数器。
- 3 分析图5所示脉冲异步时序逻辑电路。
  - (1) 作出状态表和状态图;
  - (2) 说明电路逻辑功能。




图5

### 解答


① 该电路是一个 Moore 型脉冲异步时序逻辑电路, 其输出函数和激励函数 表达式为

$$Z = y_2 \overline{y}_1$$
  
 $S_2 = x_2 \overline{y}_2 y_1$ ;  $R_2 = x_1 + x_2 y_2 + x_3 \overline{y}_1$   
 $S_1 = x_1$ ;  $R_1 = x_2 y_2 + x_3$ 

② 该电路的状态表如表 3 所示,状态图如图 6 所示。

表 3

现态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup>		输出	
$y_2y_1$	$\mathbf{x}_1$	$\mathbf{x}_2$	X3	Z
00	01	00	00	0
01	01	11	00	0
11	01	00	10	0
10	01	00	00	1



- ③ 该电路是一个 "X<sub>1</sub>—X<sub>2</sub>—X<sub>3</sub>" 序列检测器。
- 4 分析图7所示脉冲异步时序电路,作出时间图并说明该电路逻辑功能。




图7


### 解答

① 该电路是一个 Moore 型脉冲异步时序逻辑电路, 其输出即电路状态。激励函数表达式为

$$C_2 = Q_1;$$
  $T_2 = 1$   
 $C_1 = CP;$   $D_1 = \overline{Q}_1$ 

② 电路次态真值表如表 4 所示,时间图如图 8 所示。

表 4						
СР	$Q_2Q_1$	$C_2T_2C_1D_1$	$Q_2^{(n+1)}Q_1^{(n+1)}$			
1	00	0 1 1 1	0 1			
1	01	1 1 1 0	1 0			
1	10	0 1 1 1	1 1			
1	<b>4</b> 11	1 1 1 0	0 0			



- ③ 该电路是一个模4计数器。
- 5 用D触发器作为存储元件,设计一个脉冲异步时序电路。该电路在输入端x的脉冲作用下,实现3位二进制减1计数的功能,当电路状态为"000"时,在输入

脉冲作用下输出端Z产生一个借位脉冲,平时Z输出0。

### 解答

①设状态变量用y<sub>2</sub>y<sub>1</sub>y<sub>0</sub>表示根据题意,可作出三位二进制减 1 计数器的状态转移表如表 5 所示。

表 5 现态 次 态 输入  $y_2^{\,(n+1)}\,y_1^{\,(n+1)}\,y_0^{\,(n+1)}$ X  $y_2$   $y_1$   $y_0$ 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1

- ② 分析表 5 所示状态转移关系,可发现如下规律:
- 最低位触发器的状态 $y_0$ 只要输入端x有脉冲出现便发生变化,即每来一个输入脉冲,触发器产生一次翻转。因此,可令该触发器时钟端信号 $C_0$ =x,输入端信号 $D_0$ = $y_0$ 。
- 次低位触发器的状态 $y_1$ 在 $y_0$ 由 0 变为 1 时发生变化,即 $y_0$ 发生 一次 0→1 的跳变,触发器产生一次翻转。因此,可令该触发器的时 钟端信号 $C_1$ = $y_0$ ,输入端信号 $D_1$ = $y_1$ 。
- 最高位触发器的状态 $y_2$ 在 $y_1$ 由 0 变为 1 时发生变化,即 $y_1$ 发生一次 0→1 的跳变,触发器产生一次翻转。因此,可令该触发器的时钟端信号 $C_2$ = $y_1$ ,输入端信号 $D_2$ = $y_2$ 。

综合上述分析结果,可得到三位二进制减1计数器的激励函数表

达式为

$$C_0 = x$$
;  $D_0 = y_0$   
 $C_1 = y_0$ ;  $D_1 = y_1$   
 $C_2 = y_1$ ;  $D_2 = y_2$ 

③ 根据所得激励函数表达式,可画出三位二进制减1计数器的逻 辑电路图如图 9 所示。




图 9

6 用T触发器作为存储元件,设计一个脉冲异步时序电路,该电路有两个输入x1和  $x_2$ , 一个输出Z, 当输入序列为" $x_1$ — $x_2$ "时, 在输出端Z产生一个脉冲, 平 时Z输出为0。

### 解答

### (1) 建立原始状态图和原始状态表

由题意可知,该电路有两个输入,一个输出。由于要求输出为脉冲信号,所 以,应将电路设计成 Mealy 模型。设电路初始状态为 A,根据题意可作出原始状 态图如图 10 所示,原始状态表如表 6 所示。




表 6

	次态/输出 Z	
现态	$\mathbf{X}_2$	$X_1$
A	A/0	B/0
В	A/0	C/0
С	A/1	C/0

### (2) 状态化简

表 6 所示状态表已达最简。

#### (3) 状态编码

由于最简状态表中有三个状态,故需用两位二进制代码表示。设状态变量为 $y_2$ 、 $y_1$ ,根据相邻编码法原则,可令 $y_2y_1$ =00 表示状态A, $y_2y_1$ =01 表示状态B, $y_2y_1$ =11 表示状态C,由此得到二进制状态表如表 7 所示。

表 7

现态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup> /输出Z	
$y_2y_1$	$X_2$	$\mathbf{X}_1$
00	00/0	01/0
01	00/0	11/0
11	00/1	11/0

### (4) 确定激励函数和输出函数

确定激励函数和输出函数时注意:

- 对于多余状态 $y_2y_1=10$  和不允许输入 $x_2x_1=11$ , 可作为无关条件处理;
- 当输入x<sub>2</sub>x<sub>1</sub>=00 时, 电路状态保持不变;
- 由于触发器时钟信号作为激励函数处理,所以,可假定次态与现态相同时,触发器时钟信号为0,T端为d。

据此,可列出激励函数和输出函数真值表如表8所示。

	_
=	റ
$\overline{}$	×
1	v

		<del>10 0</del>	
输 入	现 态	激励函数	输出
$\mathbf{x}_{2} \mathbf{x}_{1}$	$y_2 y_1$	$\mathbf{C}_2  \mathbf{T}_2  \mathbf{C}_1  \mathbf{T}_1$	Z
0 1	0 0	0 d 1 1	0
0 1	0 1	1 1 0 d	0
0 1	1 0	d d d d	d
0 1	1 1	0 d 0 d	0
1 0	0 0	0 d 0 d	0
1 0	0 1	0 d 1 1	0
1 0	1 0	d d d d	d
1 0	1 1	1 1 1 1	1
1 1	0 0	d d d d	d
1 1	0 1	d d d d	d
1 1	1 0	d d d d	d
1 1	1 1	d d d d	d

根据真值表画出激励函数和输出函数卡诺图(略), 化简后可得:

$$C_2 = x_2 y_2 + x_1 \overline{y}_2 y_1; \quad T_1 = 1$$
 $C_1 = x_2 y_1 + x_1 \overline{y}_1; \quad T_1 = 1$ 
 $Z = x_2 y_2 y_1$ 

#### (5) 画出逻辑电路图

根据激励函数和输出函数表达式,可画出实现给定功能的逻辑电路如图11 所示。该电路存在无效状态10,但不会产生挂起现象,即具有自启动功能。




图11

7 试用与非门构成的基本R-S触发器设计一个脉冲异步模4加1计数器。

### 解答

① 设电路输入脉冲为x,状态变量为y<sub>1</sub>y<sub>0</sub>,其状态表如表9所示。

		表9
x	$y_1y_0$	$y_1^{(n+1)}y_0^{(n+1)}$
1	00	0 1
1	01	1 0
1	10	1 1
1	11	0 0

② 根据状态表和RS触发器的功能表,可列出激励函数真值表如表10所示。

表10					
x	$y_1 y_0$	$R_1 S_1 R_0 S_0$			
0	00	d 1 d 1			
0	01	d 1 1 d			
0	10	1 d d 1			
0	11	1 d 1 d			
1	00	d 1 1 0			
1	01	1 0 0 1			
1	10	1 d 1 0			
1	11	0 1 0 1			

化简后,可得激励函数最简表达式为:

$$R_{1} = \overline{x} + \overline{y}_{1} + \overline{y}_{0} = \overline{xy_{1}y_{0}};$$

$$S_{1} = \overline{x} + y_{1} + \overline{y}_{0} = \overline{xy_{1}y_{0}};$$

$$R_{0} = \overline{x} + \overline{y}_{0} = \overline{xy_{0}};$$

$$S_{0} = \overline{x} + y_{0} = \overline{xy_{0}};$$

③ 根据激励函数表达式,可画出逻辑电路图如图12所示。





图12

8 分析图13所示电平异步时序逻辑电路,作出流程表。



### 解答

① 根据逻辑电路图可写出激励函数表达式为


$$Y = \overline{\overline{x_2 x_1} \cdot \overline{x_2 y}} = x_2 x_1 + \overline{x_2 y}$$

② 流程表如表11所示。

表11

二次状态	激励状态Y					
У	$x_2x_1=00$ $x_2x_1=01$ $x_2x_1=11$ $x_2x_1=10$					
0	0 0 1 0					
1	1	1	1	0		

**3** 总态图如图14所示。



9 分析图15所示电平异步时序电路,作出流程表和总态图,说明该电路的逻辑功能。




图15

### 解答

① 根据逻辑电路图,可写出激励函数和输出函数表达式为


$$Y_2 = x_1 x_2 y_2 + x_1 \overline{x_2} \overline{y_1}$$
  
 $Y_1 = x_2 + x_1 y_1$   
 $Z = y_2 y_1$ 

② 流程表如表12所示。

表 12

二次状态	激励状态Y <sub>2</sub> Y <sub>1</sub> /输出Z					
$y_2y_1$	$x_2x_1=00$ $x_2x_1=01$ $x_2x_1=11$ $x_2x_1=10$					
00	00/0	10/0	01/0	01/0		
01	00/0	0/0	0 / 0	0 / 0		
11	00/1	01/1	$\mathfrak{O}/1$	01/1		
10	00/0	0/0	11/0	01/0		

③ 设初始总态为  $(x_2x_1, y_2y_1) = (00, 00)$ ,输入信号 $x_2x_1$ 的变化序列为  $00 \rightarrow 01 \rightarrow 11 \rightarrow 10 \rightarrow 00 \rightarrow 10 \rightarrow 11 \rightarrow 01$ ,可作出时间图如图16所示。



由时间图可知,该电路是一个"00-01-11"序列检测器。

**10** 某电平异步时序电路的流程表如表13所示。作出输入 $x_2x_1$ 变化序列为00→01 →11→10→11→01→00时的总态( $x_2x_1$ ,  $y_2y_1$ )响应序列。

表13 流程表

二次状态		激励状态Y2Y1/输出Z					
y <sub>2</sub> y <sub>1</sub>	$x_2x_1=00$	$x_2x_1 = 01$	$X_2X_1 = 11$	$x_2x_1 = 10$			
0 0	<b>@</b> /0	01/0	01/0	10/0			
0 1	00/0	<b>O</b> 1/0	$\mathbf{O}/0$	11/0			
1 1	00/0	01/0	10/0	$\mathbf{O}/0$			
1 0	00/d	00/1	<b>Q</b> / 1	$\Omega/1$			


#### 解答

根据表13所示电平异步时序电路的流程表和给定输入序列,可作出总态响

#### 应序列如下:

时刻 t:	t <sub>o</sub>	$t_{\scriptscriptstyle 1}$	$t_2$	$t_3$	$t_4$	$t_{\scriptscriptstyle{5}}$	$t_{\scriptscriptstyle 6}$
输入X <sub>2</sub> X <sub>1</sub> :	00	01	11	10	11	01	00
总 态: (x <sub>2</sub> x <sub>1</sub> , y <sub>2</sub> y <sub>1</sub> )	(00, 00)	(01, 00) (01, 01)	(11, 01)	(10, 01) (10, 11)	(11, 11) (11, 10)	(01, 10) (01, 00) (01, 01)	(00, 01)


11 某电平异步时序电路有一个输入x和一个输出Z,每当输入x出现一次0→1→0的跳变后,当x为1时输出Z为1,典型输入、输出时间图如图17所示。建立该电路的原始流程表。



### 解答

### (1) 设立稳定状态

根据典型输入、输出时间图,可设立状态如下:



### (2) 建立原始流程表

根据所设立的状态,可构造出原始流程表如表14所示。

表14

二次状态	激励状态Y/输出Z			
У	X=0			
1	①/0	2/0		
2	3/0	2/0		
3	3/0	4/d		
4	1/d	<b>4</b> /1		

12 简化表15所示的原始流程表。


表15 原始流程表

二次状态	激励状态/输出状态(Y/Z)						
у	x <sub>2</sub> x <sub>1</sub> =00	$x_2x_1=01$	x <sub>2</sub> x <sub>1</sub> =11	x <sub>2</sub> x <sub>1</sub> =10			
1	₾/0	5/d	d/d	2/d			
2	1/d	d/d	3/d	<b>2</b> /0			
3	d/d	5/d	<b>3</b> /1	4/d			
4	1/d	d/d	3/d	<b>4</b> /1			
5	1/d	\$\\ \( \) \( \)	6/d	d/d			
6	d/d	5/d	<b>©</b> /0	4/d			

#### 解答

### (1) 利用隐含表求出相容行对

根据原始流程表,可作出隐含表如表16所示。



相容行对为: (1, 2), (1, 5), (3, 4), (5, 6)

#### (2) 求出最小闭覆盖

最小闭覆盖为: {(1,2),(3,4),(5,6)}

#### (3) 求出最简流程表


$$\diamondsuit$$
: (1, 2)  $\rightarrow$ A, (3, 4)  $\rightarrow$ B, (5, 6)  $\rightarrow$ (

可得最简流程表如表17所示。

表 17

二次状态	激励状态/输出状态(Y/Z)							
У	x <sub>2</sub> x <sub>1</sub> =00	$x_2x_1=00$ $x_2x_1=01$ $x_2x_1=11$ $x_2x_1=10$						
A	<b>A</b> /0	C/0	B/d	<b>@</b> /0				
В	A/d	C/d	<b>®</b> /1	<b>®</b> /1				
С	A/0	©/0	©/0	B/d				

13 图18为某电平异步时序电路的结构框图。



图中,

$$Y_{2} = x_{2}y_{2} + \overline{x_{1}}y_{2} + x_{2}\overline{x_{1}}y_{1}$$

$$Y_{1} = x_{2}x_{1} + \overline{x_{2}} \cdot \overline{x_{1}}y_{2} + x_{1}y_{2}\overline{y_{1}}$$

$$Z = y_{2}y_{1}$$

试问该电路中是否存在竞争?若存在,请说明竞争类型?

### 解答

### (1) 作出流程表

根据激励函数和输出函数表达式可作出流程表如表18所示。

表 18

二次状态	4	输出					
$y_2y_1$	$x_2x_1=00$	$x_2x_1=00$ $x_2x_1=01$ $x_2x_1=11$ $x_2x_1=10$					
00	0	00	01	00	0		
01	00	00	0	10	0		
11	0	00	0	10	1		
10	11	01	11	0	0		

### (2) 判断说明

由流程表可知,该电路中存在竞争。例如,当处在总态(00,11)输入由00变为01和处在总态(11,11)输入由11变为01时,存在非临界竞争;当处在总态(11,01)输入由11变为10时,存在临界竞争。

**14** 对表19所示最简流程表进行无临界竞争的状态编码,并确定激励状态和输出 函数表达式。

	1213	<b>取</b> 间		
二次状态	激励状态Y/输出Z			
у	x <sub>2</sub> x <sub>1</sub> =00	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A	<b>(3</b> )/0	<b>6</b> )/0	<b>4</b> )/0	C/0
В	<b>B</b> /0	A/0	C/d	<b>B</b> /0
С	B/0	A/d	<b>©</b> /1	<b>©</b> /0


表19 最简流程表

#### 解答

该问题要求首先通过状态编码得到无临界竞争的二进制流程表,然后确定激励状态和输出函数的表达式。

#### (1) 状态编码

由于给定的最简流程表中有三个状态,所以,状态编码时需要两位二进制代码。根据流程表可作出状态相邻图如图19所示。



由状态相邻图可知,三个状态的相邻关系构成了一个闭环,所以,用两位二进制代码无法满足图 19 所示的相邻关系。为此,可通过增加过渡状态,实现相邻分配。假定在状态 B 和状态 C 之间增加一个过渡状态 D,即令 B→C 变为 B→D →C,C→B 变为 C→D→B,则可得到状态相邻图如图 20 所示。

显然,用两位二进制代码可以很方便地满足图 20 所示相邻关系。增加过渡状态后,应将给定流程表修改成如表 20 所示。

表 20

二次状态	激励状态Y/输出Z			
		<b>一                                    </b>	1/ 柳 山 乙	
у	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A	<b>(3</b> )/0	<b>4</b> )/0	<b>(3</b> )/0	C/0
В	<b>B</b> /0	A/0	D/d	<b>B</b> /0
С	D/0	A/d	$\mathbb{C}/1$	<b>C</b> /0
D	B/0	d/d	C/d	d/d

假定状态变量用 y2、y1 表示,并令 y2y1 取值 00 表示 A, 01 表示 B, 10 表示 C, 11 表示 D, 可得到与表 20 对应的二进制流程表如表 21 所示,该流程表描述的电路中不存在竞争。

表 21

二次状态	激励状态Y <sub>2</sub> Y <sub>1</sub> /输出Z			
$y_2y_1$	x <sub>2</sub> x <sub>1</sub> =00	x <sub>2</sub> x <sub>1</sub> =01	x <sub>2</sub> x <sub>1</sub> =11	x <sub>2</sub> x <sub>1</sub> =10
00	<b>10</b> /0	<b>10</b> /0	<b>10</b> /0	10/0
01	<b>0</b> 1/0	00/0	11/d	<b>O</b> 1/0
11	01/0	dd/d	10/d	dd/d
10	11/0	00/d	<b>10</b> /1	<b>10</b> /0

除了增加过渡,实现相邻分配外,对表 19 进行无临界竞争分配的另一种方案是允许非临界竞争,消除临界竞争。由于状态B和A之间的转换仅发生在稳定总态 (00,B) 输入 $x_2x_1$ ,由  $00\rightarrow 01$  时,而 $x_2x_1=01$  这一列只有一个稳定状态,这就意味着即使发生竞争也属于非临界竞争,所以,分配给A和B的代码可以不相邻。排除A和B的相邻关系后,状态编码只需满足A和C相邻,B和C相邻。显然,用两位二进制代码可以很方便地满足该相邻关系,具体编码略。

#### (2) 确定激励状态和输出函数表达式

根据表 21 所示二进制流程表,可作出激励状态、输出函数的卡诺图如图 21

所示。




图21

化简后可得到激励状态和输出函数表达式为

$$Y_{2} = x_{2}y_{2} + x_{2}x_{1}y_{1} + x_{2}x_{1}y_{1} + x_{1}y_{2}y_{1}$$

$$Y_{1} = x_{1}y_{1} + x_{2}x_{1}y_{2} + x_{2}y_{2}y_{1}$$

$$Z = x_{1}y_{2}$$

15 某电平异步时序电路有两个输入 $x_1$ 、 $x_2$ 和一个输出Z。当 $x_2$ =1时,Z总为0;

当 $x_2$ =0时, $x_1$ 的第一次从0→1的跳变使Z变为1,该1输出信号一直保持到 $x_2$ 由0 →1,才使Z为0。试用与非门实现该电路功能。

#### 解答

### (1) 建立原始流程表

根据题意可画出典型输入输出波形并设立相应状态如图22所示。其原始流程表如表22所示。





表 22

二次状态	激励状态Y/输出Z			
у	$x_2x_1=00$	x <sub>2</sub> x <sub>1</sub> =01	$x_2x_1=11$	x <sub>2</sub> x <sub>1</sub> =10
1	①/0	2/d	d/d	6/0
2	5/d	2/1	3/d	d/d
3	d/d	4/0	3/0	6/0
4	1/0	<b>4</b> /0	3/0	d/d
5	<b>⑤</b> /1	2/1	d/d	6/d
6	1/0	d/d	3/0	<b>⑥</b> /0

### (2) 状态化简

根据原始流程表可作出隐含表如表 23 所示。状态合并图如图 23 所示。






图 23 状态合并图

选择最小闭覆盖为{1}, {2,5}, {3,4,6}; 并令:

$$\{1\} \rightarrow A$$
,  $\{2, 5\} \rightarrow B$ ,  $\{3, 4, 6\} \rightarrow C$ 

最简流程表如表 24 所示。

表 24

二次状态	激励状态Y/输出Z			
у	x <sub>2</sub> x <sub>1</sub> =00	$x_2x_1=01$	$x_2x_1=11$	x <sub>2</sub> x <sub>1</sub> =10
A	<b>4</b> /0	B/0	d/d	C/0
В	<b>B</b> /1	<b>®</b> /1	C/d	C/d
С	A/0	©/0	<b>©</b> /0	<b>©</b> /0

### (3) 状态编码

表 24 的状态相邻图如图 24 所示,为了用两位二进制代码满足相邻分配,可在状态 A 和 C 之间增加过渡状态 D,增加过渡状态后的状态相邻图如图 25 所示。




图 24 图 25

增加过渡状态后的状态表如表 25 所示。设状态变量用y2y1表示。

表 25

二次状态	激励状态Y/输出Z			
у	x <sub>2</sub> x <sub>1</sub> =00	x <sub>2</sub> x <sub>1</sub> =01	$x_2x_1=11$	x <sub>2</sub> x <sub>1</sub> =10
A	<b>4</b> )/0	B/0	d/d	D/0
В	<b>B</b> /1	<b>®</b> /1	C/d	C/d
С	D/0	©/0	<b>©</b> /0	<b>C</b> /0
D	A/0	d/d	d/d	C/0

令:

$$y_2y_1 = 00 \rightarrow A \qquad y_2y_1 = 01 \rightarrow B$$

$$y_2y_1 = 10 \rightarrow D \qquad y_2y_1 = 11 \rightarrow C$$

得二进制状态表如表 26 所示。

表 26

二次状态	激励状态Y <sub>2</sub> Y <sub>1</sub> /输出Z			
$y_2y_1$	$x_2x_1=00$ $x_2x_1=01$ $x_2x_1=11$ $x_2x_1=1$			
00	<b>10</b> /0	01/0	dd/d	10/0
01	<b>0</b> /1	<b>0</b> /1	11/d	11/d
11	10/0	<b>@</b> /d	<b>0</b> / <b>0</b>	<b>@</b> /0
10	00/0	dd/d	dd/d	11/0

### (4) 确定激励函数和输出函数

利用卡诺图可求出激励函数和输出函数最简表达式

$$Y_{2} = x_{2} + y_{2}y_{1}$$

$$Y_{1} = x_{1} + y_{2}y_{1} + x_{2}y_{2}$$

$$Z = y_{2}y_{1}$$

### (5) 画出逻辑电路图

逻辑电路图如图 26 所示。




图 26

#### 习 题 六

1

#### 解答

(1) 该电路是一个 Mealy 型脉冲异步时序逻辑电路。其输出函数和激励函数表达式 为

$$Z = xQ_2Q_1$$

$$C_2 = xQ_1$$

$$D_2 = \overline{Q}_2$$


$$C_1 = x$$

$$D_1 = \overline{Q}_2$$

电路的状态表如表1所示,状态图如图2所示。

表 1

现 态	次态/输出 Z
$\mathbf{Q}_2 \ \mathbf{Q}_1$	
	X=1
0 0	01/0
0 1	11/0
1 0	10/0
1 1	00/1



图

(3) 由状态图可知,该电路是一个**三进制计数器**。电路中有一个多余状态 10, 且存在"挂起"现象。

2

解 该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状

态。激励函数表达式

$$J_3 = \overline{Q}_3 Q_2$$
;  $J_2 = \overline{Q}_3$ ;  $J_1 = 1$   
 $K_3 = K_2 = K_1 = 1; C_1 = CP; C_2 = C_3 = Q_1$ 

② 电路状态表如表 2 所示,时间图如图 4 所示。

时 钟	现 态	次 态
CP	$\mathbf{Q}_3 \ \mathbf{Q}_2 \ \mathbf{Q}_1$	${\sf Q_3}^{(n+1)} {\sf Q_2}^{(n+1)} {\sf Q_1}^{(n+1)}$
1	000	001
1	001	010
1	010	011
1	011	100
1	100	101
1	101	000
1	110	111
1	111	000




图 4

③ 由状态表和时间图可知,该电路是一个模6计数器。

#### 3解答

① 该电路是一个 Moore 型脉冲异步时序逻辑电路, 其输出函数和激励函数表达式为


$$Z = y_{2} \overline{y}_{1}$$
  
 $S_{2} = x_{2} \overline{y}_{2} y_{1}; \quad R_{2} = x_{1} + x_{2} y_{2} + x_{3} \overline{y}_{1}$   
 $S_{1} = x_{1}; \quad R_{1} = x_{2} y_{2} + x_{3}$ 

现态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup>			输出
<b>y</b> <sub>2</sub> <b>y</b> <sub>1</sub>	$\mathbf{X}_1$	$\mathbf{X}_2$	$X_3$	Z
00	01	00	00	0
01	01	11	00	0
11	01	00	10	0
10	01	00	00	1

②该电路的状态表如表 3 所示,状态图如图

6 所示。

表 3



③ 该电路是一个 "x₁—x₂—x₃" 序列检测器

#### 4解答

① 该电路是一个 Moore 型脉冲异步时序逻辑电路, 其输出即电路状


#### 态。激励函数表达式为

$$C_2 = Q_1;$$
  $T_2 = 1$   
 $C_1 = CP;$   $D_1 = \overline{Q}_1$ 

СР	$Q_2Q_1$	$C_2T_2C_1D_1$	$Q_{2}^{\;(n+1)}Q_{1}^{\;(n+1)}$
1	00	0 1 1 1	0 1
1	01	1 1 1 0	1 0
1	10	0 1 1 1	1 1
1	11	1 1 1 0	0 0

② 电路次态真值表如表 4 所示,

时间图如图 8 所示。




#### ③ 该电路是一个模4计数器。

6

#### 解答

#### (1) 建立原始状态图和原始状态表

由题意可知,该电路有两个输入,一个输出。由于要求输出为脉冲信号,所以,应将电路设计成 Mealy 模型。设电路初始状态为 A,根据题意可作出原始状态图如图 10 所示,原始状态表如表 6 所示。



**图 10** (2) 状态化简 表 6 所示 达最简。

	次态/输出 2		
现态	$\mathbf{X}_2$	$\mathbf{X}_1$	
A	A/0	B/0	
В	A/0	C/0	
С	A/1	C/0	

现态	次态y <sub>2</sub> <sup>(n+1)</sup> y <sub>1</sub> <sup>(n+1)</sup> /输出Z							
$y_2y_1$	$\mathbf{X}_2$	$\mathbf{X}_1$						
00	00/0	01/0						
01	00/0	11/0						
11	00/1	11/0						

状态表已

#### (3) 状态编码

由于最简状态表中有三个状态,故需用两位二进制代码表示。设状态变量为 $y_2$ 、 $y_1$ ,根据相邻编码法原则,可令 $y_2y_1$ =00 表示状态A, $y_2y_1$ =01 表示状态B, $y_2y_1$ =11 表示状态C,由此得到二进制状态表如表 7 所示。

#### (4) 确定激励函数和输出函数

确定激励函数和输出函数时注意:

- 对于多余状态y₂y₁=10 和不允许输入x₂x₁=11,可作为无关条件处理;
- 当输入x<sub>2</sub>x<sub>1</sub>=00 时, 电路状态保持不变;
- 由于触发器时钟信号作为激励函数处理,所以,可假定次态与现态相同时,触发器时钟信号为 0, T 端为 d。

据此,可列出激励函数和输出函数真值表如表8所示。

表8


		10.0	
输入	现 态	激励函数	输 出
$\mathbf{X}_{2} \mathbf{X}_{1}$	$y_2 y_1$	$C_2 T_2 C_1 T_1$	Z
0 1	0 0	0 d 1 1	0
0 1	0 1	1 1 0 d	0
0 1	1 0	d d d d	d
0 1	1 1	0 d 0 d	0
1 0	0 0	0 d 0 d	0
1 0	0 1	0 d 1 1	0
1 0	1 0	d d d d	d
1 0	11	1111	1
1 1	0 0	d d d d	d
1 1	0 1	d d d d	d
1 1	1 0	d d d d	d
1 1	11	d d d d	d

根据真值表画出激励函数和输出函数卡诺图(略), 化简后可得:


$$C_2 = x_2 y_2 + x_1 y_2 y_1;$$
  $T_1 = 1$   
 $C_1 = x_2 y_1 + x_1 y_1;$   $T_1 = 1$   
 $Z = x_2 y_2 y_1$ 

#### (5) 画出逻辑电路图

根据激励函数和输出函数表达式,可画出实现给定功能的逻辑电路如图11所示。该 电路存在无效状态10,但不会产生挂起现象,即具有自启动功能。



8 分析图13所示电平异步时序逻辑电路,作出流程表。



#### 解答

市根据逻辑电路图可写出激励函数表达式为


$$Y = \overline{\overline{x_2 x_1} \cdot \overline{x_2 y}} = x_2 x_1 + \overline{x_2 y}$$

△ 流程表如表11所示。


表11

二次状态	激励状态Y							
у	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$				
0	0	0	1	0				
1	1	1	1	0				

る 总态图如图14所示。



#### 13 图18为某电平异步时序电路的结构框图。



图中,

$$Y_{2} = x_{2}y_{2} + \overline{x_{1}}y_{2} + x_{2}\overline{x_{1}}y_{1}$$

$$Y_{1} = x_{2}x_{1} + \overline{x_{2}} \cdot \overline{x_{1}}y_{2} + x_{1}y_{2}\overline{y_{1}}$$

$$Z = y_{2}y_{1}$$

试问该电路中是否存在竞争?若存在,请说明竞争类型?

#### 解答

#### (1) 作出流程表

根据激励函数和输出函数表达式可作出流程表如表18所示。

表 18

二次状态		输出			
y <sub>2</sub> y <sub>1</sub>	x <sub>2</sub> x <sub>1</sub> =00	Z			
00	00	00	01	00	0
01	00	00	<b>Q</b>	10	0
11	Ø	00	O	10	1
10	11	01	11	w	0

#### (2) 判断说明

由流程表可知,该电路中存在竞争。例如,当处在总态(00,11)输入由00变为01和

处在总态(11,11)输入由11变为01时,存在非临界竞争;当处在总态(11,01)输入由11变为10时,存在临界竞争。



### 习 题 七

1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

### 解答

设8421码为B<sub>8</sub>B<sub>4</sub>B<sub>2</sub>B<sub>1</sub>, 其对9的补数为C<sub>8</sub>C<sub>4</sub>C<sub>2</sub>C<sub>1</sub>,关系如下:

$$C_8C_4C_2C_1 = 1001 - B_8B_4B_2B_1$$
  
=  $1001 - \overline{B}_8\overline{B}_4\overline{B}_2\overline{B}_1 + 1$ 

相应逻辑电路图如图1所示。





图 1

2. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码的转换。

### 解答

设两位十进制数的8421码为 $D_{80}D_{40}D_{20}D_{10}D_8D_4D_2D_1$ ,相应二进制数为  $B_6B_5B_4B_3B_2B_1B_0$ ,则应有 $B_6B_5B_4B_3B_2B_1B_0$  =  $D_{80}D_{40}D_{20}D_{10}\times 1010 + D_8D_4D_2D_1$ ,运算 如下:

据此,可得到实现预定功能的逻辑电路如图2所示。



3. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。

### 解答

**分析:**由于十进制数采用8421码,因此,二进制并行加法器输入被加数和加数的取值范围为0000 $\sim$ 1001(0 $\sim$ 9),输出端输出的和是一个二进制数,数的范围为0000 $\sim$ 10011(0 $\sim$ 19,19=9+9+最低位的进位)。因为题目要求运算的结果也

是8421码,因此需要将二进制并行加法器输出的二进制数修正为8421码。设输出的二进制数为 $FC_4$   $F_4$   $F_3$   $F_2$   $F_1$ ,修正后的结果为 $FC_4$   $F_4$   $F_3$   $F_2$   $F_1$ ,可列出修正函数真值表如表1所示。


表 1

12. 1											
十进制数			输入					输出			修正控制
N	FC <sub>4</sub>	$F_4$	$F_3$	$F_2$	$F_1$	FC	$F^{'}_{4}$	$F^{'}_{3}$	$F^{'}_{2}$	$F^{'}_{\ _{1}}$	С
						,					
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	1	0
2	0	0	0	1	0	0	0	0	1	0	0
3	0	0	0	1	1	0	0	0	1	1	0
4	0	0	1	0	0	0	0	1	0	0	0
5	0	0	1	0	1	0	0	1	0	1	0
6	0	0	1	1	0	0	0	1	1	0	0
7	0	0	1	1	1	0	0	1	1	1	0
8	0	1	0	0	0	0	1	0	0	0	0
9	0	1	0	0	1	0	1	0	0	1	0
10	0	1	0	1	0	1	0	0	0	0	1
11	0	1	0	1	1	1	0	0	0	1	1
12	0	1	1	0	0	1	0	0	1	0	1
13	0 -	1	1	0	1	1	0	0	1	1	1
14	0	1	1	1	0	1	0	1	0	0	1
15	0	1	1	1	1	1	0	1	0	1	1
16	1	0	0	0	0	1	0	1	1	0	1
17	1	0	0	0	1	1	0	1	1	1	1
18	1	0	0	1	0	1	1	0	0	0	1
19	1	0	0	1	1	1	1	0	0	1	1

根据表1写出控制函数表达式,经简化后可得:

$$C = FC_4 + F_4F_3 + F_4F_2$$
$$= \overline{\overline{FC_4} \cdot \overline{F_4F_3} \cdot \overline{F_4F_2}}$$

据此,可画出逻辑电路图如图3所示。



4. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。

$$F_{1} = \overline{AC} + AB\overline{C}$$

$$F_{2} = \overline{A} + B$$

$$F_{3} = AB + \overline{AB}$$

### 解答


假定采用T4138和与非门实现给定函数功能,可将逻辑表达式变换如下:

$$F_{1} = \overline{AC} + AB\overline{C} = \sum m(0,2,6) = \overline{\overline{m_{0} \cdot \overline{m_{2} \cdot \overline{m_{6}}}}}$$

$$F_{2} = \overline{A} + B = \sum m(0,1,2,3,6,7) = \overline{\overline{m_{0} \cdot \overline{m_{1} \cdot \overline{m_{2} \cdot \overline{m_{3}} \cdot \overline{m_{6}} \cdot \overline{m_{7}}}}}$$

$$F_{3} = AB + \overline{AB} = \sum m(0,1,6,7) = \overline{\overline{m_{0} \cdot \overline{m_{1} \cdot \overline{m_{6} \cdot \overline{m_{7}}}}}}$$

逻辑电路图如图4所示。



5. 用一片4-16线译码器和适当的逻辑门设计一个1位十进制数2421 码的奇偶位产生电路(假定采用奇检验)。

### 解答

设2421码为ABCD, 奇偶检验位为P, 根据题意可列出真值表如表2所示。


	表	ξ2	
ABCD	P	ABCD	P
0000	1	1011	0
0001	0	1100	1
0010	0	1101	0
0011	1	1110	0
0100	0	1111	1

由真值表可得:

$$P(A,B,C,D) = \sum m(0,3,12,15)$$

假定采用74LS154和与非门实现给定函数功能,可画出逻辑电路图如图5

所示。



6. 当优先编码器74LS148的Is接0,输入 $I_7I_6I_5I_4I_3I_2I_1I_0$  =11010001时,输出为什么状态?

#### 解答

 $Q_cQ_BQ_A=010$  (编码 $I_s$ ),  $Q_{EX}=0$  (编码群输出端,允许编码且有信号输入时为0),  $Q_s=1$  (允许输出端,允许编码且有信号输入时为1)。


7. 试用4路数据选择器实现余3码到8421码的转换。

### 解答

假定用ABCD表示余3码,WXYZ表示8421码,并选择A、B作为选择变量,可求出各4路数据选择器的数据输入端分别为:

$$W: D_0 = D_1 = 0, D_2 = CD, D_3 = 1$$
  
 $X: D_0 = 0, D_1 = CD, D_2 = \overline{CD}, D_3 = 0$   
 $Y: D_0 = 0, D_1 = D_2 = C \oplus D, D_3 = 0$   
 $Z: D_0 = 0, D_1 = D_2 = \overline{D}, D_3 = 1$ 

用4个四路数据选择器和4个逻辑门构造出该代码转换电路,逻辑图如图6所示。



8. 当4路选择器的选择控制变量 $A_1$ 、 $A_0$ 接变量A、B,数据输入端 $D_0$ 、 $D_1$ 、 $D_2$ 、 $D_3$ 依次接 $\overline{C}$ 、 $D_3$ 0、 $D_3$ 0、 $D_3$ 0、 $D_3$ 0、 $D_3$ 0、 $D_3$ 0 次  $D_3$ 0

### 解答

输出函数表达式如下:


$$W = \overline{A} \cdot \overline{B} \cdot \overline{C} + ABC$$

电路实现三变量"一致性"检测功能。

9. 用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加 法计数器。

#### 解答

根据T4193的逻辑功能,可画出模12加法计数器的逻辑电路图如图7所示。



10. 用T1194双向移位寄存器和必要的逻辑门设计一个00011101序列信号发生器。

### 解答


设寄存器初始状态 $Q_0Q_1Q_2=101$ ,从 $Q_2$ 产生输出,可列出反馈函数真值表如表3所示。

	表3	
СР	$Q_0Q_1Q_2$	$F(D_R)$
0	101	1
1	110	1
2	111	0
3	011	0
4	001	0
5	000	1
6	100	0
7	010	1

由表3可写出反馈函数表达式:

$$\begin{split} F(D_R) &= Q_0 \overline{Q}_1 Q_2 + Q_0 Q_1 \overline{Q}_2 + \overline{Q}_0 \overline{Q}_1 \overline{Q}_2 + \overline{Q}_0 Q_1 \overline{Q}_2 \\ &= \overline{Q}_0 \overline{Q}_2 + Q_1 \overline{Q}_2 + Q_0 \overline{Q}_1 Q_2 \\ &= (\overline{Q}_0 + Q_1) \overline{Q}_2 + Q_0 \overline{Q}_1 Q_2 \\ &= \overline{Q}_0 \overline{\overline{Q}}_1 \cdot \overline{Q}_2 + Q_0 \overline{Q}_1 \cdot Q_2 \\ &= \overline{Q}_0 \overline{\overline{Q}}_1 \oplus Q_2 \\ &= Q_0 \overline{Q}_1 \oplus \overline{Q}_2 \end{split}$$

设计出该序列发生器的逻辑电路图如图8所示。



11. 在图9所示电路中,若取R<sub>1</sub>=2R<sub>2</sub>,请问输出矩形波的占空比为多少?





图9

解答

$$\frac{2R_2 + R_2}{2R_2 + 2R_2} = \frac{3R_2}{4R_2} = \frac{3}{4}$$

12. 分析图10所示由定时器5G555构成的多谐振荡器。



- (1) 计算其振荡周期;
- (2) 若要产生占空比为50%的方波, R<sub>1</sub>和R<sub>2</sub>的取值关系如何?

### 解答

$$T_{W} = t_{H} + t_{L}$$

$$= 0.7R_{1}C + 0.7R_{2}C$$

$$= 0.7(R_{1} + R_{2})C$$

(2) 占空比: 
$$Q = \frac{t_H}{T_W} = \frac{0.7R_1C}{0.7(R_1 + R_2)C} = \frac{R_1}{R_1 + R_2}$$

要产生占空比为50%的方波,应有R<sub>1</sub>=R<sub>2</sub>。

13. 将5G555定时器按图11(a) 所示连接,输入波形如图11(b) 所示。 请画出定时器输出波形,并说明该电路相当于什么器件。





图11 5G555连线图和有关波形图

### 解答

假定电路的初始输出为高,可画出输出波形如图12所示。



由输入输出波形图可知,该电路的功能相当于一个基本R-S触发器。

14. D/A转换器有哪些主要参数?通常用什么参数来衡量转换精度?

### 解答

D/A转换器的主要参数有分辨率、非线性误差、绝对精度、建立

时间。通常用分辨率衡量转换精度。

15. DAC1210是12位D/A芯片,请问其分辨率为多少?(用百分数表示)

#### 解答

分辨率=
$$\frac{1}{2^n-1} = \frac{1}{2^{12}-1} = \frac{1}{4095} \approx 0.02\%$$

16. DAC0832由哪几部分组成?可以构成哪几种工作方式?每种方式如何控制?

#### 解答

DAC0832由两个8位数据缓冲寄存器、一个8位D/A转换器和三个控制逻辑门组成,可以构成双缓冲、单缓冲和直通三种工作方式。工作方式选择受控制信号 $\overline{\text{CS}}$ 、ILE、 $\overline{\text{WR}}_1$ 、 $\overline{\text{WR}}_2$ 、 $\overline{\text{XFER}}$  的控制。

双缓冲方式: 首先在 CS、ILE、WR<sub>1</sub>控制下将数据锁存到输入寄存器,然后在 XFER, WR<sub>2</sub>控制下将输入寄存器中数据锁存到DAC寄存器。

单缓冲方式: 令输入寄存器和DAC寄存器中的一个处于受控状态, 另一个处于直通状态。

直通方式: 令输入寄存器和DAC寄存器中均处于直通状态。

17. 常见集成A/D转换器按转换方法的不同可分成哪几种类型?各有何特点?

### 解答

集成A/D转换器按转换方法的不同可分成并行比较型、逐次比较型和双积分型几种类型。并行比较型转换速度高,但由于内部线

路较复杂,一般分辨率较低;逐次比较型速度较快,精度高;双积 分型精度高、抗干扰能力强,但速度较慢。

18. ADC0809如何实现对8路模拟量输入的选择?当它与微机连接时是 否要外加三态缓冲器?

### 解答

ADC0809由3根地址选择线实现对8路模拟量输入的选择。由于 ADC0809内部带有三态输出缓冲器,所以当它与微机连接时不需要 外加三态缓冲器。

2. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。

#### 解答


**分析:** 由于十进制数采用8421码,设输出的二进制数为 $FC_4$   $F_4$   $F_3$   $F_2$   $F_1$ ,修正后的结果 为  $FC_4^{'}F_4^{'}F_3^{'}F_2^{'}F_1^{'}$ ,可列出修正函数真值表如表1所示。

表 1

<del></del>					1					ı	
十进制数			输入					输出			修正控制
N	$FC_4$	$F_4$	$F_3$	$F_2$	$F_1$	FC	$F^{'}$ 4	$F^{'}_{3}$	$F^{'}_{2}$	$F^{'}_{1}$	С
0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	1	0
2	0	0	0	1	0	0	0	0	1	0	0
3	0	0	0	1	1	0	0	0	1	1	0
4	0	0	1	0	0	0	0	1	0	0	0
5	0	0	1	0	1	0	0	1	0	1	0
6	0	0	1	1	0	0	0	1	1	0	0
7	0	0	1	1	1	0	0	1	1	1	0
8	0	1	0	0	0	0	1	0	0	0	0
9	0	1	0	0	1	0	1	0	0	1	0
10	0	1	0	1	0	1	0	0	0	0	1
11	0	1	0	1	1	1	0	0	0	1	1
12	0	1	1	0	0	1	0	0	1	0	1
13	0	1	1	0	1	1	0	0	1	1	1
14	0	1	1	1	0	1	0	1	0	0	1
15	0	1	1	1	1	1	0	1	0	1	1
16	1	0	0	0	0	1	0	1	1	0	1
17	1	0	0	0	1	1	0	1	1	1	1
18	1	0	0	1	0	1	1	0	0	0	1
19	1	0	0	1	1	1	1	0	0	1	1

根据表1写出控制函数表达式,经简化后可得:

$$C = FC_4 + F_4F_3 + F_4F_2$$
$$= \overline{\overline{FC_4} \cdot \overline{F_4F_3} \cdot \overline{F_4F_2}}$$



据此,可画出逻辑电路图如图3所示。

图3


7. 试用4路数据选择器实现余3码到8421码的转换。

#### 解答

假定用ABCD表示余3码,WXYZ表示8421码,并选择A、B作为选择变量,可求出各4路数据选择器的数据输入端分别为:

$$\begin{aligned} \mathbf{W} : \mathbf{D}_0 &= \mathbf{D}_1 = \mathbf{0}, \quad \mathbf{D}_2 = \mathbf{C} \mathbf{D}, \quad \mathbf{D}_3 = \mathbf{1} \\ \mathbf{X} : \mathbf{D}_0 &= \mathbf{0}, \quad \mathbf{D}_1 = \mathbf{C} \mathbf{D}, \quad \mathbf{D}_2 = \overline{\mathbf{C} \mathbf{D}}, \quad \mathbf{D}_3 = \mathbf{0} \\ \mathbf{Y} : \mathbf{D}_0 &= \mathbf{0}, \quad \mathbf{D}_1 = \mathbf{D}_2 = \mathbf{C} \oplus \mathbf{D}, \quad \mathbf{D}_3 = \mathbf{0} \\ \mathbf{Z} : \mathbf{D}_0 &= \mathbf{0}, \quad \mathbf{D}_1 = \mathbf{D}_2 = \overline{\mathbf{D}}, \quad \mathbf{D}_3 = \mathbf{1} \end{aligned}$$

用4个四路数据选择器和4个逻辑门构造出该代码转换电路,逻辑图如图6所示。



9. 用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。

#### 解答

根据T4193的逻辑功能,可画出模12加法计数器的逻辑电路图如图7所示。

