武汉大学计算机学院

2009~2010 学年第二学期 2009 级《数字逻辑》

期未考试试卷	A卷
别不写风风价	A 137

	子与				
	植穴師 <i>('</i>	每空1分,共	14 🛆)		
				57	~!
1. 君	E数字电路	和计算机中,	只有 ()	和())内	种符号来表示信息。
2. 日	付序逻辑电	1路由()和()组成。	
3. (26.25) ₁₀ =	= () ₂ ;	$(5B)_{16} = ($) 8	
4. (305.1) 10	= () _{8421BCD} = () 余3码	
5. 录	告 X=-101	0,则[X] ≱=()		
6. T	TL 与非门	门的关门电平为	为 0.8V,开门	电平为 1.9V,	当其输入低电平为
0).3V,高电	已平为 3.2V 时,	其输入低电	平噪声容限 V	_{NL} 为(),输入高
E	电平噪声容	F限 V _{NH} 为()。		
7. J	K 触发器的	的特征方程是)。	
					是()。
Ξ,	选择题(每题2分,共	16分)		
从下	面每题的	四个答案中选	怿唯一正确的	答案填入括号	中。
1. 氰	能把缓变 输	ì 入信号转换成	达 矩形波的电路	路是 ()。	
	A. 单稳?	於触发器	B. 多谐振	荡器	
	C. 施密集	 持触发器	D. 边沿触	发器	
2. /	用 PLA 进行		应将逻辑函	数表达式变换	成()。
	A. 与非生		B. 异或表	达式	
	C. 最简与	可或式	D. 最简或	与式	
3. 7	生下列器件	中,属于时序	逻辑电路的是	₫ ()。	
	A. 计数器	B. 译码	月器 C.	数据选择器	D. 全加器
4. i	设计一个 能	之 经存放 8 位二进	性制代码的寄存	字器,需要()个触发器。
		B. 3			
) 触发器是时针			勺。
- / / -	. , , ,		, , , , , , , , , , , , , , , , , , , ,	. /4-//	· -

- A. 下降沿 B. 上升沿 C. 高电平 D. 低电平
- 6. 对完全给定原始状态表中的 6 个状态 A、B、C、D、E、F 化简, 若有 (AB)、(BC)、(EF)等效,则最简状态表中应有()个状态。

- B. 6 C. 3 D. 5
- 7. 组合逻辑电路的竞争险象是由()引起的。

 - A. 电路有多个输出 B. 电路中使用多种门电路
 - C. 电路中存在延迟 D. 电路不是最简
- 8. 在() 电路中,不允许两个或两个以上输入信号同时发生变化。
 - A. 组合逻辑

- B. 电平异步时序逻辑
- C. 脉冲异步时序逻辑
- D. 以上都不是
- 三、证明题(7 分)


$$\overline{AB} = \overline{A} + \overline{B}$$


四、化简题(7分)

把函数 $F(ABCD) = \sum m(1.4.10.12.14) + \sum d(3.6.7.15)$ 化成最简与一或式。

- 五、分析题(每小题 10 分, 共 20 分)
- 1. 分析图 1 所示由四选一多路选择器构成的组合逻辑电路。

 - ①写出 F 的表达式 ②说明电路逻辑功能





- 2. 分析图 2 所示异步时序逻辑电路
 - ① 写出激励函数表达式
- ② 作出状态表和状态图
- ③ 画出 $CP \setminus Q_3 \setminus Q_2 \setminus Q_1$ 的波形图 ④ 说明电路功能

六、设计题(每小题10分,共20分)

1. 作出三位二进制码奇检测器的 Mealy 模型原始状态图和状态表。当 电路从串行输入端 X 接收的每 3 位一组的二进制代码中有奇数个 1 时,输 出乙为1,否则乙为0。

2. 用 D 触发器作存储元件,设计能实现下列最简二进制状态表的同步时序逻辑电路。D 触发器激励表如下:

现	态	次态 y ₂ ⁿ⁺¹ y ₁ ⁿ⁺¹											
у 2	y 1	x 2 X 1	=00	x 2 X 1	=01	x 2 X 1	=11	x 2 X 1	=10	Q)	\rightarrow Q^{n+1}	D
0	0	0	0	1	.0	0	1	0	0	C)	0	0
0	1	0	0	1	0	1	1	1	0	C)	\setminus \cup_1	1
1	1	0	1	. 1	1	1	1 .	1	0	1		0	0
1	0	0	1	1	1	0	1	0	0			1	1

七、综合应用题(16分)

用四位二进制同步可逆计数器 74193 和八选一数据选择器 74152 设计一个 "01101011" 序列发生器,循环产生该序列。序列中的最高位 "0" 是序列的第一位。

(提示: 首先把 74193 设计成八进制计数器,用其计数状态作八选一数据选择器的地址端,用要产生的序列位作数据选择器的数据输入端)

附: 各集成电路逻辑符号

