
武汉大学计算机学院

2020~2021 学年第二学期 2020 级《数字逻辑与数字电路》 期未考试试卷 (闭卷考试) A卷


班级	学号	姓名	成绩	
注: 含	全部答案均要求写在	答题纸上,"	写在试卷上无效	汝
一、填空(每空1分	,共16分)			
	() _反 =() _补	*		
2、(37.75) ₁₀ = () 2= () 842	1BCD		
3、包含5变量A	BCDE 的逻辑函数中	,最小项 m	15对应的与项是	是(), 最大项
M_{27} 对应的或项是()			
4、逻辑函数 F	$(A,B,C) = (\overline{A}+B) \bullet (\overline{A}+B)$	$\overline{B}+C$)的反	函数是(),对偶函数是
()				
5、Mealy 型时序	逻辑电路输出函数表	是达式的形式	是()	
6、维持阻塞 D 触	发器通常是 CP 的	() 沿触	!发	
7、或非门的多余	输入端应该接()		
8、由8级触发器	构成的二进制计数器	器模值是()	
9、按采用的半	导体器件分,目前	市场上广泛	使用的集成。	电路芯片可以分为
()和()	两大类			
	序逻辑电路中所有触	发器的时钟原	脉冲 () 莫	生在一起 。
11、若完全给定原	始状态表中有ABCI	DEFG 7个状	态,假设等效状	(态对有(A,E), (B
C),(C, D),则最?	简状态表中有()个状态		
二、证明与化简题(二小题,每小题6分	分,共12分)	
1、证明 <i>AB</i> +AC	$C + BC = AB + \overline{AC}$			
2、把 <i>F(A,B,C,L</i>	$D) = \overline{A}B\overline{C}D + \Sigma m(2,6,$	$7,8,15) + \Sigma d($	0,4,10,) 化成:	最简"与一或"式
三、分析题(二小题	,每小题 12 分,共	24分)		
1、分析下列组合	逻辑电路(每问4分	分,共12分)	
(1) 写出输出函数	妆 表达式			

(2) 列出真值表

(3) 说明电路功能



- 2、分析下列脉冲异步时序逻辑电路(每问4分,共12分)
- (1) 写出输出方程和驱动方程
- (2) 作出状态表和状态图
- (3) 说明电路功能, 画出波形图



四、设计题 (共2题,每小题12分,共24分)

1、用 Verilog HDL 设计 Mealy 模型"101"序列检测器,"101"序列可重叠。其典型输入输出序列如下:

- (1) 建立原始状态图和状态表 (6分)
- (2) 用 Verilog HDL 语言描述状态图 (6分)
- 2、用 J-K 触发器实现下列同步时序逻辑电路的最简二进制状态表
 - (1) 求出激励函数和输出函数(6分)
 - (2) 画出逻辑图 (3分)
 - (3) 检查能否自启动(3分)

现态 $y_2^{n+1} y_1^{n+1}/z$			J—K 触发器激励表					
<i>y</i> ₂	<i>y</i> ₁	X=0	<i>X</i> =1	_($2 \rightarrow$	Q^{n+1}	J	K
0	0	10/1	01/0		0	0	0	d
0	_1	00/0	10/0		0	1	1	d
1	0	01/0	00/1		1	0	d	1
1	1	dd/d	dd/d		1	1	d	0

- 五、综合应用题(第1小题8分,第2小题16分,共24分)
 - 1、画出用 PLA 实现下列逻辑函数的阵列图:

$$F1(A, B, C) = \Sigma m(2, 3, 5, 7)$$

$$F2(A, B, C) = \overline{ABC} + BC + \overline{ABC}$$

- 2、现有7个数字逻辑功能部件需要轮流通过总线传送信息。每个功能部件都有一个片选端,且低电平有效。试用计数器74LS193和三八译码器74LS138设计产生各个功能部件的片选信号。以便在7个CP时钟周期内,每个功能部件都能够分时通过总线传送一次信息,并依此循环工作。(提示: 把74LS193设计成7进制计数器,让其计数状态作为74LS138的译码输入)
 - ① 说明设计过程(8分)
 - ② 画出实现原理图(8分)

