

EDA技术实用教程

—Verilog HDL版(第五版)

潘 松 黄继业 潘 明 回编著



- 讲技术, 授技能, 求职就业的帮手
- 布情景, 述过程, 教学改革的能手
- 举示例,重实践,能力培养的强手

PLO (可編程逻辑器件)

1分类 (①按集成度分类〈复杂

②按结构分类 {乘积项结构器件→与或阵列

基子查找表结构器件

@按编程工艺划分{熔丝型器件

反熔丝型器件


EPROM型:紫外线擦除.

EGP ROM型:电引黎

SRAM型:

Flash型

2.逻辑单元符号表示



日期: 沒格 組合电路的 Verilog	设计
- 半加器 (h_adder)	
1. 电路结构: A ———————————————————————————————————	⊕B 1 · B
C O inte	
2	A B
0 0 0 0	50
0	图 3-3 半加器的仿真功能波形图
3代码:(模块) 模块的	, the set
module h_adder (A,B,So,co)	· 端·斌 翌件的行时即所指输入输出
/ · · · / A a ·	loutput/inout即输入率输出
output so, co; 后般[msb: lsb]代表有 Msb-lsb+l位
assign SO = A^B	
assign co = A & B	
endmodule 所有的assign同时执行	↑ ⇒数据流描述方式
引导赋值语句	连集赋值韵
1名中的绝对 1-14 (1)首节:	
延时: `tīmescale /0.1s/100Ps →仿真时间精度	
asign #6 R=A &B 计算出值后隔6	F时间单元再赋值
惯性延时	

_	44.00	
-	甘田	
-	六刀	

二,多路选择器.

endmodule

1. 6选1多路选择器及Case语句表述方法

```
module MUX41a (a,b,c,d,s1,s0,y);
     input a, b, c, d;
     input SI, SO >
     output
                         敏感信号表,里面的信号-旦改变则重新执行海
             收在Way中
                          可从不明, 不能用其调整功能
          4; sterry
    always @ (a orb orc ord or si or so)
       begin: MUX41 拟約名称
                            casext级的放在always中执行
          Case ({S1, So}) - 把S15。合成十二位数(抢操作运算符)
   引納納
              2'600: 4<= 4; 非阻塞式赋值,
                              always/持有所有的<=持有同时赋值
             2601:4<=b;
   2、指位宽
                               一个变量不够的非阻塞式赋值
   b.指进制
              2'b10: 9 <= C;
              2/b11: 4<=d;
                              可靠防止机器以为9值产变
             default: y <= a.
                              一般要完整然会出现时序电路
          endcase
```

2. 4选l多路选择器及assign/韵表达

module MUXHa (a,b,c,d,s_1,s_0,y) ;

input a,b,c,d,s_1,s_0 ;

Output y;

wire LI:OJ SEL; 网络型变量

wire AT,BT,CT,DT; 中间变量 $assign SEL = \{S_1,S_0\};$ $assign AT = (SEL = 2'D_0);$ $assign BT = (SEL = 2'D_0);$ $assign CT = (SEL = 2'D_0);$ $assign DT = (SEL = 2'D_0);$

逻辑操榜:

逻辑操作符	功能	A D MINE IN WALLET		C,E 逻辑操作结果
ZHKIFII	列肥	A,B 逻辑操作结果	C,D 逻辑操作结果	C,E 逻辑操作组为
~	逻辑取反	~A = 1'b1	~C = 4'b0011	~E = 6'b101001
ATE DOS	逻辑或	A B = 1'b1	C D = 4'b1111	C E = 6'b011110
&	逻辑与	A & B = 1'b0	C & D = 4'b1000	C & E = 6'b000100
^	逻辑异或	A ^ B = 1'b1	C ^ D = 4'b0111	C ^ E = 6'b011010
~^ 或 ^~	逻辑同或	A ~^ B = 1'b0	C~^ D = 4'b1000	C~^E=6'b100101

等社業符

			表 3-2 等式操作符
	等式操作符	含义	等式操作示例
	==	等于	(3==4)=0; (A==4'b1011)=1; (B==4'b1011)=0;
	!=	不等于	(D!=C)= 0; (3!=4)= 1;
1-位相等	===	全等	$(D===C)=1$; $(E===4^{\circ}b0x10)=0$;
	!==	不全等	(E! = 4'b0x10) = 1;

3. 4选1多路选择器及条件赋值语句

```
module MUX41a (A,B,C,D,S1,S0,Y); SS_0

input A,B,C,D,S1,SD; ODA

Output Y; SO=1

wire AT = SO?D:C; IID:C

wire BT = SO?B:A;

wire Y = (SI?AT:BT);
```

endmodule

4. 4选1多路选择器从条件语句表达方式

```
【例 3-5】
 module MUX41a (A, B, C, D, S1, S0, Y);
     input A, B, C, D, S1, S0; output Y;
     reg[1:0] SEL; reg Y;
    always @(A,B,C,D,SEL)
                                //块语句起始
                               //把 S1, S0 并位为 2 元素矢量变量 SEL [1:0]
           SEL = {S1, S0};
                               //当 SEL==0 成立,即(SEL==0)=1 时,Y=A;
        if (SEL==0) Y = A;
                               //当(SEL==1)为真,则Y=B;
  else if (SEL==1) Y = B;
                               //当(SEL==2)为真,则Y=C;
  else if (SEL==2)
                               //当 SEL==3, 即 SEL==2' b11 时, Y = D:
     end
                               //块语句结束
endmodule
```


阻塞式赋值

J. 利用UOP元件设计多路选择器


```
口排列顺序必须与阿马
                                        【例 3-10】
                                       module MUX41UDP (D,S,DOUT);
 【例 3-9】
                                            input[3:0] D;
 primitive
 MUX41 UDP(Y, D3, D2, D1, D0, S1, S0);
                                            input[1:0] S;
  input D3, D2, D1, D0, S1, S0; output Y;
                                            output DOUT;
   table //D3 D2 D1 D0 S1 S0
                                           MUX41 UDP (DOUT, D[3], D[2],
                                                D[1],D[0],S[1],S[0])
    endtable
  endprimitive
```

三、加法器:

1.全加器顶层设计文件



2. 半加器的UDP结构建模描述式



3. 8位加法器及算术操作

【例 3-11】

module

ADDER8B(A,B,CIN,COUT,DOUT);
output[7:0] DOUT; output COUT;
input[7:0] A,B; input CIN;
wire[8:0] DATA;
//加操作的进位自动进入 DATA[8]
assign DATA = A + B + CIN;
assign COUT = DATA[8];

assign DOUT = DATA[7:0];

【例 3-12】

module

ADDER8B (A,B,CIN,COUT,DOUT);
output[7:0] DOUT;
output COUT;
input[7:0] A,B;
input CIN;
//加操作的进位进入并位COUT
assign {COUT,DOUT} = A + B + CIN;
endmodule

算术操作符

endmodule

算术操作符	功能	说明	操作示例
+	加		S = A + B = 8'b00011000
-	减		S = B - A = 8'b11111110
*	乘	20, 21, 1/4E W. 11 II	S = A * B = 8'b10001111=2'H8F
1	除	结果: 小数抛弃	S = A / 3 = 8'b00000100
%	求余	除法求余数	S = A%3 = 8'b00000001

BCO加法器

```
module BCD ADDER (A, B, D);
 input[7:0].A,B; output[8:0] D;
 wire[4:0] DTO, DT1; reg[8:0] D; reg S;
always@ (DTO)
   begin if (DTO[4:0] >= 5'b01010)
   //如果低位 BCD 码的和大于等于 10,则使和加上 6,且有进位,使进位标志 S 等于;
             begin D[3:0] = (DT0[3:0]+4'b0110); S=1'b1; end
              else begin D[3:0] = DTO[3:0]; S=1'b0; end
  end //否则,将低位值赋予低位 BCD 码 D[3:0]输出,无进位,使进位标志 S 等于 0
  always@ (DT1) begin
     if (DT1[4:0]>=5'b01010)
    begin D[7:4] = (DT1[3:0]+4'b0110); D[8]=1'b1; end
       else begin D[7:4] = DT1[3:0]; D[8]=1'b0; end
    assign DT0 = A[3:0] + B[3:0]; //设没有来自低位的进位
   assign DT1 = A[7:4] + B[7:4] + S; //S 是来自低位 BCD 码相加的进位
 endmodule
```

四、乘满器

1参数定义关键词

两条语句 module MULT4B(R,A,B)和 parameter S=4 改

module MULT4B #(parameter S=4)(R,A,B);
module MULT4B #(parameter S)(R,A,B);

Dparameter: 皮電 中型 10年 西日北江町和岡220年

parameter A=15, B=4'b1011;

② local param 局部参数定义

2 整数型寄存器类型定义

integer: 多用于表达循环变量指示循环次数,默认32位宽

3. for 语句

for(循环初始值;循环控制条件;循环控制变量增值) begin

end

module MULT4B(R, A, B);
parameter S=4;
output[2*S:1] R;
input[8:1] A, B;
reg[2*S:1] R;
integer i;
always @(A or B)
begin
R = 0;
for(i=1; i<=S; i=i+1)
if(B[i]) R=R+(A<<(i-1));

[843-16]
module MULT4B (R,A,B);
parameter S=4;
output[2*S:1] R;
input[8:1] A,B;
reg[2*S:1] R,AT; reg[S:1] BT,CT;
always @(A,B) begin
R=0; AT = {(S(1*B0)},A);
BT = B; CT = S;
for(CT=5; CT=0; CT=CT-1)

begin if(BT[1]) R=R+AT;

->for 语句实现的\funkt器

4. 移位操榜

V>>n → V右移n位

V>>>n → V(有符号数)在移n位

s. repeat语句

repeat(循环次数表达式) begin

end

【例 3-17】

end

endmodule

module MULT4B(R,A,B);
parameter S=4;
output[2*S:1] R; input [S:1] A,B;
reg[2*S:1] TB,
 always @(A or B) begin
 R = 0; TA = A; TB = B;
 repeat(S) begin
 if(TB[1]) begin R=R+TA; end
 TA = TA<<1;
 TB = TB>>1;
end

6. while 语句

while () begin

end

module MULT4B(A,B,R);
parameter S=4;
input[S:1] A,B;
output[2*S:1] R;
reg[2*S:1] BT,AT;
reg[S:1] BT,CT;
always@(A or B) begin
R=0; AT={(S{1'b0)},A);
BT=B; CT=S;
while(CT>0) begin
if(BT[1]) R=R+AT; else R=R;
begin CT= CT-1; AT=AT<<1; BT=BT>>1;
end end end end

endmodule


日期:

| Fife 路的 Verilogith
| 基本D 制度器的 Verilog表述:
| module DFF | (clk, D, Q);
| output Q;
| input clk, D;
| Veg Q; | LUNLAND |

always @(posedge clk)
Q<=D;

end module

D触践器的UD表示



(이)表示上生治健眠发

(10)下降治角坡

异步复位和时钟使能的 D触发器 一 verilog EN -> 购EN-1时,上州沿村有效 独立于时钟控制的复位控制端 无论何时只要RST=0则清零 module DFF2 (clk, D, Q, RST, EN); output Q; input CLK, RST, EN; req Q; always @ (posedge CLK or negedge RSI) begin if (!RST) Q <=0; else if (EN) Q <=D; end end module

2上的清整

同頻位控制的 D触发器 — Venlog

控制信号只有在时钟信号有效时才起作用

由RST控制多路选择器 RST=0 时为D信号, RST=1对为清零信号

法一: module DFF3 (cLk, D, Q, RST);

Output Q;

input CLK, D, RST 3

reg Q;

always @ (posedge CLK)

if (RST = =1) Q = 0;

else if (RS1 == 0) Q=0;

end module.

法=: module DFFI (CLK, O, Q, RST);

Output Q;

input CLK, D, RST;

reg Q, Q1;

always @ (RsT)

if (RST==1) Q1=0; else Q1=1);

always @ (posedge CLK)

Q<=Q1;

endmodule

```
日期:
```

基本锁 — verilog

↓ CLk为高电平时有效

module LATCHI (CLK, D, Q);

output Q;

input clk, 03

reg Q;

always @(D or CLK)

if (clk) Q<=Di

endmodule

含清 o 控制的锁存器 ~ verilog

【例 5-9】

module LATCH2 (CLK, D, Q, RST);
 output Q; input CLK, D, RST;
 assign Q = (!RST)? 0:(CLK ? D:Q);

【例 5-10】

module LATCH3 (CLK, D, Q, RST);
 output Q;
 input CLK, D, RST;
 reg Q;
 always @(D or CLK or RST)
 if(!RST) Q<=0;</pre>


else if(CLK) Q<=D;

endmodule

2程2被启动。

【例 5-11】

module AMOD(D,A,CLK,Q);
output Q; input A,D,CLK;
reg Q,Q1;
always @(posedge CLK) Q1 = ~(A|Q);
always @(posedge Q1) Q = D;
endmodule



时序模块的Verilog设计规律:

- ① 若将 A定义为边沿敏感时钟信号就必需加上 posedge A/negedge A 但在always 过程中不能出现 A
- ②若将B定义为电子敏感异步控制信号需用 posedyeA/negedgeA 且在always 过程中明示B的逻辑行为
- ③ 时钟控制的信号不能出现在敏感表中
- 的 敏感信号表中不允许出现混合信号

二进制计数器的 Verilog表示

1. 简单加法计数器 → 1位 从 0000 → 1111

来一个时钟信号就们

【例 5-13】 【例 5-14】 module CNT4(CLK,O); module CNT4 (CLK,Q); output[3:0] Q; input CLK; output[3:0] Q; reg[3:0] Q1; input CLK; always @ (posedge CLK) reg[3:0] Q; 01 <= 01+1: always @ (posedge CLK) Q <= Q+1; assign Q=Q1; endmodule endmodule

2.实用加法计数器

```
点关注程序中的if语句的用法。
                       // 时钟, 时钟使能, 复位, 数据加载控制信号
  module CNT10 (CLK,RST,EN,LOAD,COUT,DOUT,DATA);
     input CLK, EN, RST, LOAD;
                        // 4位计数输出
     input[3:0] DATA;
                        // 计数进位输出
     output[3:0] DOUT;
     assign DOUT = Q1; // 将内部寄存器的计数结果输出至 DOUT
     always @(posedge CLK or negedge RST) //时序过程
                             //RST=0 时,对内部寄存器单元异步清()
                              //同步使能 EN=1,则允许加载或计数
           if (!RST) Q1 <= 0;
           if (!LOAD) Q1<=DATA; //当LOAD=0,向内部寄存器加载数据
       else if (EN) begin
                               //当01小于9时,允许累加
       else if (Q1<9) Q1 <= Q1+1;
                              //否则一个时钟后清 0 返回初值
       else Q1 <= 4'b0000; end
                              //组合过程
      always @(Q1)
        if (Q1==4'h9) COUT = 1'b1; else COUT = 1'b0;
   endmodule
```

移位寄存器 Verilog

1.含同步预置功能的移位寄存器

```
[例 5-16]

module SHFT1(CLK,LOAD,DIN,QB);
  output OB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8;
  output OB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8;
  always @(posedge CLK)
  if (LOAD) REG8<=DIN; else REG8[6:0]<=REG8[7:1];
  assign QB = REG8[0];
endmodule
```

CLK上的治知, LOAD为高电平将DIN作为预置数据放入

*来一个时

2.使用移位操作符设计移位寄存器

```
module SHFT1(CLK,LOAD,DIN,QB);
output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8;
output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8;
always @(posedge CLK)
   if (LOAD) REG8<=DIN; else REG8[6:0]<=REG8[7:1];
assign QB = REG8[0];
endmodule
```

可预置型计数器

1. 同步和载计数器 → 4位

```
[例5-18]
module FDIVO (input CLK,RST,input[3:0]D,output PM,output[3:0]DOUT);
reg[3:0] Q1; reg FULL;

(* synthesis,keep *) wire LD; //设定 LD 为仿真可测试属性

(* synthesis,keep *) wire LD; //设定 LD 为仿真可测试图

(* synthesis,keep *) wire LD; //设定 LD 为仿真可测试图

(* synthesis,keep *) wire LD; //设定 LD 为仿真可测试图

(* synthesis,keep *) wire LD; //设定 LD 为价值

(* synthesis,keep *) wire LD; // wi
```

2.异步加载计数器

```
[M 5-20]
module fdiv1 (CLK, PM, D);
input CLK; input[3:0] D; output PM; reg FULL;
input CLK; input[3:0] D; output PM; reg FULL;
(* synthesis, probe_port, keep *) reg[3:0] Q1;
(* synthesis, probe_port, keep *) wire RST;
always @(posedge CLK or posedge RST)
if (RST) begin Q1<=0;
FULL<=1; end
else begin Q1<=Q1+1;
FULL<=0; end
assign RST = (Q1==D);
assign PM = FULL;
endmodule</pre>
```

1司彭清O加载计数器 Glways @ (posedge cLk)

日期:	/	Verilog 狀态和