武汉大学计算机学院

2010~2011 学年第二学期 2010 级《数字逻辑》 期未考试试卷(闭卷) A卷(A类)


		学号	班级	姓名	成绩	
		全部答案均	要求写在答题纸上	上,写在试卷上	:无效。	
<u> </u>	填	空题 (每空 1 分	, 共14分)			
`			09			
			则 $[x]$ _补 = ()。			
) ₁₀ =() ₈ 100100010111 对应的			
			100100010111 <u>利</u> 州 3()和().	
			$+\overline{C}D$ 的反函数是		i数是 ().	
					代相反,则 JK 的取值应)	为 ()。
			· · · · · · · · · · · · · · · · · · ·			
	8.	消除组合逻辑电	且路竞争险象的常用	方法有()、	(), ().	
_	单	场选择题 (每小	题2分,共16分)			
_`			1	X	4'\	
			答案中,选择唯一正			
	1.				倍,则占空比为()。
			B. 200%		D. 150%	
	2.		代态的门是()。 B. 或门		D = 47	
	3		В . 蚁口 发器是时钟的(D. 三恋门	
	٥.		B. 下降沿		D 低电平	
	4.		逻辑电路的分析工具		2. 180 1	
		A. 真值表、卡		B. 状态表、	状态图	
		C. 功能表、波	形图	D. 流程表、		
	5.	欲把正弦波变换	英为同频率的矩形波	,应选择()。	
		A. 多谐振荡器	B. 施密特触发	t器 C. 单稳	总态触发器 D. J-K	触发器
	6.	对完全给定状态	表中的7个状态A	B, C, D, E,	F、G 进行化简,若有(A, B), (B, C),
(E	E. F	(三) 等效,则最简	状态表中只有()个状态。		
		A. 4	B. 5	C. 3	D. 6	
	7.				达式表示成 ()。	
					项表达式 D. 一般或	:一与式
	8.	下列集成电路芯	5片中,()属于	F时序逻辑电路。		

A. 计数器 74193 B. 三-八译码器 74138 C. 多路选择器 74153 D. 优先编码器 74148 三、化简题 (8分)


用卡诺图把 $F(ABCD) = \Sigma m(1, 3, 13, 15) + \Sigma d(6, 9, 11, 14)$ 化成最简与一或式。

四、分析题 (每小题 12分, 共24分)

- 1. 分析图示组合逻辑电路
- (1) 写出输出函数表达式
- (2) 列出真值表
- (3) 说明电路功能



- 2. 分析图示同步时序逻辑电路
- (1) 写出激励函数表达式
- (2) 作状态表和状态图
- (3) 说明电路功能



五、设计题 (14分)

用 T 触发器设计一个异步二位二进制(模四)加 1 计数器,该电路对输入端 X 出现的脉冲进行计数,当收到第 4 个脉冲时,输出 Z 产生进位(用 Mealy 模型)。T 触发器激励表如下:

T触发器激励表				
Q^{n+1}	CP	Т		
0	d	0		
	0	d		
1	1	1		
0	1	1		
1	d	0		
1	0	d		
	Q ⁿ⁺¹ 0	$ \begin{array}{c cc} Q^{n+1} & CP \\ 0 & d \\ \hline 0 & 1 \\ 0 & 1 \end{array} $		

六、综合应用题(每小题 12 分, 共 24 分)

- 1. 用三-八译码器 74138 和适当的逻辑门设计一个全加器电路(设被加数为 A_i ,加数 B_i ,低位进位 C_{i-1} ,本位和 S_i ,本位向高位进位 C_i)。
 - 2. 移位寄存器 74194 的引脚图和逻辑图如下:
 - (1) 说明它的引脚名称和功能。
- (2) 用 74194 和适当的逻辑门设计一个 11101000(最先输出右边"0"位)序列发生器,循环产生该脉冲序列。

附图:

