武汉大学计算机学院

2018~2019 学年第二学期 2018 级《数字逻辑与数字电路》 期未考试试卷(闭卷考试) A卷

班级	学号	姓名	成绩	
注:	全部答案均要求写荷	生答题纸上,	写在试卷上无效	女
一、单项选择题(包含)	每空2分,共20分)。		
1、若完全确知	定原始状态表中有 A	B, C, D,	E、F六个状态	系,现有 AC、DE、
CF 为等效状态对,	则最简状态表中有	() 个状	态	
A. 2	B. 3 C.	. 4 D	. 5	
2、三-八译码器	₹74LS138 能够正常	工作条件是例	吏能端 STA、STB、	STC 必须为()
A. 011	B. 101 C. 1	100 D.	110	
3、欲使 J-K 触	发器在 CP 作用下的	的次态与现态	相反,则 J-K 应	Z输入()
A. 00	B. 01 C. 1	10 D.	11	
4、脉冲异步时序	逻辑电路中,各个触	虫发器状态的	变化发生在各自	时钟脉冲的()
A. 有效跳沿	B. 下降》	凸 C	:. 上升沿	D. 低电平
5、由 5G555 定	E时器构成的多谐振	荡器能产生(
A. 周期性的	正弦波 B. 周期性	生的方波 C	. 单脉冲 D.	周期性的锯齿波
6、基于查找表	技术的 PLD 器件是			
A. ROM	B. PLA	C.FPGA	D. CPLD	
7、具有左移右	移、并入并出、串。	入串出、并入	.串出等功能的申	追路称为 ()
A. 移位寄	存器 B. 译码器	C.	计数器 Γ) . 编码器
8、十进制数 34	4.5 的二进制数、84	21BCD 码分别	引是 ()	
A. 100100.1	. 00110100.0101	B. 100	010.1、0011010	0.1010
C. 100100.1	、00110100.1010	D. 100	010.1、0011010	0.0101
9、能实现逻辑	电路输出缓冲或锁	存功能的逻辑	:门是 ()	
A. 三态门	B. 与门	C.异或广	D. OC	门
10、在组合逻辑	髯电路中,若输入信	号变化前输出	出为1,输入信	号变化后输出为0,
而在输入信号变化时	付产生了错误的输出	,这一险象和	弥为 ()	
A. 静态 1 型	型险象 B. 静态 0 型	型险象 C. 动态	态 1 型险象 D.	动态 0 型险象


二、化简题(12分)

把 $F(A,B,C,D) = AB\overline{D} + \Sigma m(1,3,4,9) + \Sigma d(0,6,11,15)$ 化成最简 "与一或"式和最简或与式。

三、阅读下面的 Verolog HDL 程序,说明它所描述的功能,并画出逻辑符号(12分)。

```
module mul4_1b (y, s, x);
  output y;
  input [1:0] s;
  input [3:0] x;
  reg y;
  always @ (s or x)
     begin
       if (s==2'b00)
         y = x[0];
       else if (s==2'b01)
          y = x[1];
       else if (s==2'b10)
          y = x[2];
       else
          y = x[3];
     end
endmodule
```


四、简述下图所示宏单元的组成和工作原理(12分)。




五、分析题(12分)

分析如图所示组合逻辑电路(每问4分)

- 1、写出输出函数表达式
- 2、列出真值表
- 3、说明电路功能



六、用 Verolog HDL 设计"111···"序列检测器。要求当输入 x 连续输入三个或三个以上 1 时,输出 z 为 1,否则 z 为 0。其 Mealy 型状态转移图如下: (12 分)



七、用 T 或 D 触发器设计一个同步十进制加 1 计数器,输出 z 表示进位(20 分,每问 4 分)。

- 1、形成原始状态图
- 2、求出输出方程和驱动方程
- 3、画出逻辑图
- 4、画出计数状态波形图
- 5、检查电路能否自启动