

NCCORE 设计报告

学校 武汉大学
姓名 林水利

一、设计简介

本设计为单发五级流水线 LoongArch32R CPU 核心，实现了 LA32R 指令集的所有用户态指令，能够通过平台三级评测和性能测试，具有数据前递与阻塞逻辑，频率为 50 Mhz。

二、设计方案

（一）总体设计思路

采用五级流水线设计，将流水段分为 IF、ID、EX、MEM、WB 段，即取指、译码、执行、访存、写回。IF 段主要负责 PC 的更新和取指，ID 段负责分支跳转、指令译码，EX 段负责除法运算和发起乘法请求，以及其他较为简单的 ALU 运算，MEM 段接收乘法运算结果，并负责发起访存请求，WB 段负责选通 EX 段的结果、MEM 段的乘法结果，以及等待 MEM 段访存的结果。

前递通路为 WB->ID、MEM->ID、EX->ID，存在 load-use 冲突时通过 id_ready_go 进行阻塞，此处有 load-use 的阻塞两周期，以及乘法的一周期。

与外部设备的交互架构如下：




图 1 内外交互架构

CPU 数据通路如下:




图 2 CPU 数据通路

（二）乘法器模块设计

乘法器负责在两个周期内完成有符号乘法和无符号乘法。

表 1 mul.v 模块接口表

类型	名称	含义
Input[31:0]	Mul_clk	乘法器时钟
Input[31:0]	resetn	复位信号
Input[31:0]	Mul_signed	运算是否为有符号运算
Input[31:0]	x	乘数 1
Input[31:0]	y	乘数 2
Output[63:0]	result	乘法的 64 位结果

乘法器内部数据通路如下:




图 3 乘法器结构

控制逻辑：

- 1.将两个数根据是否有符号扩展为 33 位，这样就可以通过截断的方式统一获取结果。
- 2.使用 booth 电路生成 17 个部分积。
- 3.将部分积进行矩阵转置。
- 4.将转置后的部分积输入华莱士树，其中华莱士树等分为两个周期，优化时序。
- 5.最后输出结果。

三、设计结果

（一）设计交付物说明

提交的设计目录结构如下，下面仅对本人所做的工作进行详细备注说明

```

- nccos
- .ci-scripts 模板
- asm 模板
- thinpap_top.srca 源代码
- constrs_1/new 约束文件
- sim_1 仿真文件
- sources_1 verilog 代码（主要工作部分）
  
```

- imports/mycpu
 - adder.v 乘法器使用的全加器
 - alu.v 运算器
 - booth.v booth 运算电路
 - core.v nccore 的 cpu 核心
 - decoder_2_4.v 解码器
 - decoder_4_16.v 解码器
 - decoder_5_32.v 解码器
 - decoder_6_64.v 解码器
 - div.v 除法器
 - mul.v 乘法器
 - mycpu_top.v 封装 cpu 核心，并做简单的内存地址映射
 - regfile.v 寄存器
 - wallace_tree.v 华莱士树
- ip IP 核
- new 顶层 soc
- .gitignore 模板
- .gitlab-ci.yml 模板
- .gitmodules 模板
- tb_behave.wcfg 杂项
- tb_behave1.wcfg 杂项
- tb_behave2.wcfg 杂项
- thinpad_top.xpr vivado 工程文件
- vivado_pid28988.str 杂项

操作步骤: 打开 thinpad_top.xpr, 点击 Run Simulation 进行仿真, 点击 Generate Bitstream, 等待生成完成后烧录到 FPGA 板。或上传到 gitlab 进行自动评测。

(二) 设计演示结果

1. 乘法功能测试通过



图 4 乘法功能测试

2. 监控程序运行成功，具体可查看性能测试部分的输入输出。
3. 性能测试通过，时长分别为 STREAM: 0.157s、MATRIX: 0.211s、CRYPTONIGHT: 0.515s。



图 5 性能测试 STREAM 测例



图 6 性能测试 MATRIX 测例



图 7 性能测试 CRYPTONIGHT 测例

4. 时序报告：CPU 频率 55Mhz，时序报告 WNS 为 2.468ns，没有时序违例。




图 8 时序报告

四、参考设计说明

Mycpu_top.v 设计参考文献[1]夏卓.nsc2022_personal 中 RAM_Serial_top.v 的交互逻辑。

流水线参考文献[2]CPU 设计实战第三章的流水控制逻辑。

乘法器、除法器参考文献[3]计算机体系结构基础 8.3 定点补码乘法器。

五、参考文献

- [1] 夏卓. nsc2022_personal [EB/OL]. 2022[2025-08-04]. https://github.com/xiazhuo/nsc2022_personal.
- [2] 汪文祥、邢金璋. CPU 设计实战-LoongArch 版[M]. 北京：机械工业出版社，2024. 5.
- [3] 胡伟武. 计算机体系结构基础 [EB/OL]. 2024[2025-08-04]. <https://foxsen.github.io/archbase/>.