
# Výstupní zpráva

Jméno: Zdebska Kateryna

Login: xzdebs00

### Architektura navrženého obvodu (na úrovni RTL)

#### Schéma obvodu



### Popis funkce

Můj RTL obvod se skládá z:

FSM, dmx\_reg: spojení REGISTER a DEMULTIPLEXOR, AND hradlo x4, COMPARATOR a počítadla x3(middle\_clk\_counter, data\_counter first\_bit\_clk\_counter).

FSM - 6 vstupu, 4 vystupy. Má 5 stavu. Podrobný popis níže.

dmx\_reg - zkopíruje hodnoty z DIN do jednoho signálu DOUT.

REGISTER - Ukládá hodnoty z DMX po bitech do jednoho výstupu DOUT.

DEMULTIPLEXOR - správně ukládá každý obdržený bit z DIN do vystupu podle adres.

middle clk counter - Taktuje na střed jednoho signálu a slouží k pravidelnému načítání dat z DIN.

data\_counter - počítá počet načtených bitů.


first\_bit\_clk\_counter - pocítá prvních 24 taktů signálu pro správné načtení prvního bitu po startu z DIN.

#### Návrh automatu (Finite State Machine)

#### Schéma automatu

Legenda:

- Stavy automatu: WAITING FOR THE START BIT, WAITING FOR THE FIRST BIT, READING DATA, WAITING FOR THE STOP BIT, VALIDATION
- Vstupní signály: DIN, CLK\_FIRST\_BIT\_CNT, MID\_CLK\_CNT, DATA\_CNT
- Moorovy výstupy: DOUT VLD, CLK FIRST BIT CNT EN, MID CLK CNT EN, DATA CNT DMX EN.



#### Popis funkce

Prvním stavem automatu je WAITING\_FOR\_THE\_START\_BIT. Během tohoto stavu automat čeká, až přijde START bit -0 na vstup DIN. Pokud přišel START bit (DIN = '0'), automat přechází do dalšího stavu WAITING\_FOR\_THE\_FIRST\_BIT, kde předává signály CLK\_FIRST\_BIT\_CNT\_EN a MID\_CLK\_CNT\_EN čitačům pro spuštění počítání hodinových taktů, a take na vstup čeká 24 hodinové cykly, aby mohl číst data ve středu signálu, protože START bit byl načten z jeho začátku a jeden takt trvá 16 hodinových cyklů. Po uplynutí 24 hodinových cyklů (CLK\_FIRST\_BIT\_CNT = "11000") automat přechází do stavu READING\_DATA, kde předává signál DATA\_CNT\_DMX\_EN DMX a registrů pro zahájení jejich činnosti a a ukončí počítání taktů pro první bit. Take automat čte první a kažďou následující hodnotu po 16 cyklech, dokud počítadlo přečtených dat nedosáhne hodnoty 8 (MID\_CLK\_CNT="1111" and DATA\_CNT <> "1000"). To znamena že bylo přečteno 8 bitů a v tomto případě (MID\_CLK\_CNT = "1111" and DATA\_CNT = "1000") automat přechází do stavu WAITING\_FOR\_THE\_STOP\_BIT kde je předán pouze jeden signál čítači v polovině taktu. Během tohoto stavu automat čeká, až přijde STOP bit - 1 na vstup "DIN". Znamená to, že jsme dokončili čtení a přecházíme do stavu VALIDATION, kde odešleme jeden signál - 1 na výstup DOUT\_VLD, což znamená, že ověření bylo úspěšné. Poté se automat vrátí do svého počátečního stavu a vynuluje všechny své outputy.

## Snímek obrazovky ze simulací

