

東南大學

# 硕士学位论文

面向分组加密算法的可重构阵列处理单元  
优化与设计

专业名称: 微电子学与固体电子学

研究生姓名: \_\_\_\_\_

导师姓名: \_\_\_\_\_



# Optimization and Design of Processing Unit of Reconfigurable Array for Block Cipher Algorithm

A Thesis Submitted to

Southeast University

For the Academic Degree of Master of Engineering

BY

Supervised by

School of Electronic Science and Engineering

Southeast University

May 2016



## 东南大学学位论文独创性声明

本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。

研究生签名：\_\_\_\_\_日期：\_\_\_\_\_

## 东南大学学位论文使用授权声明

东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布（包括以电子信息形式刊登）论文的全部内容或中、英文摘要等部分内容。论文的公布（包括以电子信息形式刊登）授权东南大学研究生院办理。

研究生签名：\_\_\_\_\_导师签名：\_\_\_\_\_日期：\_\_\_\_\_



## 摘要

可重构系统具有灵活性和高能效的优势，适用于分组密码算法等数据密集型应用的实现。为了适应密码算法不断提升的性能需求，可重构阵列规模逐渐增加，阵列架构内功能单元冗余数量多、利用率低的问题日益凸显，严重影响了整个系统的面积效率（性能面积比）。本文面向分组密码算法，通过算子特征分析和算法映射分析，优化设计可重构系统 PE 阵列结构，减少冗余功能单元，提高算法映射时的功能单元利用率，从而提升整个系统的面积效率。

本文首先通过对分组密码算法进行有向顶点活动网络建模，并基于该模型分析算法电路关键路径，提取算法的模式特征、组合特征和次序特征，指导 PE 阵列结构设计，包括阵列拓扑、PE 组、PE 结构、互连单元、功能单元等；然后，通过对 PE 阵列进行有向顶点活动网络参数化建模，并改进 VF2 子图同构算法，实现密码算法到 PE 阵列的映射，通过评估算法映射时的功能单元利用率，对 PE 阵列结构进行多轮反馈迭代优化，从而去除 PE 结构中的冗余功能单元和低利用率功能单元，进一步提高 PE 阵列的面积效率。

本文设计的 PE 阵列结构采用 TSMC 40nm CMOS 工艺实现，电路运行主频为 500MHz，单个 PE 组面积为  $0.22\text{mm}^2$ 。经 30 种常用分组密码算法测试验证，本文设计的 PE 阵列结构算法平均功能单元利用率为 25.5%，平均面积效率为  $171.7\text{Gbps/mm}^2$ 。与其它面向分组密码算法的可重构阵列架构相比，功能单元利用率提高了 83.2%~168.5%，面积效率提高了 57.1%~643.5%。

**关键词：**可重构系统，分组密码算法，冗余优化，子图同构，算法映射





## Abstract

Reconfigurable system is suitable for data-intensive applications due to the combination of flexibility and efficiency. Cipher algorithms need to deal with large amount of data. The combination of cipher algorithms and reconfigurable technology can meet the requirements of performance and security. To meet the increasing performance requirements, the block cipher reconfigurable system turns into large-scale process elements array. High function unit redundancy and low utilization are two main problems in the current cipher architecture design, which seriously impact the area efficiency of the whole system. This Thesis focused on reducing redundant functional units in the design of a cipher reconfigurable array by operator characteristics analysis and mapping algorithm analysis, which improved the area efficiency of the whole system.

First, an AOV network analysis model for block cipher was established to extract algorithm features associated with architecture design. Then completed the initial design of PE array including the design of array topology, PE group, PE structure, interconnection unit and functional unit, according to the algorithm features extracted. Then, proposed the Algorithms mapping tools based on VF2 subgraph isomorphism algorithm using the graph models of algorithms and architecture as inputs. A set of block ciphers were mapped to the initial PE array design to find and reduce the redundant unit in the array by evaluating the functional unit utilization. From several rounds of this iterative, finally got non-unit-redundant PE array design.

The circuit was realized finally under TSMC 40 nm CMOS technology, with the frequency of 500 MHz. and area of 0.22mm<sup>2</sup>. 30 block cipher algorithms were selected as the test set. The average function unit utilization is 25.5%, which is 83.2%~168.5% higher Compared to the other block cipher reconfigurable design. Area efficiency is 171.7Gbps/mm<sup>2</sup>, which is 57.1%~643.5% higher.

**Keywords:** reconfigurable system, block cipher algorithms, redundancy optimization, subgraph isomorphism, algorithm mapping



# 目录

摘要.....	I
Abstract.....	III
目录.....	V
第一章 绪论.....	1
1.1 研究背景.....	1
1.1.1 可重构计算概述.....	1
1.1.2 密码算法综述.....	1
1.2 国内外研究现状.....	2
1.2.1 可重构密码架构综述.....	2
1.2.2 密码可重构 PE 概述.....	3
1.3 论文研究内容及意义.....	5
1.4 论文组织结构.....	7
第二章 分组密码算法与密码可重构架构.....	9
2.1 分组密码算法简介.....	9
2.2 分组密码算法的数学模型.....	9
2.3 分组密码算法的结构分类.....	10
2.3.1 Feistel 网络结构.....	11
2.3.2 SP 网络结构.....	13
2.3.3 ARX 结构.....	16
2.4 面向分组密码算法可重构系统架构.....	17
2.4.1 配置控制器.....	18
2.4.2 计算阵列.....	19
2.5 本章小结.....	20
第三章 基于算子特征分析的 PE 阵列结构设计.....	21
3.1 分组密码算法建模与算子特征提取.....	21
3.1.1 算法建模.....	21
3.1.2 算子特征提取.....	23
3.2 PE 阵列结构设计.....	27
3.2.1 阵列整体框架.....	27
3.2.2 PE 组设计.....	29
3.2.3 PE 设计.....	30
3.3 功能单元设计.....	31
3.3.1 逻辑单元.....	31
3.3.2 S 盒单元.....	32

3.3.3 算术单元.....	33
3.3.4 置换单元.....	34
3.3.5 移位单元.....	34
3.3.6 有限域乘法单元.....	35
3.3.7 互连单元设计.....	38
3.4 本章小结.....	39
第四章 基于算法映射的 PE 阵列结构优化.....	41
4.1 可重构架构映射概述.....	41
4.1.1 问题描述.....	41
4.1.2 研究现状.....	42
4.2 子图同构概述.....	43
4.2.1 子图同构基本概念.....	43
4.2.2 VF2 子图同构算法.....	45
4.3 基于改进的子图同构算法的 PE 阵列映射方案.....	47
4.3.1 架构建模.....	47
4.3.2 算法映射方案.....	48
4.4 基于映射结果分析的 PE 结构优化.....	50
4.5 本章小结.....	52
第五章 PE 阵列结构实现验证与分析.....	53
5.1 PE 阵列结构电路实现结果.....	53
5.2 算法映射.....	54
5.3 与其它可重构方案对比分析.....	57
5.3.1 功能单元利用率.....	58
5.3.2 面积效率.....	59
5.4 本章小结.....	61
第六章 总结与展望.....	63
6.1 总结.....	63
6.2 展望.....	63
附录 A 算法在不同架构平台的映射结果.....	65
参考文献.....	73

# 第一章 绪论

## 1.1 研究背景

### 1.1.1 可重构计算概述

随着科技水平不断发展，人们的生活需求越来越复杂，各种新型应用层出不穷。它们普遍具有运算复杂度高、处理数据量大等特点，在性能、功耗、灵活性、集成度和成本等方面对嵌入式移动终端提出了十分苛刻的要求。为了实现这些计算密集型的应用，主要采用两种方法：一种是在专用集成电路（Application Specific Integrated Circuit, ASIC）上用硬件实现，另一种是在通用处理器（General Purpose Processor, GPP）上用软件实现。ASIC 具有高的能量效率、面积效率，在性能、功耗、芯片面积等方面能够进行很好的优化，但是它只能针对某一特定应用或者某一特定算法设计，灵活性低下，很难满足更多的新型应用需求，难以升级，重用性差；GPP 则具有很强的灵活性，可适用于各种不同的应用领域，但指令流驱动的执行方式导致其整体性能和功耗并不理想，并且运行速度慢、效率低，难以满足应用的性能要求。

在这种背景之下，可重构计算技术应运而生。可重构计算同时兼顾了通用处理器与 ASIC 的优点，既保留了通用处理器的灵活性，也具有 ASIC 的高效性，能够比较好地满足众多复杂应用的计算需求。早在 20 世纪 60 年代，美国加州大学的 Gerald Estrin 就提出了可重构计算的概念<sup>[1]</sup>，将一个通用处理器连接一个计算阵列，通用处理器负责控制计算阵列运行，计算阵列可以接收配置信息执行特定的功能，两者结合起来，通过通用处理器对计算阵列的配置信息进行管理，就可以让计算阵列执行不同的任务，从而灵活性大大提高。限制于工艺水平，直到上世纪 90 年代可重构计算才重新获得重视，成为学术界和产业界的热点。1999 年加州大学伯克利分校可重构技术研究中心的 Wawrzynek 和 Dehon 提出可重构计算的另外一种定义<sup>[2]</sup>，它将其视为一类计算机组织结构，有区别于其它组织结构的两类突出特点：制造后芯片的定制能力，即硅实现以后计算功能依旧可以按需改变，这区别于传统的专用集成电路；能针对很多算法完成计算阵列的空间映射，这区别于传统的指令驱动处理器。

按照重构粒度划分，可以分为细粒度和粗粒度，这里的粒度是指可重构计算数据通路中运算单元的数据位宽。一般情况下，重构粒度越大可重构计算处理所需的配置信息就越少，重构的速度就越快，相应的功能灵活性也越低。粗粒度可重构架构适用于计算密集型的应用，如通信应用<sup>[3][4]</sup>、密码处理应用<sup>[5]</sup>和多媒体应用<sup>[6][7]</sup>等；近些年来，已经有很多国内外的公司和科研机构提出了多种不同的可重构架构，如 REMAR<sup>[8]</sup>、PipeRench<sup>[9]</sup>、ADRE<sup>[10]</sup>、MorphoSy<sup>[11]</sup>、XPP<sup>[12]</sup>、Zippy<sup>[13]</sup>等。

### 1.1.2 密码算法综述

随着计算机技术和网络通信技术的发展，信息安全问题也逐渐成为人们关注的社会问题，密码技术是保证信息的可用性、机密性和安全性等安全要求的基本手段。密码算法是各种安全应用的基础，也是信息系统安全性的根本所在，高效灵活的密码算法是各种高性能信息系统的重要指标和基本保障，因此成为信息安全领域的重要课题。

密码算法又可分为公钥密码、私钥密码和哈希函数三大类，其中，公钥密码主要是大数的模幂操作，私钥密码和哈希函数则以逻辑运算、移位、置换、替换为基础的迭代操作。密码算法按照密钥特点又被分为对称密码和非对称密码，对称密码在加密和解密时都使用相同的密钥，也称为传统密码，是 20 世纪 70 年代在公钥密码产生之前唯一的加密类型，迄今为止，在两种加密类型中仍然是使用最为广泛的加密类型，对称密码主要分为流密码算法和分组密码算法。非对称密码在加密和解密时则会使用不同的密钥，并且很难从一个推出另一个，主要有基于离散对数问题的 ECC 算法、基于大数分解的 RSA 算法、杂凑函数（散列算法）等。

密码算法应用常常需要处理较大的信息量，或具有较大的计算强度，往往是各种通信系统中计算密集型环节，影响整个系统的吞吐率。常规的 GPP 无法满足其速度要求，安全性也不如专用硬件，因此目前国内外对密码处理专用硬件的研究和开发十分活跃。密码算法的硬件加速方式可分为三类：密码算法处理器、特定密码算法 ASIC 和可重构密码处理结构。

随着移动互联网的飞速发展，对系统安全性的要求也越来越迫切，同时随着互联网大数据通信时代的到来，对安全处理器的性能要求也越来越高，保障系统安全所需投入的处理资源将越来越多，安全应用的范围也会越来越广，密码算法与可重构技术的结合，可以满足性能和安全方面的需求，具体地，可重构密码系统架构在这一应用领域的优势体现在以下几点<sup>[14]</sup>：

- (1) 可重构系统可以根据实际需求实现不同的密码算法，具有很大的算法灵活性；
- (2) 可重构系统的计算能力能够满足密码算法的高性能需求，结构能够根据特定的算法集定制硬件，使算法执行更加高效；
- (3) 可重构系统具有扩展性，能够适应不断被提出的新的更安全的算法，同时支持随时修改密钥，满足某些特殊情况下的白片需求。

## 1.2 国内外研究现状

### 1.2.1 可重构密码架构综述

近年来，能够同时满足密码算法应用的高性能、高灵活性和低成本需求的可重构密码处理器已成为研究热点。密码算法的实现结果的考核可以以面积效率为标准，由于密码算法的数据依赖性较低，和媒体、通信算法不同，密码算法的实现可以通过增加硬件开销来获得算法实现性能的提升。已有的面向密码的可重构架构在处理单元（Process Element, PE）设计上或多或少存在一些设计上的不足，导致整个架构变得臃肿，存在比较多的计算资源浪费。已有研究为了提高面积效率进行不懈努力，但与专用硬件实现的结果相比仍有显著差距。

COBRA<sup>[15]</sup>是一款面向对称密钥算法提出的指令级分布式可重构处理器，通过对多种对称密钥算法的映射实现进行验证。为了保证充分的灵活性和并行计算能力，COBRA 架构在每个处理单元中包含了各种算法所需要的所有算子，包括置换单元、S 盒等资源开销很大的操作，从而造成了极大的硬件冗余；处理单元中的很多算子被串行组织，最长的路径上串联了 13 个算子单元，这使处理单元的电路延迟很大，整个处理器的主频非常低，很难实现高性能。

Celator<sup>[16]</sup>是由艾克斯马赛大学研发的面向分组密码算法和哈希函数的可重构架构，其计算阵列基于脉动结构设计，采用二维互联结构完成计算单元间的数据传输，每个计算单元支持逻辑操作和

算术操作，通过有限状态机控制计算阵列的数据访问和计算操作，有效控制了整体架构的硬件资源开销；但是该架构中处理单元的算子功能很少，支持的算法有限；并且基于指令的设计使得每一个操作都需要重新获取指令进行指令译码再进行数据处理，也无法实现算法的流水设计，算法实现性能不高。

Cyptor<sup>[17]</sup>是由德州大学奥斯汀分校研发的一款高性能、低功耗、高灵活的密码处理器，面向分组密码、流密码、哈希函数三类百余种对称密钥算法进行架构探索，是目前研究支持算法最多的一款。该架构通过灵活的计算单元和阵列互联模块，大幅提升了阵列的流水效率，同时对计算单元支持的算子操作进行组合，有效缩短了关键路径时延和流水级数，从而提升了计算性能。然而，基于该架构映射的对称密钥算法中，比较多的算法实现硬件利用率不高，影响了面积效率，其原因在于未能考虑不同算法间的算子特征差异，导致硬件架构存在过度设计。

ProDFA<sup>[18]</sup>是由国防科技大学提出的一种基于可编程数据流计算的体系结构框架。通过分析架构可编程性和数据流计算特性与控制逻辑属性的关系在一个处理单元中通过多周期运算，实现完整的算法计算。迭代结构可以节省电路开销，多个处理单元集成可以实现高吞吐率。在处理单元设计时，每一个算子都单独设计，没有考虑与其它算子进行串行组合，这导致完成算法需要很多个处理周期，因此单个处理单元完成算法的性能很低，要想实现高性能需要很多的处理单元集成。

RCPA<sup>[19]</sup>是由解放军信息工程大学研究提出的一款高性能和高灵活的密码处理器，该架构利用 PE 阵列和阵列间的灵活互连，支持分组密码算法的流水展开映射实现，同时也考虑了算子单元之间的简单组合，缩短映射的流水级数，从而提升了计算性能。与 Cyptor 架构类似，处理单元中算子单元的过度设计使算法实现时存在很多的闲置单元，硬件利用率不高，影响了面积效率。

综上所述，现有的面向密码算法的可重构架构在设计处理单元时，在算子组合上要么存在过度组合导致处理单元延迟过大的问题；要么不进行算子组合，存在映射周期过多的问题。在功能单元分布上，包含了算法所需的所有算子单元，算法映射时大部分算子单元被闲置，存在硬件利用率不高的问题。算子组合关系到处理器性能，算子利用率关系到芯片面积，本文对分组密码算法建立了一个统一的图分析模型，充分挖掘算法的算子组合特征和算子次序特征，根据提取的特征，提出一套更合理的处理单元设计方案，优化算子组合，提高算子利用率，从而提升整个架构的面积效率。

## 1.2.2 密码可重构 PE 概述

密码可重构 PE 作为可重构架构的核心功能部件，是可重构密码架构设计中的关键环节。架构要完成的所有的运算都会在 PE 上执行，而架构中的其它模块都只是使这些 PE 能正常高效工作的保障。PE 的功能决定了架构的功能，PE 的性能决定了架构的性能。当前的几类可重构密码 PE 方案在 PE 功能设计上过于臃肿，硬件利用率很低，影响了整个架构的面积效率。可重构密码 PE 内部包含了完成密码算法所必须的各种功能单元，这些功能单元按照组合的方式不同可以分为串行组合、并行组合、串并混合：

- 串行组合

串行组合方式中，各可重构功能单元按照一定的次序串行连接，对不需要执行运算的进行旁路。早期的可重构密码处理器大多采用串行组合，这种组合方式在设计中要结合密码算法的算子组合特点，对算法的处理顺序进行分析并找出最佳的连接顺序。在串联组合中，PE 每次可以依次执行多种

运算,提高了执行效率。但串行组合设计使路径延迟达到了最大,降低了整体的最高运算时钟频率,架构的整体性能很低;同时串联组合设计需要与算法中算子的组合紧密关联,但是没有一种组合策略可以兼顾所有算法,过度的串行组合也会使算子利用率变得很低。

#### ● 并行组合

并行连接方式中,各可重构功能单元并行连接,通过数据选择器选择相应的功能单元参与运算。这种设计简单且易于实现,并且路径延迟最小,整个处理器可以有很高的主频。这种结构的缺点是每次只能执行一种的运算,完成算法的完整流程需要很多 PE 参与,因此这种组合方式一般出现在可重构密码阵列架构中,用更多的 PE 数量来弥补单个 PE 功能组合上的缺陷,通过增大面积开销来保证很高的性能。同样,并行组合方式并没有减少资源冗余,它用面积牺牲来换取更高的性能。

#### ● 串并混合

串并混合方式中,整体上采用并行组合的模型,在某些并行通路上采用简单的串行组合。相关度低的功能单元将被并行组合,相关度高的功能单元将被串行组合,同时考虑并行通路之间的延迟平衡。在并联时,通过数据选择器选择所需的运算的结果,串联时则对不需要执行运算的功能单元进行旁路。

三种 PE 结构在性能和执行效率上各有差异,但是它们都面临着功能利用率极低的问题。表 1-1 对三种 PE 方案的代表架构在映射不同算法时各种功能单元的利用率进行了总结。

表 1-1 不同架构的功能单元利用率

架构名称	PE方案	PE占整个架构面积比例	功能单元利用率								平 均 面 积 效 率 ( Gb ps/m <sup>2</sup> )
			算 法	功能单元							
				算术 单元	移位 单元	置换 单元	逻辑 单元	S 盒	有限 域乘 法	平均 利用 率	
COBRA <sup>[15]</sup>	串行 组合	40%	AES	0%	0%	0%	17%	100%	50%	14%	23.1
			RC5	0%	8%	0%	6%	17%	0%	5%	
			CAST128	19%	4%	0%	13%	25%	0%	10%	
RCPA <sup>[19]</sup>	并行 组合	90%	AES	0%	0%	0%	25%	50%	50%	21%	44.3
			DES	0%	0%	17%	13%	17%	0%	8%	
			RC5	13%	13%	0%	6%	0%	0%	5%	
Cyptor <sup>[17]</sup>	串并 混合	72%	AES	0%	0%	0%	50%	50%	/	30%	109.3
			DES	0%	0%	17%	25%	17%	/	12%	
			RC5	13%	13%	0%	13%	0%	/	8%	
			BLOWFISH	17%	0%	0%	50%	33%	/	20%	
			TWOFISH	20%	15%	0%	5%	10%	/	12%	

可以从表 1-1 发现:

#### ● PE 占架构面积的主要部分

表 1-1 第三列列出了三种架构中 PE 在整个架构中的面积占比,串行组合结构由于没有形成处理



阵列，占比较低为 40%；对于并行组合和串并混合结构，PE 面积占比分别达到了 90%和 72%；对于这两类架构，PE 成了整个架构面积的主体，是提升整体面积效率的最大入手点。

#### ● PE 中的功能单元利用率很低

表 1-1 的功能单元利用率部分列出了三种代表架构在实现几种典型密码算法时各种功能单元的利用率。表中列出了 PE 中最常见的几种功能单元：算术单元、移位单元、置换单元、逻辑单元、S 盒替换单元、有限域乘法单元各自的利用率以及架构中所有功能单元的平均利用率。各种功能单元利用率在 0%到 100%之间，大部分在 30%以下。三种架构在平均利用率上也很相似，AES 的平均利用率较高，Cyptor 架构达到了 30%，其它算法的平均利用率都比较低，都在 20%以下。

在架构设计时，为了兼顾所有的算法，一定的功能单元冗余是必然的；但是当前的可重构密码架构在运行各单一算法时冗余比例达到了 70%-95%，也就是说在运行某一个算法时，整个芯片有 50%-85%的面积是一直被闲置的，这些冗余严重影响了算法的面积效率。

### 1.3 论文研究内容及意义

本文针对分组密码算法的可重构实现提出了一套新的 PE 设计方案，用于减少功能单元的冗余，提高资源利用率，从而提高整个可重构平台的面积效率。

如图 1-1 所示，整个研究过程可以分为 7 部分：

- 1) 选取目标算法集，研究这些算法的详细定义；本文选取了比较常见的 36 种分组密码算法作为研究的目标算法集合；
- 2) 为分组密码算法建立了一个统一的图分析模型，为后续算法自动化特征提取、映射提供输入；
- 3) 基于建立的算法图模型，提取分组密码算法的一系列特征，包括算法算子的模式特征、组合特征和次序特征，这些特征和架构设计息息相关；
- 4) 确定 PE 初始设计方案，根据算法集中提取的算子模式特征、组合特征和次序特征分别确定 PE 阵列方案中功能单元的功能模式、功能组合和功能分布；
- 5) 对可重构阵列架构建立有向图建模，同时将架构中的功能单元和互连单元参数化；一方面这个模型作为一个超图，算法图可以这个超图中完成匹配映射，另一方面，参数化的功能和互连模型可以很方便地完成架构调整；
- 6) 提出一套映射方案，完成目标算法集合中的算法图到架构超图的映射；本文通过对算法映射问题的研究分析，将算法映射问题归纳成图论中的子图同构问题，通过对子图同构算法的调整，同时定义一系列资源成本约束函数，将子图同构问题的解决方法成功应用到算法映射中；
- 7) 分析目标算法集合的映射结果，根据大量算法映射后的功能使用分布情况，消除初始架构中存在的冗余功能单元，多轮迭代最终得到无冗余的阵列设计方案；并对最终方案进行电路实现，功能验证和对比分析。




图 1-1 研究方案

本文提出的 PE 研究方案致力于改善当前可重构密码架构中功能单元利用率低，架构整体面积效率不高的问题，因此在进行最终的实验对比中，主要有两个指标，一个是功能单元的利用率，另一个是架构的在实现算法时的性能面积比。由于涉及到大量的分组密码算法，本文中的这两个指标都采用算法集合中所有算法映射结果的平均值。

如表 1-2 所示，本文在 40nm 工艺下对设计进行实现，设计主频要求达到 500MHz，在同时支持 Feistel、SP、ARX 三种结构的分组密码前提下，平均功能单元利用率大于 20%，相比已有架构至少提高 50% 以上；平均面积效率大于 140Gbps/mm<sup>2</sup>，相比已有架构至少提高 30% 以上。

表 1-2 课题目标

实现工艺	40nm
主频	500MHz
算法支持	Feistel 结构、SP 结构、ARX 结构
平均利用率	>20%（相比已有架构至少提高 50% 以上）
平均面积效率	>140Gbps/mm <sup>2</sup> （相比已有架构至少提高 30% 以上）

图 1-1 中的 1、3、4 部分是一般可重构密码架构研究的过程：算法选取-特征提取-确立方案-RTL 实现验证。2、5、6、7 部分是本文在探索架构中冗余功能消除时提出的新内容，这些内容包括加入了对算法和架构的建模分析，开发了一系列基于所建模型的自动化分析工具，扩大目标算法集合，提取更多的算法特征，基于子图同构的映射方法对大量算法实施映射验证，并根据映射结果进行了反馈优化设计，同时建立了参数化的架构模型，对架构进行多轮迭代式的设计调整并在自动化工具中验证。在本文的工作中主要有以下创新点：

- 1) 算法和架构的建模分析：对算法和架构建立一致的图分析模型，使大量算法的特征提取和自动化映射分析成为可能。自动化分析不仅可以扩大目标算法集合，还能提取很多无法通过人工直接观察获取的算法特征；同时参数化的架构模型可以很方便地对架构进行设计调整并在自动化工具中得到验证；
- 2) 更多的算法特征提取：在以往架构平台的 PE 设计中只考虑了分组密码算法中算子的模式特征和组合特征；本文在此基础上，开发自动化分析工具，提取了不同算子在算法轮中的次序特征，分析不同算法中这些算子次序特征的共性，根据次序特征的共性来安排 PE 设计中的功能单元分布；其它文献中的架构在 PE 设计时由于缺乏算子次序相关的特征分析，只能对功能单元进行全功能分布，这种全功能分布是功能单元利用率低下的主要原因，这造成了很大的资源浪费；
- 3) 自动化映射分析：提出了一套基于图模型的自动化映射方案，完成目标算法集合中的算法图到架构超图的映射；本文通过对算法映射的研究分析，将算法映射问题归纳成图论中的子图同构问题，通过对子图同构算法的调整，同时定义一系列资源成本约束函数，将子图同构问题的解决方法成功应用到算法映射中。在以往的架构设计中，算法的映射通过手工完成，由于算法映射过程繁杂，映射只能针对 AES、DES 等少数几个算法，无法对更多的算法进行映射验证，这导致最终设计出来的架构具有很明显的算法偏向性；
- 4) 反馈优化：最终 PE 设计方案确定是多轮迭代优化的结果，如图 1-1 所示，算法集合在初始架构中完成映射，根据大量算法映射后的功能使用分布情况，针对架构中的冗余单元进行进一步消除，并对优化后的架构进行映射验证，重复上述过程，直到架构中不存在冗余单元。在传统的设计中，只对少数的几个算法进行功能验证，没有针对大量算法映射结果的冗余分析，也不存在针对冗余优化的反馈设计。

论文的研究意义在于：以分组密码算法的高面积效率为目标，提出了一套设计粗粒度可重构 PE 阵列方案的研究方法，并对方案进行了验证；在一定程度上解决了当前可重构密码架构平台普遍面临的功能单元利用率低和整体面积效率不高的问题，充分发挥粗粒度可重构系统在以分组密码算法为代表的计算密集领域的独特优势。

## 1.4 论文组织结构

本文共分为 6 章，各章的主要内容具体如下：

第一章为绪论，从可重构计算、密码算法角度介绍本文的相关研究背景，介绍了可重构密码架构和可重构密码 PE 的国内外研究现状，阐述了论文的研究内容和意义；

第二章简单介绍了分组密码算法的三种一般结构：**Feistel**、**SP** 和 **ARX**，并分别介绍了三种结构的代表算法 **DES**、**AES** 和 **SPECK**。本章还给出了面向分组密码算法的可重构架构的结构介绍，重点介绍了可重构系统中计算阵列部分，包括 **PE** 阵列、通用寄存器堆、输入输出通道等；

第三章建立了分组密码算法的统一图模型，并在这个图模型上提取了分组密码算法算子的模式特征、组合特征和次序特征；根据提取的算子特征指导 **PE** 方案的阵列拓扑设计，**PE** 组设计，**PE** 设计，互连单元设计以及各种功能单元设计，提出 **PE** 设计初始方案；

第四章提出算法映射方案，将算法映射问题归纳成图论中的子图同构问题，通过对子图同构算法的调整，同时定义一系列资源成本约束函数，将子图同构 **VF2** 算法应用到算法映射中，并通过对大量的算法映射分析，根据大量算法映射后的功能使用分布情况，找出冗余单元，完成 **PE** 设计的反馈优化；

第五章对本文的 **PE** 阵列方案进行了电路实现、仿真验证和对比分析，分析了方案在功能单元利用率和面积效率方面的实验结果，并与其它几种最新的可重构密码平台在功能单元利用率和面积效率上进行对比分析；

第六章对本文的工作进行了总结，并对未来进一步的工作进行了展望。

## 第二章 分组密码算法与密码可重构架构

现代密码算法主要分为对称密码和非对称密码两大类，对称密码根据加解密操作位数的不同分为分组密码和序列密码两类，非对称密码加解密密钥不同，又称公钥密码。分组密码和公钥密码是现代安全系统中使用最多的两类算法，很多主流分组密码和公钥密码算法是公开的，为本论文的研究提供了基础。

近年来，能够同时满足密码算法应用的高性能、高灵活性和低成本需求的密码可重构架构已成为研究热点，可重构架构设计技术也越来越成熟，存在很多一般性的设计方法，为本文的架构探索提供了一定的理论基础。

### 2.1 分组密码算法简介

分组密码（Block Cipher）又称秘密钥密码（Secret Key Cipher）是用于数据加解密的主要算法。利用分组密码对明文进行加密时，首先需要对明文进行分组，每组的长度都相同，然后对每组明文分别加密得到等长的密文。分组密码在设计上的特点是加密密钥与解密密钥相同。分组密码的安全性应该主要依赖于密钥，而不依赖于对加密算法和解密算法的保密。因此，分组密码的加密和解密算法是可以公开的<sup>[20]</sup>。

分组密码具有速度快、易于标准化和便于软硬件实现等特点，通常是信息与网络安全中实现数据加密、数字签名、认证及密钥管理的核心体制，可以用于重点信息的加密。使用分组密码容易实现同步，因为一个密文组的传输错误不会影响其它组，丢失一个明文不会对其后续组解密的正确性产生影响。

分组密码通常具有比较整齐的数据位宽，需要大量重复的操作，执行速度比较快，很适合硬件实现，在密码领域的使用频度最大。分组密码的加解密算法结构非常规整，加密和解密过程的计算结构相同，只是某些对应操作和使用的常数、S 盒等略有不同。分组密码的加解密处理过程通常分为三部分初始变换、中间变换和末尾变换。初始变换和末尾变换只执行一次，中间变换反复执行多轮，每轮的计算结构大体相同，加解密过程利用密钥扩展得到的子密钥对明文或密文进行一系列算术、逻辑、置换及代替等操作，密码算法的安全性主要依靠中间变换的强度来体现。很多情况下，密码算法的加解密过程要使用大于密钥量的子密钥参与处理，子密钥是由密钥扩展形成的，有些算法的子密钥就等于算法密钥，有些算法的密钥扩展过程比较简单，但有些算法密钥扩展需要的计算量很大。需要复杂计算的密钥扩展过程通常会使用和密码算法相同或相似的运算类型及操作模块<sup>[20]</sup>。

### 2.2 分组密码算法的数学模型

任何可计算的算法都具有基本的数学模型，其算法的描述也都可以用数学符号来表述。分组密码算法的数学模型可抽象为明文数据，密钥，加密过程，密文数据，解密过程。

其过程为：将明文信息编码形成的序列分成等长的分组，即输入明文数据或称待加密数据，同时输入密钥序列，在加密密钥的控制下通过加密算法变换成等长的输出密文数据（加密过程）。加密

过程生成的密文数据，经过存储或传输，再输入解密密钥序列。在解密密钥的控制下通过解密算法变换成等长的输出明文数据（解密过程）。

分组密码是将明文消息编码后的数字（通常是 0 与 1）序列  $x_1, x_2, \dots$  划分成长为  $m$  的组  $x=(x_1, x_2, \dots, x_m)$ ，每个明文组（长为  $m$  的向量）分别在密钥  $k=(k_1, k_2, \dots, k_t)$  的控制下变换成等长的输出数字序列  $y=(y_1, y_2, \dots, y_n)$ （长为  $n$  的向量），整个运行过程的数学模型如图 2-1 所示。




图 2-1 分组密码加解密模型

图 2-1 中，若  $n > m$ ，则为有数据扩展的分组密码；如  $n < m$ ，则为有数据压缩的分组密码；如  $n = m$ ，则为无数据扩展和压缩的分组密码，通常研究的均为这种情况。本文设明文  $x$  和密文  $y$  均为二元（0 与 1）的序列。设  $F_2$  是二元域， $F_2^s$  表示  $F_2$  上的  $s$  维向量空间。假定明文空间和密文空间均为  $F_2^m$ ，密钥空间  $S_k$  是  $F_2^t$  的一个子集。 $m$  是明文和密文的分组长度， $t$  是密钥长度。

## 2.3 分组密码算法的结构分类

目前分组密码所采用的整体结构可分为 Feistel 网络结构，SP 网络结构以及 ARX 结构。Feistel 结构的由于 DES 算法的公布而广为人知，已被许多分组密码所采用。Feistel 结构的最大优点是容易保证加解密相似，扩散较慢。SP 结构比较难做到加解密相似，但是扩散特性比较好。ARX 结构的优点是算法运算简单，实现性能高，缺点是这类算法的强度较弱。本文选取了 36 种较常用的分组密码算法作为研究对象，其中 21 种属于 Feistel 网络结构，11 种属于 SP 网络结构，3 种属于 ARX 结构，还有一种不在这三个类别里面的特殊分组密码算法 IDEA。

表 2-1 算法图结点属性

结构类别	算法
Feistel 网络结构	DES、BLOWFISH <sup>[21]</sup> 、CAMELLIA <sup>[22]</sup> 、CAST128 <sup>[23]</sup> 、GOST <sup>[24]</sup> 、RC5 <sup>[25]</sup> 、SEED <sup>[26]</sup> 、TWOFISH <sup>[27]</sup> 、SM4 <sup>[28]</sup> 、RC6 <sup>[29]</sup> 、TEA <sup>[31]</sup> 、XTEA <sup>[32]</sup> 、SKIPJACK <sup>[33]</sup> 、LUCIFER <sup>[35]</sup> 、CLEFIA <sup>[36]</sup> 、C2 <sup>[38]</sup> 、MACGUFFIN <sup>[40]</sup> 、M6 <sup>[42]</sup> 、ICE <sup>[43]</sup> 、CS_CIPHER <sup>[45]</sup> 、E2 <sup>[49]</sup>
SP 网络结构	AES、SERPENT <sup>[30]</sup> 、ARIA <sup>[37]</sup> 、PRESENT <sup>[39]</sup> 、SQUARE <sup>[41]</sup> 、SHARK <sup>[44]</sup> 、GRAND_CRU <sup>[47]</sup> 、Q <sup>[48]</sup> 、KHAZAD <sup>[50]</sup> 、HIEROCRYPT_L1 <sup>[51]</sup> 、HIEROCRYPT_3 <sup>[51]</sup>
ARX 结构	SPECK <sup>[34]</sup> 、SIMON <sup>[34]</sup> 、NUSH <sup>[46]</sup>
其它	IDEA

### 2.3.1 Feistel 网络结构

#### ● Feistel 网络结构

很多分组密码算法都是网络或扩展网络型结构，其典型代表是 DES 密码算法，它体现了现代密码学理论设计密码算法的原则。取长度为  $n$  的分组，把它分成长度为  $n/2$  的两部分  $L$  和  $R$ ， $n$  必须是偶数。可以定义出一个迭代型的分组密码算法，其第  $i$  轮的输入来自于前一轮的输出：

$$L_i = R_{i-1} \quad (2.1)$$

$$R_i = L_{i-1} \oplus F(R_{i-1}, K_i) \quad (2.2)$$

$K_i$  是第  $i$  轮使用的子密钥， $F$  是任意轮函数。除了 DES 算法以外，常见的 CAST、Twofish、RC6 算法都属于 Feistel 网络型分组密码算法。Feistel 网络型结构保证了算法的可逆性，用异或来合并左半部分和轮函数的输出，它满足：

$$L_{i-1} \oplus F(R_{i-1}, K_i) \oplus F(R_{i-1}, K_i) = L_{i-1} \quad (2.3)$$

只要在每轮中对  $F$  的输入重新构造，使用了该结构的密码算法就可保证是可逆的。不管  $F$  函数如何，也不需要它是可逆的，因此我们能将函数  $F$  设计成我们希望的那样复杂，并且不必实现两个不同算法（分别用于加、解密），Feistel 网络结构将自动实现这些。总的来说：Feistel 网络的优点在于加解密结构的相似性，缺点在于扩散较慢，算法至少需要两轮才能改变每一个比特。该结构如图 2-2 所示。




图 2-2 Feistel 网络型结果

#### ● DES 密码算法

DES 算法是 Feistel 结构的代表算法，它由美国国家标准局在 1977 年提出，算法的分组长度为 64 位的，密钥长度为 56 位。DES 算法的输入数据宽度为 64 位，经过处理输出 64 位数据。解密过程和加密过程是完全相同的。

图 2-3 是 DES 算法的执行流程图。DES 算法有两个输入：明文和密钥。从图 2-3 左半部分可见明文的处理经过了三个阶段：首先，输入 64 位明文经过初始置换（IP）处理，数据被重新排列；接着数据经过 16 轮轮函数处理，这些轮函数的内容包含置换操作和替换操作，最后一轮轮函数输出 64 位数据；最后数据经过初始逆置换（IP<sup>-1</sup>）处理输出 64 位密文。图 2-3 的右半部分给出了密钥生成的过程，初始密钥经过置换后，再经过循环左移操作和另一个置换操作，得到每轮轮函数对应的子密钥  $K_i$  用于各轮轮函数。DES 算法的密钥生成部分的置换操作内容都是一样的，但各轮循环左移的位

数互不相同。




图 2-3 DES 加密算法的总体描述

DES 加密算法的加密过程如下：

#### 1、DES 分组密码算法的加密部分

DES 算法的初始置换和逆置换分别在整个算法的首尾。输入数据按照位数被分别标记为 1 到 64，共 64 位。置换表中的每个元素的数值表明了某个输入位在 64 位输出中的位置。

图 2-4 给出了一轮变换的内部结构。在左半部分，64 位中间数据的左右两部分作为独立的 32 位数据，分别记为 L 和 R。每轮变换的整个过程可以写为式（2.4）和式（2.5）：

$$L_i = R_{i-1} \quad (2.4)$$

$$R_i = L_{i-1} \oplus F(R_{i-1}, K_i) \quad (2.5)$$

轮密钥  $K_i$  长 48 位，R 为 32 位。首先将 R 置换扩展为 48 位数据，其中有 16 位内容是重复的。将输出的 48 位数据与  $K_i$  进行异或操作，之后通过一个替换函数处理，获得 32 位输出数据，最后置换处理之后输出。






图 2-4 DES 算法一轮迭代的过程

图 2-5 解释了 F 函数中的 S 盒操作。替代函数由 8 个 S 盒来组成，每个 S 盒都输入 6 位，输出 4 位。盒  $S_i$  输入的第一位和最后一位组成一个 2 位的二进制数，用来选择 S 盒 4 行代替值中的一行，中间 4 位用来选择 16 列中的某一列。行列交叉处的十进制 1(01)，列是 12(1100)，该处的值是 9，所以输出为 1001。




图 2-5 DES 加密算法中的 F 函数

### 2.3.2 SP 网络结构

#### ● SP 网络结构

SP 网络是 Feistel 网络的一种推广结构，网络中的 S 和 P 分别是 Substitution 和 Permutation 的首字母，AES、SAFER、SHARK 等著名密码算法都采用 SP 结构。在 SP 结构算法的每一轮中，首先轮输入被作用于一个由子密钥控制的逆函数 S（非线性变换），然后再被作用于一个置换（或一个可逆的线性变换）P。S 一般被称为混淆层，提供了分组密码算法所必须的混淆作用。P 一般被称为扩散层，主要是提供快速的扩散，实现雪崩效应。该结构中轮函数一般由 S 盒层和 P 置换（或线性变换）组成，分别提供必要的混淆性和扩散性，所以通常也称 S 盒层为混淆层，称 P 置换（或线性变换）为扩散层。SP 网络与 Feistel 网络相比的主要优势在于可以得到更快的扩散速度。其缺点是加解密很难达到一致。该结构如图 2-6 所示。




图 2-6 SP 网络型结构

#### ● AES 算法

AES 算法是目前最被广泛使用的对称分组密码算法，它是 SP 网络结构的代表算法。美国国家标准技术研究所于 2001 年发布了 AES，旨在取代 DES 成为广泛使用的标准。如图 2-7 展示了 AES

加密过程的总体结构。明文分组长度为 128 位即 16 字节，密钥长度可以为 16, 24 或 32 字节 (128, 192 或 256 位)。根据密钥的长度，算法被成为 AES-128, AES-192 或者 AES-256，根据密钥长度的不同，AES 迭代的轮数也不相同，AES-128 迭代 10 轮，AES-192 迭代 12 轮，AES-256 迭代 14 轮。图 2-7 所示为 AES-128 的结构。

如图 2-7 所示 AES 加密算法由轮函数和密钥生成组成。轮迭代又由四个部分组成，分别是字节替换、行移位、列混合和密钥加。加密和解密类似，只是执行顺序相反。




图 2-7 AES 加密算法的执行流程

### 1、字节替换

AES 算法的字节替换变换是通过一个简单的查表操作实现，见图 2-8。字节替换是一个查表过程，输入是字节，输出也是字节。如图， $S_{1,1}$  通过字节替换操作，转换为了  $S'_{1,1}$ 。




图 2-8 AES 字节替换

AES 定义了一个 S 盒，它是由  $16 \times 16$  个字节组成的矩阵，包含了 8 位所能表示的 256 个数的一个置换。输入一个 8 位的查表数据，把高 4 位作为行值，低 4 位作为列值，以这些行列值作为索引

从 S 盒的对应位置取出元素作为输出。例如十六进制数 95 所对应的 S 盒的行值是 9，列值是 5，S 盒中在此位置的值是 2A，相应地，95 被映射为 2A。

## 2、行移位

行移位的具体操作如图 2-9。输入为一个 4 列字节组成的数组，其中每列由 4 个字节组成。在加密过程中，输入数据的第一行的 4 个字节保持不变，第二行的 4 个字节通过循环移位一个字节，第三行的 4 个字节通过循环移位两个字节，最后一行的 4 个字节通过循环移位三个字节，得到新的数据输出，行移位实质上是一种按字节进行的置换操作。




图 2-9 AES 的行移位变换

## 3、列混合

列混合的具体内容如图 2-10 所示，首先把 128bit 的操作数按字节排列成  $4 \times 4$  的方阵，然后每个字节看做是有限域  $GF(2^8)$  上的元素。这样 128bit 的输入被当成了有限域  $GF(2^8)$  上的一个  $4 \times 4$  方阵。视矩阵的一列为有限域  $GF(2^8)$  上的 4 维列向量，然后使用有限域  $GF(2^8)$  上的可逆矩阵 A 对该列向量进行线性变换，所得结果就是该列进行列混淆变换得结果。整个变换过程相当于有限域  $GF(2^8)$  上的一次矩阵乘法。




图 2-10 AES 的列混合变换

也就是通过左乘矩阵实现列混合，参见式 (2.6)，通过化简可以得到式 (2.7)：

$$\begin{bmatrix} s_{0,0} & s_{0,1} & s_{0,2} & s_{0,3} \\ s_{1,0} & s_{1,1} & s_{1,2} & s_{1,3} \\ s_{2,0} & s_{2,1} & s_{2,2} & s_{2,3} \\ s_{3,0} & s_{3,1} & s_{3,2} & s_{3,3} \end{bmatrix} = \begin{bmatrix} 2 & 3 & 1 & 1 \\ 1 & 2 & 3 & 1 \\ 1 & 1 & 2 & 3 \\ 3 & 1 & 1 & 2 \end{bmatrix} \begin{bmatrix} s_{0,0} & s_{0,1} & s_{0,2} & s_{0,3} \\ s_{1,0} & s_{1,1} & s_{1,2} & s_{1,3} \\ s_{2,0} & s_{2,1} & s_{2,2} & s_{2,3} \\ s_{3,0} & s_{3,1} & s_{3,2} & s_{3,3} \end{bmatrix} \quad (2.6)$$

$$\begin{aligned}
 s'_{0,j} &= (2 \cdot s_{0,j}) \oplus (3 \cdot s_{1,j}) \oplus s_{2,j} \oplus s_{3,j} \\
 s'_{1,j} &= s_{0,j} \oplus (2 \cdot s_{1,j}) \oplus (3 \cdot s_{2,j}) \oplus s_{3,j} \\
 s'_{2,j} &= s_{0,j} \oplus s_{1,j} \oplus (2 \cdot s_{2,j}) \oplus (3 \cdot s_{3,j}) \\
 s'_{3,j} &= (3 \cdot s_{0,j}) \oplus s_{1,j} \oplus s_{2,j} \oplus (2 \cdot s_{3,j})
 \end{aligned} \tag{2.7}$$

#### 4、密钥加

轮密钥加变换比较简单,如图 2-11 所示,只需把 128 位的状态按位与 128 位的子密钥异或即可。由于是异或运算,所以解密时的密钥加变换仍然是把 128 位的状态按位与 128 位的解密子密钥异或。




图 2-11 AES 的密钥加操作

### 2.3.3 ARX 结构

#### ● ARX 结构

ARX 结构,是指由模加 (Modular Addition)、循环移位 (Rotation) 和异或 (Xor) 三种运算通过一定顺序组合构成的一类密码学结构,如图 2-12 所示。在 ARX 结构中,模加运算为其提供了非线性,循环移位运算提供了运算字内的扩散性,而异或运算则提供了两个运算字间的扩散性。

很多流密码算法使用 ARX 结构,但是由于 ARX 结构的密码算法在硬件、软件上实现都表现出相对高的性能和更低的成本,基于该结构的分组密码算法也在最近几年被提出,如 SPECK、Simon、Treefish 等。这些算法作为轻量级的分组密码算法被应用到移动互联领域和嵌入式设备中。




图 2-12 ARX 结构

#### ● SPECK 算法

SPECK 密码算法 75<sup>[52]</sup>是由 Ray Beaulieu 等人在 2013 年提出的一种轻量级分组密码算法。SPECK 系列分组密码算法的分组长度为 32、48、64、96 或 128 比特,密钥长度为 64、72、96、128、144、192 或 256 比特,即该算法的分组长度和密钥长度不是固定的,可以根据具体的安全性要求、性能要

求以及应用环境等来选择合适的分组长度和密钥长度。

SPECK 系列分组密码算法的轮函数结构比较简单，主要由模加运算、循环移位操作和异或运算组成，第  $i$  轮加密函数的具体操作过程如图 2-13 所示。

设  $X_i$  和  $Y_i$  为第  $i$  轮的输入分组， $X_{i+1}$  和  $Y_{i+1}$  为第  $i$  轮的输出分组， $K_i$  表示第  $i$  轮的子密钥，长度均为  $n$  比特。轮函数中，首先将左端输入  $X_i$  向右循环移  $\alpha$  位，然后与右端输入  $Y_i$  进行模加运算，所得结果与子密钥  $K_i$  进行异或运算，得到左端的输出  $X_{i+1}$ ；右端输入  $Y_i$  向左循环移  $\beta$  位，再与左端输出  $X_{i+1}$  进行异或运算，得到右端的输出  $Y_{i+1}$ ，这样就完成了整个轮函数。计算公式如式(2.8)所示：




图 2-13 SPECK 算法的第  $i$  轮加密过程

$$\begin{aligned} X_{i+1} &= ((X_i \gg \alpha) + Y_i) \oplus K_i \\ Y_{i+1} &= (Y_i \ll \beta) \oplus X_{i+1} \end{aligned} \quad (2.8)$$

SPECK 密码算法的密钥生成函数利用轮函数来生成所需的子密钥  $k_i$ ，设  $K = (l_{m-2}, \dots, l_0, k_0)$  是算法的主密钥，其中  $l_0, k_0$  是  $GF(2^n)$  上的值。密钥生成函数的输入为主密钥  $K$ ，输出为  $T$  个子密钥  $k_0, k_1, \dots, k_{T-1}$ 。计算  $k_i$  和  $l_i$  的公式(2.9)：

$$\begin{aligned} l_{i+m-2} &= (k_i + (l_i \gg \alpha)) \oplus i \\ k_{i+1} &= (k_i \ll \beta) \oplus l_{i+m-2} \end{aligned} \quad (2.9)$$

## 2.4 面向分组密码算法可重构系统架构

本小节给出了面向分组密码算法的可重构架构。整个系统主要由计算阵列模块和配置控制模块两个部分组成，其主要功能模块划分如图 2-14 所示，其中 PE 阵列模块的设计是本文的研究内容，会在第三章和第四章中进行详细介绍。




图 2-14 面向分组密码算法的可重构架构总体框图

整个系统的工作机制如图 2-15 所示，系统上电，配置信息由片外加载到片上配置存储器中，配置解析单元解析配置，从配置存储器中选择相应的配置对可重构阵列进行配置，阵列从 INFIFO 中读取数据进行计算，计算结果写入到 OUTFIFO 中，可重构阵列与功能模块计算的中间结果数据只与通用寄存器堆进行交互，阵列计算的中间结果通过通用寄存器堆缓存。




图 2-15 配置控制器工作流程图

## 2.4.1 配置控制器

配置控制器由两个部分组成，即为配置存储器和配置解析器。首先系统重置完成之后，完成配置控制器中的配置信息初始化；其次在计算阵列处于可配置状态时，配置解析模块解析配置信息；最后配置控制器发送配置信息给计算阵列从而实现计算阵列的配置，在计算过程中，同样会负责配置信息的切换。

## 2.4.2 计算阵列

计算阵列是可重构处理器中主要运算模块，其主要模块包括负责运算的可重构 PE 阵列、负责阵列数据缓存的通用寄存器堆（General Purpose Register File, GPRF）以及数据接口和配置接口，结构框图如图 2-14 所示。

### 2.4.2.1 PE 阵列

PE 阵列是本文的研究对象，是可重构处理器设计中最关键的部分，它的功能、性能、面积直接决定着整个处理器的功能、性能和面积。如图 2-16 是 PE 阵列的整体框架，阵列由 PE 行和互连单元交替迭代构成。每一行都可以从 FIFO 或者 GPRF 读入数据，并且都可以将数据读出到 FIFO 或者 GPRF 中。除首行外，每行均可选择由上一行输出作为输入；除尾行外，每行输出均可作为下一行输入。阵列中的互连单元主要完成行间数据的任意互连，而 PE 单元则完成各种运算操作。阵列设计的主要内容包括：

阵列拓扑：阵列在纵横方向上的 PE 数目；

PE 分布：不同种类的 PE 在阵列上的分布；

PE 设计：各类 PE 的功能包含，功能组合，延迟平衡等；

功能设计：PE 内部的各种功能单元设计；

互连设计：根据数据输入输出个数设计支持数据全互连的互连单元。




图 2-16 PE 阵列框架

### 2.4.2.2 通用寄存器堆

通用寄存器堆的容量为  $64 \times 128\text{bit}$ 。其分别有 10 个独立的 128bit 读端口与 10 个独立的 128bit 写端口，这些端口可以实现对寄存器堆中 10 个 128bit 数据的读写操作，而且其写端口都支持以字为单位的 mask 操作，即每个 128bit 写端口都由 4 位的 mask 信号控制。mask 信号高位定义为有效，例如，当某个写端口的 mask 信号为 0010 时，写操作仅将数据写入对应 128bit 寄存器的第 3 个字，而

其余 3 字的寄存器值保持不变。本架构禁止多个端口同时对同一个地址进行读写操作。

### 2.4.2.3 数据接口

本架构的数据接口比较简单，通过两个 FIFO 与外部数据进行交互，分别是负责明文输入的 INFIFO 和密文输出的 OUTFIFO，两者的参数一样，宽度都为 128bit、深度为 32，总计大小为 0.5KB 的 FIFO。整个系统开始工作除了要接收配置控制器的开始信号，还要输入 INFIFO 处于非空状态，输出 OUTFIFO 处于非满状态，加密算法的明文通过输入 INFIFO 进入可重构阵列，经过计算完成之后，加密算法的密文被写入输出 OUTFIFO 中，再被外部读走，完成整个加密过程，与此同时，加密算法的一些初始化数据也从 INFIFO 输入，包括初始密钥和一些常数等。

### 2.4.2.4 配置接口

配置接口用于可重构阵列与配置控制器之间的配置信息与使能信号的传递。配置接口会把接收到的配置信息，写入到可重构架构的配置寄存器中，而配置寄存器中的配置信息会进一步被可重构阵列的各个模块读取；配置接口同样负责把可重构阵列中的控制单元握手信号传递给配置控制器，同时把配置控制器的使能信号传递给计算阵列。

## 2.5 本章小结

本章对分组密码算法进行了简单的介绍，包括分组密码算法的基本数学模型和三种不同的算法结构，并分别介绍了三种结构对应的代表算法 DES、AES 和 SPECK；同时给出了面向分组密码算法的可重构系统架构的整体结构，简单介绍了架构中的配置控制器和计算阵列。



## 第三章 基于算子特征分析的 PE 阵列结构设计

PE 阵列的每一个设计内容都与密码算法的特征息息相关，在架构设计前需要对分组密码算法有一个全面的分析，提取设计所需的算法特征进而指导架构设计。本章将为分组密码算法建立图分析模型用来提取算法的算子特征，然后根据提取的特征提出可重构 PE 阵列方案，包括 PE 阵列框架，PE 组设计，功能单元设计和互联单元设计。

### 3.1 分组密码算法建模与算子特征提取

通用密码可重构处理器旨在提供一个通用的可重构平台同时适用于多种密码算法。这里的多种根据设计目标的不同可能是几种、几十种甚至是几百种。当前的密码可重构架构在设计时通常以对算法进行人工观察统计的方式来获取算法特征，进而指导架构设计，最后通过手工映射分析来对架构进行验证。这种人工的方式很难处理大量的算法，特别是对针对大量算法的映射验证分析，往往力不从心。另一方面，很多算法的特征无法简单的通过人工观察来获取，比如关键路径上的功能组合，算法集合表现出来的算子整体次序信息，这些特征需要对算法集合中每一个算法的整体拓扑进行对比才能发现，这样的工作需要计算机去完成，因此有必要为分组密码算法建立一个统一的分析模型来通过自动化的方法提取算法特征。

#### 3.1.1 算法建模

算法的数据流图<sup>[53]</sup> (Data Flow Graph, DFG) 本身就是一个有向图，因此可以很方便地为算法建立一个有向图模型，给顶点和边赋予一定的属性，使这个有向图能包含该算法的所有信息。特征提取和算法映射分别使用了有向图的两种表示，一种是边表示的活动网络 (Activity On Edges network, AOE)，另一种是顶点活动网络<sup>[54]</sup> (Activity On Vertex network, AOV)。

在算法 DFG 中，将算法的操作用顶点表示，算法的数据依赖用边来表示，这和有向图的描述是一致的，因此可以很方便地将算法的数据流图转换成有向图的 AOV 表示，数据流图和 AOV 网络拥有完全一样的结构，只需要将数据流图的操作转换成 AOV 网络中的点，对这些点赋予对应的运算属性，然后将数据流图的数据流向转换成 AOV 网络中的有向边，这样就完成了数据流图到 AOV 网络的转换。




图 3-1 算法图的 AOV 表示

**定义 3.1 (算法图 AOV 表示):** 一个架构图是一个二元组  $ALG=(V, E)$ , 其中  $V$  是节点集, 表示算法中的操作;  $E$  是边集, 表示操作之间的数据依赖关系。

如图 3-1 所示, 图中(a)是算法中的数据流程图的一部分, 它标示了算法的各种操作以及数据方向, (b)则是与数据流图对应的算法图模型。表 3-2 列出了对应节点的属性, 其中操作属性中, xor 表示异或, sh 表示移位, lut 表示查找表, au 表示算术, 通过给(b)的节点赋予这些属性, (b)就能够描述算法。

表 3-2 算法图结点属性

节点	x	y	操作属性	节点	x	y	操作属性
v1	1	1	xor	v5	3	3	lut
v2	2	1	sh	v7	4	1	xor
v3	3	1	lut	v8	5	1	au
v4	3	2	lut	v9	6	1	xor

表 3-2 中节点属性中的  $y$  属性标示了各个操作在并行上左右顺序, 这个信息会被用到算法映射中的成本函数中用来找出没有功能交叉的映射, 这部分会在第四章的算法映射中详述。 $x$  属性对应纵向上的顺序, 用来获取算子的次序信息。节点的操作属性用来完成映射时的功能匹配, 在算法模型和架构模型中, 操作属性都用字符串来描述, 通过字符串包含的方式来验证功能包含。

在进行算法组合特征提取时, 关键路径上的算子组合才是有效的, 因为只有通过算子组合减少关键路径的长度才有可能减少算法的映射规模, 进而提高映射效率; 因此需要对算法的关键路径进行分析。图论中的关键路径算法是在 AOE 网络上进行的, AOE 网络的有向图中, 用有向边来表示一个工程中的各项活动 (Activity), 用有向边上的权值表示活动的持续时间 (Duration), 用顶点表示事件 (Event)。对应算法的 AOE 网络, 如图 3-2 所示, 用顶点表示算法的不同阶段, 用边表示算法的各项操作, 边的权值表示各操作的电路延迟, 边的方向表示数据流向。




图 3-2 算法图的 AOE 表示

### 3.1.2 算子特征提取

通过第二章中对分组密码的数学模型和结构特征分析可以发现，目前大多数分组密码算法的设计都基于一些相似的数学理论和结构模型，涉及的操作类型有较大的交集。因此我们可以得出这样的结论：很多不同的分组密码算法具有相同或相似的基本操作成分，或者说同一基本操作成分在不同的算法中出现的频率很高。如：异或、移位、置换、S 盒、有限域乘法以及算术运算等。

对于架构设计人员，充分了解算法，提取尽可能多的有用特征来指导架构设计是十分有必要的。在进行架构的 PE 设计时，主要关注算法的算子特征，以下几类算子特征是 PE 设计时需要参考的关键特征：

- 模式特征

模式特征主要指算法的一些基本特征和基本操作的功能模式特征，比如算法的分组大小、轮数、密钥长度，移位操作的左右移位、循环移位等操作模式、S 盒的不同输入输出位宽等。

- 组合特征

组合特征指算法的关键路径中频繁出现的算子组合，很多算子会在算法中组合出现，比如 S 盒操作后面一般会接着进行异或操作。对于这种组合操作，可以在上一行 PE 中先进行 S 盒操作，下一行 PE 中执行异或操作。另一种更好的方式是在一个 PE 中将 S 盒和异或串联组合设计，这样就可以在一个 PE 中完成两个操作，有效减少资源消耗。

对于算法中出现的每一个算子，发掘每一类算子的前驱、后继算子的种类和出现频度对于架构设计是十分有必要的，它为 PE 的组合功能设计提供依据。当架构的 PE 中有大量合理的组合功能存在时，对于算法映射实现，很少的 PE 阵列规模就可以实现原来需要很大规模才能实现的算法，提高效率。

- 次序特征

次序特征是指算子在算法轮函数中的出现的次序；比如置换操作，它一般只出现在轮函数的开始或结束的位置完成初始置换和终结置换，因此在架构设计时只需要在映射轮函数的开始和结束的位置放置置换单元。在架构设计时，根据次序特征，在需要的位置放置这些算子对应的功能单元，可以有效减少功能单元的数量

#### 3.1.2.1 模式特征

模式特征决定了阵列的一些基本属性，比如阵列大小、PE 的位宽、PE 内部功能单元的种类等。这些模式特征在不同的分组密码算法中都表现出相同或相似性，密码算法的这些共性也是可重构密码处理器的基本理论依据。

文献[55]对 DES、SPECK、AES 候选算法等 41 种公开的分组密码的基本运算操作进行了统计，结果如表 3-3 所示。从表中可以发现，对于这些分组密码算法，它们的操作只有有限的几种，这意味着 PE 设计时，只需要对这几类基本运算进行支持就足以实现这些算法。

表 3-3 基本运算操作及其使用频率表

基本运算操作	使用频率	基本运算操作	使用频率
逻辑运算	97.56%	算术运算	48.78%
S 盒	73.17%	置换运算	24.39%
移位运算	85.36%	有限域乘法运算	17.07%

虽然算法有着相同的基本运算操作，但是不同的算法在同一个运算上的要求是不一样的，这些基本运算有着不同的运算模式，在进行架构设计时需要支持具体的运算模式。通过遍历目标算法集中算法图的每一个节点，查询节点的运算功能属性和对应的功能模式，统计不同算子的使用频率和对应的模式特征，具体如表 3-4 所示。

表 3-4 基本运算操作的模式特征

基本运算操作		运算位宽	出现频度	运算模式
逻辑操作	异或	任意	36	位宽兼容
	非	任意	0	
	或	任意	1	
	与	任意	3	
移位	移位	32	4	左右移位
	循环移 位	8	3	
		32	11	
模运算	模加	16	2	模 $2^{16}$
		32	14	模 $2^{32}$
	模减	32	1	模 $2^{32}$
	模乘	16	1	模( $2^{16}$ -1)
		32	1	模 $2^{32}$
S 盒		/	10	输入-输出（4-4、6-4、8-8、8-32、6-2、10-8）
有限域乘法		32	10	GF( $2^8$ )
置换		/	6	输入-输出（64-64、32-48、32-32、32-40、128-128）

通过表 3-4 可以发现分组密码算法的基本算子具有如下模式特征：

- (1) 分组密码算法中虽然大量使用逻辑操作，但是一般只会用到异或操作，只有少量的算法会使用其它逻辑操作（与、或、非）。
- (2) 分组密码算法中大量使用了逻辑移位和循环移位，其移位模式既有固定移位模式（每次移位位数固定不变）又有可变移位模式（每次移位位数依赖寄存器的值），移位的位数一般从 1 位到 32 位，数据位宽大多为 8、32。
- (3) 分组密码算法涉及的算术运算（乘、加/减）和逻辑操作（异或、与、或）位宽大多是字节或字节的整数倍，且算术运算大多带有取模操作，取模操作中的模数都是 2 的幂次，多为  $2^8$ 、 $2^{16}$ 、

$2^{32}$ 。

- (4) 表的 S 盒部分的运算模式中列出了几种不同的 S 盒的输入输出模式，常见的有 6-4、4-4、8-8、8-32、6-2、10-8；其中出现最多的是 8-8 的 S 盒。而且根据变化程度和使用方式的不同，分组密码使用的 S 盒可分为两种方式：一种是每轮操作使用相同的 S 盒，如 DES、AES、Blowfish 等；另一种是每轮操作使用不同的 S 盒，如 SERPENT。
- (5) 置换操作的位宽会比较大，因为更大的数据位宽能有效扩展输出对输入的依赖性。置换操作的位宽会出现 64、48 比特，甚至 128 比特的置换在分组密码设计中也较为常见，但是一般 128 比特的置换都是基于字节的置换，而基于比特置换的位宽最大的只有 64 比特。
- (6) 分组密码算法中出现的有限域乘法主要集中在有限域  $GF(2^8)$  上，而且一般都是以矩阵乘法的形式出现。

### 3.1.2.2 组合特征

模式特征关注的是单个功能单元的不同运算模式，组合特征则关注多个功能之间的关系，涉及到整个算法的运算流程。本章的 3.1 小节中对算法进行了建模，其中算法有向图的 AOE 表示被用来分析算法的组合特征。在进行算子组合特征分析之前首先需要提取算法流程中的关键路径，关键路径上的算子组合是本文的关注点。如图 3-3 所示，v2 可以和 v3 组合成 (v2, v3)，也可以和 v4 组合成 (v2, v4)，但是在设计时只能选择一种进行实现。其实从 DFG 图中很容易发现 (v2, v3) 组合设计是一个有意义的组合，因为含有这个组合的路径更长，假设其它操作都不进行组合，那么 (v2, v3) 组合设计可以将整个 DFG 流程映射到 5 行 PE 阵列上。但如果 (v2, v4) 组合，没有改变长路径，映射依然需要 6 行 PE。




图 3-3 组合选择冲突示例

在图的 AOE 表示中可以很容易地通过正逆两次拓扑排序确定关键路径<sup>[56]</sup>。

定义  $Ve[i]$  为每一个点的最早发生时间； $VI[i]$  为每一个点的最迟发生时间；整个过程如下：

- 1) 拓扑排序，并求得  $ve[]$ ：从源点  $V_0$  出发，令  $Ve[0]=0$ ，按拓扑有序求其余各顶点的最早发生时间  $Ve[i]$ 。如果得到的拓扑有序序列中顶点个数小于网中顶点数  $n$ ，则说明网中存在环，不能求关键路径，算法终止；否则执行步骤 2。
- 2) 拓扑逆序，求得  $VI[]$ ：从汇点  $V_n$  出发，令  $VI[n-1] = Ve[n-1]$ ，按逆拓扑有序求其余各顶点的最迟发生时间  $VI[i]$ 。

- 3) 比较  $Ve[]$  和  $VI[]$ ，求得关键路径：根据各顶点的  $Ve[i]$  和  $VI[i]$  值，求每条边的最早开始时间  $e(s)$  和最迟开始时间  $l(s)$ 。若某条弧满足条件  $e(s) = l(s)$ ，则为关键活动，其中： $e(i) = ve(j)$ ， $l(i) = vl(k) - \text{weight}(<j,k>)$ 。

获取关键路径后，对关键路径上的所有的算子进行临近组合，每一个有效组合作为一个组合元，所有的组合元构成有效组合的集合，遍历所有算法的关键路径统计这些组合元出现的频度。表 3-5 列出了部分算子的前后缀组合特征，其中 SH 表示移位算子，AU 表示算术算子，LUT 表示 S 盒算子，GFM 表示有限域乘法算子，PER 表示置换算子，BR 表示按字节循环移位算子。

功能组合一般不超过 3 级，3 级以上的组合往往延迟很大而且出现的概率也相对较低，表 3-5 列出了算子的前后缀的 2、3 级组合中出现概率比较高的几种组合，从表中可以发现：在后缀组合中，算子后面跟异或逻辑算子的概率很高，而且具有一般性；在移位算子和算术算子中，移位算子-算术算子、算术算子-移位算子的两两组合虽然没有与异或逻辑算子组合的概率高，但也有相当的概率；S 盒算子、有限域乘法算子、置换算子后面一般接异或逻辑算子，与其它算子组合的概率不高，而且在异或操作的后面接字节循环移位算子，组成概率相当高的 3 级组合。对于前缀组合，特征与后缀组合比较相似，大部分算子的前缀算子都是异或逻辑算子，一个比较有用的前缀特征是有限域乘法的前缀最大概率算子是 S 盒算子。本章的第 3 小节在确定具体的功能单元组合结构时会详细讨论这些算子组合特征与对应功能单元串行组合之间的关系。

表 3-5 部分算子组合特征

算子	后缀组合				前缀组合			
	2 级组合	概率	3 级组合	概率	2 级组合	概率	3 级组合	概率
SH	SH-XOR	47%	SH-XOR-AU	20%	XOR-SH	67%	AU-XOR-SH	27%
	SH-AU	33%	SH-XOR-SH	13%	AU-SH	27%	XOR-LUT-SH	20%
	SH-AND	13%	SH-AU-XOR	13%	LUT-SH	27%	XOR-XOR-SH	13%
AU	AU-XOR	75%	AU-AU-XOR	31%	XOR-AU	56%	XOR-SH-AU	25%
	AU-AU	31%	AU-XOR-XOR	25%	SH-AU	31%	AU-XOR-AU	25%
	AU-SH	25%	AU-XOR-SH	25%	AU-AU	31%	XOR-AU-AU	19%
LUT	LUT-XOR	37%	LUT-XOR-BR	19%	XOR-LUT	78%	XOR-XOR-LUT	26%
	LUT-BR	32%	LUT-SH-XOR	11%	AU-LUT	11%	XOR-AU-LUT	11%
	LUT-SH	7%	LUT-XOR-SH	7%	SH-LUT	7%	/	/
GFM	GFM-XOR	70%	GFM-XOR-BR	56%	LUT-GFM	60%	XOR-LUT-GFM	50%
	GFM-BR	23%	GFM-XOR-XOR	10%	XOR-GFM	10%	/	/
PER	PER-XOR	83%	PER-XOR-BR	17%	XOR-PER	67%	XOR-BR-PER	17%

### 3.1.2.3 次序特征

次序特征指算子在算法轮函数中出现前后次序的统计特征，在架构设计时，根据次序特征，在需要的位置放置这些算子对应的功能单元，可以有效减少功能单元的数量。

在论文 2.2 节中介绍了整个可重构架构的阵列是以 PE 组的形式扩展的，这个 PE 组对应算法的轮函数，因此这些算子在轮函数中的位置对应着在 PE 组中的位置，可以通过提取这些算子在轮函数

中的次序特征来决定这些算子对应的功能单元在 PE 组中的位置分布。在算法建模时算法中的每一个算子都有与横纵次序相关的信息  $(x, y)$ ，相当于一个算子的坐标系。将分组密码算法的轮函数简单分为三个连续阶段，6 类算子表现出如表 3-6 所示的次序特征。

对于置换算子，对应的 6 种算法中，轮函数的初始和结束位置中出现置换算子，其它位置不存在置换算子；对于 S 盒，在中间操作上出现 28 次，终结操作上出现 2 次，不出现在初始操作中；对于有限域乘法，在终结操作上出现 10 次，中间操作上出现 1 次，不出现在初始操作中；算术操作、移位操作、逻辑操作出现的次序比较平均，没有明显的次序倾向性。

表 3-6 算子在算法轮中出现的次序特征

算子	操作位置	频度	算子	操作位置	频度
算术操作	初始操作	8	S 盒	初始操作	0
	中间操作	15		中间操作	28
	终结操作	10		终结操作	2
移位操作	初始操作	9	有限域乘法	初始操作	0
	中间操作	12		中间操作	1
	终结操作	4		终结操作	10
逻辑操作	初始操作	26	置换	初始操作	3
	中间操作	10		中间操作	0
	终结操作	16		终结操作	4

对于一个通用的可重构密码处理器，密码算法的统计特征决定了处理器的设计特征，比如处理器位宽、功能单元类别、互连方式等。本节对分组密码算法的 3 类特征进行了总结，这 3 类统计特征将成为本章 PE 阵列方案的设计依据。

本文致力于在保证架构的高算法支持度和高映射性能的前提下尽可能地减少架构的设计面积。算法的统计分析表明传统的可重构密码架构中存在很多功能单元冗余设计。在传统的同构设计中，在架构的任何位置的 PE 都包含了算法所需的全部功能单元；但是对于具体算法而言，某一种功能单元只会出现有限的几次，架构中的这些功能单元在实际的映射中使用率很低，甚至有些功能单元根本不会被使用。本文从两个方面避免这种功能单元冗余：

- 1) 在确定初始架构时对于次序信息比较明显的算子，只在有明确需求的位置上放置对应功能单元；
- 2) 对于次序特征不明显的功能单元，在制定初始架构方案时不进行位置确定，如传统的同构架构一样，所有的 PE 都包含这些功能单元，进一步的优化在算法映射后根据大量算法映射后的功能使用分布情况，消除初始架构中存在的冗余功能单元。

## 3.2 PE 阵列结构设计

### 3.2.1 阵列整体框架

PE 阵列设计首先应该确定的是 PE 的整体框架，包括横纵方向上的 PE 数量，组合方式，互连

和 PE 的位置以及各个单元的数据位宽；除此之外还要定义整个阵列模块的输入输出接口，确定阵列数据来自哪些模块，运算后输出到哪模块。

如图 3-4 所示，可重构密码处理器阵列由多个 PE 组重复迭代组成。每个 PE 组包含 3 个 PE 行和 3 个互连结构，每个 PE 行包含 4 个 PE；PE 阵列输入来自 FIFO 或 GPRF，输出也是到 FIFO 或 GPRF。




图 3-4 可重构密码架构阵列拓扑图

对于 87.2% 的加密算法来说，4 路并行的数据通路就可以使算法达到最大性能，只有少数的加密算法需要 8 路或 16 路的并行 PE。在架构设计中，并行 PE 数的增加意味着阵列规模的线性增加；对于 8 路或 16 路的阵列，在大多数算法下，整个阵列的硬件利用率将非常低，因此本文中的架构采用 4 路并行 PE 的设计方案。

所有的分组密码算法都有一个共同的特征，算法的加解密过程都是由多个相同的轮函数迭代完成的，因此真正表征算法特征的是这个轮函数。对于同构架构，所有的 PE 中都被堆砌了算法所需要的功能单元，因此它可以不用考虑算法中功能单元的位置信息；对于异构架构来说，理想的映射方式是一个算法轮函数映射到阵列的一个 PE 组中，阵列以 PE 组重复迭代构成，与算法的轮函数迭代正好一一对应。有些轮函数较复杂，无法在一个 PE 组中完成，那么只能用一个新的 PE 组去完成余下的部分，这种情况看起来比较糟糕，但是实际上只要对 PE 组进行合理设计就可以把大多数算法约束到一个 PE 组中完成计算。



### 3.2.2 PE 组设计

如上一小节所述，PE 阵列由 PE 组重复迭代构成，因此 PE 组是阵列中的最小重复单元，是阵列设计的核心内容，PE 组内部包含多种异构 PE，因此如何选择 PE 功能，不同 PE 怎么分布是 PE 组设计要解决的主要问题。

PE 组重复迭代构成 PE 阵列，是整个架构设计的核心，如图 3-5 所示，每个 PE 组中包含 3 个互连行和 3 个 PE 行。3 个 PE 行共有 12 个 PE，这 12 个 PE 分成 5 个不同的种类。

在确定初始 PE 阵列方案时，根据算法中 S 盒替换、置换、有限域乘法这三种操作表现出来的次序特征，对对应的功能单元进行了位置裁剪。5 类异构处理单元的不同表现在对 S 盒替换、置换、有限域乘法三类处理单元的包含上，具体见表 3-7 所示。

S 盒替换单元是整个架构中的重要单元，75% 的分组密码算法使用 S 盒替换操作来完成算法中的非线性变换，而且 S 盒替换单元的面积开销占据了整个架构的相当部分，因此很有必要对 S 盒替换单元进行位置优化。算法的统计特征表明，S 盒替换操作一般出现的位置是轮函数的中间位置，77.78% 的算法在查表前进行了密钥加操作；查表后则主要进行移位、字节变换、有限域乘法等操作；没有一个算法将 S 盒替换操作作为轮函数的开始或者结束。因此在 PE 组的第 1、3 行放置 S 盒查表单元是不合理的，因此 PE 组中只有第 2 行包含了 S 盒查表单元。




图 3-5 PE 组功能拓扑图

有限域乘法在 AES 算法中引入，随后出现的加密算法广泛使用该结构；包含有限乘法的算法有 AES、TWO FISH、CLEFIA、ARIA、SQUARE、SHARK、GRAND\_CRU、KHAZAD、HIEROCRYPT\_L1、HIEROCRYPT\_3。在这些算法中有限域乘法都紧跟在 S 盒查表操作之后，因此有限域乘法应该出现在紧跟 S 盒查表操作行之后，对应于 PE 组中的第 3 行。

表 3-7 5 类异构处理单元对比

处理单元类别		PE1	PE2	PEe3	PE4	PE5
包 含 操 作	逻辑单元	√	√	√	√	√
	算术单元	√	√	√	√	√
	移位单元	√	√	√	√	√
	置换单元	√			√	
	S 盒子替换单元			√		

如表 3-55 所示，在轮函数中，各类处理单元的前后出现概率最高的操作是异或操作，因此除了逻辑操作单元本身除外，其它的处理单元的前后都串行连接了异或操作，这样可以有效减少算法映射所需的行数。对于移位算子和算术算子之间的组合，虽然概率也比较高，但是这两个算子对应功能单元的组合设计会成为处理单元的关键路径，虽然这种组合可以在一定程度上提高阵列的处理效率到也损害了阵列性能，因此本设计忽略这两种算子的组合设计。

### 3.2.3 PE 设计

处理单元是架构中的最小执行单元，它包含算法需求的各种功能单元：算术单元（AU）、移位单元（SH）、置换单元（PER）、S 盒替换单元（LUT）、有限域乘法单元（GFM）、逻辑单元（LOU）以及这些单元串联的异或操作。




图 3-6 带全功能的处理单元

图 3-6 是一个带全功能的处理单元，根据 3.2 中对 PE 组的描述可知，PE 组中共有五类不同的执行单元，这些执行单元在置换单元（PER）、S 盒替换单元（LUT）和有限域乘法单元（GFM）的包含上会有所差异。从这个全功能的处理单元中删除某些功能单元就可以得到 PE 组中的五类处理单元。

处理单元中有 4 个 32 位的输入：in0、in1、in2、in3，这些输入来自上一行的互连输出，传输上一行处理后的数据。处理单元有两个输出 out0 和 out1，输出到互连单元作为下一行的输入；每一个输出数据可以来自处理单元并行通路中任何一个，因此在输出端有 2 个 MUX 来选择输出。

整个 PE 包含 914bit 配置位，其中 0-3 用来选择 PE 功能，其它配置位都是各个功能单元的配置信息，其中逻辑单元 3bit，S 盒单元 2bit，算术单元 5bit，置换单元 352bit，移位单元 4bit，有限域乘法 544bit。

### 3.3 功能单元设计

处理单元中有 6 条独立的数据通路，这 6 条数据通路都对应着不同的功能单元：算术单元(AU)、移位单元(SH)、置换单元(PER)、S 盒替换单元(LUT)、有限域乘法单元(GFM)、逻辑单元(LOU)，接下来分别介绍这这些功能单元的结构。

#### 3.3.1 逻辑单元

在 3.1 节中算法分析总结的逻辑操作算子特征如表 3-8 所示；所有的算法都使用了异或操作，与操作和或操作只有很少的算法使用，没有算法使用了非逻辑操作。

表 3-8 逻辑操作统计特征

逻辑操作	使用频率	逻辑操作	使用频率
XOR	100.00%	AND	8.30%
NOT	0.00%	XOR->XOR	30.56%
OR	2.80%	XOR->XOR->XOR	17.00%

对于逻辑操作的级联，有 30.56%的算法中含有双异或操作，有 17%的算法中含有三异或操作；为了支持多异或操作，如图 3-7 所示，逻辑单元中对异或操作进行了可选择的三级级联。




图 3-7 逻辑单元结构

如图 3-7 所示，结构中共有 7 路数据，因此需要一个 8 输入 MUX，共需要 3 位配置位。对应的配置信息和操作功能如表 3-9 所示。

表 3-9 逻辑单元的配置信息分配

控制信号	操作
000	$ir0 \oplus ir1$
001	$ir0 \oplus ir1 \oplus ir2$
010	$ir0 \oplus ir1 \oplus ir2 \oplus ir3$
011	$ir0 ir1$
100	$ir0 \& ir1$
101	Ir2 直通

### 3.3.2 S 盒单元

S 盒是许多分组密码算法中唯一的非线性部件，提供了算法所需要到混乱作用。分组算法中常常需要并行查找相同或不同的 S 盒，S 盒代替的输入粒度差别较大，以不大于 8 位者居多；S 盒的大小也很不相同，从 512bit 到 80kbit。对大量的分组密码算法分析可以得出 S 盒查找表的输入输出常见有 4-4、6-4、8-8、8-32、6-2、10-8 六种模式。表 3-10 列出了不同 S 盒查找表模式的使用频度。

表 3-10 S 盒输入输出模式使用频度表

输入输出模式	使用频度	输入输出模式	使用频度
4-4	14.8%	8-32	3.7%
6-4	3.7%	6-2	3.7%
8-8	70.4%	10-8	3.7%

根据表 3-10 的数据可知 4-4、6-4、8-8、8-32、6-2 五种查表模式占到了整个 S 盒查找表方式的 96.3%，对于 10-8 模式，无法与前面五种模式进行兼容，而且占用比例很小，因此本文只对前面五种模式提供支持。




图 3-8 S 盒查找表结构

根据上面对 S 盒的模式研究，提出如图 3-8 所示的 S 盒结构。使用了四个  $2^8 \times 8$  RAM 并联电路，查表前后支持异或逻辑操作，32 位输入数据被拆分成 4 个 8bit 位的地址位，输出的 4 个 8bit 数据又重新组合成一个 32bit 数据输出。

### 3.3.3 算术单元

算法分析表明，47.22% 的算法包含算术运算，其中有 78.2% 是 32 位运算，紧跟模  $2^{32}$  操作；11.2% 是 16 位运算，紧跟  $2^{16}$  运算；10% 是 8 位运算，紧跟  $2^8$  运算。因此在进行结构设计时同时兼容了 8、16 和 32 三种位宽的运算需求。算术运算前后出现异或操作的概率分别是 56% 和 75%，因此与其它功能单元一样，算术单元的前后都串联了异或操作。




图 3-9 算术单元结构

算术单元中有 3 个 2 输入 MUX，需要 3 位配置，AU 需要两位配置；共需要 5 位配置信息。如表 3-11 所示，最高 2 位配置信息控制 AU 的模式，余下的 3 位配置信息控制 3 个 2 输入 MUX 完成异或操作选择。

表 3-11 算术单元的配置信息分配（部分）

控制信号				操作
AU	MUX2	MUX1	MUX0	
00	0	0	0	$(ir0+ir2) \text{ modulo } 2^8$
00	0	0	1	$((ir0 \oplus ir1)+ir2) \text{ modulo } 2^8$
00	0	1	1	$((ir0 \oplus ir1) + (ir1 \oplus ir2)) \text{ modulo } 2^8$
01	0	0	0	$(ir0+ir2) \text{ modulo } 2^{16}$
01	0	0	1	$((ir0 \oplus ir1)+ir2) \text{ modulo } 2^{16}$
01	0	1	1	$((ir0 \oplus ir1) + (ir1 \oplus ir2)) \text{ modulo } 2^{16}$
10	0	0	0	$(ir0+ir2) \text{ modulo } 2^{32}$
10	0	0	1	$((ir0 \oplus ir1)+ir2) \text{ modulo } 2^{32}$
10	0	1	1	$((ir0 \oplus ir1) + (ir1 \oplus ir2)) \text{ modulo } 2^{32}$

### 3.3.4 置换单元

比特置换被 DES、PRESENT 等算法用来完成非线性变换，同时还有组合、扩展的功能。输入为 2 个 32 位数据，输出为 2 个 32 位数据或 1 个 64 位数据。置换还可以完成某些不容易实现的操作，比如移位操作、复杂逻辑操作等。




图 3-10 置换单元

置换单元由一个 64 位的 BENES（无阻塞）网络和 4 组异或逻辑构成，每一组异或逻辑还对应一组 2 输入 MUX。如式 (3.1) 所示，64 位 BENES 所需的配置为 352 位，因此整个置换单元共需  $352+4=356$  位配置信息。

$$BENES(N).length = \frac{2 * (2 * \log_2(N) - 1)}{N} \quad (3.1)$$

### 3.3.5 移位单元

在分组密码算法中使用最多的移位操作是 32 比特的移位和循环移位，占总共的 83.3%。只有 16.7% 的算法的移位运算是 8 比特的，因此本文设计的移位单元只支持 32 比特的操作，少量使用到 8 比特移位运算的算法可以使用置换单元来代替实现。




图 3-11 移位单元结构

如图 3-11 所示, 移位单元输入两个 32 比特的数据, 其中一个的操作数, 一个是移位比特位数。移位单元支持左移位、右移位、左循环移位和右循环移位。

整个数据通路需要 4 比特的控制信息, 具体的含义如表 3-12 所示, 两 bit 控制移位单元的移位模式, 两 bit 控制两个 2 输入 MUX 完成前后异或的组合功能选择。

表 3-12 移位单元控制信息(部分)

控制信号			操作
MUX1	SH	MUX2	
0	00	0	$ir0 \ll ir2$
0	00	1	$(ir0 \oplus ir1) \ll ir2$
0	01	1	$(ir0 \oplus ir1) \gg ir2$
0	11	1	$(ir0 \oplus ir1) \ggg ir2$
1	11	1	$((ir0 \oplus ir1) \ggg ir2) \oplus ir3$

### 3.3.6 有限域乘法单元

有限域乘法在分组密码算法中的出现频率比较高, 比较常见的使用了有限域乘法的算法有 AES、TWOFISH、CLEFIA、ARIA、SQUARE、SHARK 等。这些算法中出现的有限域都是  $GF(2^8)$  域, 因此本文中的有限域乘法单元只支持  $GF(2^8)$  上的乘法运算。

- 有限域  $GF(2^n)$  上的乘法

在  $GF(2^n)$  上, 我们设  $f(x)$  是不可约多项式, 也被称为域多项式,  $GF(2^n)$  中的元素可以看作是小于  $n$  次的多项式。设  $GF(2^n)$  上的两个元素为:

$$a(x) = a_{n-1}x^{n-1} + a_{n-2}x^{n-2} + \dots + a_1x + a_0 \quad (3.2)$$

$$b(x) = b_{n-1}x^{n-1} + b_{n-2}x^{n-2} + \dots + b_1x + b_0 \quad (3.3)$$

定义两者的乘积为:

$$c(x) = a(x)b(x) \bmod f(x) = c_{n-1}x^{n-1} + c_{n-2}x^{n-2} + \dots + c_1x + c_0 \quad (3.4)$$

$$\text{其中: } f(x) = x^n + f_{n-1}x^{n-1} + f_{n-2}x^{n-2} + \dots + f_1x + f_0$$

根据有这个乘法定义,  $GF(2^n)$  上的乘法本质上是多项式中对应的系数进行运算, 目前实现的基本方法是采用“Shift-and-add”算法<sup>[57][58]</sup>, 该算法执行多次移位, 且加法是串行操作。算法实质上是根据乘数, 将被乘数不断移位后, 将每个结果作模 2 加, 得到原始乘积, 再进行模运算, 就可以得到最终乘法结果。在现实中, 移位分为左移与右移两种方式, 并且通常采用边移位边做模运算的方式进行。使用向左移的方式时, 根据乘数的第  $i$  位的值来确定移位的位数, 若第  $i$  位上的数为 1, 那么被乘数左移  $i$  位; 若第  $i$  位上的数为 0, 那么被乘数不运算。由上述分析可知, 利用逻辑左移可以很容易实现被乘数移位, 同时对每次的移位结果进行模运算, 最后将每个结果模 2 加得到最终结果。“Shift-and-add”算法描述如图 3-12 所示:

根据有限域  $GF(2^8)$  的性质以及移位相加“Shift-and-add”算法, 对于具有任意不可约多项式的有限

域  $GF(2^8)$  上的乘法，多项式  $a(x)$  乘以  $x$  为：

$$r(x) = (a_7x^7 + a_6x^6 + \dots + a_1x + a_0) \cdot x \bmod (x^8 + f_7x^7 + f_6x^6 + \dots + f_1x + f_0) \quad (3.5)$$

由式 (3.5) 可得：

$$r(x) = (a_7f_7 + a_6)f_7x^7 + (a_7f_6 + a_6)f_6x^6 + (a_7f_5 + a_6)f_5x^5 + \dots + (a_7f_1 + a_6)f_1x + a_7f_0 \quad (3.6)$$

Shift-and-add 算法描述
Input: 二元多项式 $a(x)$ 、 $b(x)$ ，最高次项系数最多为 $(n-1)$ Output: $c(x)=a(x)b(x) \bmod f(x)$ $c = 0$ for $i=n-1$ to 1 do if $a_i=1$ then $c=c+b$ $c=c \cdot x \bmod f(x)$ if $a_0=1$ then $c=c+b$ return ( $c$ )

图 3-12 Shift-and-add 算法描述

由式 (3.6) 可获得任意不可约多项式的  $GF(2^8)$  域的乘法电路。将  $x$  乘法电路依次串联起来，便可得到  $GF(2^8)$  域上任意不可约多项式的基本乘法运算电路。将这样的多个基本乘法运算电路并联再异或，便组成了  $GF(2^8)$  乘法矩阵运算电路<sup>[59]</sup>。

#### ● 电路结构

$GF(2^8)$  域上的乘法单元电路结构如图 3-13 所示。电路分为两部分，分别是  $GF(2^8)$  域矩阵乘法电路和静态配置寄存器。 $GF(2^8)$  域矩阵乘法电路模块负责完成  $GF(2^8)$  域上的矩阵乘法运算工作。静态配置寄存器的功能是完成  $GF(2^8)$  域上乘数多项式及不可约多项式信息的存储工作。

分组密码算法实际应用中， $GF(2^8)$  域上的乘法通常会用矩阵乘法形式表示，乘数多项式以及不可约多项式是较为固定的。因此，对这两种运算参数采取静态配置的形式读入到有限域乘法运算电路中。对分组密码算法的分析发现，在一个  $4 \times 4$  的矩阵中，乘数为  $4 \times 4 \times 8 = 128$  比特，不可约多项式信息则为 8 比特。架构中有四条通路，因此静态配置寄存器大小为  $4 \times 136 = 544$  比特。





图 3-13  $GF(2^8)$  域乘法电路整体结构

根据公式 (3.6) 可以得到对于任意不可约多项式  $GF(2^8)$  域上的  $x$  乘法电路。如图 3-14 所示。




 图 3-14  $GF(2^8)$ 域  $x$  乘法电路

其中  $(f_7, \dots, f_1, f_0)$  是不可约多项式的低 8 位，将图 3-14 描述的电路定义为  $xtime$ ，那么将 7 个  $xtime$  电路依次串联起来，再将结果进行三级异或，就可以得到如图 3-15 所示的  $GF(2^8)$ 域上任意不可约多项式的乘法运算电路。称它为基本有限域乘法电路，记为  $GF28Mult$ 。

在图 3-15 中， $f[7:0]$  即为  $xtime$  电路中的  $(f_7, \dots, f_1, f_0)$ ，是不可约多项式的低 8 位， $a[7:0]$  和  $b[7:0]$  表示域上的两个相乘的多项式。从图 3-13 的单元整体结构图可以知道， $a$  是操作数，来自运算数据， $b$  和  $f$  是被乘数和不可约多项式，从配置端输入，因此该电路结构可以完成  $GF(2^8)$  域的任意不可约多项式的乘法。




图 3-15 基本有限域乘法电路

在分组密码算法中通常将所有的 8 比特的乘数多项式以固定的矩阵方式给出，表示为矩阵乘法的形式。因此，如图 3-16 所示，四个基本有限域乘法电路并联，输出结果再进行异或操作，这样便得到了矩阵乘法中 1 行  $\times$  1 列的 8 比特运算。进一步，将该电路进行 4 路并联，输入 128 比特的乘数多项式、32 比特的运算数据以及 8 比特的不可约多项式便可以完成完整的  $4 \times 1$  矩阵乘法运算。




图 3-16 有限域矩阵乘法电路(1 行 x1 列)

### 3.3.7 互连单元设计

可重构阵列互连单元主要完成连续 PE 行的数据互连,如图 3-17 所示是所用互联单元的结构图,整个互联单元由两个部分组成:

第一层主要实现数据的全互联选择,由 16 个 20 输入 MUX 构成,每一个 MUX 的 20 输入分别为上一个 PE 行的输出(12 个)、通用寄存器堆(4 个)和外部输入接口(4 个)。每一个 20 输入 MUX 需要 5bit 配置信息,第一层总共需要 80bit 配置信息。

第二层实现 4 个字节数据按字节重组,由 16 个字节移位器构成。每一个字节移位器的输入为第一层中某一个 MUX 的输出。每一个字节移位器需要 2bit 配置信息,第二层总共需要 32bit 配置信息。加上第一层,整个互连单元需要 112bit 配置信息。




图 3-17 互连单元结构图

### 3.4 本章小结

本章首先选取了 36 个比较常用的分组密码算法作为研究对象，为分组密码算法建立了统一的图分析模型，基于这个图分析模型，分别对这些分组密码算法算子的模式特征、组合特征和次序特征进行了总结，分析了这 3 类特征和可重构阵列架构设计的关系。

在算法特征的基础上，对架构中 PE 设计提出了一个初始的方案。这个初始方案确定了可重构密码处理器的计算阵列设计，计算阵列由 PE 组重复迭代构成，因此重点讨论了单个 PE 组的设计，包括 PE 组中的 5 类运算单元设计，二级结构带字节循环移位功能的互连单元设计以及 6 类功能（算术、移位、逻辑、S 盒替换、置换、有限域乘法）设计。根据 S 盒替换、置换、有限域乘法这三类算子在算法特征分析中表现出来的次序特征，对这三种运算单元进行了分布优化，减少了单元个数；对于加法、移位、逻辑操作，统计特征不明显，进行了全包含设计，进一步的优化会在第四章的映射分析之后进行。



## 第四章 基于算法映射的 PE 阵列结构优化

在第三章中根据算法特征确定了一个 PE 阵列架构的初始设计，在初始设计中除了定义架构的基本属性以外还根据算子的次序特征对部分功能单元进行了优化，但是对于次序特征不明显的算子，对应的功能单元在 PE 中同构分布，本章将从算法映射的角度对此类功能单元进行消除优化，进一步减少架构中的冗余功能。

### 4.1 可重构架构映射概述

应用映射是可重构设计的一个主要难题，在可重构架构上处理数据密集型应用要求较高的吞吐量和并行性，采用手动的方法将应用映射到可重构架构上不仅费时并且容易出错，当应用集合增大时，大量的映射变得非常繁琐。手工映射需要映射人员对架构有清晰的认识，不容易掌握，而且在架构进行微调时，所有的映射要重新进行，出现大量的重复性工作。与之对比，拥有高效的自动化映射工具不仅可以快速高效地完成大量应用的映射实验，并且允许架构设计人员对架构进行微调测试，根据测试结果反馈到架构设计，对架构进行优化调整。因而设计高效的自动化映射工具是可重构架构设计的一个必要且关键的问题。

#### 4.1.1 问题描述

应用可用数据流图（Data Flow Graph, DFG）表示，在 DFG 中每个节点表示应用中的某一个运算操作，有向边表示两个操作间的数据依赖关系和数据流向。应用到可重构阵列上的映射包括三个部分：DFG 中的节点到可重构阵列上的 PE 的映射；DFG 中的有向边到 PE 间互连的映射；数据到局部存储的映射。图 4-1 给出了一个应用到可重构阵列上的映射，数据先从存储器读入，在 PE 上完成运算，通过互连传递数据，直到获取最终结果然后存入存储器，图中的 R 表示该 PE 不进行运算，作为路由使用。




图 4-1 应用到 PE 阵列上的映射

通常将应用映射到可重构阵列上需要考虑体系结构上的几点制约因素：

- 阵列

阵列的规模，即阵列上的资源数量，直接决定应用操作的并行度和吞吐量，较大的应用映射到

资源数较少的阵列上时，需要根据资源数量对应用进行划分，在不同划分里的运算需要对可重构阵列进行配置切换才能继续执行。另一个关键因素是阵列的拓扑结构，包括阵列的横向执行单元的个数，这决定了应用可以在阵列上映射的数据宽度；阵列的纵向深度，这在应用进行流水展开时决定了可以映射的流水级数。

- 处理单元

每一个处理单元都包含多个功能单元，例如移位、算术、逻辑等。在进行应用映射时需要对应的处理单元能够提供应用节点的操作；在异构的可重构阵列中，一些面积开销大的功能单元如 S 盒替代单元只存在阵列中的部分处理单元中，因而不是所有的操作都能映射到任意的处理单元上。

- 局部存储器

通常多个处理单元通过总线来共享一个局部存储器，总线的带宽有限，不能在一个周期完成所有 PE 的数据获取，因此在映射时要考虑这种总线带宽限制。

- 互连网络

可重构阵列中 PE 间的互连资源是有限的，不是所有的 PE 间都可以直接互连；在某些时候还需要将某一个 PE 作为路由使用。互连网络结构是应用映射时通信路径选择的主要约束因素。

分组密码算法作为一种特定的应用，密码可重构作为一种特定的可重构处理器，分组密码算法到密码可重构的映射具有自己的特点：

- 1) 可重构密码处理器阵列的互连是有导向的，加密数据从阵列的第一行输入，第一行运算后的输出结果又输入到下一行，数据经过整个阵列从最后一行输出。因此在映射时从阵列的第一行出发，数据流向和阵列的互连导向一致；
- 2) 可重构密码处理器阵列上的映射属于空间映射，将密码算法的轮函数迭代展开，在架构上进行流水展开映射；
- 3) 行间的互连不是硬连线，而是数据选择。可以选择某条路径到达下一行的任何位置，但不可以同时到达所有的位置。也就是从某一个点出发的所有连线是互斥的，不可同时存在，每一次只能互连到一个位置；
- 4) PE 内部功能更复杂，不只是单个运算到单个 PE 的映射，PE 内部有很多组合功能设计，应用中的多个功能会被打包到一起映射到一个 PE 中；
- 5) 本文的可重构密码处理器阵列被设计成行间异构、列间异构。这样的不一致性结构在架构建模描述、运算功能匹配上会更加复杂。

#### 4.1.2 研究现状

将一个循环体映射到可重构架构，根据映射目标架构的不同，有两种常用的映射方法：时间映射（Temporal Mapping）和空间映射（Spatial Mapping）。

时间映射适用于处理单元只有一个或者一行的可重构处理器的架构。时间映射的方法将整个循环体映射到一个 PE 或一行 PE 上，每 PE 个或每行 PE 执行不同迭代次数的循环。PE 要顺序执行多个操作，每执行完循环的一次操作就要进行一次重构，动态配置下一级的操作功能。时间映射方法的特点有：

- 1) 循环体的所有操作都在一个 PE 或一行 PE 内完成，不需要考虑 PE 间的数据互连；

2) 可以直接利用传统的程序编译方法完成循环的映射。

这类 CGRA 映射问题<sup>[60][61][62]</sup>的方案来自于 VLIW 架构的编译技术，它利用了 VLIW 中的时间流水调度算法和 VLIW 中的存储共享方法。

空间映射的方法适用于可重构阵列架构，它将循环中的所有或部分操作一次性映射到 CGRA 的 PE 阵列上，每个 PE 绑定循环中的一个操作，整个循环执行的过程中只用配置一次，不需要再经过重新配置执行其它操作。空间映射的方法有以下特点：

- 1) 能够充分利用 CGRA 计算资源和并行运算的能力，并行执行循环体的多次循环；
- 2) PE 只需要完成一个固定的操作，重构的开销小，整个循环的过程不需要进行重构；
- 3) 操作节点的布局要充分考虑到各个操作间的数据依赖关系和 CGRA 的互连资源，布局复杂，并且要使用较多的互连资源；

这类 CGRA 映射问题的研究更为广泛，最开始的方案灵感来自 FPGA 综合里的布局布线技术<sup>[63][64]</sup>，但是 CGRA 本身和 FPGA 有很大不同，具体来说，CGRA 中的互连线大部分是固定的，而 FPGA 中是可配置的；因此基于 FPGA 综合里的布局布线技术在固定的互连上寻找路由变得很困难。后来的一些映射方法主要来自于图论领域，文献<sup>[65]</sup>利用子图同构算法获取 DFG 图到架构图之间的映射候选集；SPKM<sup>[69]</sup>引入分裂和外扩的方式<sup>[70]</sup>，它将应用看成一个集合，每一次向外扩展一个点，余下的点作为新的扩展集合，一直到集合中的点全部外扩完毕。类似的图论方案还有如文献<sup>[71]</sup>中的子图同胚<sup>[72]</sup>以及 EPIMap<sup>[73]</sup>中的图满射技术。

本文中的可重构密码处理器是 PE 阵列架构，映射时将密码算法循环展开以流水的形式映射到阵列上，因此本文中的应用映射问题为空间映射。根据架构特征分析，本文将密码算法的映射问题归纳为子图同构问题的一个变种，子图同构算法能够在异构的不规整架构中找出所有的可能映射方案，然后再通过一定的选优规则找出资源使用最少的方案作为最终映射方案。

## 4.2 子图同构概述

子图同构作为图论中的一个重要问题而被广泛研究，在相似查找、商品推荐、化学结构相似度检查等领域都有应用，本节将简单介绍子图同构的概念以及当前最优的子图同构算法。

### 4.2.1 子图同构基本概念

#### ● 基本定义

**定义 5.1 (图):** 一个图是一个四元组  $G = (V, E, \alpha, \beta)$ ，其中：

- 1)  $V \neq \emptyset$  称为  $G$  的顶点集，其元素称为顶点或结点；
- 2)  $E \subseteq V \times V$  称为  $G$  的边集，其元素称为边；
- 3)  $\alpha: V \rightarrow \Sigma_V$  为图  $G$  的顶点标记函数，说明顶点与其标记的对应关系；
- 4)  $\beta: E \rightarrow \Sigma_E$  为图  $G$  的边标记函数，说明边与其标记的对应关系。

**定义 5.2 (子图):** 一个图  $G_1 = (V_1, E_1, \alpha_1, \beta_1)$  为图  $G_2 = (V_2, E_2, \alpha_2, \beta_2)$  的一个子图，记为  $G_1 \subseteq G_2$ ，如果有：

- 1)  $V_1 \subseteq V_2$ ；
- 2)  $E_1 \subseteq E_2 \cap (V_1 \times V_1)$ ；

3)  $\alpha_1(x) = \alpha_2(x)$ ,  $\forall x \in V_1$ ;

4)  $\beta_1((x, y)) = \beta_2((x, y))$ ,  $\forall (x, y) \in E_1$ 。

此时，我们也称图  $G_2$  为图  $G_1$  的一个超图。

**定义 5.3 (图同构):** 图  $G_1 = (V_1, E_1, \alpha_1, \beta_1)$  和图  $G_2 = (V_2, E_2, \alpha_2, \beta_2)$  是同构的，记为  $G_1 \cong G_2$ ，如果存在一个双射函数  $f: V_1 \rightarrow V_2$ ，使得：

a)  $\alpha_1(x) = \alpha_2(f(x))$ ,  $\forall x \in V_1$ ;

b)  $\beta_1((x, y)) = \beta_2((f(x), f(y)))$ ,  $\forall (x, y) \in E_1$ 。

这样的函数  $f$  也称为图  $G_1$  与  $G_2$  的图同构。例如图 4-2 中 A 和 B 两个图同构，顶点如图中的虚线箭头一一对应。




图 4-2 图同构的示例

**定义 5.4 (子图同构):** 给定图  $G_1$  与  $G_2$  的一个图同构  $f$  以及另一个图  $G_3$ ，如果  $G_2 \subseteq G_3$ ，则  $f$  为图  $G_1$  与  $G_3$  的一个子图同构。图 4-3 是一个子图同构的示例，S 是 G 的一个子图，它包含了 G 中顶点集的一个子集，而且 S 中顶点的连接方式与 G 中相同，所以称 S 是 G 的一个同构的子图。




图 4-3 子图同构的示例

## ● 复杂度分析

子图同构被证明是一个 NP 完全问题，即在最坏情况下，判定两个图子图同构所需时间与图中所包含的节点数量成指数增长关系。也就是说，最坏情况下解决子图同构问题的时间复杂度为  $O(e^n)$ ，其中  $n$  为规模较大的图中的节点个数。

虽然子图同构问题具有先天的复杂性，但是由于可重构密码处理器上的算法映射本身的一些特性可以使问题的复杂度降低。

- 1) 算法图和架构图都是有向图，而且有明确的起点和终点，架构图中的算法图候选集非常有限；
- 2) 架构图中每一个结点（PE）的输入输出很有限，而且只有相邻节点才有互连，因此图的边集很小，这也简化了算法的复杂度；
- 3) 在本架构中一共只有 5 类 PE，而且边没有属性，降低了图标记的难度。



### 4.2.2 VF2 子图同构算法

图的同构判定是图论学科的基本问题之一，文献[71]对这个问题进行了充分的研究。文献[72]提出了 Ullmann 算法，它是一个前向剪枝的带有回溯的树搜索过程；文献[73]提出的 VF2 算法同样基于搜索方法，它利用一个快速计算的启发式规则进行剪枝，这使其性能得到显著提升。

表 4-1 Ullmann 算法和 VF2 算法对比

算法	VF2 <sup>[72]</sup>		Ullmann <sup>[73]</sup>	
复杂度	最好情况	最坏情况	最好情况	最坏情况
时间	$O(N^2)$	$O(N!N)$	$O(N^3)$	$O(N!N^2)$
空间	$O(N)$	$O(N)$	$O(N^3)$	$O(N^3)$

VF2 算法的核心思想是搜索加剪枝，重点就在于如何剪枝。状态  $s$  存储搜索过程中的部分匹配，以及算法需要的其它数据。 $M(s)$  代表中间状态， $M_1(s)$  和  $M_2(s)$  表示当前状态  $s$  的部分匹配中图  $G_1$  和图  $G_2$  中的点，整个算法流程如图 4-4 所示。




图 4-4 VF2 子图同构算法流程

初始化时状态是  $s_0$ ， $M(s_0)$  是空集，即还没有任何匹配；之后递归的进行搜索。如果当前状态  $s$  代表的部分匹配  $M(s)$  包含了  $G_2$  中的所有节点，则已经找到了  $G_2$  在  $G_1$  中同构的子图，搜索结束；否则，在当前的局部匹配基础上，再匹配一个点。找出所以可能进行匹配点对集合  $P(s)$ ；对于每一个匹配对  $p$ ，检查加入匹配  $p$  是否可行，即加入  $p$  后，两个图是否保证同构，以及加入  $p$  之后，是否还有扩展的可能性；如果加入匹配  $p$  可行，则将  $p$  加入  $s$ ，递归调用  $\text{Match}()$ ，继续搜索。如果若干次调用  $\text{Match}()$  后都没有找到同构的子图，则说明当前状态不可能扩展出可行的子图同构匹配；所以将生成新状态时加入的匹配  $p$  从  $s$  中删除，回溯到上一个状态。

在上述算法流程中，对于每一个新加入的匹配  $p$ ，我们要检验其加入的可行性，从而对搜索空间进行剪枝，提高算法的效率。

先约定几个符号： $N_1$  和  $N_2$  表示图  $G_1$  和图  $G_2$  中的点集。 $n$  和  $m$  分别表示图  $G_1$  和图  $G_2$  中的点。 $\text{Pred}(G, n)$  表示点  $n$  在图  $G$  中的前驱， $\text{Succ}(G, n)$  表示点  $n$  在图  $G$  中的后继。 $T_1^{\text{in}}(s)$  和  $T_2^{\text{in}}(s)$  表示状态  $s$  在图  $G_1$  和图  $G_2$  中指向当前已经匹配的点的集合的所有边的源点集合。 $T_1^{\text{in}}(s)$  和  $T_2^{\text{in}}(s)$  表示状态  $s$  在图  $G_1$  和图  $G_2$  中，从当前已经匹配的点的集合出发的所有边的终点集合。 $T_1(s) = T_1^{\text{in}}(s) \cup T_1^{\text{out}}(s)$ ，表示当前状态  $s$  在图  $G_1$  中已经匹配的点的集合的所有一步邻居。 $\tilde{N}_1(s) = N_1 - M_1(s) - T_1(s)$ ，表示图  $G_1$  中，除了  $s$  中已经匹配的点和这些点的一步邻居以外的点。

新加入的点对  $p$  需要同时满足五个规则：

$$\begin{cases} \text{Pred}_{2to1} \Leftrightarrow \forall n' \in M_1(s) \cap \text{Pred}(G_1, n), \exists m' \in \text{Pred}(G_2, m) \mid (n', m') \in M(s) \\ \text{Pred}_{1to2} \Leftrightarrow \forall m' \in M_2(s) \cap \text{Pred}(G_2, m), \exists n' \in \text{Pred}(G_1, n) \mid (n', m') \in M(s) \\ R_{\text{pred}}(s, n, m) \Leftrightarrow \text{Pred}_{2to1} \wedge \text{Pred}_{1to2} \end{cases} \quad (4.1)$$

$$\begin{cases} \text{Succ}_{2to1} \Leftrightarrow \forall n' \in M_1(s) \cap \text{Succ}(G_1, n), \exists m' \in \text{Succ}(G_2, m) \mid (n', m') \in M(s) \\ \text{Succ}_{1to2} \Leftrightarrow \forall m' \in M_2(s) \cap \text{Succ}(G_2, m), \exists n' \in \text{Succ}(G_1, n) \mid (n', m') \in M(s) \\ R_{\text{succ}}(s, n, m) \Leftrightarrow \text{Succ}_{2to1} \wedge \text{Succ}_{1to2} \end{cases} \quad (4.2)$$

$$\begin{cases} \text{Card\_in\_succ} \Leftrightarrow \text{Card}(\text{Succ}(G_1, n) \cap T_1^{\text{in}}(s)) \geq \text{Card}(\text{Succ}(G_2, m) \cap T_2^{\text{in}}(s)) \\ \text{Card\_in\_pred} \Leftrightarrow \text{Card}(\text{Pred}(G_1, n) \cap T_1^{\text{in}}(s)) \geq \text{Card}(\text{Pred}(G_2, m) \cap T_2^{\text{in}}(s)) \\ R_{\text{in}}(s, n, m) \Leftrightarrow \text{Card\_in\_succ} \wedge \text{Card\_in\_pred} \end{cases} \quad (4.3)$$

$$\begin{cases} \text{Card\_out\_succ} \Leftrightarrow \text{Card}(\text{Succ}(G_1, n) \cap T_1^{\text{out}}(s)) \geq \text{Card}(\text{Succ}(G_2, m) \cap T_2^{\text{out}}(s)) \\ \text{Card\_out\_pred} \Leftrightarrow \text{Card}(\text{Pred}(G_1, n) \cap T_1^{\text{out}}(s)) \geq \text{Card}(\text{Pred}(G_2, m) \cap T_2^{\text{out}}(s)) \\ R_{\text{out}}(s, n, m) \Leftrightarrow \text{Card\_in\_succ} \wedge \text{Card\_out\_pred} \end{cases} \quad (4.4)$$

$$\begin{cases} \text{Card}_{\text{pred}} \Leftrightarrow \text{Card}(\tilde{N}_1(s) \cap \text{Pred}(G_1, n)) \geq \text{Card}(\tilde{N}_2(s) \cap \text{Pred}(G_2, n)) \\ \text{Card}_{\text{succ}} \Leftrightarrow \text{Card}(\tilde{N}_1(s) \cap \text{Succ}(G_1, n)) \geq \text{Card}(\tilde{N}_2(s) \cap \text{Succ}(G_2, n)) \\ R_{\text{new}}(s, n, m) \Leftrightarrow \text{Card}_{\text{pred}} \wedge \text{Card}_{\text{succ}} \end{cases} \quad (4.5)$$

式 (4.1) 和式 (4.2) 保证加入新的匹配对  $p$  后，两个子图仍然是同构的。设新加入的匹配对是  $(n, m)$ ，则对于  $n$  在图  $G_1$  中的所有前驱（或后继），必须能在图  $G_2$  中  $m$  的前驱（或后继）里有相应的点与之对应。同样，对于  $m$  在图  $G_2$  中的所有前驱（或后继），也必须能在图  $G_1$  中  $n$  的前驱（或后继）里有相应的点与之对应。

式 (4.3)、式 (4.4) 和式 (4.5) 都是剪枝策略。其中  $\text{Card}()$  表示求集合中元素的个数。式 (4.3) 和式 (4.4) 表示  $n$  在  $T_1^{\text{in}}(s)$ （或  $T_1^{\text{out}}(s)$ ）中的前驱（或后继）的数目，必须大于等于  $m$  在  $T_2^{\text{in}}(s)$ （或  $T_2^{\text{out}}(s)$ ）中的前驱（或后继）的数目。如果不满足，则说明对于图  $G_2$  中新匹配的点  $m$ ，其邻居个数是大于图  $G_1$  中  $n$  的邻居个数的，最终必然无法完全匹配图  $G_2$  中所有的点。

式 (4.5) 跟式 (4.3) 和式 (4.4) 思想类似，只不过考虑的是两步邻居。具体来说，式 (4.3) 和式 (4.4) 中的考虑的邻居是  $T_1^{\text{in}}(s)$  和  $T_1^{\text{out}}(s)$  中的邻居。这些点既跟  $n$  相邻，又跟当前匹配中的其它点相邻。而式 (4.5) 考虑的邻居是只跟  $n$  相邻，而跟当前匹配中其它点不相邻的邻居。这样细粒度

的考虑的好处是可以更细粒度的剪枝，从而提高剪枝效率。

算法的搜索空间主要由候选点对集合  $P(s)$  决定，在每一个状态  $s$  下都对应不同的搜索空间。候选点对的生成规则为：

- 1) 如果  $T_1^{out}(s)$  和  $T_2^{out}$  都不为空，则取这两个集合中的所有点两两组合，生成候选匹配点对集合；
- 2) 如果  $T_1^{out}(s)$  和  $T_2^{out}$  两个集合都为空，若  $T_1^{in}(s)$  和  $T_2^{in}(s)$  都不为空，则取这两个集合中的所有点两两组合，生成候选匹配点对集合；
- 3) 如果上面四个集合都为空（对于非连通图会出现这种情况）。则只能找两个图中所有没有匹配的点两两组合，生成候选匹配点对集合。

细粒度的分类讨论可以尽量减少单次生成的候选匹配对的数量。否则如果每次都按上面第三种方式生成点对集合，每次递归都会生成很多之前生成过的匹配对，造成重复计算。

### 4.3 基于改进的子图同构算法的 PE 阵列映射方案

子图同构问题和算法映射问题在问题模型上有着很大的相似性，本节将重点论述这两个问题的异同点；并在此基础上，通过对子图同构算法的部分约束条件进行调整，将 VF2 子图同构算法应用到算法映射中。

#### 4.3.1 架构建模

在第三章中介绍了用有向图对算法建模的方法，利用图的节点描述算法中的算子，图中的边描述数据依赖。对于可重构架构，同样可以对架构进行图建模，利用节点描述 PE，边描述架构中的互连。这样算法和架构有了相同的基于图的描述方式，利用图论中的匹配算法可以完成算法图到架构图的匹配映射<sup>[35]</sup>。

**定义 5.5（架构图）：**一个架构图是一个二元组  $ARG=(V, E)$ ，其中  $V$  是节点集，表示架构中的 PE； $E$  是边集，表示架构中的数据互连。

和算法图相比，架构图中的节点具有更复杂的功能属性和位置属性，架构图中的边网络也更加庞大。

初始架构中定义了 5 类 PE，因此架构图中的节点有五类不同的功能属性，在架构图中用字符串进行描述。如表 4-2 所示，PE1 的功能属性的字符串描述了第一类 PE 的 19 种功能，表中的 au 表示算术功能，xor 表示逻辑功能，sh 表示移位功能，bn 表示置换功能，lut 表示 S 盒功能，gfm 表示有限域乘法功能，字符串组合表示功能的组合，每一个功能字符串之间用“\_”字符隔开，在进行算法图节点和架构图节点匹配时，算法图节点的功能属性必须是架构图节点功能属性的子集，也就是说架构图节点对应的 PE 能够提供算法节点所需的功能，在属性比较时，算法图节点属性字符串是架构图节点属性字符串的子串。架构图中的  $(x, y)$  位置属性标识了该节点对应的 PE 在架构中的位置。在算法映射匹配时根据这些位置信息从多个匹配中选择出占用最少行、列资源的结果。

表 4-2 架构图结点属性

节点 V	位置坐标 (x,y)	功能属性
PE1	(1,1)、(1,2)	au_xorau_auxor_xorau_xor_xorau_xor_xorau_sh_xorsh_shxor_xors hxor_xor_xorxor_xorxorxor_or_and_bn_xorbn_bnxor_xorbnxor_
PE2	(1,3)、(1,4)	au_xorau_auxor_xorau_xor_xorau_xor_xorau_sh_xorsh_shxor_xors hxor_xor_xorxor_xorxorxor_or_and_
PE3	(2,1)、(2,2) (2,3)、(2,4)	au_xorau_auxor_xorau_xor_xorau_xor_xorau_sh_xorsh_shxor_xors hxor_xor_xorxor_xorxorxor_or_and_lut_xorlut_lutxor_xorlutxor_
PE4	(3,1)、(3,2)	au_xorau_auxor_xorau_xor_xorau_xor_xorau_sh_xorsh_shxor_xors hxor_xor_xorxor_xorxorxor_or_and_bn_xorbn_bnxor_xorbnxor_gfm_x orgfm_gfmxor_xorgfmxor_
PE5	(3,3)、(3,4)	au_xorau_auxor_xorau_xor_xorau_xor_xorau_sh_xorsh_shxor_xors hxor_xor_xorxor_xorxorxor_or_and_gfm_xorgfm_gfmxor_xorgfmxor_

如图 4-5 所示，在 PE 组的图模型中，每一行的 4 个 PE 被抽象成四个点，每个点有与 PE 对应的功能属性，行与行之间的互连被抽象成从上一行到下一行的有向边，架构中的行间互连支持数据从上一行的 PE 到下一行的任意一个 PE，因此在图模型中上一行的每一个点都有一条有向边到下一行的任意一个点。




图 4-5 PE 组的图模型

## 4.3.2 算法映射方案

### 4.3.2.1 面向 PE 阵列映射的 VF2 子图同构算法修正

子图同构是指在模板图中存在一个和查询图同构的子图，根据式 (4.1) 和式 (4.2) 可知同构是一个双射关系。在算法图和架构图匹配的目标是从架构图中找出一个子图，这个子图包含算法图，但不要求同构，包含是一个从算法图到架构图的单射关系。因此在约束上，映射匹配的约束比子图同构弱。单纯的 VF2 算法不考虑点的属性问题，在算法映射时架构图节点功能属性要包含算法图的操作属性。

### ● 单射修正

图 4-6 描述了架构图和算法图的包含关系,  $\{(v1+v2, a1), (v3, a5), (v4, a6), (v5, a7), (v6+v7+v8, a9), (v9, a10)\}$  是一个从算法图到架构图的映射, 但是  $\{a1, a5, a6, a7, a9, a10\}$  构成的子图和算法图并不满足双射的同构关系, 子图中的多条边在算法图中没有对应的边存在, 这只是一个从算法图到架构子图的单射。

VF2 算法的  $R_{pred}$  和  $R_{succ}$  规则对图同构的双射关系进行了约束, 因此对于算法映射必须放宽这两个规则, 新的规则如下:

$$R_{succ\_m}(s, n, m) \Leftrightarrow \forall m' \in M_2(s) \cap Succ(G_2, m), \exists n' \in Succ(G_1, n) \mid (n', m') \in M(s) \quad (4.6)$$

$$R_{succ\_m}(s, n, m) \Leftrightarrow \forall m' \in M_2(s) \cap Succ(G_2, m), \exists n' \in Succ(G_1, n) \mid (n', m') \in M(s) \quad (4.7)$$

在新的规则中, 只要求图  $G_1$  (架构图) 中包含图  $G_2$  (算法图) 对应的前驱和后继, 反向则不再约束。




图 4-6 架构图和算法图的包含关系

### ● 属性包含修正

单纯的 VF2 算法不考虑点的属性问题, 规则  $R_{pred\_m}$  和  $R_{succ\_m}$  只保证了对应点的前驱和后继的对应关系, 它不保证架构图中的点是否提供算法图对应的点的操作属性。在进行算法图和架构图建模时, 用字符串描述节点的功能属性, 因此架构图节点功能属性字符串要包含算法图的操作属性字符串, 增加一个属性约束规则  $R_{attr}$  如式 (4.8) 所示, 其中  $attr(n)$  表示节点  $n$  的功能属性。

$$R_{attr}(s, n, m) \Leftrightarrow \forall (n, m) \in M(s), attr(m) \subseteq attr(n) \quad (4.8)$$

#### 4.3.2.2 最优匹配成本约束规则

架构图中对算法图满足包含关系的子图可能成千上万, 这些子图都满足基本的映射要求, 但并不都是我们所需要的。映射要考虑行资源、列资源、互联资源的成本, 还要考虑映射聚集等因素。在本文提出的映射方案中主要考虑了 5 个成本约束, 5 个成本约束保证了最终入选的映射结果使用最少的行、列资源, 最简单的数据互连, 左上聚集的资源使用方式。

算法图中的节点包含了拓扑信息  $a$ ,  $v.a$  表示算法图中的点  $v$  出现在横向上的位置; 架构图中的节点也包含了拓扑信息  $(x, y)$ , 其中  $v.x$  表示架构图中点  $v$  代表的 PE 出现在纵向上的位置,  $v.y$  表

示架构图中点  $v$  代表的 PE 出现在横向上的位置。 $S$  表示匹配算法找出的所有可能的匹配集合， $s_i$  为  $S$  中的一个元素，表示一个有效的匹配； $(m_j, n_j)$  表示一个有效匹配  $s_i$  中的一个匹配点对。五个成本约束如式 (4.9) ~ (4.13) 所示。

$$\begin{cases} R \max_{s_i} = \max(n_j \cdot x) \\ R_{\min\_row}(S) = \min(R \max_{s_i}) \end{cases} \quad (4.9)$$

$$\begin{cases} R \max_{s_i} = \max(n_j \cdot y) \\ R_{\min\_col}(S) = \min(R \max_{s_i}) \end{cases} \quad (4.10)$$

$$\begin{cases} L_{s_i} = \sum_1^{|s_i|} n_j \cdot y \\ L(S) = \min(L_{s_i}) \end{cases} \quad (4.11)$$

$$\begin{cases} U_{s_i} = \sum_1^{|s_i|} n_j \cdot x \\ U_{\min}(S) = \min(U_{s_i}) \end{cases} \quad (4.12)$$

$$\begin{cases} M_{s_i} = \sum_1^{|s_i|} |n_j \cdot y - m_j \cdot a| \\ M_{\min}(S) = \min(M_{s_i}) \end{cases} \quad (4.13)$$

式 (4.9) 是映射最优选择的第一优先级约束，它保证选出的候选集的映射占用最少的资源行。首先统计每一个可行映射中行数的最大值，然后从这些最大值中选出行数最少的映射集合。算法在可重构阵列上按行映射，最小的资源单位是行，因此映射的行数最少表示使用的行资源最少。

式 (4.10) 是映射最优选择的第二优先级约束，它保证选出的候选集的映射占有最少的列数。首先统计每一个可行映射中列数的最大值，然后从这些最大值中选出列数最少的映射集合。对于很多算法，映射时不需要阵列上的所有列参与运算，对于这样的算法可以同时进行多路映射，找出列数最少的映射，总列数除以这个值就是这个算法允许同时执行的路数。

通过式 (4.9) 和式 (4.10) 这两个约束选择出同时满足行列最小化的映射，这已经是最优映射；而式 (4.11)、(4.12) 和 (4.13) 确定的是映射工具映射时使用资源的聚集倾向。式 (4.11) 和 (4.12) 分别约束在算法映射时的功能聚集方向，在能完成映射的前提下，功能总会向架构的左上聚集。式 (4.13) 约束功能乱序，保证在映射时并行功能在并行上的顺序和在算法本身中的顺序一致。式 (4.11)、(4.12) 和 (4.13) 虽然和最终的资源最优无关，但是这三个规则使所有算法在架构上映射时都有统一的映射风格，保证这些算法不会胡乱使用资源，这种资源使用的倾向性可以进一步指导架构设计的功能资源分布倾向性，这对于进一步的架构优化十分重要。

#### 4.4 基于映射结果分析的 PE 结构优化

本文的目标算法集合中有 36 个常用的分组密码算法，如表 2-1 所示，在这 36 个算法中有 30 个算法能够在本文的初始架构方案中完成映射，另外 6 个算法存在一些架构不支持的运算操作，如乘法操作、条件判断等，因而不能被架构所支持，无法通过映射。

对 PE 组中各个 PE 在完成算法映射后功能单元的使用情况进行总结,如表 4-3 所示,可以发现:

- 1) 由于映射方式的左上聚集特征,架构中 2、3 列 PE 功能单元使用频率比 1、2 列的要低很多,存在很多的闲置单元,而 1、2 列中的闲置单元相对要少很多;
- 2) 除了利用率为 0 的闲置单元以外,还存在很多使用频率为 1 的单元,即只有一个算法使用了该功能,这类单元属于低利用率单元;
- 3) 算术、移位和逻辑这三类功能单元中存在较多冗余闲置,而在初始架构设计时经过位置优化的置换、S 盒替代和有限域乘法这三类功能单元中只有一个功能单元是闲置的,普遍具有比较高的利用率。

表 4-3 PE 内部功能单元使用频度统计

内部功能	PE (1.1)	PE (1.2)	PE (1.3)	PE (1.4)	PE (2.1)	PE (2.2)	PE (2.3)	PE (2.4)	PE (3.1)	PE (3.2)	PE (3.3)	PE (3.4)
算术单元	10	2	1	1	11	3	0	0	9	0	0	0
移位单元	11	4	1	0	2	3	0	0	7	4	1	0
逻辑单元	9	6	1	1	5	1	0	0	10	1	0	0
置换单元	2	2	/	/	/	/	/	/	4	0	/	/
S 盒替代单元	/	/	/	/	28	21	9	9	/	/	/	/
有限域乘法单元	/	/	/	/	/	/	/	/	12	12	6	6

PE 中的闲置单元表示在映射所有的算法后这些单元都没被使用过,这样的功能单元从架构中删除后对算法映射毫无影响;而对于功能利用率低的单元,算法映射时只有一两个算法使用了该功能,这样的功能单元可以尝试删除,如果对应的算法能从别的功能路径上映射通过,且不影响映射规模,那么表示该功能单元可以删除,否则即使功能单元利用率低也要保留该单元。PE 组 12 个 PE 中的闲置单元和低利用率单元如表 4-4 所示。

表 4-4 PE 中的闲置单元和低利用率单元

PE	闲置单元	低利用率单元
PE(1.1)	无	无
PE(1.2)	无	无
PE(1.3)	无	算术单元、移位单元、逻辑单元
PE(1.4)	移位单元	算术单元、逻辑单元
PE(2.1)	无	无
PE(2.2)	无	逻辑单元
PE(2.3)	算术单元、移位单元、逻辑单元	无
PE(2.4)	算术单元、移位单元、逻辑单元	无
PE(3.1)	无	无
PE(3.2)	算术单元、置换单元	移位单元
PE(3.3)	算术单元、逻辑单元	移位单元
PE(3.4)	算术单元、移位单元、逻辑单元	无

PE(1.3)和 PE(1.4)中, 算术单元的使用算法是 LUCIFER, 删除算术单元重新映射时 LUCIFER 算法的映射规模增加了三行, 因此放弃对该算术单元的优化; PE(1.3)中的移位单元删除后, 对应的 TEA 算法从另外的路径映射成功且没有增加映射规模, 因此将该移位单元优化掉, 与此类似的还有逻辑单元。其它 PE 中的低利用率单元在删除后对应算法的映射规模都有一定的增加, 因此确定方案时选择不对这些单元进行优化。

综上所述, 相对初始 PE 阵列方案, 映射反馈消除了初始架构中的 5 个算术单元, 5 个移位单元, 6 个逻辑单元和 1 个置换单元。加上第三章中根据次序特征减少的 8 个 S 盒单元, 8 个有限乘法单元和 8 个置换单元, 和同构的架构相比, 总体优化如表 4-5 所示, 功能单元优化比例在 41.7%~75%之间, 总体优化比例为 56.9%。

表 4-5 PE 组中功能单元优化个数及比例

单元	个数	优化比例
算术单元	5	41.7%
移位单元	5	41.7%
逻辑单元	6	50.0%
置换单元	9	75.0%
S 盒	8	66.7%
有限域乘法单元	8	66.7%
总计	41	56.9%

## 4.5 本章小结

本章通过分析可重构映射的问题模型, 提出了基于 VF2 子图同构的算法映射方案, 对 36 种分组密码算法进行了映射分析, 总结了这些算法在映射后的功能单元使用分布, 并根据功能分布对 PE 组中的冗余单元和低利用率单元进行了消除。

最终的优化方案相对初始架构减少了 5 个算术单元, 5 个移位单元, 6 个逻辑单元和 1 个置换单元, PE 组的功能单元数量减少到了 31, 与之对应的同构架构包含 72 个功能单元, 相比减少了 57%。



## 第五章 PE 阵列结构实现验证与分析

本章首先对 PE 阵列架构进行了实现验证，然后对架构进行了算法映射分析，评估了算法映射后架构中各个功能单元的利用率，对比了 5 种密码可重构 PE 架构在实现 30 种常见分组密码算法的平均功能单元利用率和面积效率。

### 5.1 PE 阵列结构电路实现结果

对本文的 PE 设计进行电路实现，使用 Verilog HDL 语言描述了 PE 阵列结构，完成可重构 PE 阵列设计，使用 Synopsys 公司的 Verilog Compiler Simulator (VCS) 工具进行功能仿真，通过设计的功能验证。采用 QuartusII 10.0 工具进行代码编译、逻辑综合、布局布线，完成 FPGA 验证；同时使用 Synopsys 公司的 Design Compiler (DC) 综合工具在 TSMC 40nm CMOS 工艺下进行了 ASIC 综合，获取设计面积、时序等信息。

#### ● FPGA 验证

本文使用 Altera 公司的 StratixIII 系列 FPGA 中的 EP3SL150F1152C2 芯片作为目标芯片，使用 QuartusII 10.0 工具进行代码编译综合及布局布线，使用 Verilog Compiler Simulator (VCS) 工具完成功能和时序仿真。在仿真验证过程中，算法配置数据以 Testbench 文件的形式输入，最终得到的仿真结果与预期的实现结果一致，验证了 PE 内部各数据通路以及配置控制功能的正确性。

表 5-1 基于 FPGA 的实现

功能单元	个数	延迟(ns)	占用资源	
			逻辑单元 (ALUT)	存储单元 (Bits)
算术单元	7	14.655	192	0
移位单元	7	17.618	490	0
逻辑运算	6	16.586	65	0
置换单元	3	21.844	632	0
S 盒	4	13.581	123	8192
有限域乘法单元	4	18.482	747	0
互连单元	3	28.757	3136	0
PE 组	1	50.601	19948	8192

表 5-1 给出了各单元在 FPGA 上的实现性能，其中互联单元占据了最多的逻辑资源，S 盒单元占据最多的存储资源，整个 PE 组共使用了 19948 个 ALUT 单元和 8192 bits 存储单元。

#### ● ASIC 综合

ASIC 综合基于 TSMC 40nm CMOS 工艺标准单元库，表 5-2 列出了综合使用的平台信息，综合工具使用 Synopsys 公司的 Design Compiler (DC)，生成面积、时序等参数，按照 500MHz 主频对硬件设计进行时序约束，整个 PE 组的面积为 217797 $\mu\text{m}^2$ 。

表 5-2 实现平台

仿真工具	Verilog Compiler Simulator (VCS)
综合工具	Design Compiler (DC)
工艺	TSMC 40nm
时序约束	500MHz

表 5-3 列出了各个功能单元的面积和延迟,在面积上,S 盒和互连单元占据了面积的主体,延迟上,S 盒是 PE 的关键路径所在,PE 行和互连行串联构成一级流水,整个路径延迟为  $1.42+0.57=1.99\text{ns}$ 。

表 5-3 架构中的电路单元在 DC 上的综合结果

功能单元	个数	面积/ $\mu\text{m}^2$	延迟/ns
算术单元	7	1585	1.27
移位单元	7	1877	0.97
逻辑运算	6	399	0.95
置换单元	3	7065	1.25
S 盒	4	12797	1.42
有限域乘法单元	4	8506	1.17
互连单元	3	28253	0.57
PE 组	1	217797	1.99

## 5.2 算法映射

本文完成了 30 个比较常用的分组密码算法的映射分析,如表 5-4 所示,其中 Feistel 网络结构的 17 个,SP 网络结构的 10 个,ARX 结构的 3 个。分组密码算法按轮函数重复迭代完成运算,因此本文在算法映射时只针对算法的一轮来分析,完整算法的映射是轮函数映射的重复。由于算法数量巨大,无法在有限的篇幅里列出每一个算法的映射分析,本节只针对 SP 结构、Feistel 结构和 ARX 结构的代表算法 AES、DES 和 SPECK 进行了详细映射分析,其它算法的映射结果见附录 A。

表 5-4 算法图结点属性

结构类别	算法
Feistel 网络结构	DES、BLOWFISH <sup>[21]</sup> 、CAMELLIA <sup>[22]</sup> 、CAST128 <sup>[23]</sup> 、GOST <sup>[24]</sup> 、RC5 <sup>[25]</sup> 、SEED <sup>[26]</sup> 、TWOFISH <sup>[27]</sup> 、SM4 <sup>[28]</sup> 、TEA <sup>[31]</sup> 、XTEA <sup>[32]</sup> 、LUCIFER <sup>[35]</sup> 、CLEFIA <sup>[36]</sup> 、C2 <sup>[38]</sup> 、MACGUFFIN <sup>[40]</sup> 、M6 <sup>[42]</sup> 、E2 <sup>[49]</sup>
SP 网络结构	AES、SERPENT <sup>[30]</sup> 、ARIA <sup>[37]</sup> 、PRESENT <sup>[39]</sup> 、SQUARE <sup>[41]</sup> 、SHARK <sup>[44]</sup> 、GRAND_CRU <sup>[47]</sup> 、KHAZAD <sup>[50]</sup> 、HIEROCRYPT_L1 <sup>[51]</sup> 、HIEROCRYPT_3 <sup>[51]</sup>
ARX 结构	SPECK <sup>[34]</sup> 、SIMON <sup>[34]</sup> 、NUSH <sup>[46]</sup>

### ● AES 算法映射结果

AES 算法的轮函数共有 4 个连续操作:密钥加、字节替换、行移位和列混淆,分别对应于异或逻辑运算、S 盒、字节循环移位和有限域乘法运算;将算法流程转换成有向图,共有 12 个点和 12 条

数据关联边，如图 5-1 中(b)所示；算法中字节替换和行移位可以组合在一行中完成，(c)中第一行的 4 个 PE 完成异或逻辑运算，第二行的 4 个 PE 完成 S 盒+字节循环移位运算，第三行的 4 个 PE 完成有限域乘法运算；PE 行间互连如(c)中加粗虚线所示，都为直连方式。整个算法轮函数在三行 PE 中完成映射，对应于一个 PE 组。




图 5-1 AES 算法映射

表 5-5 对 AES 算法的映射结果进行了统计分析，AES 算法轮函数中共有 4 个逻辑运算，4 个查表运算和 4 个有限域乘法运算；在本文的 PE 阵列中，一个 PE 组中含有 7 个算术单元，7 个移位单元，3 个置换单元，6 个逻辑单元，4 个 S 盒和 4 个有限域乘法单元；将运算数量除以单元数量得到各个单元的利用率，如表 5-5 的第 5 行所示。AES 算法中没有算术运算、移位运算和置换运算，因此对应的功能单元利用率为 0%，而逻辑单元、S 盒和有限域乘法单元的利用率分别为 67%、100% 和 100%；最后一列的统计利用率是指所有单元的总和对应的结果，对于 AES，算法中总共有 12 个运算操作，映射需要 31 个功能单元，利用率为 39%。

表 5-5 AES 算法映射结果分析

算子	算术 运算	移位 运算	置换 运算	逻辑 运算	S 盒	有限域 乘法	统计
AES 算法包含算子	0	0	0	4	4	4	12
功能单元	算术 单元	移位 单元	置换 单元	逻辑 单元	S 盒	有限域 乘法	统计
映射所需功能单元	7	7	3	6	4	4	31
利用率	0%	0%	0%	67%	100%	100%	39%

## ● DES 算法映射结果

DES 算法的轮函数如图 5-2 中(a)所示，包含 5 个连续运算：扩展、密钥加、代替、置换和左右异或，分别对应于置换、异或逻辑、S 盒、置换和异或逻辑运算；将算法流程转换成有向图，共有 7 个点和 7 条数据关联边，如图 5-2 中(b)所示。算法中异或运算和 S 盒可以组合在一行中完成，同样的情况还有置换运算和异或运算的组合。(c)中第一行的第 1 个 PE 完成置换运算，其它 3 个 PE 空闲，第二行的 2 个 PE 完成异或+S 盒运算，第三行的 1 个 PE 完成置换+异或运算，PE 行间互连如(c)中加粗虚线所示。整个算法轮函数在三行 PE 中完成映射，对应于一个 PE 组。




图 5-2 DES 算法映射

表 5-6 对 DES 算法的映射结果进行了统计分析，DES 算法轮函数共有 3 个逻辑运算，2 个查表运算和 2 个置换运算；在本文的 PE 阵列中，一个 PE 组中含有 7 个算术单元，7 个移位单元，3 个置换单元，6 个逻辑单元，4 个 S 盒和 4 个有限域乘法单元；将运算数量除以单元数量得到各个单元的利用率，如表 5-6 的第 5 行所示。DES 算法中没有算术运算、移位运算和有限域乘法运算，因此对应的功能单元利用率为 0%，而置换单元、逻辑单元和 S 盒的利用率分别为 67%、50% 和 50%；DES 算法中有 7 个运算操作，映射需要 31 个功能单元，统计利用率为 23%。

表 5-6 DES 算法映射结果分析

算子	算术 运算	移位 运算	置换 运算	逻辑 运算	S 盒	有限域 乘法	统计
DES 算法包含算子	0	0	2	3	2	0	7
功能单元	算术 单元	移位 单元	置换 单元	逻辑 单元	S 盒	有限域 乘法	统计
映射所需功能单元	7	7	3	6	4	4	31
利用率	0%	0%	67%	50%	50%	0%	23%

### ● SPECK 算法映射结果

SPECK 算法的轮函数如图 5-3 中(a)所示，包含 2 个移位运算，1 个算术运算和 2 个逻辑运算；将算法流程转换成有向图，共有 5 个点和 5 条数据关联边，如图 5-3 中(b)所示。算法中算术运算和异或运算可以组合在一行中完成。(c)中第一行的 2 个 PE 完成移位操作，第二行的 1 个 PE 完成算术+异或运算，还有 1 个 PE 被用来数据直通，第三行的 1 个 PE 完成异或运算，PE 行间互连如(c)中加粗虚线所示。整个算法轮函数在三行 PE 中完成映射，对应于一个 PE 组。




图 5-3 SPECK 算法映射

表 5-7 对 SPECK 算法的映射结果进行了统计分析，SPECK 算法轮函数共有 2 个逻辑运算，2 个移位运算和 1 个算术运算；在本文的 PE 阵列中，一个 PE 组中含有 7 个算术单元，7 个移位单元，3 个置换单元，6 个逻辑单元，4 个 S 盒和 4 个有限域乘法单元；将运算数量除以单元数量得到各个单元的利用率，如表 5-7 的第 5 行所示。SPECK 算法中没有置换运算、S 盒运算和有限域乘法运算，因此对应的功能单元利用率为 0%，而算术单元、移位单元和逻辑单元的利用率分别为 14%、29% 和 33%；SPECK 算法中有 5 个运算操作，映射需要 31 个功能单元，统计利用率为 16%。

由于三类算法各自的结构特征，AES、DES 和 SPECK 映射中的功能利用率相差很大：

- 1) SP 网络结构的算法所有分组都一起参与运算，可以利用到架构中的每一个 PE 单元，因此功能单元利用率最高，如 AES 算法的功能单元统计利用率达到了 39%；
- 2) Feistel 网络结构的算法将分组成左右两部分，每次只有一半的数据参与运算，PE 存在闲置，功能单元利用率比 SP 网络结构的算法要低，如 DES 算法的功能单元统计利用率为 23%，明显低于 AES 的 39%；
- 3) ARX 结构作为轻型分组密码算法，算法结构最简单，对应的资源使用也最少，因此这类算法的资源利用率最低，SPECK 算法的功能单元统计利用率只要 16%

表 5-7 SPECK 算法映射结果分析

算子	算术 运算	移位 运算	置换 运算	逻辑 运算	S 盒	有限域 乘法	统计
DES 算法包含算子	1	2	0	2	0	0	5
功能单元	算术 单元	移位 单元	置换 单元	逻辑 单元	S 盒	有限域 乘法	统计
映射所需功能单元	7	7	3	6	4	4	31
利用率	14%	29%	0%	33%	0%	0%	16%

### 5.3 与其它可重构方案对比分析

功能单元利用率是指算法包含运算操作数与映射架构单元数的比值，算法包含的操作是固定的，

因此如果功能单元利用率提高就意味着架构用更少的功能单元完成了同样的算法运算，是架构设计优劣的直接表现。系统的面积效率是指系统吞吐率和系统面积的比值，系统的面积效率越高意味着在有限的面积下算法的性能越高，是衡量系统设计优劣的重要指标。

### 5.3.1 功能单元利用率

附录 A 的表 A-1 列出了 30 个比较常用的分组密码算法在各个架构方案上的映射结果，包括算法的功能单元数，算法映射后的映射单元数，不同功能单元的利用率和所有功能单元的统计利用率。表中共有五种不同架构的映射结果，其中 Cyptor<sup>[17]</sup>、RCPA<sup>[18]</sup>和 COBRA<sup>[15]</sup>架构来自近几年的期刊论文，RPU 架构是所在单位 2015 年研发的一款针对分组密码算法的可重构密码芯片，表中的部分映射结果来自于论文原始数据，由于论文中的映射算法有限，很多算法的映射结果无法从论文中直接获取，本文对这些算法在对应的架构上进行了补全映射分析，使得所有的架构有相同的算法映射集合。在五种架构中，除了 COBRA 架构由于不支持置换操作只能映射其中 24 个算法以外，其它四个架构均成功映射算法集中的 30 个分组密码算法。

由于算法数量大，对表 A-1 中所有算法的映射结果进行了平均，计算出不同功能单元的平均使用数量、平均利用率和对应的统计值，得到如表 5-8 和表 5-9 所示的平均结果。

从表 5-8 可以发现，本文的 PE 架构在算法映射所需的各种功能单元平均数量上表现出比较明显的优势：

在具体的功能单元数量上，本文的 PE 架构比其它 4 个架构方案减少了 30%~73%。唯一的例外是 COBRA 架构的 S 盒单元，这是因为 COBRA 架构只包含有很少的 S 盒单元，它采用复杂的串联结构规避这个弊端，但这会导致其它功能单元开销变大，从表中可以看出，COBRA 的逻辑单元和算术单元数量都比其它架构要多

在所有功能单元的统计数量上，本文的功能单元统计数量是 43.7，相对其它架构减少了 43%到 64%，大幅减少了架构上的功能单元数量。

表 5-8 不同架构方案的功能单元平均使用数量对比

架构	算术单元		移位单元		置换单元		逻辑单元		S 盒		有限域乘法		统计	
	数量	减少比例	数量	减少比例	数量	减少比例	数量	减少比例	数量	减少比例	数量	减少比例	数量	减少比例
Cyptor <sup>[17]</sup>	15.5	30%	15.5	30%	15.5	70%	15.5	40%	15.5	60%	0.0	/	77.3	43%
RCPA <sup>[19]</sup>	17.5	38%	17.5	38%	17.5	73%	34.9	73%	17.5	64%	17.5	64%	122.3	64%
COBRA <sup>[15]</sup>	19.7	45%	29.5	63%	9.8	53%	29.5	68%	4.9	-27%	9.8	37%	103.3	58%
RPU	18.9	42%	37.9	71%	9.5	51%	18.9	51%	18.9	67%	0.0	/	104.1	58%
本文	10.9	/	10.9	/	4.7	/	9.3	/	6.2	/	6.2	/	43.7	/

对于功能单元利用率，如表 5-9 所示，提升效果同样比较明显：

对于具体的功能单元利用率，和其它 4 个架构对比，提升比例在 38%到 1980%之间，同样对于 COBRA 架构的 S 盒存在例外，原因和前面描述的一样；

对于功能单元的统计利用率，提升在 83.2%到 168.5%之间，这个结果超出了本文的 50%的提升

预期。

表 5-9 不同架构方案的功能单元平均利用率对比

架构	算术单元		移位单元		置换单元		逻辑单元	
	平均利用率	提升比例	平均利用率	提升比例	平均利用率	提升比例	平均利用率	提升比例
Cyptor <sup>[17]</sup>	7.2%	63%	6.2%	67%	2.0%	266%	27.8%	63%
RCPA <sup>[19]</sup>	7.0%	67%	5.3%	96%	2.0%	266%	13.1%	246%
COBRA <sup>[15]</sup>	7.0%	67%	4.1%	149%	0.3%	1980%	16.1%	182%
RPU	6.3%	87%	3.1%	236%	3.2%	126%	22.7%	100%
本文	11.7%	/	10.3%	/	7.2%	/	45.4%	/
架构	S 盒		有限域乘法		统计			
	平均利用率	提升比例	平均利用率	提升比例	平均利用率	提升比例		
Cyptor <sup>[17]</sup>	16.7%	140%	/	/	13.9%	83.2%		
RCPA <sup>[19]</sup>	16.3%	147%	9.7%	131%	9.5%	168.5%		
COBRA <sup>[15]</sup>	51.9%	-23%	16.3%	38%	11.2%	128.4%		
RPU	12.7%	216%	/	/	10.2%	150.8%		
本文	40.2%	/	22.5%	/	25.5%	/		

### 5.3.2 面积效率

本文对比了 5 种不同的密码可重构架构在实现 30 种不同分组密码算法时的面积、性能和性能面积比。如表 5-10 所示，表中列出了各种架构平台在实现不同算法的性能、面积和性能面积比。由于本文关注的是系统计算阵列部分的优化设计，下表中的面积仅仅是完成算法所需的计算阵列的面积，忽略系统的其它部分。由于不同架构的工艺水平存在差异性，对于 Cyptor<sup>[17]</sup>、RCPA<sup>[18]</sup>和 COBRA<sup>[15]</sup>架构，本文查询了相关的架构文献，对这些架构的计算阵列进行了对应的功能复现，复现的架构与原始架构方案在功能单元层次上保证一致性。本文在功能单元层次对架构中的功能冗余进行消除优化，与功能单元的具体设计独立的，因此对于功能单元以下的电路级设计存在的差异性可以忽略。

表 5-10 不同架构方案运行分组密码算法的性能、面积和面积效率对比

架构	算法	AES	DES	SM4	TWO FISH	RC5	CAST 128	SERP ENT	BLOW FISH
Cyptor <sup>[17]</sup>	性能 (Gbps)	59.5	29.8	59.5	59.5	59.5	29.8	59.5	29.8
	面积(mm <sup>2</sup> )	0.25	0.37	0.49	0.62	0.49	0.62	0.86	0.37
	性能面积比(Gbps/mm <sup>2</sup> )	241.7	80.6	120.9	96.7	120.9	48.3	69.1	80.6
RCPA <sup>[19]</sup>	性能 (Gbps)	32.9	16.5	32.9	32.9	32.9	16.5	32.9	16.5
	面积(mm <sup>2</sup> )	0.32	0.48	1.91	0.95	0.64	0.79	1.43	0.48
	性能面积比(Gbps/mm <sup>2</sup> )	103.6	34.5	17.3	34.5	51.8	20.7	23.0	34.5
COBRA <sup>[15]</sup>	性能 (Gbps)	9.9	/	9.9	9.9	9.9	5.0	9.9	5.0
	面积(mm <sup>2</sup> )	0.31	/	0.47	0.47	0.31	0.31	0.62	0.16
	性能面积比(Gbps/mm <sup>2</sup> )	31.8	/	21.2	21.2	31.8	15.9	15.9	31.8
RPU	性能 (Gbps)	64.0	32.0	64.0	64.0	64.0	32.0	64.0	32.0
	面积(mm <sup>2</sup> )	0.23	0.47	0.47	0.70	0.47	0.58	0.93	0.47
	性能面积比(Gbps/mm <sup>2</sup> )	274.6	68.7	137.3	91.5	137.3	54.9	68.7	68.7
本文	性能 (Gbps)	64.0	32.0	64.0	64.0	64.0	32.0	64.0	32.0

	面积(mm <sup>2</sup> )	0.22	0.22	0.22	0.44	0.29	0.44	0.48	0.22
	性能面积比(Gbps/mm <sup>2</sup> )	293.9	146.9	293.9	146.9	220.4	73.5	132.3	146.9
架构平台	算法	SEED	CAMELLIA	GOST	TEA	XTEA	SPECK	SIMON	LUCIFER
Cyptor <sup>[17]</sup>	性能 (Gbps)	59.5	59.5	29.8	29.8	29.8	29.8	29.8	59.5
	面积(mm <sup>2</sup> )	1.23	0.49	0.37	0.49	0.37	0.37	0.37	0.37
	性能面积比(Gbps/mm <sup>2</sup> )	48.3	120.9	80.6	60.4	80.6	80.6	80.6	161.1
RCPA <sup>[19]</sup>	性能 (Gbps)	32.9	32.9	16.5	16.5	16.5	16.5	16.5	32.9
	面积(mm <sup>2</sup> )	1.75	0.95	0.48	0.64	0.48	0.48	0.64	0.48
	性能面积比(Gbps/mm <sup>2</sup> )	18.8	34.5	34.5	25.9	34.5	34.5	25.9	69.1
COBRA <sup>[15]</sup>	性能 (Gbps)	9.9	9.9	5.0	5.0	5.0	5.0	5.0	/
	面积(mm <sup>2</sup> )	1.09	0.47	0.16	0.62	0.34	0.31	0.47	/
	性能面积比(Gbps/mm <sup>2</sup> )	9.1	21.2	31.8	8.0	14.6	15.9	10.6	/
RPU	性能 (Gbps)	64.0	64.0	32.0	32.0	32.0	32.0	32.0	64.0
	面积(mm <sup>2</sup> )	1.40	0.70	0.47	0.47	0.44	0.35	0.23	0.47
	性能面积比(Gbps/mm <sup>2</sup> )	45.8	91.5	68.7	68.7	73.1	91.5	137.3	137.3
本文	性能 (Gbps)	<b>64.0</b>	<b>64.0</b>	<b>32.0</b>	<b>32.0</b>	<b>32.0</b>	<b>32.0</b>	<b>32.0</b>	<b>64.0</b>
	面积(mm <sup>2</sup> )	<b>1.09</b>	<b>0.44</b>	<b>0.22</b>	<b>0.29</b>	<b>0.22</b>	<b>0.22</b>	<b>0.22</b>	<b>0.22</b>
	性能面积比(Gbps/mm <sup>2</sup> )	<b>58.8</b>	<b>146.9</b>	<b>146.9</b>	<b>110.2</b>	<b>146.9</b>	<b>146.9</b>	<b>146.9</b>	<b>293.9</b>
架构平台	算法	CLEFIA	ARIA	C2	PRES-ENT	MACGUFFIN	SQUARE	M6	SHARK
Cyptor <sup>[17]</sup>	性能 (Gbps)	59.5	59.5	29.8	29.8	29.8	59.5	29.8	29.8
	面积(mm <sup>2</sup> )	0.37	0.25	0.62	0.25	0.25	0.37	1.11	0.25
	性能面积比(Gbps/mm <sup>2</sup> )	161.1	241.7	48.3	120.9	120.9	161.1	26.9	120.9
RCPA <sup>[19]</sup>	性能 (Gbps)	32.9	32.9	16.5	16.5	16.5	32.9	16.5	16.5
	面积(mm <sup>2</sup> )	0.48	0.32	0.79	0.32	0.32	0.48	1.43	0.32
	性能面积比(Gbps/mm <sup>2</sup> )	69.1	103.6	20.7	51.8	51.8	69.1	11.5	51.8
COBRA <sup>[15]</sup>	性能 (Gbps)	9.9	9.9	5.0	/	5.0	/	5.0	5.0
	面积(mm <sup>2</sup> )	0.31	0.16	0.47	/	0.31	/	0.62	0.16
	性能面积比(Gbps/mm <sup>2</sup> )	31.8	63.7	10.6	/	15.9	/	8.0	31.8
RPU	性能 (Gbps)	64.0	64.0	32.0	32.0	32.0	64.0	32.0	32.0
	面积(mm <sup>2</sup> )	0.47	0.47	0.70	0.23	0.23	0.47	1.05	0.47
	性能面积比(Gbps/mm <sup>2</sup> )	137.3	137.3	45.8	137.3	137.3	137.3	30.5	68.7
本文	性能 (Gbps)	<b>64.0</b>	<b>64.0</b>	<b>32.0</b>	<b>32.0</b>	<b>32.0</b>	<b>64.0</b>	<b>32.0</b>	<b>32.0</b>
	面积(mm <sup>2</sup> )	<b>0.22</b>	<b>0.22</b>	<b>0.44</b>	<b>0.22</b>	<b>0.22</b>	<b>0.22</b>	<b>0.65</b>	<b>0.22</b>
	性能面积比(Gbps/mm <sup>2</sup> )	<b>293.9</b>	<b>293.9</b>	<b>73.5</b>	<b>146.9</b>	<b>146.9</b>	<b>293.9</b>	<b>49.0</b>	<b>146.9</b>
架构平台	算法	NUSH	GRAND CRU	E2	KHAZAD	HIEROCRYPT-L1	HIEROCRYPT-3	平均	优化百分比
Cyptor <sup>[17]</sup>	性能 (Gbps)	59.5	59.5	59.5	29.8	29.8	59.5	<b>44.7</b>	<b>7.5%</b>
	面积(mm <sup>2</sup> )	0.37	0.37	0.74	0.25	0.49	0.49	<b>0.48</b>	<b>-30.0%</b>
	性能面积比(Gbps/mm <sup>2</sup> )	161.1	161.1	80.6	120.9	60.4	120.9	<b>109.3</b>	<b>57.1%</b>
RCPA <sup>[19]</sup>	性能 (Gbps)	32.9	32.9	32.9	16.5	16.5	32.9	<b>24.7</b>	<b>94.5%</b>
	面积(mm <sup>2</sup> )	0.48	0.48	0.95	0.32	0.64	0.64	<b>0.69</b>	<b>-51.9%</b>
	性能面积比(Gbps/mm <sup>2</sup> )	69.1	69.1	34.5	51.8	25.9	51.8	<b>44.3</b>	<b>287.3%</b>



<b>COBR A<sup>[15]</sup></b>	性能 (Gbps)	9.9	/	/	5.0	5.0	9.9	<b>7.2</b>	<b>562.4%</b>
	面积(mm <sup>2</sup> )	0.31	/	/	0.16	0.31	0.31	<b>0.38</b>	<b>-13.5%</b>
	性能面积比(Gbps/mm <sup>2</sup> )	31.8	/	/	31.8	15.9	31.8	<b>23.1</b>	<b>643.5%</b>
<b>RPU</b>	性能 (Gbps)	64.0	64.0	64.0	32.0	32.0	64.0	<b>48.0</b>	<b>0.0%</b>
	面积(mm <sup>2</sup> )	0.35	0.47	0.58	0.47	0.93	0.93	<b>0.55</b>	<b>-39.9%</b>
	性能面积比(Gbps/mm <sup>2</sup> )	183.1	137.3	110.5	68.7	34.3	68.7	<b>101.7</b>	<b>68.9%</b>
<b>本文</b>	性能 (Gbps)	<b>64.0</b>	<b>64.0</b>	<b>64.0</b>	<b>32.0</b>	<b>32.0</b>	<b>64.0</b>	<b>48.0</b>	
	面积(mm <sup>2</sup> )	<b>0.22</b>	<b>0.22</b>	<b>0.65</b>	<b>0.22</b>	<b>0.44</b>	<b>0.44</b>	<b>0.33</b>	
	性能面积比(Gbps/mm <sup>2</sup> )	<b>293.9</b>	<b>293.9</b>	<b>98.0</b>	<b>146.9</b>	<b>73.5</b>	<b>146.9</b>	<b>171.7</b>	

通过不同架构方案间的对比分析，可以发现：

- 1) 在性能上，本文的方案与近年的 Cyptor 和 RPU 架构对比并没有明显的提升，和 Cyptor 对比提升了 7.5%，和 RPU 对比则完全一样；与本文类似，这两种架构也采用了功能并行设计方案，整个阵列的主频可以很高。与 RCPA 和 COBRA 架构对比，性能提升比较明显，分别为 94.5% 和 562.4%，这两种架构采用功能串行设计，整个系统的主频较低，这是功能并行方案对功能串行方案在性能上的优势；
- 2) 在面积上，本文通过次序特征优化和映射反馈设计优化消除了架构中的很多冗余单元，因此本文的方案相对于其它的架构都有着比较明显的优势，与 Cyptor、RCPA、COBRA 和 RPU 对比分别减少了 30.0%、51.9%、13.5% 和 39.9%；
- 3) 在性能面积比上，与 RCPA 和 COBRA 架构对比，由于本文在性能和面积上都有着很大的优势，因此面积性能比提升很大，提升比例分别为 287.3% 和 643.5%；与 Cyptor 和 RPU 架构对比，虽然性能提升不大，但是本文在面积上进行了深入的优化，面积优势明显，因此整体的性能面积比也有着比较大的提升，提升比例分别为 57.1% 和 68.9%。

综上所述，本文的架构方案在面积效率方面优于同类型密码可重构平台，实现结果与同类可重构架构比较，30 种算法的平均面积效率比已有文献提高了 57.1%~643.5%。

## 5.4 本章小结

本章对 PE 阵列进行了电路实现，仿真验证，并综合获取性能、面积等方面的数据，对 30 种分组密码算法进行了映射分析，给出了这些算法的映射结果，包括功能单元使用数量、功能单元利用率以及性能、面积、性能面积比。将这些数据与同类型的密码可重构架构进行对比，结果表明：本文的 PE 阵列方案，30 种算法的平均功能单元利用率比已有文献提高了 83.2%~168.5%，面积效率提高了 57.1%~643.5%，在面积效率方面优于同类型可重构平台。



## 第六章 总结与展望

### 6.1 总结

为了解决当前密码可重构阵列方案中功能单元冗余量大、利用率低，整体面积效率不高的问题，本文从算法算子次序特征和算法映射反馈设计两方面消除密码可重构 PE 阵列中的冗余功能单元，给出了一套无功能冗余的密码可重构 PE 阵列设计方案，提升了整个系统的面积效率。

本文完成的主要工作如下：

- 1) 算法特征分析：选取 36 种比较常用分组密码算法作为算法研究对象，为分组密码算法建立了统一的图分析模型，基于这个图模型提取了与架构设计相关的算法算子模式特征、组合特征和次序特征，为本文后续的架构设计提供依据；
- 2) 初始架构设计：根据提取的算法特征，确定 PE 初始设计方案，算子模式特征指导功能单元运算模式设计，组合特征指导功能单元组合设计，次序特征指导功能单元在 PE 阵列中的分布，这个初始架构作为后续算法映射反馈优化设计的基础模板架构；
- 3) 架构建模：对可重构阵列架构建立有向图建模，同时将架构中的功能单元和互连单元参数化；一方面这个模型作为一个超图，算法图可以这个超图中完成匹配映射，另一方面，参数化的功能和互连模型可以很方便地对架构调整验证，完成架构后续的探索优化。
- 4) 基于算法映射的反馈优化：提出基于 VF2 子图同构的映射方案，完成目标算法集合中的算法图到架构超图的映射；根据算法集合的映射结果，分析功能使用分布情况，消除初始架构中的冗余功能单元。

实验结果表明本文的 PE 阵列方案在面积效率方面优于同类型可重构平台，实现结果与同类可重构架构比较，30 种算法的平均功能单元利用率比已有文献提高了 83.2%~168.5%，面积效率提高了 57.1%~643.5%。

### 6.2 展望

本文提出了一套无功能冗余的密码可重构 PE 阵列设计方案，在一定程度上减少了密码可重构阵列的功能冗余，提高了整体的面积效率。后续还可以从以下几方面开展进一步的研究工作：

- 1) 本文针对的是面向分组密码算法的可重构阵列设计优化，可重构配置控制器作为可重构系统的另一个重要部分也存在很大的优化空间，比如配置切换时间优化、配置信息组织优化等，通过对可重构配置控制器的进一步优化，可以对整个可重构系统的面积进一步优化、运行频率进一步提升，从而提升整个平台的性能和面积效率；
- 2) 本文面向的是分组密码算法，而分组密码算法只是整个密码算法领域中的一部分内容，为了提升整个可重构系统平台的适用性，后续可以将更多类别的密码算法纳入研究范围，以使得整个可重构系统平台适用于其它密码算法。



## 附录 A 算法在不同架构平台的映射结果

表 A-1 算法在不同架构平台上的映射结果

算法	架构	功能单元利用率							
			算术单元	移位单元	置换单元	逻辑单元	S 盒	有限域乘法	统计
AES		算法包含操作	0	0	0	4	4	4	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	0%	50%	50%	/	30%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	0%	25%	50%	50%	21%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	0%	0%	0%	17%	100%	50%	14%
	RPU	映射所需功能单元	8	16	4	8	8	0	44
		功能单元利用率	0%	0%	0%	50%	50%	/	27%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	67%	100%	100%	39%
DES		算法包含操作	0	0	2	3	2	0	7
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	0%	0%	17%	25%	17%	/	12%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	0%	0%	17%	13%	17%	0%	8%
	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	25%	19%	13%	/	8%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	67%	50%	50%	0%	23%
SM4		算法包含操作	0	3	0	2	1	0	6
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	0%	19%	0%	13%	6%	/	8%
	RCPA <sup>[19]</sup>	映射所需功能单元	48	48	48	96	48	48	336
		功能单元利用率	0%	6%	0%	2%	2%	0%	2%
	COBRA <sup>[15]</sup>	映射所需功能单元	24	36	12	36	6	12	126
		功能单元利用率	0%	8%	0%	6%	17%	0%	5%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	9%	0%	13%	6%	/	7%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	43%	0%	33%	25%	0%	19%
TWOFI		算法包含操作	4	3	0	1	2	2	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	20	20	20	20	20	0	100
		功能单元利用率	20%	15%	0%	5%	10%	/	12%
	RCPA <sup>[19]</sup>	映射所需功能单元	24	24	24	48	24	24	168

S H		功能单元利用率	17%	13%	0%	2%	8%	8%	7%
	COBRA <sup>[15]</sup>	映射所需功能单元	24	36	12	36	6	12	126
		功能单元利用率	17%	8%	0%	3%	33%	17%	10%
	RPU	映射所需功能单元	24	48	12	24	24	0	132
		功能单元利用率	17%	6%	0%	4%	8%	/	9%
	本文	映射所需功能单元	14	14	6	12	8	8	31
		功能单元利用率	29%	21%	0%	8%	25%	25%	39%
R C 5		算法包含操作	2	2	0	2	0	0	6
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	13%	13%	0%	13%	0%	/	8%
	RCPA <sup>[19]</sup>	映射所需功能单元	16	16	16	32	16	16	112
		功能单元利用率	13%	13%	0%	6%	0%	0%	5%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	13%	8%	0%	8%	0%	0%	7%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	13%	6%	0%	13%	0%	/	7%
	本文	映射所需功能单元	9	9	4	8	5	5	31
		功能单元利用率	21%	21%	0%	25%	0%	0%	19%
C A S T 1 2 8		算法包含操作	3	1	0	3	1	0	8
	Cyptor <sup>[17]</sup>	映射所需功能单元	20	20	20	20	20	0	100
		功能单元利用率	15%	5%	0%	15%	5%	/	8%
	RCPA <sup>[19]</sup>	映射所需功能单元	20	20	20	40	20	20	140
		功能单元利用率	15%	5%	0%	8%	5%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	19%	4%	0%	13%	25%	0%	10%
	RPU	映射所需功能单元	20	40	10	20	20	0	110
		功能单元利用率	15%	3%	0%	15%	5%	/	7%
	本文	映射所需功能单元	14	14	6	12	8	8	31
		功能单元利用率	21%	7%	0%	25%	13%	0%	26%
S E R P E N T		算法包含操作	0	8	0	12	4	0	24
	Cyptor <sup>[17]</sup>	映射所需功能单元	28	12	12	12	12	0	76
		功能单元利用率	0%	67%	0%	100%	33%	/	32%
	RCPA <sup>[19]</sup>	映射所需功能单元	36	12	12	24	12	12	108
		功能单元利用率	0%	67%	0%	50%	33%	0%	22%
	COBRA <sup>[15]</sup>	映射所需功能单元	32	24	8	24	4	8	100
		功能单元利用率	0%	33%	0%	50%	100%	0%	24%
	RPU	映射所需功能单元	32	24	6	12	12	0	86
		功能单元利用率	0%	33%	0%	100%	33%	/	28%
	本文	映射所需功能单元	21	21	9	18	12	12	31
		功能单元利用率	0%	38%	0%	67%	33%	0%	77%
B L O W FI		算法包含操作	2	0	0	6	4	0	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	17%	0%	0%	50%	33%	/	20%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	17%	0%	0%	25%	33%	0%	14%

附录 A 算法在不同架构平台的映射结果

S H	COBRA <sup>[15]</sup>	映射所需功能单元	8	12	4	12	2	4	42
		功能单元利用率	25%	0%	0%	50%	200%	0%	29%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	13%	0%	0%	38%	25%	/	14%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	29%	0%	0%	100%	100%	0%	39%
S E E D		算法包含操作	3	0	0	11	3	0	17
	Cyptor <sup>[17]</sup>	映射所需功能单元	40	40	40	40	40	0	200
		功能单元利用率	8%	0%	0%	28%	8%	/	9%
	RCPA <sup>[19]</sup>	映射所需功能单元	44	44	44	88	44	44	308
		功能单元利用率	7%	0%	0%	13%	7%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	56	84	28	84	14	28	294
		功能单元利用率	5%	0%	0%	13%	21%	0%	6%
	RPU	映射所需功能单元	48	96	24	48	48	0	264
		功能单元利用率	6%	0%	0%	23%	6%	/	6%
	本文	映射所需功能单元	35	35	15	30	20	20	155
		功能单元利用率	9%	0%	0%	37%	15%	0%	11%
C A M E L L I A		算法包含操作	0	0	0	8	2	0	10
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	0%	0%	0%	50%	13%	/	13%
	RCPA <sup>[19]</sup>	映射所需功能单元	24	24	24	48	24	24	168
		功能单元利用率	0%	0%	0%	17%	8%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	24	36	12	36	6	12	126
		功能单元利用率	0%	0%	0%	22%	33%	0%	8%
	RPU	映射所需功能单元	24	48	12	24	24	0	132
		功能单元利用率	0%	0%	0%	33%	8%	/	8%
	本文	映射所需功能单元	14	14	6	12	8	8	62
		功能单元利用率	0%	0%	0%	67%	25%	0%	16%
G O S T		算法包含操作	1	1	0	1	1	0	4
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	8%	8%	0%	8%	8%	/	7%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	8%	8%	0%	4%	8%	0%	5%
	COBRA <sup>[15]</sup>	映射所需功能单元	8	12	4	12	2	4	42
		功能单元利用率	13%	8%	0%	8%	50%	0%	10%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	6%	3%	0%	6%	6%	/	5%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	14%	14%	0%	17%	25%	0%	13%
T E A		算法包含操作	4	2	0	2	0	0	8
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	25%	13%	0%	13%	0%	/	10%
	RCPA <sup>[19]</sup>	映射所需功能单元	16	16	16	32	16	16	112
		功能单元利用率	25%	13%	0%	6%	0%	0%	7%
	COBRA <sup>[15]</sup>	映射所需功能单元	32	48	16	48	8	16	168

		功能单元利用率	13%	4%	0%	4%	0%	0%	5%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	25%	6%	0%	13%	0%	/	9%
	本文	映射所需功能单元	9	9	4	8	5	5	41
		功能单元利用率	43%	21%	0%	25%	0%	0%	19%
X T E A		算法包含操作	3	2	0	2	0	0	7
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	25%	17%	0%	17%	0%	/	12%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	25%	17%	0%	8%	0%	0%	8%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	19%	8%	0%	8%	0%	0%	8%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	19%	6%	0%	13%	0%	/	8%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	43%	29%	0%	33%	0%	0%	23%
S P E C K		算法包含操作	1	2	0	2	0	0	5
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	8%	17%	0%	17%	0%	/	8%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	8%	17%	0%	8%	0%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	6%	8%	0%	8%	0%	0%	6%
	RPU	映射所需功能单元	12	24	6	12	12	0	66
		功能单元利用率	8%	8%	0%	17%	0%	/	8%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	14%	29%	0%	33%	0%	0%	16%
S I M O N		算法包含操作	0	3	0	4	0	0	7
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	8	8	8	8	0	44
		功能单元利用率	0%	38%	0%	50%	0%	/	16%
	RCPA <sup>[19]</sup>	映射所需功能单元	16	8	8	16	8	8	64
		功能单元利用率	0%	38%	0%	25%	0%	0%	11%
	COBRA <sup>[15]</sup>	映射所需功能单元	24	12	4	12	2	4	58
		功能单元利用率	0%	25%	0%	33%	0%	0%	12%
	RPU	映射所需功能单元	8	32	8	16	16	0	80
		功能单元利用率	0%	9%	0%	25%	0%	/	9%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	43%	0%	67%	0%	0%	23%
L U C I F E R		算法包含操作	4	0	1	1	4	0	10
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	33%	0%	8%	8%	33%	/	17%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	33%	0%	8%	4%	33%	0%	12%
	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/



附录 A 算法在不同架构平台的映射结果

	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	25%	0%	13%	6%	25%	/	11%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	57%	0%	33%	17%	100%	0%	32%
C L E F I A		算法包含操作	0	0	0	6	2	2	10
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	0%	0%	0%	50%	17%	/	17%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	0%	0%	0%	25%	17%	17%	12%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	0%	0%	0%	25%	50%	25%	12%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	38%	13%	/	11%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	100%	50%	50%	32%
		算法包含操作	0	0	0	6	2	2	10
A R I A	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	0%	75%	25%	/	25%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	0%	38%	25%	25%	18%
	COBRA <sup>[15]</sup>	映射所需功能单元	8	12	4	12	2	4	42
		功能单元利用率	0%	0%	0%	50%	100%	50%	24%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	38%	13%	/	11%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	100%	50%	50%	32%
		算法包含操作	2	2	1	3	1	0	9
	Cyptor <sup>[17]</sup>	映射所需功能单元	20	20	20	20	20	0	100
		功能单元利用率	10%	10%	5%	15%	5%	/	9%
C 2	RCPA <sup>[19]</sup>	映射所需功能单元	20	20	20	40	20	20	140
		功能单元利用率	10%	10%	5%	8%	5%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	24	36	12	36	6	12	126
		功能单元利用率	8%	6%	8%	8%	17%	0%	7%
	RPU	映射所需功能单元	24	48	12	24	24	0	132
		功能单元利用率	8%	4%	8%	13%	4%	/	7%
	本文	映射所需功能单元	14	14	6	12	8	8	62
		功能单元利用率	14%	14%	17%	25%	13%	0%	15%
		算法包含操作	0	0	1	2	2	0	5
	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	13%	25%	25%	/	13%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	13%	13%	25%	0%	9%
P R E S E N T	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/
	RPU	映射所需功能单元	8	16	4	8	8	0	44

		功能单元利用率	0%	0%	25%	25%	25%	/	11%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	33%	33%	50%	0%	16%
M A C G U F F I N		算法包含操作	0	0	0	3	2	0	5
	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	0%	38%	25%	/	13%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	0%	19%	25%	0%	9%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	0%	0%	0%	13%	50%	0%	6%
	RPU	映射所需功能单元	8	16	4	8	8	0	44
		功能单元利用率	0%	0%	0%	38%	25%	/	11%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	50%	50%	0%	16%
S Q U A R E		算法包含操作	0	0	0	4	4	4	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	0%	0%	0%	33%	33%	/	20%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	0%	0%	0%	17%	33%	33%	14%
	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	25%	25%	/	14%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	67%	100%	100%	39%
M 6		算法包含操作	6	3	0	1	0	0	10
	Cyptor <sup>[17]</sup>	映射所需功能单元	36	36	36	36	36	0	180
		功能单元利用率	17%	8%	0%	3%	0%	/	6%
	RCPA <sup>[19]</sup>	映射所需功能单元	36	36	36	72	36	36	252
		功能单元利用率	17%	8%	0%	1%	0%	0%	4%
	COBRA <sup>[15]</sup>	映射所需功能单元	32	48	16	48	8	16	168
		功能单元利用率	19%	6%	0%	2%	0%	0%	6%
	RPU	映射所需功能单元	36	72	18	36	36	0	198
		功能单元利用率	17%	4%	0%	3%	0%	/	5%
	本文	映射所需功能单元	21	21	9	18	12	12	93
		功能单元利用率	29%	14%	0%	6%	0%	0%	11%
S H A R K		算法包含操作	0	0	0	2	2	2	6
	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	0%	25%	25%	/	15%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	0%	13%	25%	25%	11%
	COBRA <sup>[15]</sup>	映射所需功能单元	8	12	4	12	2	4	42
		功能单元利用率	0%	0%	0%	17%	100%	50%	14%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	13%	13%	/	7%

附录 A 算法在不同架构平台的映射结果

	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	0%	33%	50%	50%	19%
N U S H		算法包含操作	2	1	0	2	0	0	5
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	17%	8%	0%	17%	0%	/	8%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	17%	8%	0%	8%	0%	0%	6%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	13%	4%	0%	8%	0%	0%	6%
	RPU	映射所需功能单元	12	24	6	12	12	0	66
		功能单元利用率	17%	4%	0%	17%	0%	/	8%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	29%	14%	0%	33%	0%	0%	16%
G R A N D C R U		算法包含操作	0	0	2	4	4	4	14
	Cyptor <sup>[17]</sup>	映射所需功能单元	12	12	12	12	12	0	60
		功能单元利用率	0%	0%	17%	33%	33%	/	23%
	RCPA <sup>[19]</sup>	映射所需功能单元	12	12	12	24	12	12	84
		功能单元利用率	0%	0%	17%	17%	33%	33%	17%
	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	25%	25%	25%	/	16%
	本文	映射所需功能单元	7	7	3	6	4	4	31
		功能单元利用率	0%	0%	67%	67%	100%	100%	45%
E 2		算法包含操作	0	0	0	8	4	0	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	24	24	24	24	24	0	120
		功能单元利用率	0%	0%	0%	33%	17%	/	10%
	RCPA <sup>[19]</sup>	映射所需功能单元	24	24	24	48	24	24	168
		功能单元利用率	0%	0%	0%	17%	17%	0%	7%
	COBRA <sup>[15]</sup>	映射所需功能单元	/	/	/	/	/	/	/
		功能单元利用率	/	/	/	/	/	/	/
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	50%	25%	/	14%
	本文	映射所需功能单元	21	21	9	18	12	12	93
		功能单元利用率	0%	0%	0%	44%	33%	0%	13%
K H A Z A D		算法包含操作	0	0	0	2	2	2	6
	Cyptor <sup>[17]</sup>	映射所需功能单元	8	8	8	8	8	0	40
		功能单元利用率	0%	0%	0%	25%	25%	/	15%
	RCPA <sup>[19]</sup>	映射所需功能单元	8	8	8	16	8	8	56
		功能单元利用率	0%	0%	0%	13%	25%	25%	11%
	COBRA <sup>[15]</sup>	映射所需功能单元	8	12	4	12	2	4	42
		功能单元利用率	0%	0%	0%	17%	100%	50%	14%
	RPU	映射所需功能单元	16	32	8	16	16	0	88
		功能单元利用率	0%	0%	0%	13%	13%	/	7%
	本文	映射所需功能单元	7	7	3	6	4	4	31

		功能单元利用率	0%	0%	0%	33%	50%	50%	19%
H I E R O C R Y P T- L 1		算法包含操作	0	0	0	4	4	4	12
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	0%	0%	0%	25%	25%	/	15%
	RCPA <sup>[19]</sup>	映射所需功能单元	16	16	16	32	16	16	112
		功能单元利用率	0%	0%	0%	13%	25%	25%	11%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	0%	0%	0%	17%	100%	50%	14%
	RPU	映射所需功能单元	32	64	16	32	32	0	176
		功能单元利用率	0%	0%	0%	13%	13%	/	7%
	本文	映射所需功能单元	14	14	6	12	8	8	62
		功能单元利用率	0%	0%	0%	33%	50%	50%	19%
H I E R O C R Y P T- L 3		算法包含操作	0	0	0	8	8	8	24
	Cyptor <sup>[17]</sup>	映射所需功能单元	16	16	16	16	16	0	80
		功能单元利用率	0%	0%	0%	50%	50%	/	30%
	RCPA <sup>[19]</sup>	映射所需功能单元	16	16	16	32	16	16	112
		功能单元利用率	0%	0%	0%	25%	50%	50%	21%
	COBRA <sup>[15]</sup>	映射所需功能单元	16	24	8	24	4	8	84
		功能单元利用率	0%	0%	0%	33%	200%	100%	29%
	RPU	映射所需功能单元	32	64	16	32	32	0	176
		功能单元利用率	0%	0%	0%	25%	25%	/	14%
	本文	映射所需功能单元	14	14	6	12	8	8	62
		功能单元利用率	0%	0%	0%	67%	100%	100%	39%

## 参考文献

- [1] Estrin G, Bussell B, Turn R, et al. Parallel Processing in a Restructurable Computer System[J]. IEEE Transactions on Electronic Computers, 1963, EC-12(6): 747-755
- [2] DeHon A, Wawrzynek I. Reconfigurable computing what, why, and implications for design automation[C]. Proceedings of the 36th Annual ACM on IEEE Design Automation Conference, 1999. 610-615
- [3] Wien M, Variable block-size transforms for H.264/AVC[J]. IEEE Transactions on Circuits and Systems for Video Technology, 2003, 13(7): 604-613
- [4] Palkovic M, Cappelle H, Glassee M, et al. Mapping of 40 MHz MIMO SDM-OFDM Baseband Processing on Multi-Processor SDR Platform[C]. DDECS 2008 11th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, 2008. 1-6
- [5] Majzoub S, Saleh R, Diab H. Reconfigurable Platform Evaluation Through Application Mapping And Performance Analysis[C]. IEEE International Symposium on Signal Processing and Information Technology, 2006. 496-501
- [6] Lee M-H, Singh H, Lu G, et al. Design and Implementation of the MorphoSys Reconfigurable Computing Processor [M]. Field-Programmable Custom Computing Technology: Architectures, Tools, and Applications, 2000. 21-38
- [7] Berekovic M, Kanstein A, Mei BF, et al. Mapping of nomadic multimedia applications on the ADRES reconfigurable array processor[J]. Microprocessors and Microsystems, 2009, 33(4): 290-294
- [8] Miyamori T, Olukotun U. A quantitative analysis of reconfigurable coprocessors for multimedia applications[C]. IEEE Symposium on FPGAs for Custom Computing Machines, 1998. 2-11
- [9] Goldstein S C, Schmit H, Budiu M, et al. PipeRench: a reconfigurable architecture and compiler[J]. IEEE Transactions on Computers, 2000, 33(4): 70-77
- [10] Mei B, Vernalde S, Verkest D, et al. ADRES: An Architecture with Tightly Coupled VLIW Processor and Coarse-Grained Reconfigurable Matrix[M]. Field Programmable Logic and Application. Springer Berlin/Heidelberg, 2003. 61-70
- [11] Singh H, Ming-Hau L, Guangming L, et al. MorphoSys: an integrated reconfigurable system for data-parallel and computation-intensive applications[J]. IEEE Transactions on Computers, 2000, 49(5): 465-481
- [12] Baumgarte V, Ehlers G, May F, et al. PACT XPP—A Self-Reconfigurable Data Processing Architecture[J]. The Journal of Supercomputing, 2003, 26(2): 167-184
- [13] Plessl C, Platzner M. Zippy a coarse-grained reconfigurable array with support for hardware virtualization[C]. 16th IEEE International Conference on Application-Specific Systems, Architecture Processors, 2005. 213-218
- [14] 王莉. 密码算法的可重构系统实现研究[D]: [博士学位论文]. 湖南: 国防科学技术大学, 2004

- [15] J Elbirt and C . Paar . An instruction-level distributed processor for symmetric-key cryptography[J]. IEEE Transactions on Parallel and Distributed Systems, 2005, 16(5): 468-480
- [16] D Fronte , A Perez , and E Payrat . Celator: A Multi-algorithm Cryptographic Co-processor[C]. International Conference on Reconfigurable Computing and FPGAs, 2008. 438-443
- [17] G Sayilar and D Chiou . Cryptoraptor: high throughput reconfigurable cryptographic processor[C]. IEEE/ACM International Conference on Computer-Aided Design, 2014. 155-161
- [18] Y Ming, Y Ziyu, L Lei, and L Sikun. ProDFA: Accelerating Domain Applications with a Coarse-Grained Runtime Reconfigurable Architecture[C]. Parallel and Distributed Systems (ICPADS), 2012. 834-839
- [19] Dai Z, Yang X, Ren Q, et al. The research and design of reconfigurable cipher processing architecture targeted at block cipher[C]. IEEE 7th International Conference on ASIC'07, 2007. 814-817
- [20] 姜晶菲. 可重构密码处理结构的研究与设计[D]. [硕士学位论文]. 长沙: 国防科学技术大学, 2004
- [21] Schneier B. Description of a new variable-length key, 64-bit block cipher (Blowfish)[C]. Fast Software Encryption. Springer Berlin Heidelberg, 1993. 191-204
- [22] Biryukov A. Block Ciphers and Stream Ciphers: The State of the Art[J]. IACR Cryptology ePrint Archive, 2004. 94
- [23] Adams C M. Constructing symmetric ciphers using the CAST design procedure[C]. Selected Areas in Cryptography. Springer US, 1997. 71-104
- [24] Fleischmann E, Gorski M, Huhne J H, et al. Key recovery attack on full GOST block cipher with zero time and memory[J]. Published as ISO/IEC JTC, 2009. 1-32
- [25] Rivest R L. The RC5 encryption algorithm[C] Fast Software Encryption. Springer Berlin Heidelberg, 1994. 86-96
- [26] Kim H, Huh J H, Anderson R. On the Security of Internet Banking in South Korea—a lesson in how not to regulate security[J]. 2011. 33-54
- [27] Schneier B, Kelsey J, Whiting D, et al. The Twofish encryption algorithm: a 128-bit block cipher[M]. John Wiley & Sons, Inc, 1999. 324-327
- [28] Liu F, Ji W, Hu L, et al. Analysis of the SMS4 block cipher[C]. Information Security and Privacy. Springer Berlin Heidelberg, 2007. 158-170
- [29] Rivest R L, Robshaw M J B, Sidney R, et al. The RC6TM block cipher[C]. First Advanced Encryption Standard (AES) Conference. 1998. 44-54
- [30] Biham E, Anderson R, Knudsen L. Serpent: A new block cipher proposal[C]. Fast Software Encryption. Springer Berlin Heidelberg, 1998. 222-238
- [31] Kelsey J, Schneier B, Wagner D. Related-key cryptanalysis of 3-way, biham-des, cast, des-x, newdes, rc2, and tea[J]. Information and Communications Security, 1997. 233-246
- [32] Lu J. Related-key rectangle attack on 36 rounds of the XTEA block cipher[J]. International Journal of Information Security, 2009, 8(1): 1-11

- 
- [33] Phan R C W. Cryptanalysis of full Skipjack block cipher[J]. Electronics Letters, 2002, 38(2): 1
- [34] Beaulieu R, Shors D, Smith J, et al. The SIMON and SPECK lightweight block ciphers[C]. Proceedings of the 52nd Annual Design Automation Conference. ACM, 2015. 175
- [35] Sorkin A. Lucifer, a cryptographic algorithm[J]. Cryptologia, 1984, 8(1): 22-42
- [36] Shirai T, Shibutani K, Akishita T, et al. The 128-bit blockcipher CLEFIA[C] Fast software encryption. Springer Berlin Heidelberg, 2007. 181-195
- [37] Kwon D, Kim J, Park S, et al. New block cipher: ARIA[M]. Information Security and Cryptology-ICISC 2003. Springer Berlin Heidelberg, 2003. 432-445
- [38] Borghoff J, Knudsen L R, Leander G, et al. Cryptanalysis of C2[M] Advances in Cryptology-CRYPTO 2009. Springer Berlin Heidelberg, 2009. 250-266
- [39] Bogdanov A, Knudsen L R, Leander G, et al. PRESENT: An ultra-lightweight block cipher[M]. Springer Berlin Heidelberg, 2007. 444-454
- [40] Blaze M, Schneier B. The MacGuffin block cipher algorithm[C] Fast Software Encryption. Springer Berlin Heidelberg, 1994. 97-110
- [41] Daemen J, Knudsen L, Rijmen V. The block cipher Square[C] Fast software encryption. Springer Berlin Heidelberg, 1997. 149-165
- [42] Kelsey J, Schneier B, Wagner D. Mod n cryptanalysis, with applications against RC5P and M6[C]. Fast Software Encryption. Springer Berlin Heidelberg, 1999. 139-155
- [43] Kwan M. The design of the ICE encryption algorithm[C] Fast Software Encryption. Springer Berlin Heidelberg, 1997. 69-82
- [44] Rijmen V, Daemen J, Preneel B, et al. The cipher SHARK[C] Fast Software Encryption. Springer Berlin Heidelberg, 1996. 99-111
- [45] Stern J, Vaudenay S. Cs-cipher[C]. Fast Software Encryption. Springer Berlin Heidelberg, 1998. 189-204
- [46] Wu W, Feng D. Linear cryptanalysis of NUSH block cipher[J]. Science in China Series F: Information Sciences, 2002, 45(1): 59-67
- [47] Borst J. The block cipher: Grand cru[J]. Primitive submitted to NESSIE, 2000. 4-5
- [48] Keliher L, Meijer H, Tavares S. High probability linear hulls in Q[C]. Proceedings of Second Open NESSIE Workshop, Royal Holloway College, University of London, Egham, UK. 2001. 134-138
- [49] Kanda M, Moriai S, TAKASHIMA Y, et al. E2--a new 128-bit block cipher[J]. IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, 2000, 83(1): 48-59
- [50] Barreto P, Rijmen V. The Khazad legacy-level block cipher[J]. Primitive submitted to NESSIE, 2000. 97-105
- [51] Ohkuma K, Muratani H, Sano F, et al. The block cipher Hierocrypt[C]. Selected Areas in Cryptography. Springer Berlin Heidelberg, 2000. 72-88
- [52] Ray Beaulieu, Douglas Shors, Jason Smith, Stefan Treatman-Clark, Bryan Weeks, and Louis

- Wingers. The SIMON and SPECK Families of Lightweight Block Ciphers, Cryptology ePrint Archive, 2013. 404-407
- [53] Van Eijndhoven J T J, Stok L. A data flow graph exchange standard[C] Design Automation, 1992. Proceedings. [3rd] European Conference on. IEEE, 1992. 193-199
- [54] Moon, Chiung, et al. "Integrated process planning and scheduling in a supply chain" Computers & Industrial Engineering 54, 2008. 1048-1061
- [55] Elbirt A J. Reconfigurable computing for symmetric-key algorithms[J]. 2002. 103-108
- [56] 刘芳, 王玲. 基于动态规划思想求解关键路径的算法[J]. 计算机应用, 2006, 26(6). 1440-1442
- [57] Han Y, Leong P C, Tan P C, et al. Fast algorithms for elliptic curve cryptosystems over binary finite field[M]. Advances in Cryptology-ASIACRYPT99. Springer Berlin Heidelberg, 1999. 75-85
- [58] Hütter M, Großschädl J, Kamendje G A. A versatile and scalable digit-serial parallel multiplier architecture for finite fields  $GF(2^m)$ [C]. Information Technology: Coding and Computing [Computers and Communications], 2003. Proceedings. ITCC 2003. International Conference on. IEEE, 2003. 692-700
- [59] Staake T R. Design of a Reconfigurable Hardware Architecture for Encryption Algorithms[D]. Darmstadt University of Technology, 2003. 104-106
- [60] Nikhil Bansal, Sumit Gupta, Nikil Dutt, and Alexandru Nicolau. Analysis of the performance of coarse-grain reconfigurable architectures with different processing element configurations. In Workshop on Application Specific Processors, held in conjunction with the International Symposium on Microarchitecture (MICRO), 2003. 677-683
- [61] Bjorn De Sutter, Paul Coene, Tom Vander Aa, and Bingfeng Mei. Placement-and-routing-based register allocation for coarse-grained reconfigurable arrays. In Proceedings of the 2008 ACM SIGPLAN-SIGBED Conference on Languages, Compilers, and Tools for Embedded Systems. ACM, 2008. 151-160
- [62] Stephen Friedman, Allan Carroll, Brian Van Essen, Benjamin Ylvisaker, Carl Ebeling, and Scott Hauck. Spr: an architecture-adaptive cgra mapping tool. In Proceedings of the 17th annual ACM/SIGDA International Symposium on Field Programmable Gate Arrays. ACM, 2009. 191-200
- [63] Rani Gnanaolivu, Theodore S Norvell, and Ramachandran Venkatesan. Mapping loops onto coarse-grained reconfigurable architectures using particle swarm optimization. In Proceedings of the 2010 International Conference on Soft Computing and Pattern Recognition, IEEE, 2010. 145-151
- [64] Akira Hatanaka and Nader Bagherzadeh. A modulo scheduling algorithm for a coarse-grain reconfigurable array template. In Proceedings of 2007 International Parallel and Distributed Processing Symposium, IEEE, 2007. 1-8
- [65] Bingfeng Mei, S Vernalde, D Verkest, H De Man, and R Lauwereins. Exploiting loop-level parallelism on coarse-grained reconfigurable architectures using modulo scheduling. In Proceedings of the 2003 Conference on Design, Automation and Test in Europe. IEEE, 2003. 296-301
- [66] Conte, Donatello, et al. "Thirty years of graph matching in pattern recognition. "International journal



- 
- of pattern recognition and artificial intelligence 18. 03 (2004): 265-298
- [67] Ullmann, Julian R. An algorithm for subgraph isomorphism. Journal of the ACM (JACM) 23. 1 (1976): 31-42
- [68] Cordella, Luigi P., et al. A (sub) graph isomorphism algorithm for matching large graphs. Pattern Analysis and Machine Intelligence, IEEE Transactions on 26. 10 (2004): 1367-1372
- [69] Gerard K. Rauwerda. Paul M. Heysters. Gerard J. M. Smit. 2004. Mapping Wireless Communication Algorithms onto a Reconfigurable Architecture[J]. The Journal of Supercomputing, 2003. 263-282.
- [70] YuanqingGuo. Gerard J. M. Smit. Hajo Broersma. et al. A Graph Covering Algorithm for a Coarse Grain Reconfigurable System[C]. ACM SIGPLAN conference on Language, compiler, and tool for embedded systems. 2003. 332-341
- [71] Paul M. Heysters. Gerard K. Rauwerda. Gerard J. M. Smit. Implementation of a HiperLAN/2 receiver on the reconfigurable montium architecture[C]. Parallel and Distributed Processing Symposium. 2004. 245-254
- [72] Gerard J. M. Smit. Paul M. Heysters. Michel Rosien. et al. Lessons Learned from Designing the MONTIUM-a Coarse-Grained Reconfigurable Processing Tile[C]. International Symposium on System-on-Chip. 2004. 265-271
- [73] Gerard K. Rauwerda. Paul M. Heysters. Gerard J. M. Smit. Towards Software Defined Radios Using Coarse-Grained Reconfigurable Hardware[C]. IEEE Transactions On Very Large Scale Integration (VLSI) Systems. 2008. 324-331