<u>Introdução à Arquitetura de Computadores</u>



μArquitetura MIPS: Single-cycle - I

Introdução

 μ Arquitetura: Definição e Tipos

A μArquitetura dum CPU

Máquina Síncrona; Arq. Harvard *Datapath* e Controlo Fases de projeto

Datapath

Subconjunto de Instruções (ISA) Execução de Instruções: Acesso a Dados (lw e sw)

Tipo-R (add, sub)
Branch (beq)

A. Nunes da Cruz / DETI - UA

Jun / 2021

μArquitetura (1) - Introdução

μArquitetura

 Como implementar o hardware da Arquitetura dum Processador (Arquitetura = Visão do programador do conjunto instruções, registos e memória).

Processador

• Datapath: Blocos Funcionais

Memórias, registos, ALUs e multiplexers que operam sobre dados (*words* de 32-bits)

Unidade de Controlo:

Determina como a instrução deve ser executada no *Datapath*, gerando sinais de seleção de multiplexers, de *enable* de registos, de *write* de memórias, etc.

Datapath = Caminho de Dados.

Os Blocos Funcionais estão interligados por *Buses* controlados pela Unidade de Controlo.


© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

μArquitetura (2) - Três tipos de Implementações

- Single-cycle: A execução de cada instrução é efectuada num único ciclo de relógio (clock). Todas as instruções ocupam o mesmo intervalo de tempo.
- Multicycle: A execução de cada instrução é dividida numa série de passos mais simples; cada um deles ocupa um ciclo de relógio (de maior frequência). As instruções possuem tempos de execução diferentes (e.g., lw =5 ciclos e beq =3 ciclos).
- Pipelined: A execução de cada instrução é dividida numa série de passos mais simples; o processador executa múltiplas instruções em simultaneo (em paralelo), aumentando, deste modo, a performance.


© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 2/29



CPU MIPS (1) - Máquina Síncrona

O CPU é uma máquina de estados síncrona.

- As Memórias, os Registos e outros autómatos definem o estado.
- A execução das instruções dum programa altera o seu estado.




© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

4/29

CPU MIPS (2) - μArquitetura Harvard*

A μArquitetura dum CPU Single-cycle



- O CPU MIPS interage com duas memórias.
- Após o Reset, o registo PC (Program Counter) é carregado com o endereço da Memória de Instruções, para ler a primeira Instrução a ser executada pelo CPU.
- O CPU gera os sinais de Controlo necessários à execução da Instrução, a qual pode ou não envolver a Memória de Dados.


*Harvard = A implementação Single-cycle (Ciclo-único) usa memórias separadas (externas ao CPU) para permitir o acesso a ambas, em simultaneo (i.e., durante o mesmo ciclo) pelo CPU.

© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

CPU MIPS (3) - Datapath e Unidade de Controlo

- Datapath: Componentes que armazenam ou processam dados
 - Registos, ALU, multiplexers, extensão-sinal, etc.



- Controlo: Componentes que 'dizem' ao Datapath o que fazer.
 - Lógica combinatória e/ou sequencial (FSMs).

© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 6/29

CPU MIPS (4) - Fases de Projeto

- 1. Análise do Conjunto de Instruções (ISA)
 - A execução de cada instrução requere transferências entre registos e/ou memórias;
 - O Datapath deve incluir o hardware necessário para suportar essas transferências.
- 2. Seleção dos Componentes para o Datapath
 - Memórias, Registos, ALU, Multiplexers, etc
- 3. Implementação da Lógica de Controlo
 - Lógica combinatória ou FSMs

ISA = Instruction Set Architecture; **FSM** = Finite State Machine.

© A. Nunes da Cruz IAC - MIPS - Single-cycle -I 7/29

4

SC Datapath (1) - Instruções (ISA) a Implementar

ISA: Começamos com um número limitado

- · Acesso à Memória
 - lwesw
- Tipo-R
 and, or, add, sub e slt
- Branchbeq
- Instruções adicionais (próx. aula)
 addi
 i

© A. Nunes da Cruz


IAC - MIPS - Single-cycle -I

8/29

SC Datapath (2) - Elementos de Estado (1)

O *Datapath** dum CPU é baseado nos seguintes elementos de estado:


- <u>Program Counter</u> (PC)
- Memória de Instruções
- Banco de 32 Registos
- Memória de Dados




SC Datapath (3) - Elementos de Estado (2): PC e Memórias



- PC: É um registo de 32-bits normal;
 - A saída (PC) é o endereço da instrução corrente;
 - A entrada (PC') é o endereço da instrução seguinte.
- Memória de Instruções:
 Tem um único porto de leitura (A/RD).



Memória de Dados:
 Tem um único porto de leitura (A/RD) ou de escrita (A/WD) e um sinal de WriteEnable (WE).



© A. Nunes da Cruz


IAC - MIPS - Single-cycle -I

10/29

SC Datapath (3) - Elementos de Estado (3) - Banco de Reg.

Banco de 32 Registos:

Tem dois portos de leitura (A1/RD1 e A2/RD2) e um porto de escrita (A3/WD3).



Os três *buses* A1, A2 e A3 possuem 5-bits, visto que 2⁵ = 32 registos.


Ex: As instruções do tipo-R lêm os operandos dos portos (RD1 e RD2) e escrevem o resultado no porto (WD3), e.g., add \$t2, \$t1, \$t0.

Exceptuando a Memória de Instruções, todos os elementos de estado têm entrada de CLK.

© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

SC Datapath (4) - Instruções Load/Store (1) **Operações** lw rt, imm(rs) sw rt, imm(rs) Usam os registos rs e rt como operandos Calculam (na ALU) o endereço de memória efetivo usando (rs) e o imm. CLK WE3-RD1 RD2 Zero RD 32/ Memória WD3 Register Dados /32 Load: Lê da Memória (para o RF) o novo valor do registo rt. Store: Escreve o valor do registo rt (do RF) na Memória. IAC - MIPS - Single-cycle -I © A. Nunes da Cruz 12/29




SC Datapath (6) - 1w Fetch

Passo 1: Leitura da Instrução (Fetch)



1. O PC gera o endereço (A) para a Memória de Instruções.

A Instrução lida (RD) vai, em seguida, ser descodificada (e.g., o campo de bits $Instr_{31:26}$ vai ser interpretado).




SC Datapath (7) - 1w Leitura do Operando


Passo 2: Leitura do operando (rs) do Reg File (RF)



2. Ligando os bits Instr_{25:21},rs, ao porto A1 do RF, obtemos na saída RD1 (ReadData1) o conteúdo desse registo, (rs).




Passo 3: Extensão de sinal do valor Imediato 3. Ligando os bits Instr_{15:0} ao extensor de sinal, converte-se o valor imm_{15:0} em SignImm_{31:0} (16 => 32 bits).



SC Datapath (10) - 1w Leitura da Memória de Dados

Passo 5: Leitura do valor da Memória e escrita no RF




5. O valor lido da memória (ReadData) é escrito (RegWrite=1) no registo rt (Instr_{20:16}) usando o porto A3/WD3 do *Register File*.



SC Datapath (11) - 1w Incremento do PC


Passo 6: Calcular PC'




6. Ao valor atual do *Program Counter*, PC, soma-se 4 para obter PC', i.e., o endereço da instrução seguinte a executar.

Acabou a execução da instrução **1 w**!

© A. Nunes da Cruz IAC - MIPS - Single-cycle -I






SC Datapath (14) - Tipo-R (1) - add

Operações

Ex: add rd, rs, rt

- Usa os registos rs e rt como operandos
- Executa a operação aritmética/lógica na ALU
- Escreve o resultado no registo rd (RF)



© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

22/29

SC Datapath (15) - Tipo-R (2) - add

Formato da Instrução - tipo-R

0	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0

add rd, rs, rt

				add		
	0	rs	rt	rd	0	32
•	31:26	25:21	20:16	15:11	10:6	5:0

© A. Nunes da Cruz

IAC - MIPS - Single-cycle -I

