第一章 实验目的

- 1. 熟悉并掌握 MIPS 计算机中寄存器堆的原理和设计方法。
- 2. 初步了解 MIPS 指令结构和源操作数/目的操作数的概念。
- 3. 熟悉并运用 verilog 语言进行电路设计。
- 4. 为后续设计 cpu 的实验打下基础

第二章 实验任务与要求

2.1 实验任务

- 1. 学习 MIPS 计算机中寄存器堆的设计及原理,如:有多少个寄存器,有无特殊设置的寄存器,mips 指令如何去索引寄存器的等。
- 2. 自行设计本次实验的方案,画出结构框图,详细标出输入输出端口,本次实验建议设计为异步读同步写的寄存器堆,即读寄存器不需要时钟控制,但写寄存器需时钟控制。
- 3. 本次实验建议寄存器堆设计为 1 个写端口和 2 个读端口,后续 CPU 实验用到的寄存器堆需要 1 个写端口和 2 个读端口。
- 4. 根据设计的实验方案,使用 verilog 编写相应代码。
- 5. 对编写的代码进行仿真,得到正确的波形图。
- 6. 将以上设计作为一个单独的模块,设计一个外围模块去调用该模块。外围模块中需调用封装好的 LCD 触摸屏模块,显示寄存器堆的读写端口地址和数据,最好能扫描出所有寄存器的值显示在 LCD 触摸屏上,并且需要利用触摸功能输入寄存器堆的读写地址和写数据。
- 7. 将编写的代码进行综合布局布线,并下载到实验箱中的 FPGA 板子上进行演示。

2.2 实验要求

- 1. 做好预习: 1) 掌握寄存器堆的工作原理; 2) 确定寄存器堆的输入输出端口设计; 3) 在课前画好寄存器堆的设计框图或实验原理图;
- 2. 实验实施: 1) 确认寄存器堆的设计框图的正确性; 2) 编写 verilog 代码; 3) 对该模块进行仿真,得出正确的波形,截图作为实验报告结果一项的材料; 4) 完成调用寄存器堆模块的外围模块的设计,并编写代码; 5) 对代码进行综合布局布线下载到实验箱里 FPGA 板上,进行上板验证。
- 3. 实验检查: 1) 完成上板验证后,让指导老师或助教进行检查,进行现场演示,按照检查人员的要求,对特定寄存器读写,可对演示结果进行拍照作为实验报告结果一项的材料。
- 4. 实验报告的撰写: 1) 实验结束后,需按照规定的格式完成实验报告的撰写。

第三章 实验结果

3.1 R-S 触发器




图 3.1 R-S 触发器

```
1 /**
   * Obrief R-S触发器
   * Oparam S 设置端set
   * Oparam R 重置端reset
   * Oparam Q 输出端
   * @param Q_bar 输出端的反相
   * 状态表:
                     Q_bar_n 描述
     * R S | Q_n
      * 0 1 | 1 Q_bar_n-1 设置Q为1

      * 1 0 | Q_n-1
      1
      设置Q_bar >

      * 1 1 | Q_n-1
      Q_bar_n-1
      保持前状态

                                           设置Q_bar为1
11
      * 0 0 | 1 1
                           非法状态 (禁止)
12
   */
13
  module rs_nand_latch(R, S, Q);
      input R, S;
15
      output Q;
16
      wire Q_bar;
19
      nand n1(Q, S, Q_bar);
20
      nand n2(Q_bar, R, Q);
21
22
endmodule // r-s_nand_latch
```

计算机组成原理实验报告 实验三寄存器堆的实现





图 3.2 rs 触发器 elaberate design

3.2 D触发器



A gated D latch based on an $\overline{\rm SR}$ NAND latch

图 3.3 D 触发器

```
/**
   * @brief D触发器
   * @param D 数据端 data
   * Oparam E 使能端 enable
   * Oparam Q 输出端
   * @param Q_bar 输出端的反相
     * 状态表:
         *E D | Q_n Q_bar_n 描述
               X | Q_n-1 Q_bar_n-1 保持前状态
         * 0
                                     重置Q
               0 | 0 1
10
               1 | 1
         * 1
                                     设置Q
                         0
11
12
  module d_latch(D, E, Q);
13
     input D, E;
14
     output Q;
16
     wire wire_1, wire_2;
17
18
     nand n1(wire_1, D, E);
19
     nand n2(wire_2, E, wire_1);
20
```

计算机组成原理实验报告 实验三寄存器堆的实现

```
rs_nand_latch r_s_nand_latch_1(wire_2, wire_1, Q);
endmodule // d_latch
```

3.3 D 触发器



图 3.4 D 触发器 elaberate design

3.4 寄存器

```
/**
   * @brief 32位寄存器
  module register_32bit(D, E, Q);
       input [31:0] D;
                          // 32-bit data input
                          // Enable signal (common for all latches)
       input E;
       output [31:0] Q; // 32-bit data output
7
       // Instantiate 32 D latches, one for each bit
       // d_latch latches[31:0] (
10
       //
              .D(D),
11
       //
              .E(E),
12
       //
              Q(Q)
13
       // );
14
       genvar i;
15
       generate
16
           for (i = 0; i < 32; i = i + 1) begin: gen_for</pre>
17
               d_latch latch(
18
                    .D(D[i]),
19
                    .E(E),
20
                    .Q(Q[i])
21
               );
22
           end
23
       endgenerate
24
```

```
25
26 endmodule // register_32bit
```




图 3.5 32 位寄存器 elaberated design

3.5 32 位寄存器

3.6 寄存器堆

```
module regfile(clk, rst, we, waddr, wdata, raddr1, rdata1, raddr2,
     rdata2, test_addr, test_data);
                                 // 时钟信号 clock
      input clk;
2
                                 // 复位信号 reset
      input rst;
3
                                 // 写使能信号 write enable
      input we;
                                 // 写地址 write address
      input [4:0] waddr;
                                 // 写数据 write data
      input [31:0] wdata;
6
                                 // 读地址1 read address 1
      input [4:0] raddr1;
7
      input [4:0] raddr2;
                                 // 读地址2 read address 2
                                 // 测试地址 test address
      input [4:0] test_addr;
      output [31:0] rdata1;
                                // 读数据1 read data 1
10
                                // 读数据2 read data 2
      output [31:0] rdata2;
11
                                // 测试数据 test data
      output [31:0] test_data;
12
13
14
```

计算机组成原理实验报告 实验三寄存器堆的实现

```
reg enable[31:0];
15
       wire [31:0] reg_outputs[31:0];
16
17
       integer i;
18
       always @(posedge clk) begin // 时钟上升沿触发
19
           // 复位时,将所有寄存器的使能信号置0
20
           if (rst) begin
21
               for (i = 0; i < 32; i = i + 1) begin
22
                   enable[i] <= 0; // 非阻塞赋值
23
               end
24
           end else begin
25
               // we为1且地址等于waddr时, 使能信号为1
               for (i = 0; i < 32; i = i + 1) begin
27
                   if (we && i == waddr) begin
28
                        enable[i] <= 1;</pre>
29
                   end else begin
30
                        enable [i] <= 0;
31
                    end
32
               end
33
           end
34
       end
35
       // 32个32位寄存器
37
       genvar j;
38
       generate
39
           for (j = 0; j < 32; j = j + 1) begin : regs
40
               register_32bit register_inst (
41
                    .D(wdata),
42
                   .E(enable[j]),
                    .Q(reg_outputs[j])
44
               );
45
           end
46
       endgenerate
47
48
       // 读数据
49
       assign rdata1 = reg_outputs[raddr1];
50
       assign rdata2 = reg_outputs[raddr2];
51
```

```
52
53
// 测试数据,读出寄存器的值显示在触摸屏上
54
assign test_data = reg_outputs[test_addr];
55
6 endmodule //regfile
```

3.7 tb

```
module tb_regfile;
2
       // Inputs
       reg clk;
       reg rst;
       reg we;
       reg [4:0] waddr;
       reg [31:0] wdata;
       reg [4:0] raddr1;
       reg [4:0] raddr2;
10
11
       // Outputs
12
       wire [31:0] rdata1;
13
       wire [31:0] rdata2;
14
15
       // Instantiate the regfile module
16
       regfile uut (
17
            .clk(clk),
18
            .rst(rst),
19
            .we(we),
20
            .waddr(waddr),
21
            .wdata(wdata),
22
            .raddr1(raddr1),
23
            .rdata1(rdata1),
24
            .raddr2(raddr2),
25
            .rdata2(rdata2)
26
       );
27
28
       // 生成时钟信号
29
```

```
initial begin
          clk = 0;
31
          forever #5 clk = !clk; // Generate a clock with 10 ns
32
             period
33
      end
34
      // Test cases
35
      initial begin
36
          // Initialize Inputs
37
          rst = 1; we = 0; waddr = 0; wdata = 0; raddr1 = 0; raddr2 =
38
             0;
39
          // Apply reset
40
          #20 rst = 0; // 释放复位信号,确保至少两个时钟周期内的状态
41
42
          // Wait for reset to propagate
43
          #10;
44
45
          // Case 1: 读写同一地址
          we = 1; waddr = 5; wdata = 32'hAAAA_BBBBB;
47
          #10; // Wait a clock cycle for write to complete
48
          we = 0; raddr1 = 5; raddr2 = 5;
          #10; // Wait a clock cycle to read the data
50
51
          // Case 2: 读写不同地址
          #10; we = 1; waddr = 15; wdata = 32'h1234_5678;
53
          #10; we = 0; raddr1 = 15; raddr2 = 5; // Read new data and
54
             previous data
          // Case 3: 不写入数据是否保持不变
56
          #20; raddr1 = 15; raddr2 = 5;
57
58
          #10 $finish;
59
      end
60
61
endmodule // tb_regfile
```

3.8 仿真结果



图 3.6 仿真结果

30ns - 40ns: 将 write enable(we) 置为 1, 在 waddr(05) 寄存器写入 wdata(aaaabbbb)

40ns - 60ns: 两个读数据口 raddr1, raddr2 同时置为 05, rdata1, rdata2 成功读取数据 aaaabbbb

60ns - 70ns: 将 we 置为 1, 在 waddr(0f) 寄存器中写入 wdata(12345678)

70ns - 100ns: 两个独守巨口 raddr1, raddr2 一个置为 0f, 一个置为 05, rdata1, rdata2 成功分别读取数据 12345678 和 aaaabbbb

计算机组成原理实验报告 实验三寄存器堆的实现

附 录

参考链接: https://github.com/zehua0417/ComputerOrganizationAndArchitecture_exp

