# 第一章 实验目的

- 1. 熟悉 MIPS 指令集中的运算指令,学会对这些指令进行归纳分类。
- 2. 了解 MIPS 指令结构。
- 3. 熟悉并掌握 ALU 的原理、功能和设计。
- 4. 进一步加强运用 verilog 语言进行电路设计的能力。
- 5. 为后续设计 cpu 的实验打下基础。

## 第二章 实验任务与要求

### 2.1 试验任务

- 1. 学习 MIPS 指令集,熟知指令类型,了解指令功能和编码,归纳基础的 ALU 运算指 今。
- 2. 归纳确定自己本次实验中准备实现的 ALU 运算,要求不实现定点乘除指令和浮点运算指令,要求至少实现 5 种 ALU 运算,其中要包含加减运算,其中减法在内部要转换为加法,与加法运算共同调用实验一里自己完成的加法模块去做。
- 3. 自行设计本次实验的方案,画出结构框图,大致结构框图如图 5.1。图 5.1 中的操作码位数和类型请自行设计,可以设计为独热码(一位有效编码)或二进制编码。比如,设计方案中预定实现 7 种 ALU 运算,则操作码采用独热码,则需 7bit 数据,每位单独指示一种运算;若采用二进制编码,则只用 3bit 数据位即可,但在需 ALU 内部先进行解码,才能确定 ALU 作何种运算。
- 4. 根据设计的实验方案,使用 verilog 编写相应代码。
- 5. 对编写的代码进行仿真,得到正确的波形图。
- 6. 将以上设计作为一个单独的模块,设计一个外围模块去调用该模块,外围模块中需调用封装好的 LCD 触摸屏模块,显示 ALU 的两个源操作数、操作码和运算结果,并且需要利用触摸功能输入源操作数。操作码可以考虑用 LCD 触摸屏输入,也可以用拨码开关输入。
- 7. 将编写的代码进行综合布局布线,并下载到试验箱中的 FPGA 板子上进行演示。

### 2.2 实验要求

- 1. 实验箱结果截图(可按小组截图)
- 2. 代码注释(单独注释,着重说明16位所涉及的地方)

## 第三章 实验结果

### 3.1 实验代码

#### 3.1.1 加法器

```
module adder(
            [<mark>31:0</mark>] operand1, // 32位输入
      input
2
             [31:0] operand2, // 32位输入
      input
                              // 进位
      input
                    cin,
      output [31:0] result,
                              // 32位输出
                              // 进位输出
      output
                    cout
      );
      assign {cout,result} = operand1 + operand2 + cin;
  endmodule
```

#### 3.1.2 ALU

```
module alu(
          [11:0] alu_control, // ALU控制信号
     input
2
          [31:0] alu_src1, // ALU操作数1,为补码
     input
                            // ALU操作数2, 为补码
     input [31:0] alu_src2,
     output [31:0] alu_result
                            // ALU 结 果
5
     );
     // ALU控制信号, 独热码
                  //加法操作
     wire alu_add;
                  //减法操作
     wire alu_sub;
10
                  //有符号比较,小于置位,复用加法器做减法
     wire alu_slt;
11
                  //无符号比较,小于置位,复用加法器做减法
     wire alu_sltu;
12
                  //按位与
     wire alu_and;
                  //按位或非
     wire alu_nor;
14
                  //按位或
     wire alu_or;
15
     wire alu_xor;
                  //按位异或
16
                  //逻辑左移
     wire alu_sll;
17
```

```
//逻辑右移
      wire alu_srl;
                      //算术右移
      wire alu_sra;
19
      wire alu_lui;
                      //高位加载
20
21
      assign alu_add
                      = alu_control[11];
      assign alu_sub = alu_control[10];
23
      assign alu_slt = alu_control[ 9];
24
      assign alu_sltu = alu_control[ 8];
25
      assign alu_and
                     = alu_control[ 7];
26
      assign alu_nor = alu_control[ 6];
27
      assign alu_or
                      = alu control[5];
28
      assign alu_xor = alu_control[ 4];
29
      assign alu_sll = alu_control[ 3];
30
      assign alu_srl = alu_control[ 2];
31
      assign alu_sra = alu_control[ 1];
32
      assign alu_lui = alu_control[ 0];
33
34
      wire [31:0] add sub result;
35
      wire [31:0] slt_result;
36
      wire [31:0] sltu_result;
37
      wire [31:0] and result;
38
      wire [31:0] nor_result;
      wire [31:0] or_result;
40
      wire [31:0] xor_result;
41
      wire [31:0] sll_result;
      wire [31:0] srl_result;
43
      wire [31:0] sra_result;
44
      wire [31:0] lui result;
45
                                                     // 与结果为两数按
      assign and_result = alu_src1 & alu_src2;
47
                                                     // 或结果为两数按
      assign or_result = alu_src1 | alu_src2;
         位或
                                                     // 或非结果为或结
      assign nor_result = ~or_result;
49
         果按位取反
      assign xor_result = alu_src1 ^ alu_src2;
                                                     // 异或结果为两数
50
         按位异或
```

```
assign lui_result = {alu_src2[15:0], 16'd0}; // 立即数装载结果
         为立即数移位至高半字节
52
  //----{加法器}begin
53
  //add,sub,slt,sltu均使用该模块
      wire [31:0] adder_operand1;
55
      wire [31:0] adder_operand2;
56
                  adder_cin
57
      wire
      wire [31:0] adder_result
                  adder_cout
      wire
59
      assign adder_operand1 = alu_src1;
60
      assign adder_operand2 = alu_add ? alu_src2 : ~alu_src2;
      assign adder_cin
                          = ~alu_add; // 减 法 需 要 cin
62
      adder adder_module(
63
      .operand1(adder_operand1),
64
      .operand2(adder_operand2),
65
               (adder_cin
      .cin
                              ),
66
              (adder result
      .result
                             ),
67
      .cout
               (adder_cout
                              )
      );
69
70
      //加减结果
71
      assign add_sub_result = adder_result;
72
73
      //slt 结 果
74
      //adder_src1[31] adder_src2[31] adder_result[31]
75
                                        X(0或1)
                                                      "正-负", 显然小
                             1
76
         于不成立
                                                      相减为负,说明
                             0
                                           1
77
         小于
                                                      相减为正,说明
                             0
78
         不小于
      // 1
                                                      相减为负,说明
                             1
                                           1
79
         小于
                                                      相减为正,说明
      // 1
                             1
                                           0
80
         不小于
```

```
// 1
                                              "负-正",显然小
                                   X(0或1)
                         0
        于成立
     assign slt_result[31:1] = 31'd0;
82
     assign slt_result[0] = (alu_src1[31] & ~alu_src2[31]) | (~(
83
        alu_src1[31]^alu_src2[31]) & adder_result[31]);
84
     //sltu结果
85
     //对于32位无符号数比较,相当于33位有符号数({1'b0,src1}和{1'b0,
86
        src2})的比较,最高位0为符号位
     //故, 可以用33位加法器来比较大小, 需要对{1'b0,src2}取反,即需要
87
        {1'b0,src1}+{1'b1,~src2}+cin
     //但此处用的为32位加法器,只做了运算:
                               src1 +
                                         ~src2 +cin
     //32位加法的结果为{adder_cout,adder_result},则33位加法结果应该为
89
        {adder_cout+1'b1,adder_result}
     //对比 slt 结果注释,知道,此时判断大小属于第二三种情况,即源操作
90
        数1符号位为0,源操作数2符号位为0
     //结果的符号位为1,说明小于,即adder cout+1'b1为2'b01,即
91
        adder cout 为 0
     assign sltu_result = {31'd0, ~adder_cout};
92
  //----{加法器}end
  //----{移位器}begin
     // 移位分三步进行,
96
     // 第一步根据移位量低2位即[1:0]位做第一次移位,
     // 第二步在第一次移位基础上根据移位量[3:2]位做第二次移位,
     // 第三步在第二次移位基础上根据移位量[4]位做第三次移位。
99
     wire [4:0] shf;
100
     assign shf = alu_src1[4:0];
101
     wire [1:0] shf_1_0;
102
     wire [1:0] shf_3_2;
103
     assign shf_1_0 = shf[1:0];
104
     assign shf_3_2 = shf[3:2];
105
106
      // 逻辑左移
107
     wire [31:0] sll_step1;
108
     wire [31:0] sll_step2;
109
```

```
assign sll_step1 = {32{shf_1_0 == 2'b00}} & alu_src2
110
                             // 若 shf [1:0]="00", 不 移 位
                          | {32{shf_1_0 == 2'b01}} & {alu_src2[30:0], 1'
111
                                    // 若 shf [1:0] = "01", 左 移 1 位
                          | {32{shf_1_0 == 2'b10}} & {alu_src2[29:0], 2'
112
                                    // 若shf [1:0]="10", 左移2位
                          | {32{shf_1_0 == 2'b11}} & {alu_src2[28:0], 3'
113
                             d0}; // 若shf[1:0]="11", 左移3位
       assign sll_step2 = {32{shf_3_2 == 2'b00}} & sll_step1
114
                            // 若 shf [3:2] = "00", 不 移 位
                          \{32\{shf \ 3 \ 2 == 2'b01\}\}\ \& \{sll \ step1[27:0], 4'\}
115
                                   // 若 shf [3:2] = "01", 第一次移位结果左移
                             d0}
                             4位
                          | \{32\{shf_3_2 == 2'b10\}\} \& \{sll_step1[23:0], 8'\}
116
                                  // 若 shf [3:2] = "10", 第一次移位结果左移
                             d0}
                             8位
                          | \{32\{shf_3_2 == 2'b11\}\} \& \{sll_step1[19:0],
117
                             12'd0}; // 若 shf [3:2]="11", 第一次移位结果左
                             移 12 位
       assign sll_result = shf[4] ? {sll_step2[15:0], 16'd0} :
118
                         // 若 shf [4] = "1", 第二次移位结果左移16位
          sll step2;
119
       // 逻辑右移
120
       wire [31:0] srl_step1;
121
       wire [31:0] srl_step2;
122
       assign srl_step1 = {32{shf_1_0 == 2'b00}} & alu_src2
123
                             // 若 shf [1:0] = "00", 不 移 位
                          \{32\{shf 1 0 == 2'b01\}\}\ \& \{1'd0, alu src2[31:1]\}
124
                                   // 若 shf [1:0]="01", 右 移 1 位, 高 位 补 0
                             ] }
                          | \{32\{shf_1_0 == 2'b10\}\} \& \{2'd0, alu_src2[31:2]\} 
125
                                   // 若 shf [1:0] = "10", 右 移 2 位, 高 位 补 0
                          | \{32\{shf_1_0 == 2'b11\}\} \& \{3'd0, alu_src2[31:3]\} 
126
                            ]}; // 若 shf [1:0] = "11", 右 移 3 位, 高 位 补 0
       assign srl_step2 = {32{shf_3_2 == 2'b00}} & srl_step1
127
                            // 若shf [3:2]="00", 不移位
                          | \{32\{shf_3_2 == 2'b01\}\} \& \{4'd0, srl_step1[31:
128
                             4]} // 若 shf [3:2] = "01", 第 一 次 移 位 结 果 右 移
```

```
4位,高位补0
                       \{32\{shf_3_2 == 2'b10\}\} \& \{8'd0, srl_step1[31:
129
                              // 若 shf [3:2] = "10", 第 一 次 移 位 结 果 右 移
                          8位,高位补0
                       | \{32\{shf_3_2 == 2'b11\}\} \& \{12'd0, srl_step1[31]\} 
130
                          :12]}; // 若shf[3:2]="11",第一次移位结果右移
                          12位,高位补0
      assign srl_result = shf[4] ? {16'd0, srl_step2[31:16]} :
131
                     // 若 shf [4] = "1", 第二次移位结果右移16位, 高位补0
         srl_step2;
132
      // 算术右移
133
      wire [31:0] sra_step1;
134
      wire [31:0] sra_step2;
135
      assign sra_step1 = {32{shf_1_0 == 2'b00}} & alu_src2
136
                                        // 若shf [1:0]="00", 不移位
                       | {32{shf_1_0 == 2'b01}} & {alu_src2[31],
137
                                                   // 若 shf
                          alu_src2[31:1]}
                          [1:0]="01", 右移1位, 高位补符号位
                       | {32{shf_1_0 == 2'b10}} & {{2{alu_src2[31]}}},
138
                          alu src2[31:2]}
                                            // 若 shf [1:0]="10",右移
                          2位,高位补符号位
                       | {32{shf_1_0 == 2'b11}} & {{3{alu_src2[31]}}},
139
                          alu_src2[31:3]}; // 若shf[1:0]="11", 右移
                          3位,高位补符号位
      assign sra_step2 = {32{shf_3_2 == 2'b00}} & sra_step1
140
                                       // 若shf[3:2]="00",不移位
                       \{32\{shf_3_2 == 2'b01\}\} \& \{\{4\{sra_step1[31]\}\},
141
                           sra step1[31:4]} // 若shf[3:2]="01",第一
                          次移位结果右移4位,高位补符号位
                       \{32\{shf_3_2 == 2'b10\}\} \& \{\{8\{sra_step1[31]\}\},
142
                           sra_step1[31:8]} // 若shf[3:2]="10",第一
                          次移位结果右移8位,高位补符号位
                       | \{32\{shf_3_2 == 2'b11\}\} \& \{\{12\{sra_step1[31]\}\}\} 
143
                          }}, sra_step1[31:12]}; // 若 shf[3:2]="11",第
                          一次移位结果右移12位,高位补符号位
      assign sra_result = shf[4] ? {{16{sra_step2[31]}}}, sra_step2[31:
144
         16]}: sra_step2; // 若shf[4]="1",第二次移位结果右移16位,
```

```
高位补符号位
   //----{移位器}end
145
146
       // 选择相应结果输出
147
       assign alu_result = (alu_add|alu_sub) ? add_sub_result[31:0] :
148
                             alu_slt
                                                 ? slt_result :
149
                              alu_sltu
                                                 ? sltu_result :
150
                             alu_and
                                                 ? and_result :
151
                                                 ? nor_result :
                             alu_nor
152
                             alu_or
                                                 ? or_result :
153
                                                 ? xor_result :
                             alu xor
154
                                                 ? sll_result :
155
                             alu_sll
                             alu_srl
                                                 ? srl_result :
156
                                                 ? sra_result :
                             alu_sra
157
                                                 ? lui_result :
                             alu_lui
158
                             32'd0;
159
   endmodule
160
```

#### 3.1.3 tb

```
module tb;
2
             [11:0] alu_control;
      reg
3
             [31:0] alu_src1;
      reg
             [31:0] alu_src2;
      reg
             [31:0] alu_result;
       wire
6
       alu alu_module(
           .alu_control(alu_control),
           .alu_src1
                        (alu_src1
                                     ),
9
           .alu_src2
                        (alu_src2)
10
           .alu_result (alu_result )
11
       );
12
13
       initial begin
14
           //加法操作
15
           alu_control = 12'b1000_0000_0000;
16
           alu_src1 = 32'd1;
17
           alu_src2 = 32'hffffffff;
```

```
19
           //减法操作
20
           #5;
21
           alu_control = 12'b0100_0000_0000;
22
           alu_src1 = 32'd1;
23
           alu_src2 = 32'd2;
24
25
           //有符号比较
26
           #5;
27
           alu_control = 12'b0010_0000_0000;
28
           alu_src1 = 32'd1;
29
           alu_src2 = 32'd2;
31
           //无符号比较
32
           #5;
33
           alu_control = 12'b0001_0000_0000;
34
           alu_src1 = 32'd1;
35
           alu_src2 = 32'd2;
36
37
           //按位与
38
           #5;
39
           alu_control = 12'b0000_1000_0000;
           alu_src1 = 32'h12345678;
41
           alu_src2 = 32'hf0f0f0f0;
42
43
           //按位或非
44
           #5;
45
           alu_control = 12'b0000_0100_0000;
46
           alu_src1 = 32'he;
           alu_src2 = 32'd1;
48
49
           //按位或
50
           #5;
51
           alu_control = 12'b0000_0010_0000;
52
           alu_src1 = 32'he;
53
           alu_src2 = 32'd1;
55
```

```
//按位异或
56
           #5;
57
           alu_control = 12'b0000_0001_0000;
58
           alu_src1 = 32'b1010;
59
           alu_src2 = 32'b0101;
60
61
           //逻辑左移
62
           #5;
63
           alu_control = 12'b0000_0000_1000;
           alu_src1 = 32'd4;
65
           alu_src2 = 32'hf;
66
           //逻辑右移
           #5;
69
           alu_control = 12'b0000_0000_0100;
70
           alu_src1 = 32'd4;
71
           alu_src2 = 32'hf0;
72
73
           //算术右移
           #5;
75
           alu_control = 12'b0000_0000_0010;
76
           alu_src1 = 32'd4;
77
           alu_src2 = 32'hf0000000;
78
79
           //高位加载
80
           #5;
81
           alu_control = 12'b0000_0000_0001;
82
           alu_src2 = 32'hbfc0;
83
       end
  endmodule
```

## 3.2 仿真波形



# 3.3 实验箱结果



图 3.1 实验箱结果 (1«2=4)

# 附 录

参考链接: https://github.com/zehua0417/ComputerOrganizationAndArchitecture\_exp