# МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ ОДЕСЬКИЙ НАЦІОНАЛЬНИЙ ПОЛІТЕХНІЧНИЙ УНІВЕРСИТЕТ

## Протокол

## Лабораторна робота №1

На тему: "Розробка простого цифрового пристрою" По предмету: "Технології проектування комп'ютерних систем"

Виконав:

студент групи АМ-182

Борщов M. I.

Перевірив:


Защолкін К. В.


# Перелік завдань до лабораторної роботи


- 1) створення проекту в САПР Altera Quartus II;
- 2) опис простого цифрового пристрою мовою VHDL;
- 3) синтез проекту;
- 4) функціональне моделювання;
- 5) розміщення та трасування проекту;
- 6) часове модулювання;
- 7) аналіз часових характеристик проекту

## Хід роботи


### 1) Створити проект








### 2) Створення файлів проекту




#### 3) Перевірка




Analysis and Synthesis показав наявність помилок у проекті. Код було змінено на наступній: (заміна назви entity та 18 рядка)

```
-- Listing 2.1
 2
     library ieee;
 3
     use ieee.std logic 1164.all;
 4
    ⊟entity first lab ent is
 5
   port
 6
    □ (
 7
     X : in STD LOGIC VECTOR(1 downto 0);
 8
     en : in STD LOGIC;
 9
     Y : out STD LOGIC VECTOR(3 downto 0)
10
    F);
    end entity;
11
12
    ⊟architecture decoder24 arch of first lab ent is
13
    □ begin
14
      Y(0) \le not X(1) and not X(0) and en;
15
      Y(1) \le not X(1) and X(0) and en;
      Y(2) \le X(1) and not X(0) and en;
16
17
      Y(3) \le X(1) and X(0) and en;
18
      end architecture;
```


#### Результат:



#### Перегляд RTL view:




Перегляд Technology Map Viewer:




## 4) Додайте в проект файл типу University Program VWF


I збережете його під ім'ям wform1.vwf:



Додавання вхідних і вихідних портів дешифратора:



Запуск симуляції:




Нажаль при запуску симуляції в мене виводь помилку.


Симуляція повинна показати як змінюються вихідні значення Y[3...1]


#### 5) Запустіть процес розміщення та трасування проекту


### Start Fitter




### Chip Planer:







## 6) Run Timing Simulation



При виконні часого моделювання пристрою знов виникла помилка, скоріш за в мене не встановлені усі необхідні пакети / модулі.

# Висновок:

В результаті виконання даної лабораторної роботи я ознайомився з роботою у програмі Quartus 2, та створив дешифратор, задав частоти, але нажаль часові діаграми не запустились із-за внутрішньої помилки програми.