

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ Информатика и системы управления (ИУ)

КАФЕДРА Компьютерные системы и сети (ИУ6)

НАПРАВЛЕНИЕ ПОДГОТОВКИ 09.03.03 Прикладная информатика

РАСЧЕТНО-ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОЙ РАБОТЕ

HA TEMY:

Схемотехническое проектирование							
	ческое проектирови рнного устройства	ние					
Студент <u>ИУ6-65Б</u> (Группа)	(Подпись, дата)	(И.О.Фамилия)					
Руководитель курсовой работы	(Подпись, дата)	(И.О.Фамилия)					

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана (национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

	V	ТВЕРЖДАЮ
		едующий кафедрой <u>ИУ6</u>
		(Индекс) А.В.Пролетарский
		(И.О.Фамилия)
	<u> </u>	»2022 г.
ЗАДА	НИЕ	
на выполнение к	урсовой рабо	ТЫ
по дисциплине Схемотехника		
Студент группы <u>ИУ6И-64</u> Б		
(Фамилия, им.	я, отчество)	
Тема курсовой работы Схемотехническое проед	ктирование электр	онного устройства
Направленность КР (учебная, исследовательска:	я, практическая, пр	ооизводственная, др.)
Источник тематики (кафедра, предприятие, НИІ	Р) <u>кафедра</u>	
График выполнения работы: 25% к 3 нед., 50%	к 10 нед., 75% к 13	3 нед., 100% к 15 нед.
Задание		
<u>Разработать программируемое устройо</u> <u>хэмминга.</u>	сто кодирования,	декодирования по коду
Оформление курсовой работы:		
Расчетно-пояснительная записка на 20-30 листа	х формата А4.	
 Схема электрическая функциональная Диаграммы временные работы устройства Диаграмма электрическая принципиальная 		
 Диаграмма электрическая принципиальная Спецификация (перечень) используемых э. 		
Дата выдачи задания «08» февраля 2022 г.		
Руководитель курсовой работы		
Студент	(Подпись, дата)	(И.О.Фамилия)
• •	(Подпись, дата)	(И.О.Фамилия)

РЕФЕРАТ

Записка 31 страница, 13 рисунков, 3 таблиц, 9 источников, 5 приложений ХЭММИНГ, МИКРОСХЕМА, ТТЛ, РЕГИСТР, СЧЕТЧИК.

Объектом разработки является устройство кодирования и декодирования по коду хэмминга, далее УКДХ.

Цель работы – создание функционального устройства, построенного на базе ТТЛ-логики, и разработка необходимой документации на объект разработки.

При проектировании решены следующие задачи: анализ объекта разработки на функциональном уровне, разработка функциональной схемы модуля, выбор элементной базы для реализации объекта, разработка принципиальной схемы модуля, расчет электрических параметров.

Результатом проектирования является комплект конструкторской документации для изготовления устройства. Устройство должно обладать следующими техническими характеристиками:

- тип ввода данных: параллельный;
- разрядность шины данных: 21 бит;
- логика элементов ТТЛ;
- тактовая частота 1 МГц;
- потребляемое напряжение не менее 2 Вт.

СОДЕРЖАНИЕ

0	ПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЕ И СОКРАЩЕНИЯ	5
B	ВЕДЕНИЕ	6
1	Анализ требований	7
	1.1 Принцип работы разрабатываемого устройства	7
	1.2 Выбор схемотехнического решения	7
2	Проектирование функциональной схемы	9
	2.1 Блок приема	9
	2.2 Блок подсчета битов четности	9
	2.3 Блок сравнения битов четности	11
	2.4 Блок исправления ошибки	11
3	Моделирование	12
4	Проектирование принципиальной схемы устройства	14
	4.1 Выбор элементной базы	14
	4.2 Выбор устройства для приема данных	15
	4.3 Выбор устройства для сдвига	15
	4.4 Выбор блока исправления ошибки	16
	4.5 Выбор генератора тактовых импульсов	17
	4.6 Выбор разъемов	18
	4.7 Устранение помех	18
5	Проектирование принципиальной схемы устройства	19
	5.1 Расчет статической мощности	19
	5.2 Расчет динамической мощности	20
	5.3 Расчет быстродействия	21
3/	АКЛЮЧЕНИЕ	22
C]	ПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	23
П	РИЛОЖЕНИЕ А Техническое задание	24
П	РИЛОЖЕНИЕ Б Схема электрическая функциональная	28
П	РИЛОЖЕНИЕ В Схема электрическая принципиальная	29
П	РИЛОЖЕНИЕ Г Лист спецификации	30
П	РИЛОЖЕНИЕ Л Временные лиаграммы	. 31

ОПРЕДЕЛЕНИЯ, ОБОЗНАЧЕНИЯ И СОКРАЩЕНИЯ

УКДХ – Устройство кодирования и декодирования по коду

Хэмминга

ТТЛ – Транзисторно-тразнисторная логика

ЛЭ – Логический элемент

МС – Микросхема

ТЗ – Техническое задание

УГО – Условное графическое обозначение

ШД – Шина данных

ВВЕДЕНИЕ

В данной работе производится разработка законченного модуля УКДХ для шестнадцатиразрядных чисел.

УКДХ предназначен для кодирования приходящей информации и поиска одиночной ошибки в закодированном слове. На выходе устройства идет последовательность: закодированное или исправленное слово.

Актуальность разрабатываемого продукта заключается в необходимости создания устройства, способного выполнять данные функции в учебных целях.

1 Анализ требований

Исходя из требований, изложенных в техническом задании, можно сделать вывод, что задачей работы устройства является формирование устройства, способного посчитать биты четности и сравнить их с имеющимися, для исправления ошибки.

1.1 Принцип работы разрабатываемого устройства

С компьютера подаются данные:

- данные в параллельном виде.
- сигнал записи;
- сигнал выбора режима декодирования;

С приходом сигнала записи, в регистры будет записано двадцатиодноразрядное число таким образом, что для кодирования биты четности будут заданы нулями, а для двадцатиодноразрядного числа записано соответственно номерам входов.

Данные с выходов регистров идут на логическую часть, подсчитывающую биты четности, после чего высчитанные биты четности выводятся, а так же для декодирования, сравниваются с записанными, для нахождения бита с ошибкой. В последствии, исправляется испорченный бит и выводится результат.

1.2 Выбор схемотехнического решения

Первоочередной задачей является запись данных в регистры. Для хранения данных будет использоваться три блока регистров хранения, необходимых для записи числа.

Далее для подсчета битов четности будет использоваться логический блок, состоящий из элементов «исключающее или».

Проверка битов четности представляет из себя выявление бита с ошибкой, путем сравнения записанных битов четности и вычисленных, с последующей записью результата в регистр, хранящий бит ошибки. Значение регистра подается на блок исправления ошибки.

Разработанная структурная схема представлена на рисунке 1




Рисунок 1 – структурная схема устройства

2 Проектирование функциональной схемы устройства

На основании выбранного схемотехнического решения были выделены функции устройства и реализующие их блоки — блок приема, блок подсчета битов четности, блок сравнения битов четности и блок исправления ошибки. Опишем подробнее каждый функциональный блок и рассмотрим их взаимодействие.

Разработанная функциональная схема устройства содержится в приложении Б.

2.1 Блок приема

Функциональный блок приема данных состоит из регистра, генератора и дизъюнктора.

Разработанная схема подключения блока приема показана на рисунке 2.



На вход данных «D» регистра подается одна из двух последовательностей: кодирования и декодирования данных, запись в регистр происходит по приходу сигнала «record» на вход «load». Тактовый вход регистра подключен к генератору.

2.2 Блок подсчета битов четности

Блок подсчета битов четности состоит из ряда элементов «исключающее или», функциональное представление блока представлено на рисунке 3.




Рисунок 3 – Блок подсчета битов четности

На рисунке изображен функциональное представление блока подсчета четности, принимающий 21-рязрядное число с регистров. Биты четности высчитываются по формуле представленной на рисунке 4.

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	
0	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	1	1	1	0	1	
X		Χ		Χ		Χ		Χ		Χ		Χ		Х		Х		Х		Χ	1
	Χ	Χ			Χ	Χ			Χ	Χ			Χ	Χ			Х	Χ			2
			Χ	Χ	Χ	Χ					Х	Χ	Х	Х					Х	Χ	4
							Х	Х	Х	Х	Х	Х	Х	Х							8
															Х	Х	Х	Х	Х	Х	16

Рисунок 4 – Логика подсчета битов четности

На рисунке 4 изображен процесс подсчета битов четности для шестнадцатиразрядного числа. Таким образом для шестнадцатиразрядного числа формируется 5 битов четности: 1, 2, 4, 8, 16. Биты четности высчитываются соответственно их номерам:

- для 1 бита четности суммируются значения каждого первого бита через каждый один бит;
- для 2 бита четности суммируются значения каждых двух бита через каждые два бита;

- для 4 бита четности суммируются значения каждых четырех через каждые четыре бита;
- для 8 бита четности суммируются значения каждых восьми через каждые восемь бит;
- для 16 бита четности суммируются значения каждых 16 бит через каждые
 16 бит;

2.3 Блок сравнения битов четности

Блок сравнения битов четности состоит из логической части, счетчиков и регистров сдвига. Функциональное представление блока сравнения представлено на рисунке 5




Рисунок 5 – Блок сравнения битов четности

На рисунке 5 изображено функциональное представление блока сравнения битов четности. Значения, высчитанные в блоке подсчета битов четности каждый такт сравниваются со значением счетчика. При полном соответствии значений сигнал подается на управляющий регистром сдвига триггер, который либо запускает, либо останавливает сдвиг.

2.4 Блок исправления ошибки

Блок исправления ошибки состоит из логической части и ряда JK триггеров. Блок представлен на рисунке 6.




Рисунок 6 – Блок исправления ошибки

Блок работает по таблице истинности, представленной в таблице 1.

Таблица 1 – таблица истинности блока исправления ошибки

CLK	J	K	R	F
1 -> 0	X	X	0	Q
X	X	X	1	0
0 -> 1	0	1	0	1
0 -> 1	1	1	0	0
0 -> 1	1	0	0	1
0 -> 1	0	0	0	0

То есть, на вход J подается значение с блока записи, а на вход K подается значение с регистров сдвига, находящихся в блоке поиска сравнения битов четности.

3 Моделирование

Для моделирования устройства была собрана и протестирована версия устройства с 16 разрядами в программе Multisim [1]. Результаты моделирования показаны на рисунках 6–8. Работа регистров приема данных изображена на рисунке 7.




Рисунок 7 — Запись данных в регистр и подсчет битов четности в режиме кодирования




Рисунок 8 – Результат записи данных в режиме декодирования



4 Проектирование принципиальной схемы устройства

Разработанная принципиальная схема УКДХ содержится в приложении В.

4.1 Выбор элементной базы

В наши дни большинство микросхем изготавливаются по технологиям КМОП и ТТЛ. ТТЛ-микросхемы имеют высокое, в сравнении с КМОП, энергопотребление.

Выбирая элементную базу, следует учитывать основные критерии оценки элементов - быстродействие и суммарную потребляемую мощность. Согласно ТЗ, к объекту разработки предъявляется требование использования ТТЛ-логики.

Транзисторно-транзисторная логика (сокращенно ТТЛ или ТТL поанглийски) — технология построения электронных схем на основе биполярных транзисторов и резисторов. Название транзисторно-транзисторный появилось по причине того, что транзисторы использовались одновременно для выполнения логических функций (И, НЕ, ИЛИ) и для усиления выходного сигнала. Преимуществами ТТЛ является высокое быстродействие (десятки мегагерц) и относительно низкую чувствительность к воздействию статических зарядов.

4.1.1 Выбор серии

В качестве серии микросхем была выбрана серия К555. У нас в стране обширна номенклатура выпускаемых интегральных микросхем. Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с

коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их p-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.

4.2 Выбор устройства для приема данных

В качестве элемента, который будет хранить исходные значения, был выбран регистр хранения К555ИР27. Регистр имеет 8 входов данных, и не имеет излишнего функционала. На рисунке 10 показано УГО элемента.




Рисунок 10 – УГО К555ИР27

Входы D0:D7 используются в качестве шины для записи данных параллельного типа, Q0:Q7 — выходы. Вход 11 (CLK) — синхровход. Вход 1 (\overline{E}) — инверсный вход разрешения сигнала.

4.3 Выбор устройства для сдвига

В блоке сравнения битов четности отлавливается ошибочный бит, что происходит с помощью регистров сдвига. Для реализации сдвига был выбран регистр К555ИР11. УГО регистра изображено на рисунке 11.




Рисунок 11 – УГО К555ИЕ7

Регистр имеет 4 входа данных A-D, SL/SR – использующиеся для последовательной записи, S0/S1 – управляющие входы, CLR – инверсный вход сброса, CLK – тактовый вход, работающий по фронту.

4.4 Выбор блока исправления ошибки

Блок исправления ошибки представляет из себя комбинацию дизъюнктора с JK триггером. В качестве триггера был выбран K555TB6, изображенный на рисунке 12.




Рисунок 12 – УГО K555TB6

4.5 Выбор генератора тактовых импульсов

Для того, чтобы обеспечить схему стабильными тактовыми импульсами, необходимо собрать тактовый генератор с заданной частотой. На рисунке 13 представлена схема генератора.




Рисунок 13 – Генератор тактовых импульсов

4.6 Выбор разъемов

Устройство требует наличия двух разъемов, имеющих следующие функциональные назначения – ввод данных и выдача выходных сигналов:

- 1) разъем XS1.1 имеет 21 контактов-входов, через которые поступают сигналы данных для декодирования;
- 2) разъем XS1.2 имеет 16 контактов-входов, через которые поступают сигналы данных для кодирования;
- 3) разъем XS1.3 имеет 2 контактов-входов, через которые поступают сигналы логических «0» и «1»;
- 4) разъем XS2.1 имеет 21 контактов-выходов, в которые поступают результаты работы устройства в режиме кодирования;
- 5) разъем XS2.2 имеет 16 контактов-выходов, в которые поступают результаты работы устройства в режиме декодирования;

4.7 Устранение помех

Источник питания может быть нестабилен и выдавать скачки напряжения, из-за чего работа устройства может быть прервана. Для устранения такого явления между линией питания +5В и линией заземления 0В необходимо установить электролитические конденсаторы. Один конденсатор, с наибольшим значением, должен быть расположен в близости от разъема питания, а его емкость равна 10 мкФ.

Для снижения скачков напряжения, обусловленных переходными процессами в микросхемах, необходимо установить параллельные конденсаторы. Для разрабатываемой схемы устройства потребуется 22 конденсаторов емкостью 0.1 мкФ.

Помехи в разрабатываемом устройстве могут возникать также из-за неиспользуемых входов, которые могут создавать помехи в цепях. Для устранения такого явления все неиспользуемые прямые входы были соединены с общей линией земли (0В), а инверсные входы – с линией питания (+5В).

5 Расчет потребляемой мощности устройства

Рассчитаем мощность, потребляемую сумматором последовательного действия. На все МС подано напряжение 6В. Суммарная мощность, потребляемая устройством, состоит из статической и динамической мощностей.

5.1 Расчет статической мощности

Рассчитаем статическую мощность, потребляемую спроектированным устройством по формуле:

$$P_{\text{стат.микр.}} = U_{cc} \times I_{cc}, \tag{1}$$

где U_{cc} — напряжение питания (равно 5В), I_{cc} — ток потребления микросхемы. Результаты расчета показаны в таблице 2.

Таблица 2 – Расчет мощности, потребляемой в статическом режиме

Тип ИМС	Количество	Максимальная	Суммарная
	ИМС данного	мощность,	мощность, мВт
	типа, шт	потребляемая	
		ИМС, мВт	
КРК555ИЕ10	2	168	336
КРК555ЛИ6	1	17.85	17.85
КРК555ЛЕ1	2	22.6	45.2
КРК555ИР27	3	147	441
КРК555ЛП5	10	52.5	525
КРК555ИР11	6	115	690
KPK555TB6	16	31.5	504
KPK555TM2	1	42	672
КРК555ЛЛ1	6	42	252
		Итого:	3483.05

Учтем рассеиваемую мощность на сопротивлении R5:

$$P_{R1} = \frac{U_{R5}^2}{R5} = \frac{6^2}{125} = 0.288 \text{ (BT)}$$

Таким образом, суммарная потребляемая мощность в статическом режиме равна:

$$P_{\text{стат.микр.}} = 228 \text{ (мBt)} + 3483.05 \text{ (мBt)} = 3771.05 \text{ (мBt)}$$

5.2 Расчет динамической мощности

Рассчитаем динамическую потребляемую мощность каждой микросхемы по формуле:

$$P_{\text{дин.}} = C_0 U_{\text{пит.}}^2 f_{\text{вх.}} + C_{\text{нагр.}} U_{\text{пит.}}^2 f_{\text{вых.}} = U_{\text{пит.}}^2 \left(C_0 f_{\text{вх.}} + C_{\text{нагр.}} f_{\text{вых.}} \right), \quad (2)$$

где C_0 — входная емкость МС, $U_{\text{пит.}}$ — напряжение питания (5В), $C_{\text{нагр.}}$ — емкость нагрузки, $f_{\text{вх.}}$ — входная частота и $f_{\text{вых.}}$ — выходная частота. Результаты представлены в таблице 3.

Таблица 3 — Расчет мощности, потребляемой в динамическом режиме

Тип ИМС	Количество микросхем	Потребляемая
		динамическая мощность,
		мВт
КРК555ИЕ10	2	3
КРК555ЛИ6	1	1.5
КРК555ЛЕ1	2	3
КРК555ИР27	3	4.5
КРК555ЛП5	10	15
КРК555ИР11	6	9
KPK555TB6	16	24
KPK555TM2	1	1.5
КРК555ЛЛ1	6	9
	Итого:	70.5

Таким образом, суммарная потребляемая мощность в динамическом режиме равна 33 мВт.

Мощность, потребляемая устройством равна:

$$P_{\text{сум.}} = 2857 + 33 = 2890 \, (\text{мBT})$$

Полученная мощность удовлетворяет указанным в ТЗ требованиям.

5.3 Расчет быстродействия

В таблице 4 представлено быстродействие используемых элементов

Таблица 4 — Быстродействие используемых элементов

Тип ИМС	t _{3P} ⁰¹ , нс	t _{3P} ¹⁰ , нс
КРК555ИЕ10	35	35
КРК555ЛИ6	24	24
КРК555ЛЕ1	15	15
КРК555ИР27	27	27
КРК555ЛП5	22	30
КРК555ИР11	15	15
KPK555TB6	30	20
KPK555TM2	40	25
КРК555ЛЛ1	22	22

Рассчитаем максимальное время задержки формирования выходного сигнала с момента начала отсчета длительности нового уровня сигнала на выходе:

$$t_{_{3\text{Д.р.}}} = 2 \cdot t_{_{\text{ИЕ10}}} + t_{_{\text{ЛИ6}}} + t_{_{\text{ЛЕ1}}} + t_{_{\text{ИР27}}} + 10 \cdot t_{_{\text{ЛП5}}} + t_{_{\text{ИР11}}} + t_{_{\text{ТВ6}}} + t_{_{\text{ТМ2}}} + 2 \cdot t_{_{\text{ЛЛ1}}} == 2 \cdot 35 + 24 + 15 + 27 + 10 \cdot 22 + 30 + 40 + 44 = 512 \text{ (Hc)}$$

ЗАКЛЮЧЕНИЕ

В ходе выполнения курсового проекта получены функциональное и принципиальное описание устройства, а также временные диаграммы симуляции его работы.

Устройство представляет собой устройство кодирования и декодирования по коду Хэмминга, полностью реализованый на отечественных микросхемах логики ТТЛ.

Было произведено моделирование разработанного устройства в программе Multisim. По результатам моделирования было выяснено, что устройство работает корректно.

Устройство имеет следующие технические характеристики:

- Разрядность устройства: 16 бит;
- логика элементов ТТЛ;
- тактовая частота 1 МГц;
- мощность потребления не менее 2 Вт.

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИЕТРАТУРЫ

- 1 Документация Multisim [Электронный ресурс]. URL: https://www.ni.com/pdf/manuals/374483d.pdf (дата обращения 03.05.22)
- 2 Код Хэмминга [Электронный ресурс]. URL: https://habr.com/ru/post/140611 (дата обращения 03.05.22)
- 3 ГОСТ 2.743-91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники [Электронный ресурс]. URL: http://docs.cntd.ru/document/gost-2-743-91-eskd (дата обращения 03.05.22)
- 4 Отечественные микросхемы и их зарубежные аналоги [Электронный ресурс]. URL: https://cxem.net/sprav/sprav48.php (дата обращения 03.05.22)
- 5 Справочник по микросхемам TTL серий [Электронный ресурс]. URL: http://rfanat.qrz.ru/s21/ms_74xx.html (дата обращения 03.05.22)
- 6 Справочный материал микросхемы K555TB6 [Электронный ресурс] https://eandc.ru URL: https://eandc.ru/pdf/mikroskhema/k555tv6.pdf Справочный материал микросхемы K555ИE27 [Электронный ресурс] https://eandc.ru/URL: https://eandc.ru/pdf/mikroskhema/k555ir27.pdf
- 7 Справочный материал микросхемы К555ЛИ6 [Электронный ресурс] https://eandc.ru/URL: https://eandc.ru/pdf/mikroskhema/k555li6.pdf
- 8 Справочный материал микросхемы К555TM2 [Электронный ресурс] https://eandc.ru/URL: https://eandc.ru/pdf/mikroskhema/k555tm2.pdf

приложение а

Техническое задание на разработку Листов 4

ПРИЛОЖЕНИЕ Б Схема электрическая функциональная Листов 1

ПРИЛОЖЕНИЕ В Схема электрическая принципиальная Листов 1

ПРИЛОЖЕНИЕ Г Временные диаграммы Листов 1

ПРИЛОЖЕНИЕ Д Спецификация Листов 1