

# 连接原理




图 3.10 主存储器与 CPU 的连接

## 主存容量的扩展

单个芯片的容量是有限的，因此通过存储器芯片扩展技术，将多个芯片集成在一个内存条上，然后由多个内存条及主板上的 ROM 芯片组成计算机所需的主存空间，再通过总线与 CPU 相连。




图 3.11 位扩展连接示意图




图 3.12 字扩展连接示意图



线选法	线选法用除片内寻址外的高位地址线直接连接至各个存储芯片的片选端，当某位地址线信息位“0”时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片(或芯片组)。	不需要地址译码器，线路简单。 地址空间不连续，选片的地址线必须分时为低电平(否则不能工作)，不能充分利用系统的存储器空间，造成地址资源的浪费。
译码片选法	译码片选法用除片内寻址外的高位地址线通过地址译码器产生片选信号。	\

## 存储器与 CPU 的连接

合理选择存储芯片	要组成一个主存系统，选择存储芯片是第一步，主要指存储芯片的类型(RAM 或 ROM)和数量的选择。通常选用 ROM 存放系统程序、标准子程序和各类常数，RAM 则是为用户编程而设置的。此外，在考虑芯片数量时，要尽量使连线简单、方便。
地址线的连接	存储芯片的容量不同，其地址线也不同，而 CPU 的地址线数往往比存储芯片的地址线数要多。通常将 CPU 地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元(字选)，这部分的译码是由芯片的片内逻辑完成的。而 CPU 地址的高位则在扩充存储芯片时使用，用来选择存储芯片(片选)，这部分译码由外接译码器逻辑完成。
数据线的连接	CPU 的数据线数与存储芯片的数据线数不一定相等，在相等时可直接相连；在不等时必须对存储芯片扩位，使其数据位数与 CPU 的数据线数相等。

读/写命令线的连接	<p>CPU 读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。有些 CPU 的读/写命令线是分开的，此时 CPU 的读命令线应与芯片的允许读控制端相连，而 CPU 的写命令线则应与芯片的允许写控制端相连。</p>
片选线的连接	<p>片选线的连接是 CPU 与存储芯片连接的关键。存储器由许多存储芯片叠加而成，哪一片被选中完全取决于该存储芯片的片选控制端是否能接收到来自 CPU 的片选有效信号。</p> <p>片选有效信号与 CPU 的访存控制信号有关，因为只有当 CPU 要求访存时，才要求选中存储芯片。若 CPU 访问 I/O，表示不要求存储器工作。</p>