=订单&。。质量 技术的 证明某事属实的证据 设计与 发展 支持和培训



# ADS131M02 2通道、同步采样、24位、Δ-Σ型模数转换器

## 1 功能

- 2同时采样差分输入
- 可编程数据速率最高达64千次/秒
- 可编程增益最高达128
- 噪声性能：
  - 动态范围为102分贝，增益=1,4千次/秒
  - 动态范围为80分贝，增益=64,4千次/秒
- 总谐波失真：-100 dB
- 用于直接传感器连接的高阻抗输入端：
  - 输入阻抗为330 kΩ，增益为1、2和4
  - 输入阻抗≥1 MΩ，增益为8、16、32、64和128
- 可编程通道间相位延迟校准
  - 244纳秒分辨率，8.192兆赫频率
- 电流检测模式可实现极低功耗的篡改检测
- 集成负电荷泵可实现低于地电位的输入信号
- 通道间串扰：-120 dB
- 低漂移内部电压基准
- 通信中的循环冗余校验（CRC）和寄存器图
- 2.7V至3.6V模拟与数字电源
- 低功耗：3V AVDD 下2.3mW， DVDD
- 包装规格：20针 TSSOP 或20针 WQFN
- 工作温度范围：-40°C至+125°C

## 2 应用

- 商业和住宅用电计量器
- 断路器
- 保护继电器
- 电能质量计
- 电池测试设备
- 电池管理系统

## 3 描述

ADS131M02是一款双通道、同步采样、24位、Δ-Σ（ΔΣ）型模数转换器（ADC），具备宽动态范围、低功耗及能源测量专用特性，特别适用于电能计量、电力计量和断路器应用。该ADC输入端可直接连接电阻分压网络或电力变压器测量电压，或连接电流互感器、并联电阻或罗氏线圈测量电流。

各ADC通道可根据传感器输入独立配置。该设备配备低噪声可编程增益放大器（PGA），可提供1至128倍的增益范围以放大低电平信号。此外，该装置集成了通道间相位校准及偏移量与增益校准寄存器，有助于消除信号链误差。


该设备集成了低漂移、1.2V的参考电压，从而减少了印刷电路板（PCB）面积。数据输入、数据输出和寄存器图上的可选循环冗余校验（CRC）可保持通信完整性。

完整的模拟前端（AFE）提供20引脚 TSSOP 封装和无引脚20引脚 WQFN 封装两种形式，其工作温度范围为-40°C至+125°C。

**设备信息**(1)

| 零件编号 | 包装 | 体型（NOM） |
|---|---|---|
| ADS131M02 | TSSOP (20) | 6.50 mm × 4.40 mm |
| | WQFN (20) | 3.00 mm × 3.00 mm |

(1) 如需获取所有可用包装规格，请参阅数据表末尾的可订购附录。




简化方框图

本数据表末尾的重要通知涉及可用性、保修、变更、安全关键应用中的使用、知识产权事项及其他重要免责声明。生产数据。

# 目录

**1 功能** ... 1
**2 应用** ... 1
**3 描述** ... 1
**4 修订历史** ... 2
**5 针脚配置与功能** ... 3
**6 规格** ... 4
6.1 绝对最大额定值 ... 4
6.2 ESD评级 ... 4
6.3 推荐操作条件 ... 5
6.4 热信息 ... 5
6.5 电气特性 ... 6
6.6 时间要求 ... 8
6.7 开关特性 ... 8
6.8 定时图 ... 9
6.9 典型特征 ... 10
**7 参数测量信息** ... 15
7.1 噪声测量 ... 15
**8 详细描述** ... 16
8.1 概述 ... 16
8.2 功能框图 ... 16
8.3 功能描述 ... 16
8.4 器械功能模式 ... 28
8.5 程序设计 ... 34
8.6 ADS131M02寄存器 ... 44
**9 应用与实现** ... 65
9.1 应用信息 ... 65
9.2 典型应用 ... 72
**10 电源推荐** ... 79
10.1 CAP引脚行为 ... 79
10.2 电源排序 ... 79
10.3 电源解耦 ... 79
**11 布局** ... 80
11.1 版式指南 ... 80
11.2 布局示例 ... 81
**12 设备与文档支持** ... 82
12.1 文件支持 ... 82
12.2 接收文件更新通知 ... 82
12.3 支持资源 ... 82
12.4 商标 ... 82
12.5 静电放电警告 ... 82
12.6 术语表 ... 82
**13 机械、包装和可订购信息** ... 82

## 4 修订历史

注：先前修订版本的页码可能与当前版本存在差异。

**从修订版*（2021年1月）至修订版A（2021年4月）的变更** **页**

- 将PW（TSSOP）数据包从预览版更改为生产数据 ... 1
- 在*功能*部分将最大数据速率从*32 kSPS*更改为*64 kSPS* ... 1
- *高阻抗输入* 增加128的增益 ... 1
- *引脚功能* 表中的模拟输入引脚编号已更正 ... 3
- 添加了*绝对最大评级* 表*的脚注* ... 4
- 所有电源模式的最大数据速率已更新 ... 6
- 更新的典型特性曲线*直流 CMRR 与 AVDD* 、*直流 CMRR 与温度*以及*动态范围与增益* ... 10
- 更新了源自内部参考的测试信号描述 ... 23
- 已删除关于 MOSI 、MISO、从设备和主设备的评论 ... 34
- 已更改*注册表* 表 ... 44
- *故障排除* 部分中的根本原因描述已更改 ... 71


版权 © 2021 德州仪器公司

## 5 针脚配置与功能





图5-1. RUK 封装，20引脚 WQFN ，俯视图




图5-2. PW封装，20引脚 TSSOP ，俯视图

表5-1. 引脚功能

| PIN | | | I/O | 描述(1) |
|---|---|---|---|---|
| 名称 | 不 | | | |
| | WQFN | TSSOP | | |
| 模拟接地 | 20 | 2 | 供应 | 模拟地 |
| AIN0N | 2 | 4 | 模拟输入 | 负模拟输入0 |
| AIN0P | 1 | 3 | 模拟输入 | 正模拟输入0 |
| AIN1N | 3 | 5 | 模拟输入 | 负模拟输入1 |
| AIN1P | 4 | 6 | 模拟输入 | 正模拟输入1 |
| AVDD | 19 | 1 | 供应 | 模拟电源。将1 µF 电容器连接至 AGND 。 |
| 帽子 | 16 | 18 | 模拟输出 | 数字低失真（LDO）调节器输出<br>将一个220纳法电容连接到 DGND 。 |
| 时钟输入 | 15 | 17 | 数字输入 | 主时钟输入 |
| $\overline{CS}$ | 10 | 12 | 数字输入 | 芯片选择；低电平有效 |
| 数字接地 | 17 | 19 | 供应 | 数字地 |
| DIN | 14 | 16 | 数字输入 | 串行数据输入 |
| 数字输出 | 13 | 15 | 数字输出 | 串行数据输出 |
| $\overline{数据就绪}$ | 11 | 13 | 数字输出 | 数据就绪；低电平有效 |
| DVDD | 18 | 20 | 供应 | 数字输入/输出电源。将1 µF 电容器连接至 DGND 。 |
| 串行时钟 | 12 | 14 | 数字输入 | 串行数据时钟 |
| $\overline{同步/复位}$ | 9 | 11 | 数字输入 | 转换同步或系统复位；低电平有效 |
| 热敷垫 | | — | — | 热敷垫；连接至 AGND |

(1) 有关如何连接未使用的引脚的详细信息，请参阅*未使用的输入和输出*部分。

# 6 规格

## 6.1 绝对最大额定值

见(1)

| | | 最小值 | 最大 | 单元 |
|---|---|---|---|---|
| 电源电压 | AVDD AGND | –0.3 | 3.9 | V |
| | AGND DGND | –0.3 | 0.3 | V |
| | DVDD DGND | –0.3 | 3.9 | V |
| | DVDD DGND，CAP与 DVDD 相关 | –0.3 | 2.2 | V |
| | CAP至 DGND | –0.3 | 2.2 | V |
| 模拟输入电压 | AINxP, AINxN | AGND – 1.6 | AVDD + 0.3 | V |
| 数字输入电压 | $\overline{CS}$、 CLKIN，DIN、 SCLK，$\overline{SYNC}$/RESET | DGND – 0.3 | DVDD + 0.3 | V |
| 输入电流 | 除电源引脚外所有引脚均保持连续 | –10 | 10 | mA |
| 温度 | 连接部，TJ | | 150 | °C |
| | 存储，$T_{stg}$ | –60 | 150 | |

(1) 在*绝对最大额定值*之外的操作可能导致永久性设备损坏。*绝对最大额定值*不意味着设备在这些或任何其他超出*推荐操作条件*列出的条件下的功能操作。如果在*推荐操作条件*之外但在*绝对最大额定值*之内使用，设备可能无法完全正常运行，这可能影响设备的可靠性、功能、性能，并缩短设备的使用寿命。

## 6.2 ESD评级

| | | | 价值 | 单元 |
|---|---|---|---|---|
| $V_{(电火花放电)}$ | 静电放电 | 人体模型（HBM），符合ANSI/ ESDA / JEDEC JS-001标准(1) | ±2000 | V |
| | | 带电设备模型（CDM），根据 JEDEC 规范JESD22-C101(2) | ±500 | |

(1) JEDEC 文件JEP155指出，500伏 HBM 可采用标准ESD控制流程实现安全生产。
(2) JEDEC 文件JEP157指出，250伏 CDM 可采用标准ESD控制流程实现安全生产。


版权 © 2021 德州仪器公司

## 6.3 推荐操作条件

超出环境温度范围运行（除非另有说明）

| | | | 最小值 | 名义上的 | 最大 | 单元 |
|---|---|---|---|---|---|---|
| **电源** | | | | | | |
| | 模拟电源 | AVDD 至 AGND，正常运行模式 | 2.7 | 3.0 | 3.6 | V |
| | | AVDD 至 AGND 、待机及电流检测模式 | 2.4 | 3.0 | 3.6 | |
| | | AGND DGND | –0.3 | 0 | 0.3 | |
| | 数字电源 | DVDD DGND | 2.7 | 3.0 | 3.6 | V |
| | | DVDD 至 DGND， DVDD 做空CAP（数字 LDO 绕过） | 1.65 | 1.8 | 2 | |
| **模拟输入**(1) | | | | | | |
| VAINxP $V_{AINxN}$ | 绝对输入电压 | 增益=1、2或4 | AGND – 1.3 | | AVDD | V |
| | | 增益 = 8、16、32、64 或 128 | AGND – 1.3 | | AVDD – 1.8 | |
| $V_{IN}$ | 差分输入电压 | $V_{IN} = V_{AINxP} - V_{AINxN}$ | –V REF / 增益 | | 参考电压/增益 | V |
| **外部时钟源** | | | | | | |
| 帧计数输入 | 外部时钟频率 | 高分辨率模式 | 0.3 | 8.192 | 8.4 | 兆赫 |
| | | 低功耗模式 | 0.3 | 4.096 | 4.15 | |
| | | 超低功耗模式 | 0.3 | 2.048 | 2.08 | |
| | 占空比 | | 40% | 50% | 60% | |
| **数字输入** | | | | | | |
| | 输入电压 | | 数字接地 | | DVDD | V |
| **温度范围** | | | | | | |
| $T_A$ | 工作环境温度 | | –40 | | 125 | °C |

(1) 下标“x”表示通道。例如，通道0的正模拟输入命名为AIN0P。引脚名称参见*引脚配置与功能*部分。

## 6.4 热信息

| 热力学度规(1) | | ADS131M02 | | 单元 |
|---|---|---|---|---|
| | | RUK (WQFN) | PW（TSSOP） | |
| | | 20 PINS | 20 PINS | |
| $R_{\theta JA}$ | 结至环境热阻 | 94.1 | 94.9 | °C/W |
| $R_{\theta JC（顶部）}$ | 结-壳温阻 | 58.1 | 34.9 | °C/W |
| $R_{\theta JB}$ | 结-板热阻 | 64.3 | 46.4 | °C/W |
| $\Psi_{JT}$ | 结顶表征参数 | 31.8 | 2.7 | °C/W |
| $\Psi_{JB}$ | 结-板特性参数 | 58.0 | 46.0 | °C/W |
| $R_{\theta JC(bot)}$ | 结-壳温阻 | 5.9 | N/A | °C/W |

(1) 有关传统和新的热指标的更多信息，请参阅半导体和IC封装热指标应用程序报告。

## 6.5 电气特性

最低和最高规格适用温度范围为-40°C至+125°C；典型规格温度为25°C；所有规格均在 AVDD =3V、 DVDD =3V、fCL-KIN=8.192MHz、数据速率=4kSPS、所有通道启用、全局斩波模式下运行。
模式已禁用且增益=1（除非另有说明）

| 参数 | | 试验条件 | 最小值 | 打字 | 最大 | 单元 |
|---|---|---|---|---|---|---|
| **模拟输入** | | | | | | |
| $I_B$ | 输入偏置电流 | 增益=1、2或4， VINP =V INN=0 V<br>$I_B = (I_{BP} + I_{BN}) / 2$ | | 0.6 | | μA |
| | 输入偏置电流 | 增益值为8、16、32、64或128， VINP 值为V INN =<br>0 V，$I_B = (I_{BP} + I_{BN}) / 2$ | | 0.2 | | |
| Z英寸 | 差分输入阻抗 | 增益=1、2或4 | | 300 | | kΩ |
| | | 增益 = 8、16、32、64 或 128 | | ±1 (1) | | μA/V |
| **ADC特性** | | | | | | |
| | 分辨率 | | 24 | | | 位 |
| | 增益设置 | | | 1, 2, 4, 8, 16, 32, 64, 128 | | |
| f 数据 | 数据速率 | 高分辨率模式，fCLKIN = 8.192 MHz | 250 | | 64k | SPS |
| | | 低功耗模式，fCLKIN = 4.096 MHz | 125 | | 32k | |
| | | 超低功耗模式，fCLKIN = 2.048 MHz | 62.5 | | 16k | |
| | 启动时间 | 从90%供应量到首次 DRDY 下降沿的测量 | | 0.5 | | 毫秒 |
| **模数转换器性能** | | | | | | |
| INL | 积分非线性（最佳拟合） | | | 6 | | ppm FSR |
| | 偏移误差（输入参考） | | | ±175 | | μV |
| | | 全局切模式，通道0 | | ±35 | | |
| | | 全切模式，通道1-3 | | ±15 | | |
| | 偏移漂移 | | | 300 | | nV/°C |
| | | 全局切片模式 | | 200 | | |
| | 偏移误差时间漂移 | 85°C下1000小时， TSSOP 包装 | | 4 | | μV |
| | | 85°C下1000小时， QFN 包装 | | 4 | | |
| | 增益误差 | | | ±0.1% | | |
| | 增益漂移 | | | 1 | | ppm/°C |
| | | 含内标 | | 8.5 | | |
| | 增益误差时漂 | 85°C下1000小时， TSSOP 包装 | | 400 | | 百万分率 |
| | | 85°C下1000小时， QFN 包装 | | 120 | | |
| 共态抑制比 | 共模抑制比 | 在直流电下 | | 100 | | 分贝 |
| | | $f_{CM}$ = 50 Hz or 60 Hz | | 94 | | |
| 电源抑制比 | 电源拒收率 | 直流 AVDD | | 75 | | 分贝 |
| | | 直流 DVDD | | 88 | | |
| | | AVDD 电源，fPS = 50 Hz 或 60 Hz | | 78 | | |
| | | DVDD 电源，fPS = 50 Hz 或 60 Hz | | 85 | | |
| | 输入相关噪声 | | | 5.35 | | $\mu V_{RMS}$ |
| | | 快速启动期间 | | 55.0 | | |
| | 动态范围 | 增益 = 1 | 99 | 102 | | 分贝 |
| | | 增益 = 64 | | 80 | | |
| | | 其他所有增益设置 | | 见表7-1 | | |
| | 串音 | fIN = 50 Hz 或 60 Hz | | –120 | | 分贝 |
| SNR | 信噪比 | fIN = 50 Hz 或 60 Hz，增益 = 1，VIN = –0.5 dBFS，归一化 | | 100 | | 分贝 |
| | | fIN = 50 Hz 或 60 Hz，增益 = 64，VIN = –0.5 dBFS，归一化 | | 79 | | |
| THD | 总谐波失真 | fIN = 50 Hz 或 60 Hz（最高含 50 个谐波）<br>$V_{IN}$ = –0.5 dBFS | | –100 | | 分贝 |


版权 © 2021 德州仪器公司

## 6.5 电气特性（续）

最低和最高规格适用温度范围为-40°C至+125°C；典型规格温度为25°C；所有规格均在 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、所有通道启用、全局斩波模式下运行。
模式已禁用且增益=1（除非另有说明）

| 参数 | | 试验条件 | 最小值 | 打字 | 最大 | 单元 |
|---|---|---|---|---|---|---|
| 无杂散噪声动态范围 | 无寄生动态范围 | fIN = 50 Hz 或 60 Hz（最高含 50 个谐波）<br>$V_{IN}$ = –0.5 dBFS | | 105 | | 分贝 |
| **内部电压参考** | | | | | | |
| $V_{REF}$ | 内部参考电压 | | | 1.2 | | V |
| | 精度 | $T_A$ = 25°C | | ±0.1% | | |
| | 温度漂移 | | | 7.5 | 20 | ppm/°C |
| **数字输入/输出** | | | | | | |
| $V_{IL}$ | 逻辑输入电平，低 | | 数字接地 | | 0.2 DVDD | V |
| 暴力致残 | 逻辑输入电平，高 | | 0.8 DVDD | | DVDD | V |
| 卷 | 逻辑输出电平，低 | OL = –1 mA | | | 0.2 DVDD | V |
| $V_{OH}$ | 逻辑输出电平，高 | $I_{OH}$ = 1 mA | 0.8 DVDD | | | V |
| I型 | 输入电流 | DGND<V数字输入 <DVDD | –1 | | 1 | μA |
| **电源** | | | | | | |
| $I_{AVDD}$ | 模拟电源电流 | 高分辨率模式 | | 1.8 | 2.15 | mA |
| | | 低功耗模式 | | 1.0 | 1.15 | |
| | | 超低功耗模式 | | 0.57 | 0.75 | |
| | | 电流检测模式 | | 0.55 | | |
| | | 待机模式 | | 0.3 | | μA |
| $I_{DVDD}$ | 数字电源电流(2) | 高分辨率模式 | | 0.27 | 0.35 | mA |
| | | 低功耗模式 | | 0.14 | 0.19 | |
| | | 超低功耗模式 | | 0.08 | 0.12 | |
| | | 电流检测模式 | | 0.05 | | |
| | | 待机模式 | | 1 | | uA |
| $P_D$ | 功率耗散 | 高分辨率模式 | | 6.2 | | 毫瓦 |
| | | 低功耗模式 | | 3.4 | | |
| | | 超低功耗模式 | | 1.9 | | |
| | | 电流检测模式 | | 1.8 | | |
| | | 待机模式 | | 3.9 | | μW |

(1) μA /V中规定，因为电流可以流入或流出输入引脚。
(2) 通过SPI空闲模式测量的电流。

## 6.6 时间要求

在过载环境温度范围内，DOUT负载：20 pF || 100 kΩ（除非另有说明）

| | | 最小值 | 最大 | 单元 |
|---|---|---|---|---|
| **1.65 V ≤ DVDD ≤ 2.0 V** | | | | |
| $t_{w(CLH)}$ | 脉冲持续时间， CLKIN 高 | 49 | | 神经元 |
| $t_{w(CLL)}$ | 脉冲持续时间， CLKIN 低 | 49 | | 神经元 |
| $t_{c(SC)}$ | SCLK 期 | 64 | | 神经元 |
| $t_{w(SCL)}$ | 脉冲持续时间， SCLK 低 | 32 | | 神经元 |
| $t_{w(SCH)}$ | 脉冲持续时间， SCLK 高 | 32 | | 神经元 |
| td（CSSC） | 延时时间，第一个 SCLK 上升沿在$\overline{CS}$下降沿之后 | 16 | | 神经元 |
| td（SCCS） | 延迟时间，$\overline{CS}$最终 SCLK 下降沿后的上升沿 | 10 | | 神经元 |
| $t_{w(CSH)}$ | 脉冲持续时间，$\overline{CS}$高 | 20 | | 神经元 |
| $t_{su(DI)}$ | 设置时间，DIN在 SCLK 失效前有效 | 5 | | 神经元 |
| $t_{h(DI)}$ | 保持时间，DIN标准在 SCLK 下降沿后有效 | 8 | | 神经元 |
| $t_{w(RSL)}$ | 脉冲持续时间，$\overline{SYNC}$/复位低电平以生成设备复位 | 2048 | | 时钟输入 |
| $t_{w(SYL)}$ | 脉冲持续时间，$\overline{SYNC}$/复位低电平用于同步 | 1 | 2047 | 时钟输入 |
| $t_{su(SY)}$ | 设置时间，$\overline{SYNC}$/重置在 CLKIN 上升沿前有效 | 10 | | 神经元 |
| **2.7 V ≤ DVDD ≤ 3.6 V** | | | | |
| $t_{w(CLL)}$ | 脉冲持续时间， CLKIN 低 | 49 | | 神经元 |
| $t_{w(CLH)}$ | 脉冲持续时间， CLKIN 高 | 49 | | 神经元 |
| $t_{c(SC)}$ | SCLK 期 | 40 | | 神经元 |
| $t_{w(SCL)}$ | 脉冲持续时间， SCLK 低 | 20 | | 神经元 |
| $t_{w(SCH)}$ | 脉冲持续时间， SCLK 高 | 20 | | 神经元 |
| td（CSSC） | 延时时间，第一个 SCLK 上升沿在$\overline{CS}$下降沿之后 | 16 | | 神经元 |
| td（SCCS） | 延迟时间，$\overline{CS}$最终 SCLK 下降沿后的上升沿 | 10 | | 神经元 |
| $t_{w(CSH)}$ | 脉冲持续时间，$\overline{CS}$高 | 15 | | 神经元 |
| $t_{su(DI)}$ | 设置时间，DIN在 SCLK 失效前有效 | 5 | | 神经元 |
| $t_{h(DI)}$ | 保持时间，DIN标准在 SCLK 下降沿后有效 | 8 | | 神经元 |
| $t_{w(RSL)}$ | 脉冲持续时间，$\overline{SYNC}$/复位低电平以生成设备复位 | 2048 | | 时钟输入 |
| $t_{w(SYL)}$ | 脉冲持续时间，$\overline{SYNC}$/复位低电平用于同步 | 1 | 2047 | 时钟输入 |
| $t_{su(SY)}$ | 设置时间，$\overline{SYNC}$/重置在 CLKIN 上升沿前有效 | 10 | | 神经元 |

## 6.7 开关特性

在过载环境温度范围内，DOUT负载：20 pF || 100 kΩ（除非另有说明）

| 参数 | | 试验条件 | 最小值 | 打字 | 最大 | 单元 |
|---|---|---|---|---|---|---|
| **1.65 V ≤ DVDD ≤ 2.0 V** | | | | | | |
| TP（CSDO） | 从DOUT驱动的$\overline{CS}$下降沿到传播延迟时间 | | | | 50 | 神经元 |
| TP（SCDO） | SCLK 上升沿至有效新DOUT的预跳变延迟时间 | | | | 32 | 神经元 |
| $t_{p(CSDOZ)}$ | 传播延迟时间，$\overline{CS}$上升沿至DOUT高阻抗 | | | | 75 | 神经元 |
| $t_{w(DRH)}$ | 脉冲持续时间，$\overline{DRDY}$ 高 | | | 4 | | 时钟输入 |
| $t_{w(DRL)}$ | 脉冲持续时间，$\overline{DRDY}$ 低 | | | 4 | | 时钟输入 |
| | SPI超时 | | 32768 | | | 时钟输入 |
| $t_{POR}$ | 上电复位时间 | 从90%至第一 DRDY 上升沿的测量值 | | 250 | | µs |
| TREGACQ | 注册默认采集时间 | | | 5 | | µs |



版权 © 2021 德州仪器公司

## 6.7 开关特性（续）

在过载环境温度范围内，DOUT负载：20 pF || 100 kΩ（除非另有说明）

| 参数 | | 试验条件 | 最小值 | 打字 | 最大 | 单元 |
|---|---|---|---|---|---|---|
| **2.7 V ≤ DVDD ≤ 3.6 V** | | | | | | |
| TP（CSDO） | 从DOUT驱动的$\overline{CS}$下降沿到传播延迟时间 | | | | 50 | 神经元 |
| TP（SCDO） | SCLK 上升沿至有效新DOUT的预跳变延迟时间 | | | | 20 | 神经元 |
| $t_{p(CSDOZ)}$ | 传播延迟时间，$\overline{CS}$上升沿至DOUT高阻抗 | | | | 75 | 神经元 |
| $t_{w(DRH)}$ | 脉冲持续时间，$\overline{DRDY}$ 高 | | | 4 | | 时钟输入 |
| $t_{w(DRL)}$ | 脉冲持续时间，$\overline{DRDY}$ 低 | | | 4 | | 时钟输入 |
| | SPI超时 | | 32768 | | | 时钟输入 |
| $t_{POR}$ | 上电复位时间 | 从90%至第一 DRDY 上升沿的测量值 | | 250 | | µs |
| TREGACQ | 注册默认采集时间 | | | 5 | | µs |

## 6.8 定时图




SPI设置为 CPOL =0和 CPHA =1。$\overline{CS}$转换必须在 SCLK 低电平时发生。

**图6-1. SPI时序图**





**图6-2. 同步/复位时序要求**






**图6-3. 上电复位时序**

## 6.9 典型特征

在TA=25°C、 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、增益=1且全局斩波模式禁用（除非另有说明）的条件下




仅8、16、32、64和128的增益

**图6-4 输入偏移电流与增益**





**图6-5. 输入阻抗与增益**






**图6-6. 启动时间直方图**




30单位，通道1

**图6-7. 输入偏置电压与增益的关系**






**图6-8 输入偏置电压与温度的关系**





包含内部参考误差

**图6-9. 获益误差与温度的关系**


版权 © 2021 德州仪器公司


## 6.9 典型特征（续）

在TA=25°C、 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、增益=1且全局斩波模式禁用（除非另有说明）的条件下





18个单元，所有通道

**图6-10. 获益误差随时间变化曲线（TSSOP 封装）**





18个单元，所有通道

**图6-11. 获益误差随时间变化曲线（WQFN 封装）**




18个单元，所有通道

**图6-12.增益误差与湿度关系（TSSOP 封装）**




18个单元，所有通道

**图6-13.增益误差与湿度关系（WQFN 封装）**

## 6.9 典型特征（续）

在TA=25°C、 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、增益=1且全局斩波模式禁用（除非另有说明）的条件下





图6-14. 直流 CMRR 与温度





图6-15. 直流 CMRR 与 AVDD





图6-16. AVDD CMRR 与频率





图6-17. AC CMRR vs AVDD





图6-18. 直流 AVDD PSRR 与温度






图6-19. 直流 DVDD PSRR 与温度


版权 © 2021 德州仪器公司


## 6.9 典型特征（续）

在TA=25°C、 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、增益=1且全局斩波模式禁用（除非另有说明）的条件下




增益=1，输入端短路

图6-20. 单个设备噪声直方图（4 kSPS）




增益=1，输入端短路

图6-21. 32 kSPS下的单设备噪声直方图





图6-22. 噪声与温度的关系





图6-23. 4 kSPS下的动态范围与增益





图6-24. 动态范围与增益





图6-25. 动态范围与增益

## 6.9 典型特征（续）

在TA=25°C、 AVDD =3V、 DVDD =3V、fCLKIN=8.192MHz、数据速率=4kSPS、增益=1且全局斩波模式禁用（除非另有说明）的条件下





图6-26. 串扰与信道





图6-27. THD与增益的关系





图6-28 THD与 AVDD 关系





图6-29. AVDD 电流与增益





图6-30. AVDD 电流与 CLKIN 频率





图6-31. DVDD 电流与 CLKIN 频率


版权 © 2021 德州仪器公司

# 7 参数测量信息

## 7.1 噪声测量

调整数据速率和增益以优化ADS131M02的噪声性能。当通过降低数据速率增加平均值时，噪声会相应下降。表7-1总结了使用1.2V内部参考电压和3.0V模拟电源时ADS131M02的噪声性能。数据代表在TA=25°C、fCLKIN=8.192 MHz时的典型噪声性能。调制器时钟频率fMOD=$f_{CLKIN}$/2。所示数据为模拟输入端短路后，对所有通道多次读数取平均的典型输入参考噪声结果。每次读数均使用至少1秒的连续读数来计算RMS噪声。表7-2展示了根据噪声数据计算得出的动态范围和有效分辨率。公式1计算动态范围。公式2计算有效分辨率。在每种情况下，V_REF对应内部1.2V参考电压。在全局斩波模式下，噪声改善因子为√2。

噪声性能受 OSR 和增益设置影响，但与配置的功率模式无关。因此，当选择相同的 OSR 和增益设置时，该设备在不同功率模式下表现出相同的噪声性能。然而， OSR 设置下的数据速率会根据不同功率模式所采用的时钟频率而变化。

$$\text{动态范围} = 20 \times \log\left(\frac{V_{REF}}{\sqrt{2} \times \text{Gain} \times V_{RMS}}\right) \quad (1)$$

$$\text{有效分辨率} = \log_2\left(\frac{2 \times V_{REF}}{\text{增益} \times V_{RMS}}\right), \quad (2)$$

**表7-1. 噪声（μ $V_{RMS}$）在TA = 25°C时**

| OSR | 数据速率（kSPS），fCLKIN = 8.192 MHz | 增益 | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|
| | | 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 |
| 16384 | 0.25 | 1.90 | 1.69 | 1.56 | 0.95 | 0.64 | 0.42 | 0.42 | 0.42 |
| 8192 | 0.5 | 2.39 | 2.13 | 2.13 | 1.29 | 0.86 | 0.57 | 0.57 | 0.57 |
| 4096 | 1 | 3.38 | 2.99 | 2.88 | 1.74 | 1.17 | 0.77 | 0.77 | 0.77 |
| 2048 | 2 | 4.25 | 3.91 | 3.79 | 2.27 | 1.52 | 1.00 | 1.00 | 1.00 |
| 1024 | 4 | 5.35 | 4.68 | 4.52 | 2.70 | 1.82 | 1.20 | 1.20 | 1.20 |
| 512 | 8 | 7.56 | 6.62 | 6.37 | 3.82 | 2.55 | 1.69 | 1.69 | 1.69 |
| 256 | 16 | 10.68 | 9.56 | 9.09 | 5.42 | 3.63 | 2.39 | 2.39 | 2.40 |
| 128 | 32 | 21.31 | 15.26 | 13.52 | 7.89 | 5.21 | 3.41 | 3.42 | 3.42 |
| 64 | 64 | 75.34 | 41.63 | 26.84 | 14.59 | 8.9 | 5.57 | 5.58 | 5.58 |

**表7-2. 动态范围（有效分辨率）在TA = 25°C时**

| OSR | 数据速率（kSPS），fCLKIN = 8.192 MHz | 增益 | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|
| | | 1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 |
| 16384 | 0.25 | 113 (20.3) | 108 (19.4) | 103 (18.6) | 101 (18.3) | 98 (17.8) | 96 (17.5) | 90 (16.5) | 84 (15.4) |
| 8192 | 0.5 | 111 (19.9) | 106 (19.1) | 100 (18.1) | 98 (17.8) | 96 (17.4) | 93 (17.0) | 87 (16.0) | 81 (15.0) |
| 4096 | 1 | 108 (19.4) | 103 (18.6) | 97 (17.7) | 96 (17.4) | 93 (17.0) | 91 (16.6) | 85 (15.6) | 79 (14.6) |
| 2048 | 2 | 106 (19.1) | 101 (18.2) | 95 (17.3) | 93 (17.0) | 91 (16.6) | 88 (16.2) | 82 (15.2) | 76 (14.2) |
| 1024 | 4 | 104 (18.8) | 99 (18.0) | 93 (17.0) | 92 (16.8) | 89 (16.3) | 87 (15.9) | 81 (14.9) | 75 (13.9) |
| 512 | 8 | 101 (18.3) | 96 (17.5) | 90 (16.5) | 89 (16.3) | 86 (15.8) | 84 (15.4) | 78 (14.4) | 72 (13.4) |
| 256 | 16 | 98 (17.8) | 93 (16.9) | 87 (16.0) | 86 (15.8) | 83 (15.3) | 81 (14.9) | 75 (13.9) | 69 (12.9) |
| 128 | 32 | 92 (16.8) | 89 (16.3) | 84 (15.4) | 83 (15.2) | 80 (14.8) | 78 (14.4) | 72 (13.4) | 65 (12.4) |
| 64 | 64 | 81 (15.0) | 80 (14.8) | 78 (14.4) | 77 (14.3) | 75 (14.0) | 74 (13.7) | 68 (12.7) | 62 (11.7) |

版权 © 2021 德州仪器公司


# 8 详细描述

## 8.1 概述

ADS131M02是一款低功耗、双通道、同步采样、24位、*Δ-Σ*（*ΔΣ*）型模数转换器（ADC），配备低漂移内部参考电压。其动态范围、体积、功能集和功耗均针对需要同步采样的成本敏感型应用进行了优化。该器件同时需要模拟和数字电源供电。模拟电源（AVDD - AGND）可在2.7V至3.6V范围内工作。集成的负电荷泵可实现低至 AGND 下方1.3V的绝对输入电压，使得单端电源即可测量接近地电平的输入信号。数字电源（DVDD - DGND）支持1.8V和3.3V两种供电电压。该器件配备可编程增益放大器（PGA），增益最高可达128。当增益超过4时，集成的输入预充电缓冲器可确保在高PGA增益设置下保持高输入阻抗。ADC的参考电压来自集成的1.2V参考源。该器件允许输入电压差值达到参考电压值。三种功率调节模式使设计者能够在功耗与ADC动态范围之间进行权衡。ADS131M02上的每个通道都包含一个数字抽选过滤器，用于解调 *ΔΣ* 调制器的输出。该过滤器在高分辨率模式下可实现每通道高达32 kSPS的数据速率。样本的相对相位可在通道间进行配置，从而实现对传感器相位响应的精确补偿。偏移和增益校准寄存器可编程，以自动调整输出样本以补偿测量到的偏移和增益误差。*功能框图*提供了ADS131M02的详细示意图。

该设备通过串行编程接口（SPI）兼容接口进行通信。多个SPI命令和内部寄存器控制ADS131M02的运行。通过添加独立的CS控制线，可将其他设备接入同一SPI总线。SYNC/复位引脚可用于同步多个ADS131M02设备间的转换，并保持与外部事件的同步。

## 8.2 功能框图




## 8.3 功能描述

### 8.3.1 输入静电放电保护电路

基本静电放电(ESD)电路与外部电路和组件配合，保护ADS131M02输入免受ESD和过电压事件的影响。图8-1展示了ESD电路的简化表示。输入电压超过 AVDD 的保护可建模为一个简单的二极管。


版权 © 2021 德州仪器公司





**图8-1. 输入ESD保护电路**

ADS131M02内置负电荷泵，可在单极电源下实现低于 AGND 的输入电压。因此，输入端与 AGND 之间的分流二极管无法用于钳制过高的负输入电压。相反，用于钳制过压的同一二极管，会在反向击穿电压处钳制欠压。需注意防止输入电压或电流超出*绝对最大额定值表*中规定的限值。

### 8.3.2 输入多路复用器

ADS131M02的每个通道都配有专用输入多路复用器。该多路复用器可控制哪些信号被传输至ADC通道。通过CHn_CFG寄存器中的MUXn[1:0]位配置输入多路复用器。输入多路复用器支持以下输入信号接入ADC通道：

- 对应给定通道的模拟输入引脚
- AGND，有助于抵消校准
- 直流测试信号正
- 直流测试信号负

有关测试信号的更多信息，请参阅*内部测试信号*章节。图8-2展示了ADS131M02上输入多路复用器的示意图。





**图8-2. 输入多路复用器**

### 8.3.3 可编程增益放大器

ADS131M02的每个通道均集成可编程增益放大器（PGA），可提供1、2、4、8、16、32、64和128倍的增益。所有通道的增益均通过GAIN1寄存器中各通道的PGAGAINn位进行独立控制。

改变PGA增益可调整ADC的差分满量程输入电压范围(FSR)。公式3描述了 FSR 与增益之间的关系。公式3使用1.2V的内部参考电压作为缩放因子，但未考虑参考电压容差引起的增益误差。

$$\text{FSR} = \pm 1.2\ \text{V} / \text{增益} \tag{3}$$

表8-1显示了各增益设置对应的全量程范围。

**表8-1. 全量程范围**

| 增益设置 | FSR |
|---|---|
| 1 | ±1.2 V |
| 2 | ±600 毫伏 |
| 4 | ±300 毫伏 |
| 8 | ±150 毫伏 |
| 16 | ±75 毫伏 |
| 32 | ±37.5 毫伏 |
| 64 | ±18.75 毫伏 |
| 128 | ±9.375 毫伏 |

PGA的输入阻抗主导了ADS131M02的输入阻抗特性。当增益设置高达4时，PGA的输入阻抗遵循公式4，但未考虑器件容差和温度变化。为获得最佳增益误差、输入噪声水平（INL）和失真性能，需将驱动ADS131M02输入端的电路输出阻抗降至最低。

$$330\ \text{k}\Omega \times 4.096\ \text{MHz} / f_{MOD} \tag{4}$$

在哪里

- fMOD为 *ΔΣ* 调制器频率，即fCLKIN除以2

该设备采用输入预充电缓冲器，PGA增益设置为8及更高时，输入阻抗非常高。因此，为这些增益设置指定输入偏置电流更为实用。高增益设置下的输入偏置电流曲线图见图6-5。

### 8.3.4 电压参考

ADS131M02采用内部生成的低漂移带隙电压作为模数转换器的参考电压。该参考电压标称值为1.2V，使得差分输入电压可在-1.2V至1.2V范围内变化。参考电路启动速度极快，以适应该器件的快速启动特性。该器件需待参考电路完全稳定后，才会生成转换数据。

### 8.3.5 时钟与电源模式

当ADS131M02处于正常工作状态时，必须持续在 CLKIN 引脚提供 LVCMOS 时钟。该时钟频率可根据电源模式进行调节，以在功耗与动态范围之间取得平衡。

时钟寄存器中的PWR[1:0]位可将设备配置为三种功耗模式之一：高分辨率（HR）模式、低功耗（LP）模式和超低功耗（VLP）模式。通过调整PWR[1:0]位，可调节内部偏置电流以达到预期功耗水平。外部时钟频率必须遵循对应目标功耗模式的*推荐工作条件表*中提供的指导，设备才能按规范要求正常运行。

### 8.3.6 *ΔΣ* 调制器

ADS131M02采用*Δ-Σ*（*ΔΣ*）调制器将模拟输入电压转换为密度调制的数字比特流。该 *ΔΣ* 调制器以远高于输出数据速率的频率对输入电压进行过采样。ADS131M02的调制器频率fMOD等于主时钟频率的一半，即fMOD=fCLK-IN/2。


版权 © 2021 德州仪器公司

调制器的输出通过数字模拟转换器（DAC）反馈到调制器输入端，作为误差校正手段。这种反馈机制在频域内塑造调制器量化噪声，使噪声在高频段更密集，在目标频带内更稀疏。 *ΔΣ* 调制器后的数字抽选过滤器显著衰减带外调制器量化噪声，使设备能够提供出色的动态范围。

### 8.3.7 数字滤波器

*ΔΣ* 调制器的比特流输入到数字滤波器中。该数字滤波器是一个线性相位、有限冲激响应（FIR）、低通sinc型滤波器，用于衰减 *ΔΣ* 调制器的带外量化噪声。数字滤波器通过平均化来解调 *ΔΣ* 调制器的输出。通过滤波器的数据经过抽取和降采样，以降低数据从调制器（$f_{MOD}$）输出到输出数据速率（$f_{DATA}$）的速率。抽取因子根据公式5定义，并称为*过采样比（OSR）*。

$$OSR = f_{MOD} / f_{DATA} \quad (5)$$

OSR 可通过时钟寄存器中的 OSR[2:0]位进行配置。此外，时钟寄存器中的TBM位可用于启用更低的 OSR 设置（64位），以满足高速应用需求。ADS131M02芯片提供九种 OSR 设置，可在任意主时钟频率下实现九种不同的数据传输速率。表8-2列出了上述标称 CLKIN 频率对应的 OSR 设置及其输出数据速率。

OSR 决定了数字滤波器中调制器输出的平均值大小，因此也决定了滤波器带宽。滤波器带宽直接影响ADC的噪声性能，因为带宽越低噪声越小，带宽越高噪声越大。不同 OSR 设置的噪声规格参见表7-1。

表8-2. 标称主时钟频率的 OSR 设置与数据速率

| 电源模式 | 标称主时钟频率 | $f_{MOD}$ | OSR | 输出数据速率 |
|---|---|---|---|---|
| 人力资源 | 8.192 兆赫 | 4.096 兆赫 | 64 | 32千秒 |
| | | | 128 | 32千秒 |
| | | | 256 | 16千秒 |
| | | | 512 | 8千秒 |
| | | | 1024 | 4个SPS |
| | | | 2048 | 2个标准普尔 |
| | | | 4096 | 1 kSPS |
| | | | 8192 | 500 SPS |
| | | | 16384 | 250 SPS |
| LP | 4.096 兆赫 | 2.048 兆赫 | 64 | 32千秒 |
| | | | 128 | 16千秒 |
| | | | 256 | 8千秒 |
| | | | 512 | 4个SPS |
| | | | 1024 | 2个SPS |
| | | | 2048 | 1 kSPS |
| | | | 4096 | 500 SPS |
| | | | 8192 | 250 SPS |
| | | | 16384 | 125 SPS |
| VLP | 2.048 兆赫 | 1.024 兆赫 | 64 | 16千秒 |
| | | | 128 | 8千秒 |
| | | | 256 | 4个SPS |
| | | | 512 | 2个标准普尔 |
| | | | 1024 | 1 kSPS |
| | | | 2048 | 500 SPS |
| | | | 4096 | 250 SPS |
| | | | 8192 | 125 SPS |
| | | | 16384 | 62.5 SPS |

### *8.3.7.1 数字滤波器的实现*

图8-3展示了ADS131M02的数字滤波器实现方案。调制器的比特流同时输入两条并行滤波路径：一条是sinc3滤波器，另一条是快速稳定滤波器路径。





图8-3. 数字滤波器实现


版权 © 2021 德州仪器公司

#### 8.3.7.1.1 快速沉降滤器

上电或设备复位后，ADS131M02会选择快速稳定滤波器，以实现输出数据的稳定生成并最大限度降低延迟。该快速稳定滤波器具有一阶sinc滤波器（sinc $^1$）的特性。经过两次转换后，设备将切换至sinc $^3$滤波器路径并保持该状态，直至下次设备复位或电源循环。

与sinc $^3$滤波器相比，快速稳定滤波器具有更宽的带宽和更小的阻带衰减。因此，使用快速稳定滤波器时的噪声性能不如sinc $^3$滤波器。ADS131M02在电源斜坡或复位后前两个可用样本的噪声性能和频率响应符合*电气特性表*中规定的快速稳定滤波器要求，而后续样本的噪声性能和频率响应则与sinc $^3$滤波器一致。有关ADS131M02快速启动能力的更多详细信息，请参阅*快速启动行为*部分。

#### 8.3.7.1.2 SINC $^3$和 SINC $^3$+ SINC $^1$滤波器

ADS131M02在上电或设备复位后选择sinc $^3$滤波器路径进行两次转换。当 OSR 设置为64至1024时，sinc $^3$滤波器输出直接馈入全局斩波与校准逻辑。当 OSR 设置为2048及以上时，sinc $^3$滤波器后接sinc $^1$滤波器。如表8-3所示，此时sinc $^3$滤波器以固定 OSR 1024运行，而sinc $^1$滤波器实现2至16个附加OSR。这意味着当选择4096 OSR（例如）时，sinc $^3$滤波器以 OSR 1024运行，sinc $^1$滤波器以 OSR 4运行。

该滤波器在数据速率的整数倍处呈现无限衰减，但调制器频率f MOD的整数倍处除外。与所有数字滤波器类似，ADS131M02的数字滤波器响应在调制器频率f MOD的整数倍处重复。数据速率和滤波器陷波频率均随f MOD变化而变化。

在可行情况下，应将应用程序中非相关周期性过程的频率规划为数据速率的整数倍，以使这些过程对数据采集产生的任何寄生效应能被数字滤波器的陷波有效抵消。尽可能避免使用接近f MOD整数倍的频率，因为这些频带中的信号可能混叠到目标频带。

给定信道的sinc $^3$和sinc $^3$+sinc $^1$滤波器在信道启用、信道复用器或增益设置更改或发生重同步事件后需要时间稳定。有关重同步的更多细节，请参阅*同步*部分。表8-3列出了每种 OSR 设置下sinc $^3$和sinc $^3$+sinc $^1$滤波器的稳定时间。ADS131M02不会对未稳定数据进行门控。因此，主机必须考虑滤波器稳定时间，并忽略任何读取的未稳定数据。在表8-3所列滤波器稳定时间到期后的下一个 DRDY 下降沿处的数据可视为完全稳定。

**表8-3. 数字滤波器上电或重新同步后的启动时间**

| OSR（总体） | OSR（SINC $^3$） | OSR（SINC $^1$） | 定时时间（$t_{CLKIN}$） |
|---|---|---|---|
| 64 | 64 | N/A | 728 |
| 128 | 128 | N/A | 856 |
| 256 | 256 | N/A | 1112 |
| 512 | 512 | N/A | 1624 |
| 1024 | 1024 | N/A | 2648 |
| 2048 | 1024 | 2 | 4696 |
| 4096 | 1024 | 4 | 8792 |
| 8192 | 1024 | 8 | 16984 |
| 16384 | 1024 | 16 | 33368 |

### 8.3.7.2 数字滤波器特性

公式6计算了用于1024及以下阶数OSR的sinc $^3$滤波器的z域传递函数。

$$\left|H(z)\right| = \left|\frac{1 - Z^{-N}}{N\left(1 - Z^{-1}\right)}\right|^3 \tag{6}$$

其中N为 OSR 。

公式7计算了sinc3滤波器的传递函数，其表达式基于连续时间频率参数$f$。

$$\text{调制} \left|\frac{\text{违背宗教的恶行}\left(N\pi f\right)}{N \times \text{正弦}\left(\frac{\pi f}{\text{帧 操 作 模块}}\right)}\right|^3 \tag{7}$$

其中N为 OSR 。

图8-4至图8-7展示了OSR为1024及以下时快速稳定滤波器与sinc $^3$滤波器的数字滤波器响应。图8-6和图8-7展示了OSR 为4096时sinc $^3$+sinc $^1$滤波器的数字滤波器响应。





图8-4. 快速定型与Sinc $^3$数字滤波器应答





图8-5. 快速定型与Sinc $^3$数字滤波器响应，通带细节





图8-6. OSR =1024时的数字滤波器响应且 OSR = 4096





图8-7. OSR =1024与 OSR =4096时的数字滤波器响应（通带细节）


版权 © 2021 德州仪器公司

### 8.3.8 直流阻带滤波器

ADS131M02包含一个可选的高通滤波器，用于消除任何系统性偏移或低频噪声。通过在CD_TH_LSB寄存器的dcblock[3:0]位中写入除0h以外的任何值，即可启用该滤波器。对于每个通道，可通过CHn_CFG寄存器中的DC-BLKn_DIS位逐通道启用或禁用直流块滤波器。

图8-8展示了直流阻塞滤波器的拓扑结构。系数*a*代表一个可配置寄存器值，用于设定滤波器的截止频率。该截止频率通过CD_TH_LSB寄存器中的dcblock[3:0]位进行配置。表8-4描述了不同dcblock[3:0]设置下滤波器的特性。表8-4中提供的数据基于8.192MHz CLKIN 频率和4kSPS数据速率。滤波器的频率响应与 CLKIN 频率和数据速率成正比。





**图8-8. 直流阻断滤波器拓扑结构**

**表8-4 直流阻断滤波器特性**

| DCBLOCK[3:0] | a系数 | -3分贝角(1) | 通带衰减(1) | | 沉降时间（样品） | |
|---|---|---|---|---|---|---|
| | | | 50 薄雾 | 60 薄雾 | 稳定>99% | 完全定居 |
| 0h | 直流滤波器禁用 | | | | | |
| 1h | 1/4 | 181 薄雾 | 11.5分贝 | 10.1分贝 | 17 | 88 |
| 2h | 1/8 | 84.8 薄雾 | 5.89分贝 | 4.77分贝 | 36 | 187 |
| 3h | 1/16 | 41.1 薄雾 | 2.24分贝 | 1.67分贝 | 72 | 387 |
| 4h | 1/32 | 20.2 薄雾 | 657毫德拜 | 466毫德拜 | 146 | 786 |
| 5h | 1/64 | 10.0 薄雾 | 171兆道尔顿 | 119兆道尔顿 | 293 | 1585 |
| 6h | 1/128 | 4.99 薄雾 | 43.1毫德拜 | 29.9兆道尔顿 | 588 | 3182 |
| 7h | 1/256 | 2.49 薄雾 | 10.8毫德拜 | 7.47兆电子伏特 | 1178 | 6376 |
| 8h | 1/512 | 1.24 薄雾 | 2.69兆电子伏特 | 1.87兆道尔顿 | 2357 | 12764 |
| 9h | 1/1024 | 622兆赫 | 671 μdB | 466 μdB | 4714 | 25540 |
| 啊 | 1/2048 | 311兆赫 | 168 μdB | 116 μdB | 9430 | 51093 |
| 巴林 | 1/4096 | 155兆赫 | 41.9 μdB | 29.1 μdB | 18861 | 102202 |
| 瑞士 | 1/8192 | 77.7兆赫 | 10.5 μdB | 7.27 μdB | 37724 | 204447 |
| Dh | 1/16384 | 38.9兆赫 | 2.63 μdB | 1.82 μdB | 75450 | 409156 |
| 呃 | 1/32768 | 19.4兆赫 | 655纳德 | 455纳德比 | 150901 | 820188 |
| Fh | 1/65536 | 9.70兆赫 | 164纳德 | 114纳克 | 301803 | 1627730 |

(1) 所给数值对应于4-kSPS数据速率和8.192MHz CLKIN 频率的配置。

### 8.3.9 内部测试信号

ADS131M02芯片内置模拟测试信号功能，可有效辅助故障排查与诊断。通过输入多路复用器，可向通道输入端施加正/负直流测试信号。该多路复用器的控制由CHn_CFG寄存器中的MUXn[1:0]位位组实现。测试信号通过内部分压参考电压生成，且该信号在所有通道间共享。

测试信号的标称值为2/15× $V_{REF}$。测试信号会自动调整其电压电平与增益设置，使得ADC始终测量2/15× $V_{diff_max}$的信号。例如，当增益为1时，该电压相当于160 mV；当增益为2时，该电压为80 mV。

### 8.3.10 通道相位校准

ADS131M02通过通道相位校准功能，可实现通道间样本相位的精细调节。这一特性在不同通道测量具有不同相位响应的传感器输出时尤为实用。例如在功率计量应用中，电压可通过分压器测量，而电流则需使用电流互感器进行测量——该设备的输入与输出信号存在相位差。为准确测量功率及相关参数，必须对电压与电流测量间的相位差异进行补偿。

不同通道的相位设置由CHn_CFG寄存器中的PHASEn[9:0]位配置，该寄存器对应于需要相位调整的通道。寄存器值为10位二进制补码值，表示相对于0度参考相位的调制器时钟周期数。

实现相位调整的机制源自 ***ΔΣ*** 架构。 ***ΔΣ*** 调制器以调制频率fMOD持续生成采样信号，这些信号经数字滤波器滤波并降采样至输出数据速率。调制频率与数据速率的比值即为过采样比（OSR）。每个转换结果对应数字滤波器接收的 OSR 个调制器采样。当ADS131M02的各通道间未设置相位偏移时，对应各通道转换结果的调制器时钟周期在时域中实现对齐。图8-9展示了通道1电压输入与通道0无相位偏移的典型场景。





**图8-9. 两通道输出具有相位设置相等**

然而，一个通道的采样周期可能相对于另一个通道发生偏移。当两个通道的输入信号均为相同频率的正弦波，且主机同时采集这两个通道的采样数据时，经过调整采样周期的通道会出现相位*偏移*现象。图8-10展示了不同通道间采样周期的偏移情况，而图8-11则直观呈现了主机采集时样本数据产生相位偏移的原理。


版权 © 2021 德州仪器公司





**图8-10. 通道1相对于通道0的正相位样本偏移**





**图8-11. 主机视角下的通道1与通道0**

有效设置范围为- OSR /2至( OSR /2)-1，但OSR值超过1024时，相位校准设置仅限于-512至511。若编程值超出-OSR /2和( OSR /2)-1范围，设备会自动将数值裁剪至最接近的限值。例如，当 OSR 设置为128且PHASEn[9:0]位被编程为0001100100b（对应100个调制器时钟周期）时，设备会将信道相位设置为63，因为该值是该 OSR 设置下相位校准的上限。表8-5列出了不同 OSR 设置对应的相位校准范围。

**表8-5. 不同 OSR 设置下的相位校准限值**

| OSR 设置 | 相位偏移范围（$t_{MOD}$） | PHASEn[9:0]位范围 |
|---|---|---|
| 64 | –32至31 | 11 1110 0000b至00 0001 1111b |
| 128 | –64至63 | 11 1100 0000b至00 0011 1111b |
| 256 | –128至127 | 11 1000 0000b到00011111111b |
| 512 | –256 到 255 | 11 0000 0000b 至 00 1111 1111b |
| 1024 | –512至511 | 10 0000 0000b 至 01 1111 1111b |
| 2048 | –512至511 | 10 0000 0000b 至 01 1111 1111b |
| 4096 | –512至511 | 10 0000 0000b 至 01 1111 1111b |
| 8192 | –512至511 | 10 0000 0000b 至 01 1111 1111b |
| 16384 | –512至511 | 10 0000 0000b 至 01 1111 1111b |

对于采样周期小于2048的OSR，按以下步骤创建大于半周期的相位偏移：

- 通过在软件中修改通道数据之间的索引，创建与整数个采样周期相对应的相位偏移
- 使用ADS131M02的相位校准功能创建剩余分数采样周期的相位偏移

例如，若要在通道0与通道1之间产生2.25个采样的相位偏移，可通过将通道0输出数据流中的第N个采样与通道1输出数据流中的第N+2个采样对齐，从而实现两个采样的相位偏移。

版权 © 2021 德州仪器公司

在主机软件中进行数据流处理。使用ADS131M02相位校准功能完成剩余0.25个采样点的调整。

通道的相位校准设置会影响数据就绪中断信号的定时$\overline{DRDY}$。有关相位校准如何影响 DRDY 信号的更多细节，请参阅*数据就绪(DRDY)*部分。

### 8.3.11 校准寄存器

校准寄存器可基于预设值自动计算校准后的模数转换结果。当误差校正项被写入对应寄存器后，主机即可依赖设备自动校正系统增益与偏移量。由于ADS131M02的寄存器具有易失性，每次设备启动时，必须将测量的校准系数存储于外部非易失性存储器中并写入寄存器。

偏移校准寄存器用于修正系统偏移误差，即所谓的*零点误差*。该误差对应系统输入为零时的模数转换器（ADC）输出值。ADS131M02通过在输出前从通道转换结果中减去OCALn[23:0]寄存器（位于CHn_OCAL_MSB和CHn_OCAL_LSB寄存器中）的位内容来校正偏移误差。每个通道都配备独立的CHn_OCAL_MSB和CHn_OCAL_LSB寄存器，从而支持为各通道单独编程偏移校准系数。设备将OCALn[23:0]位内容解析为24位二进制补码值，其格式与ADC数据完全一致。

增益校准寄存器用于修正系统增益误差。增益误差是指系统实际增益值与理想值之间的偏差。ADS131M02通过在输出前将模数转换结果乘以GCALn[23:0]寄存器中CHn_GCAL_MSB和CHn_GCAL_LSB寄存器的数值，来校正增益误差。每个通道都配备独立的CHn_GCAL_MSB和CHn_GCAL_LSB寄存器，从而可以为每个通道单独编程增益校准系数。设备将GCALn[23:0]寄存器的数值解析为24位无符号值，对应增益范围从0到2的线性步进——即(1/223)。表8-6详细说明了GCALn[23:0]寄存器数值与增益校准系数之间的对应关系。

**表8-6. GCALn[23:0]位映射**

| GCALn[23:0]值 | 增益校准因子 |
|---|---|
| 000000h | 0 |
| 000001h | $1.19 \times 10^{-7}$ |
| 800000h | 1 |
| 福费 | $2 - 2.38 \times 10^{-7}$ |
| FF | $2 - 1.19 \times 10^{-7}$ |

校准寄存器不需要启用，因为它们总是处于使用状态。OCALn[23:0]位的默认值为000000h，因此没有偏移校正。同样，GCALn[23:0]位的默认值为800000h，因此增益校准因子为1。

图8-12展示了ADS131M02单通道校准寄存器工作原理的框图。





**图8-12 校准框图**


版权 © 2021 德州仪器公司

### 8.3.12 通信循环冗余校验

ADS131M02芯片在输入和输出数据中均配置了循环冗余校验（CRC）引擎，用于降低SPI通信错误率。CRC字长为16位，适用于输入或输出CRC校验。其覆盖范围包括SPI帧中启用CRC的所有字，其中32位字长的CRC校验包含填充位。

SPI输入端的CRC校验功能为可选配置，可通过写入MODE寄存器中的RX_CRC_EN位进行启用或禁用。默认情况下输入CRC校验处于禁用状态。启用输入CRC校验时，设备会将输入CRC值与基于输入数据生成的CRC值进行比对。若两者不匹配则触发CRC错误。当输入CRC校验失败时，设备将仅执行 WREG 命令，其他指令均不会执行。即使CRC校验失败， WREG 命令仍会正常执行。设备会在所有CRC错误情况下，于状态寄存器中设置CRC_ERR位。发生CRC错误的SPI帧之后，输出端的响应将显示NULL命令，这意味着状态寄存器内容及转换数据将在后续SPI帧中输出。当状态寄存器完成输出时，CRC_ERR位将被清除。

输出CRC不可禁用，且始终出现在输出帧末尾。若不使用输出CRC，主机可忽略该数据。

有两种CRC多项式可用：ccitt CRC和ANSI CRC（CRC-16）。CRC设置决定了输入和输出CRC的算法。CRC类型由MODE寄存器中的CRC_TYPE位编程。表8-7列出了两种CRC类型的详细信息。

CRC计算的种子值为FFFPh。

**表8-7 CRC类型**

| CRC类型 | 多项式 | 二元多项式 |
|---|---|---|
| CCITT CRC | $x^{16} + x^{12} + x^5 + 1$ | 0001 0000 0010 0001 |
| ANSI CRC | $x^{16} + x^{15} + x^2 + 1$ | 1000 0000 0000 0101 |

### 8.3.13 寄存器映射CRC

ADS131M02通过对其寄存器图进行CRC校验，以检测寄存器是否发生意外变化。通过在MODE寄存器中设置REG_CRC_EN位来启用寄存器图CRC校验。启用后，设备会持续使用可写寄存器空间中的每个位计算寄存器图CRC。ADS131M02上寄存器图CRC覆盖的寄存器地址为02h至12h。CRC计算从寄存器02h的 MSB 开始，到寄存器12h的 LSB 结束，所用多项式由MODE寄存器中的CRC_TYPE位选定。

计算出的CRC是一个16位值，并存储在REGMAP_CRC寄存器中。该计算使用每个 CLKIN 周期一个寄存器图位进行，并持续将结果与前一次计算进行核对。状态寄存器中的REG_MAP位用于标记寄存器图CRC是否发生变化（包括由寄存器写入引起的改变），当CRC发生变化时会触发主机。该位可通过读取状态寄存器或状态寄存器作为NULL命令响应输出来清除。

版权 © 2021 德州仪器公司

## 8.4 器械功能模式

图8-13展示了ADS131M02的主要功能模式及其状态转换的示意图。





**图8-13. 描述设备功能模式的状态图**

### 8.4.1 上电和复位

ADS131M02可通过三种方式复位：上电复位（POR）、SYNC/reset引脚复位或复位命令。复位后，配置寄存器将重置为默认值，设备在接收到有效 MCLK 后立即开始生成转换数据。在这三种情况下， DRDY 引脚从低电平到高电平的跳变表示SPI接口已准备好通信。在此前，设备会忽略所有SPI通信。

#### *8.4.1.1 上电复位*

上电复位（POR）是指首次施加有效供电电压时发生的复位操作。该复位过程需在供电电压达到其标称值的90%时启动。在此期间，内部电路启动且寄存器被重置为默认状态。 DRDY 引脚在POR启动后立即从低电平切换至高电平，表明SPI接口已准备好进行通信。在此阶段之前，设备将忽略所有SPI通信。

#### *8.4.1.2 同步/重置引脚*

SYNC/复位引脚是一个低电平有效、双功能的引脚，当该引脚保持低电平超过两周期（RSL）时会触发复位。设备会保持复位状态，直到SYNC/复位引脚恢复高电平。主机必须等待SYNC/复位引脚恢复高电平后至少tREGA-CQ时间，或等待 DRDY 上升沿后才能与设备通信。如*快速启动行为*章节所述，寄存器复位为默认值后，转换数据会立即生成。

#### *8.4.1.3 复位命令*

ADS131M02可通过SPI复位命令（0011h）进行复位。该设备采用固定长度的数据帧进行通信，具体SPI数据帧格式请参阅*SPI通信帧*章节。复位命令位于数据帧的首字，但设备不会立即锁存该命令，需待整个数据帧传输完毕后才会生效。在响应完成后，通道数据与CRC校验字将


版权 © 2021 德州仪器公司

时钟信号中断。提前终止帧会导致复位命令被忽略。在ADS131M02上完成一帧需要四个字。

重置操作会在命令被锁存后立即执行。主机必须等待t REGACQ 才能与设备通信，以确保寄存器已恢复默认设置。如*快速启动行为*章节所述，寄存器重置为默认值后，转换数据会立即生成。

### 8.4.2 快速启动行为

ADS131M02在启动后不久就开始生成转换数据，只要向 ***ΔΣ*** 调制器提供有效的 CLKIN 信号。快速启动功能对于诸如由市电供电的断路器等应用非常有用，这些应用需要在设备通电后迅速确定输入电压。快速启动通过两种机制实现。首先，设备内部电源电路专门设计用于实现快速启动。其次，当sinc $^3$滤波器有时间稳定后，数字抽选过滤器会动态地从快速稳定滤波器切换到sinc $^3$滤波器。

当电源供应达到最终值的90%后，设备需要tPOR（温度漂移恢复）时间让内部电路稳定。tPOR结束的标志是DRDY 从低电平转为高电平。 DRDY 从低电平转为高电平也表明SPI接口已准备好接收指令。

ADS131M02的 ***ΔΣ*** 调制器需要 CLKIN 在tPOR后切换才能开始工作。当 CLKIN 开始切换时，调制器在初始等待时间延迟(256+44)× $t_{MOD}$后开始采样输入信号。因此，应在电源斜坡后尽快在 CLKIN 上提供有效的时钟信号，以实现尽可能快的启动时间。

***ΔΣ*** 调制器生成的数据被输入数字滤波器模块。这些数据同时提供给快速稳定滤波器和sinc $^3$滤波器路径。快速稳定滤波器仅需一个数据速率周期即可提供稳定数据，而sinc $^3$滤波器则需要三个数据速率周期才能稳定。当 DRDY 从高电平切换到低电平时，快速稳定滤波器会为两个中间ADC输出样本生成输出数据，而sinc $^3$滤波器则处于稳定状态。该设备会禁用快速稳定滤波器，并为第三个及后续样本提供来自sinc $^3$滤波器路径的转换数据。图8-14展示了在电源斜坡完成后立即向设备提供外部时钟时快速启动功能的行为。表8-8列出了与设备启动相关的各类启动时间和稳定时间数值。





**图8-14. 快速启动行为与稳定时间**

**表8-8. 默认 OSR =1024时的快速启动稳定时间**

| 参数 | 数值（详情）($t_{MOD}$) | 价值 ($t_{MOD}$) | AT FCLKIN值=8.192 MHz（毫秒） |
|---|---|---|---|
| t 数据=1/$f_{DATA}$ | 1024 | 1024 | 0.250 |
| $t_{SETTLE1}$ | 256 + 44 + 1024 | 1324 | 0.323 |
| $t_{SETTLE3}$ | 256 + 44 + 3 x 1024 | 3372 | 0.823 |

快速稳定滤波器提供的转换数据比sinc $^3$滤波器路径提供的数据噪声明显，但允许设备在更精确的sinc $^3$数字滤波器较长的稳定时间内提供稳定的转换数据。如果快速稳定滤波器提供的精度水平甚至不足以满足

版权 © 2021 德州仪器公司

启动后的首批样本，忽略前两次$\overline{\text{DRDY}}$从高到低的切换，从第三次切换开始收集数据。

执行复位命令或通过SYNC/reset引脚进行引脚复位时，启动流程与正常开机时的启动过程类似。但命令复位或引脚复位不会触发tPOR（电源过载保护）机制，因为此时电源电压已处于稳定上升阶段。复位完成后，设备会先经历初始等待时间延迟（256 + 44）× $t_{MOD}$，随后才会向两个数字滤波器提供调制器采样信号。其中，快速稳定滤波器会在前两个输出采样周期内被启用。

### 8.4.3 转换模式

ADS131M02芯片提供两种模数转换模式：连续转换模式和全局斩波模式。连续转换模式下，模数转换器会以 fMOD/ OSR 的频率持续生成转换信号。全局斩波模式则通过周期性切换输入信号来降低系统偏移误差，但需要在切换输入信号的各个时间点之间预留稳定时间。无论是连续转换还是全局斩波模式，系统都配备了三种电源模式，可根据带宽和动态范围灵活调节功耗。关于这些电源模式的详细说明，请参阅*电源模式*章节。

#### *8.4.3.1 连续转换模式*

连续转换模式是ADC以fMOD/ OSR 速率持续生成数据的模式，新数据由该速率的 DRDY 下降沿指示。该模式适用于交流信号测量，因其输出数据速率高于全局斩波模式。

#### *8.4.3.2 全局切片模式*

ADS131M02集成了全局斩波模式选项，可将因内部电路不匹配导致的固有偏移误差和偏移漂移降至极低水平。当通过设置GLOBAL_CHOP_CFG寄存器中的GC_EN位启用全局斩波模式时，设备会利用两个连续的内部转换结果（输入极性相反）来抵消设备偏移电压。转换*n*是采用正常输入极性进行的。随后设备会反转内部输入极性以进行转换*n+1*。两个连续转换（*n*和*n+1*、*n+1*和*n+2*等）的平均值将产生最终的偏移补偿结果。

图8-15展示了全局斩波模式的实现框图。PGA与ADC的组合内部偏置电压被建模为 VOFS 。全局斩波模式仅能降低该器件固有的偏置电压，而连接模拟输入的外部电路中的偏置不受该模式影响。





**图8-15. 全局切片模式实现**

全局斩波模式下的转换周期与禁用该模式时的转换时间不同（$t_{DATA}$= OSR x t MOD）。图8-16展示了采用全局斩波模式的ADC通道转换时序。





**图8-16 全局斩波模式启用时的转换时序**


版权 © 2021 德州仪器公司

每当设备切换输入极性时，数字滤波器即被复位。此时模数转换器（ADC）需执行三次内部转换，最终生成一个稳定的全局斩波转换结果。

ADS131M02在输入极性反转后，为前一个转换周期结束与下一个转换周期开始之间提供可编程延迟（$t_{GC_DLY}$）。该延迟旨在让外部输入电路有时间稳定，因为斩波开关直接与模拟输入接口相连。GLOBAL_CHOP_CFG寄存器中的GC_DLY[3:0]位可配置输入斩波后的延迟时间。全局斩波延迟以调制器时钟周期为单位进行选择，范围为2至65,536×tMOD。

全局切片模式下的有效转换周期遵循公式8。每当主机获得新的全局切片转换可用时，就会生成一个$\overline{DRDY}$下降沿。

在以下两种情况下，全局斩波模式下所有ADC通道的转换过程将重新启动，以使所有通道同时开始采样：

- 同步/复位引脚下降沿
- OSR 设置更改

在ADC通道复位后的首次转换转换周期，比公式8中提到的所有后续转换周期都要长得多，因为该器件首先需要执行两次完全稳定的内部转换（输入极性互换）。全局斩波模式下首次转换的转换周期遵循公式9。

$$t\,GC_{_转换} = t\,GC_{_DLY} + 3 \times OSR \times t\,MOD \quad (8)$$

$$t\,GC_{_第一_转换} = t\,GC_{_DLY} + 3 \times OSR \times t\,MOD + t\,GC_{_DLY} + 3 \times OSR \times t\,MOD + 44 \times t\,MOD \quad (9)$$

使用全局斩波模式将表7-1所示的ADC噪声在给定 OSR 下降低$\sqrt{2}$倍，因为连续两次内部转换被平均为一次全局斩波转换结果。直流测试信号无法在全局斩波模式下测量。

在全局切片模式下，相位校准功能将自动禁用。

### 8.4.4 电源模式

在连续转换和全局切片模式下，有三种可选的功率模式，允许根据带宽和性能调整功率:高分辨率(HR)模式、低功率(LP)模式和极低功率(VLP)模式。模式由时钟寄存器中的PWR[1:0]位选择。有关每种功率模式的 CLKIN 频率限制，请参阅*推荐 操作条件表*。

### 8.4.5 待机模式

待机模式是一种低功耗状态，所有通道均被禁用，参考电路及其他非关键电路断电。该模式与完全关机不同，设备仍保留寄存器设置。通过发送待机命令（0022h）进入待机模式。设备处于待机模式时停止 CLKIN 切换以降低功耗。通过发送唤醒命令（0033h）退出待机模式。退出待机模式后，调制器在 CLKIN 开始切换时，经过8× $t_{MOD}$ 的调制器稳定时间后开始采样输入信号。

### 8.4.6 电流检测模式

电流检测模式是一种特殊工作模式，适用于需要在设备低功耗状态下进行防篡改检测的应用场景。该模式下，ADS131M02以2.7千样本/秒的标称数据速率采集可配置数量的样本，并将结果绝对值与可编程阈值进行比较。若超过阈值的样本数量达到预设值，系统将通过 DRDY下降沿触发主机警报，设备随即切换至待机模式。进入电流检测模式需在待机状态下向SYNC/reset端口发送脉冲，且脉冲持续时间需小于t_w（RSL）。该模式仅能从待机模式进入，设备采用限电工作模式进行数据转换。转换结果仅用于内部数字阈值比较器的比对，主机无法访问。设备内置振荡器可实现数据采集，无需外部电源支持。

外部时钟输入的使用。在电流检测模式下请勿切换 CLKIN，以降低设备功耗。

电流检测模式配置于 CFG 、THRSHLD_MSB和THRSHLD_LSB寄存器中。通过切换 CFG 寄存器中的CD_EN位来启用和禁用电流检测模式。THRSHLD_MSB和THRSHLD_LSB寄存器包含CD_THRSH[23:0]位，这些位表示电流检测期间的数字比较器阈值。

用于电流检测的样本数量由 CFG 寄存器中的CD_LEN[2:0]位进行编程设定。

用于电流检测的样本数量范围为128至3584。

CD_NUM[2:0]中的可编程数值用于设定触发检测的样本数量阈值。设置多重样本检测机制的目的是控制那些可能超过阈值但功率水平不足、不足以触发主机响应的噪声值。简而言之，转换结果必须达到CD_NUM[2:0]中存储数值所对应的CD_THRSH[23:0]阈值的指定倍数。

该设备可配置为根据单个通道或双通道的任一检测结果向主机发送通知。 CFG 寄存器中的CD_ALLCH位决定了触发电流检测所需的通道数量阈值。当该位为1时，所有启用通道均需满足电流检测要求才能触发主机通知；若该位为0，则只要满足条件，任一启用通道即可触发电流检测通知。通过CLK寄存器中的CHn_EN位可启用或禁用通道，从而控制触发电流检测通知所需的通道组合。

图8-17展示了ADS131M02芯片电流检测流程的流程图。


版权 © 2021 德州仪器公司





**图8-17. 电流检测模式流程图**

## 8.5 程序设计

### 8.5.1 接口

ADS131M02采用SPI兼容接口进行设备配置和数据采集。该设备始终作为SPI从设备运行， SCLK 和CS是接口的输入端口。接口工作在SPI模式1（CPOL =0且 CPHA =1），此时 SCLK 处于低电平静止状态，数据仅在 SCLK 上升沿触发或更新；数据则在 SCLK 下降沿由主从设备进行锁存或读取。该接口支持全双工传输，即数据可同时进行发送和接收。设备包含标准SPI信号： SCLK 、CS、DIN（MOSI）和DOUT（MISO）。此外还设有两个数字引脚提供扩展功能：DRDY 引脚作为主机指示新数据可用的标志位，SYNC/RESET引脚兼具双重功能——既可将转换同步至外部事件，又能实现硬件设备复位。

#### *8.5.1.1 芯片选择（$\overline{CS}$）*

$\overline{CS}$引脚是一个低电平有效输入信号，用于选择设备进行通信。当CS保持高电平时，设备会忽略任何通信，且DOUT阻抗为高阻抗。将CS保持低电平持续一个通信帧的持续时间，以确保通信正常。每次CS变为高电平时，接口都会被复位。

#### *8.5.1.2 串行数据时钟*

SCLK 引脚是作为接口串行时钟的输入端。DOUT引脚的输出数据在 SCLK 上升沿转换，DIN引脚的输入数据在 SCLK 下降沿锁存。

#### *8.5.1.3 串行数据输入*

DIN引脚是设备的串行数据输入引脚。串行命令通过DIN引脚输入，设备在CS引脚为低电平时，每次 SCLK 下降沿时进行数据传输。

#### *8.5.1.4 串行数据输出*

DOUT引脚是该设备的串行数据输出引脚。当CS引脚为低电平时，设备会串行输出命令响应和ADC转换数据。当CS引脚为高电平时，该引脚处于高阻抗状态。

#### *8.5.1.5 数据就绪（$\overline{DRDY}$）*

$\overline{DRDY}$引脚为低电平有效输出，用于指示转换模式下新转换数据就绪，或在电流检测模式下满足电流检测要求。将DRDY 引脚连接至主机的数字输入端，以触发转换模式下的周期性数据采集。

$\overline{DRDY}$的触发时机取决于ADS131M02芯片上特定通道的采样时序，具体由通道的相位校准设置和MODE寄存器中DRDY_SEL[1:0]位的状态决定。将DRDY_SEL[1:0]位设置为00b时，设备会在相位校准设置最大正向或最滞后通道获得新转换结果时触发 DRDY 。当位设置为01b时，设备会在每次通道数据准备就绪时触发 DRDY 。若将位设置为10b或11b，则设备会在相位校准设置最为负向或最超前通道获得新转换数据时触发 DRDY 。需要说明的是，在全局斩波模式下更改DRDY_SEL[1:0]位不会影响 DRDY 行为，因为该模式下相位校准功能会自动禁用。

第一个$\overline{DRDY}$信号的触发时机取决于相位校准设置。当触发 DRDY 的通道相位校准设置为负值时，首个 DRDY 可能在通道启用或同步脉冲出现后不到一个采样周期内触发。但若相位设置导致输出时序过于接近采样周期起始点， DRDY 将在下一个采样周期内触发。

表8-9列出了相位校准设置边界，即$\overline{DRDY}$在采样周期内首次断言或在下一个采样周期内断言的临界值。若配置为控制 DRDY 断言的通道的设置值大于表8-9中各 OSR 所列数值，则 DRDY 将在启用通道或同步脉冲的采样周期内首次断言。若相位设置值等于或更负于


版权 © 2021 德州仪器公司

在表8-9中，$\overline{\text{DRDY}}$在以下示例周期内断言。有关同步的更多信息，请参阅*同步*部分。

**表8-9. 阶段设置首次 $\overline{\text{DRDY}}$ 断言边界**

| OSR | 相位设定边界 | PHASEn[9:0]位设置边界 |
|---|---|---|
| 64 | +13 | 00天 |
| 128 | –19 | 3E二氢睾酮 |
| 256 | –83 | 3-氨基二氢睾酮 |
| 512 | –211 | 32Dh |
| 1024 | –467 | 22Dh |
| >1024 | 没有一个 | N/A |

MODE寄存器中的DRDY_HIZ位配置了$\overline{\text{DRDY}}$引脚在非激活状态下的状态。默认该位为0b，表示引脚通过推挽输出级被主动驱动为高电平。当该位为1b时，DRDY 表现得像一个开漏数字输出。使用100 kΩ 上拉电阻在 DRDY 未激活时将引脚拉高。

MODE寄存器中的DRDY_FMT位决定了$\overline{\text{DRDY}}$信号的格式。当该位为0b时，新数据通过 DRDY 从高电平变为低电平并保持低电平来指示，直至所有转换数据从设备移出，或保持低电平并在下一次 DRDY转换低电平时短暂转为高电平。当DRDY_FMT位为1b时，新数据通过 DRDY 引脚上的短负脉冲指示。若主机在DRDY_FMT为1b时未在DRDY脉冲后读取转换数据，由于脉冲的生成方式，设备将跳过转换结果，并在数据就绪的第二个后续时刻才提供另一个 DRDY 脉冲。有关 DRDY 在数据未被持续读取时的行为，详见*首次收集 数据 或数据暂停后重新收集 数据*部分。当新转换完成且转换数据正在读取时，$\overline{\text{DRDY}}$脉冲会被阻断。因此，为确保 DRDY 行为的一致性，需在新转换完成期间避免读取ADC数据。

#### *8.5.1.6 转换同步或系统重置（SYNC/reset）*

$\overline{\text{SYNC}}$/$\overline{\text{重置}}$引脚是一个多功能数字输入引脚，主要用于允许主机将转换同步到外部过程或重置设备。有关同步功能的更多详细信息，请参阅*同步*部分。有关如何重置设备的更多详细信息，请参阅*SYNC/重置引脚*部分。

#### *8.5.1.7 SPI通信帧*

ADS131M02的SPI通信以帧为单位进行。每个SPI通信帧由若干字组成。通过编程MODE寄存器中的wlength[1:0]位，可将字长配置为16位、24位或32位。

ADS131M02芯片为SPI通信实现了超时功能。可通过MODE寄存器中的超时位启用或禁用该功能。启用时，SPI帧（从第一个 SCLK 到最后一个 SCLK）必须在215 CLKIN 周期内完成，否则SPI将复位。该功能旨在CS信号低电平时恢复SPI同步。

该接口采用全双工模式，即设备在DOUT端口传输数据的同时，DIN端口也能同步接收数据。主机通过DIN端口发送的输入帧始终以命令开头，而设备在DOUT端口输出的帧首字节则对应前一输入帧中命令的响应。命令字节数取决于具体指令类型，多数情况下每个帧包含四个字节。在DIN端口传输时，主机会发送命令、启用输入CRC时的CRC校验码、禁用输入CRC时的零字节，以及两个额外的零字节。与此同时，设备在DOUT端口输出前一帧命令的响应、两个代表ADC通道的数据字节，以及一个CRC校验码。图8-18展示了典型命令帧的结构示意图。





**图8-18. 典型通信帧**

某些命令需要超过四个字。对于读取寄存器（RREG）命令，当需要读取多个寄存器时，命令响应包含命令确认信息及请求的寄存器内容，根据读取寄存器数量的不同，可能需要更大的数据帧。有关 RREG 命令的更多细节，请参阅*RREG（101a aaaa annn nnnn）*章节。

当写入寄存器（WREG）命令需要写入多个寄存器时，数据帧会扩展以容纳额外数据。有关 WREG 命令的更多细节，请参阅*WREG (011a aaaa annn nnnn)*章节。

有关ADS131M02上所有有效命令及其对应响应的列表，请参阅*命令*部分。

在特殊情况下，主机可缩短数据帧。有关人工缩短通信帧的更多信息，请参阅*短SPI帧*部分。

#### *8.5.1.8 SPI通信字*

ADS131M02的SPI通信帧由字构成。DIN端的字可包含命令、寄存器写入时的寄存器设置或输入数据的CRC校验值。DOUT端的字则包含命令响应、寄存器读取时的寄存器设置、ADC转换数据或输出数据的CRC校验值。

字长可配置为16位、24位或32位。具体数值由MODE寄存器中的wlength[1:0]位决定，默认值为24位。命令、响应、循环冗余校验（CRC）及寄存器数据始终包含16位有效数据。这些数据采用最高有效位（MSB）对齐方式，因此最低有效位（LSBs）会进行零填充以适配24位或32位字长。ADC转换数据名义上为24位，但当设备配置为16位通信时，ADC会截断其8位LSB。对于通过MODE寄存器wlength[1:0]位配置的32位通信，有两种处理方式：数据可采用 LSB 填充零位，或通过 MSB 符号扩展进行扩展。


版权 © 2021 德州仪器公司

#### 8.5.1.9 ADC转换数据

该设备提供各通道在数据速率下的转换数据。数据相对于 DRDY 选通的时间点由通道相位校准设置及MODE寄存器中DRDY_SEL[1:0]位（在连续转换模式下）决定。全局切片模式下，所有数据在 DRDY 选通后立即可用。各通道的转换状态通过状态寄存器中的 DRDY[1:0]位获取。状态寄存器内容会自动输出作为NULL命令的响应。转换数据为24位。当设备以16位字长运行时，数据低位会被截断；若以32位字长运行，则根据MODE寄存器中wlength[1:0]位的设置，低位会被零填充或高位进行符号扩展。

数据以二进制补码格式给出。使用公式10计算一个代码（LSB）的大小。

$$1\ \text{LSB} = (2.4 / \text{增益}) / 224 = + \text{FSR} / 223 \quad (10)$$

当全量程输入正电压VIN≥+ FSR -1 LSB =1.2/增益-1 LSB 时，输出代码为7FFFFFh；当全量程输入负电压($V_{IN}$ ≤-FSR =-1.2/增益)时，输出代码为800000h。对于超过全量程的信号，输出将在这些代码处进行削波处理。

表8-10总结了不同输入信号的理想输出代码。

**表8-10. 理想输出码与输入信号对比**

| 输入信号 VIN = VAINP - VAINN | 理想输出码 |
|---|---|
| ≥ FSR ($2^{23}$ – 1) / $2^{23}$ | 7FFFFFh |
| FSR / $2^{23}$ | 000001h |
| 0 | 000000h |
| –FSR / $2^{23}$ | FF |
| ≤ –FSR | 800000h |

图8-19展示了模拟输入信号与输出编码之间的映射关系。





**图8-19. 代码转换图**

##### 8.5.1.9.1 首次采集数据或数据采集暂停后的数据收集

首次采集数据或暂停后重新开始采集时需格外谨慎。该设备的内部数据输出机制采用先进先出（FIFO）缓冲区，每个通道可同时存储两个数据样本。状态寄存器中各通道的 DRDY 标志位会保持激活状态，直至该通道的两个样本均从设备读取完毕。在主机连续读取设备样本的常规操作中，这种状态不易察觉。此时样本

每当生成新数据时，设备中的 DRDY 标志就会被清除，因此状态寄存器中每个通道的 DRDY 标志会在每次读取时被清除。然而，如果样本丢失或数据在一段时间内未被读取，FIFO的两个槽位都会满载。此时，要么选通STB来重新同步转换并清空FIFO，要么在首次读取数据或读取数据间隙后快速读取两个数据包。这一过程确保了 DRDY 引脚行为的可预测性。有关同步功能的信息，请参阅*同步* 部分。如果从ADC启用后的每个输出数据周期都读取了每个通道的数据，则无需采用这些方法。

图8-20展示了在ADC运行一段时间后，但没有数据被检索时，如何收集数据的一个示例。在此情况下，SYNC/reset引脚用于清除内部FIFO，并使ADS131M02输出数据与主机重新对齐。





**图8-20. 使用SYNC/复位引脚暂停数据采集后的数据收集**

另一种功能等效的清除FIFO方法是在暂停数据采集后，通过快速连续读取两个样本来实现。图8-21展示了该方法。示例中，当MODE寄存器中的DR DY_FMT位被设置为0b（表示 DRDY 为高电平输出）时，数据从设备移出后立即在 DRDY 上产生一个极窄的脉冲。由于该脉冲宽度可能过窄，部分微控制器难以检测，因此不应依赖此脉冲，而应立即在第一个数据组之后读取第二个数据组。主机在从设备读取第二个字后，将与设备保持同步操作。


版权 © 2021 德州仪器公司





**图8-21. 数据采集暂停后通过重复读取数据进行数据收集**

### *8.5.1.10 命令*

表8-11包含所有有效命令的列表、其功能的简要描述、二进制命令字以及在后续帧中出现的预期响应。

**表8-11. 命令定义**

| 命令 | 描述 | 命令字 | 应答 |
|---|---|---|---|
| 空 | 无手术 | 0000 0000 0000 0000 | 状态寄存器 |
| 重置 | 重置设备 | 0000 0000 0001 0001 | 1111 1111 0010 0010 |
| 待机 | 将设备置于待机模式 | 0000 0000 0010 0010 | 0000 0000 0010 0010 |
| 唤醒 | 将设备从待机模式唤醒至转换模式 | 0000 0000 0011 0011 | 0000 0000 0011 0011 |
| 锁定 | 锁定界面，仅保留NULL、解锁和 RREG 命令有效 | 0000 0101 0101 0101 | 0000 0101 0101 0101 |
| 解锁 | 界面锁定后解锁 | 0000 0110 0101 0101 | 0000 0110 0101 0101 |
| RREG | 读取地址*a aaaa a*开始的*nnn nnnn*加 1 个寄存器 | 101*a aaaa annn nnnn* | *ddd dddd dddd dddd*或111 *a aaa annn nnnn*(1) |
| WREG | 写入*nnn nnnn*加 1 个寄存器，从地址*a aaaa a*开始 | 011*a aaaa annn nnnn* | 010*a aaaa ammm mmmm* (2) |

(1) 当*nnn nnnn*为0时，响应为请求的寄存器数据*dddd dddd dddd dddd*。当*nnn nnnn*大于0时，响应以111a *aaaa annn nnnn*开头，随后是寄存器数据。

(2) 在此情况下*mmm mmmm*代表实际写入的寄存器数减一。在某些情况下，该值可能小于*nnn nnnn*。

#### 8.5.1.10.1 空 (0000 0000 0000 0000)

NULL命令是*无操作*命令，不会读取或写入寄存器，设备状态保持不变。NULL命令的预期使用场景是在ADC数据捕获期间。NULL命令的响应是状态寄存器的内容。任何无效命令也会给出NULL响应。

#### 8.5.1.10.2 复位（0000 0000 0001 0001）

复位命令将ADC重置为其寄存器默认值。该命令在帧结束时被设备锁存。复位操作在命令锁存后立即执行。主机必须等待复位后$t_{REGACQ}$再与设备通信，以确保寄存器已恢复默认设置。当ADC正确复位时，设备会发送FF22h确认信号。若发送命令字但未完成帧传输导致设备未复位，则设备会返回0011h响应。详见

有关重置命令操作的更多信息，请参阅*重置命令*部分。图8-22展示了正确发送的重置命令帧。





**图8-22. 重置命令帧**

#### 8.5.1.10.3 待机（0000 0000 0010 0010）

待机命令将设备置于低功耗待机模式。该命令在帧结束时被设备锁存。命令被锁存后，设备立即进入待机模式。更多信息请参阅*待机模式*部分。如果设备已处于待机模式，则此命令无效。

#### 8.5.1.10.4 唤醒（0000 0000 0011 0011）

唤醒命令可将设备从待机模式切换回转换模式。若设备已处于转换模式，则该命令无效。

#### 8.5.1.10.5 锁定（0000 0101 0101 0101）

LOCK命令可锁定接口，防止设备意外锁定可能改变设备状态的非预期指令。接口锁定时，设备仅响应NULL、RREG 和unlock指令。即使处于锁定状态，设备仍会持续输出转换数据。

#### 8.5.1.10.6 解锁 (0000 0110 0110 0110)

若先前被LOCK命令锁定，解锁命令将解除该界面的锁定状态。

#### 8.5.1.10.7 RREG (101*a aaaa annn nnnn*)

RREG 用于读取设备寄存器。命令字的二进制格式为101a *aaaaannnnnn*，其中*a aaaa a*是开始读取的寄存器二进制地址，*nnnnnnn*是连续读取寄存器的无符号二进制数减一。ADS131M02的寄存器读取有两种情况：当读取单个寄存器（*nnnnnnn*=00000000b）时，设备会在下一帧的命令响应字中输出寄存器内容；若使用单个命令读取多个寄存器（*nnnnnnn*>00000000b），设备会按地址顺序依次输出请求的寄存器数据。


版权所有 © 2021 德州仪器公司产品文件夹链接:ADS131M02

#### *8.5.1.10.7.1 读取单寄存器*

通过在 RREG 命令字中将*nnnnnn*指定为零，可从设备读取单个寄存器。与ADS131M02上的所有SPI命令相同，响应发生在命令后一帧的输出端。响应字并非唯一的确认字，而是命令字中指定地址的寄存器内容。图8-23展示了读取单个寄存器的示例。





**图8-23. 读取单寄存器**

#### *8.5.1.10.7.2 多寄存器读出*

当 RREG 命令字中指定nnnnn为大于零的数值时，系统会从设备读取多个寄存器。与ADS131M02芯片上的所有SPI命令类似，响应信号出现在命令后一个数据帧的输出端。不同于单个确认字，响应信号会跨越多个字以完成所有请求寄存器的读取。为确保完整输出数据流，需持续切换 SCLK 。需要注意的是，读取多个寄存器的 RREG 命令后，其后续数据帧不会输出模数转换数据。图8-24展示了多寄存器读取的示意图。





**图8-24. 多寄存器读取**

#### 8.5.1.10.8 WREG（011a aaaa annn nnnn）

WREG 命令允许对任意数量的连续设备寄存器进行写入操作。该命令字的二进制格式为011a *aaaaannnnnn*，其中*aaaaaa*表示要开始写入的寄存器二进制地址，*nnnnnnn*则是连续寄存器的无符号二进制数减一。需将待写入的数据紧随命令字之后发送。每个寄存器的预期内容需以 MSB 对齐的方式写入独立字中。

如果输入CRC被启用，则在寄存器数据后写入此CRC。寄存器数据在移入DIN时写入设备。因此，CRC错误不会阻止错误值被写入寄存器。 WREG 命令期间的输入CRC错误会设置状态寄存器中的CRC_ERR位。设备会忽略对只读寄存器或越界地址的写入。寄存器图地址空间中的间隙仍包含在参数*nnn nnnn*中，但由于不可写入，因此不会对其进行修改。后续帧中 WREG 命令的响应显示为010a *aaaa ammm mmmm*，其中*mmm mmmm*是实际写入的寄存器数量减一。主机可通过*nnn nnnn*检查该数字，以确保写入的寄存器数量符合预期。

图8-25展示了典型 WREG 序列。本示例中，待写入寄存器的数量超过ADC通道数，因此帧数据会超出ADC通道及输出CRC字的范围。需确保每次新数据可用时，所有ADC数据和输出CRC均被移出。因此，在某些情况下，帧数据必须超出寄存器数据传输所需的字数。





**图8-25. 写入寄存器**

#### *8.5.1.11 短SPI帧*

当ADC处于禁用状态且设备未输出数据时，SPI帧可缩短为仅发送命令和接收响应。若ADC处于启用状态，则需在每个采样周期读取所有预期输出数据字。通过每帧读取全部数据可确保 DRDY 引脚行为的可预测性。若无法在每个输出数据周期读取全部数据，请参阅*首次采集数据或数据采集暂停后的数据采集*章节，了解如何在ADC上次启用后的暂停状态中重新开始数据采集。

使用复位命令时无法实现短帧操作。必须提供完整帧才能执行设备复位操作。


版权 © 2021 德州仪器公司

### 8.5.2 同步

主机可执行同步操作，确保模数转换器（ADC）的转换与外部事件保持同步。例如，若时钟出现故障导致主机与设备不同步，同步功能可将数据采集重新对准主机的预期时序。

向SYNC/reset引脚施加一个持续时间小于$t_{w(RSL)}$但大于 CLKIN 周期的负脉冲以触发同步。设备内部会将脉冲的上升沿与其追踪数据速率的内部时钟进行比对。若配置为相位校准设置为0b，则内部数据速率时钟的定时与 DRDY 引脚保持同步。当SYNC/reset引脚的负沿与内部数据速率时钟对准时，设备即被判定为同步状态，此时不采取任何操作。若存在不同步现象，设备上的数字滤波器将重置以与SYNC/reset脉冲保持同步。当SYNC/reset引脚在全局斩波模式下切换时，转换过程会立即重启。

所有通道的相位校准设置在同步过程中保持不变。因此，具有非零相位校准设置的通道在同步事件发生后生成的转换结果小于数据速率周期。然而，这些结果可能会被破坏，直到相应通道至少有三个转换周期供sinc $^3$滤波器稳定为止。

## 8.6 ADS131M02寄存器

表8-12列出了ADS131M02寄存器。表8-12中未列出的所有寄存器偏移地址应视为保留位置，且寄存器内容不应被修改。

**表8-12. 寄存器映射**

| 地址 | 寄存器 | 重置价值 | 位 15 第7位 | 位 14 第6位 | 位 13 位5 | 位 12 位4 | 位 11 位3 | 位 10 位2 | 第9位 位1 | 位8 位 0 |
|---|---|---|---|---|---|---|---|---|---|---|
| **设备设置与指示器（只读寄存器）** | | | | | | | | | | |
| 00h | 身份证 | 22xxh | 保留的 | | | | CHANCNT[3:0] | | | |
| | | | 保留的 | | | | | | | |
| 01h | 状态 | 0500h | 锁定 | F_同步 | 注册映射 | CRC_ERR | CRC类型 | 重置 | WLENGTH[1:0] | |
| | | | 保留的 | | | | | | DRDY1 | DRDY0 |
| **跨通道全局设置** | | | | | | | | | | |
| 02h | 模式 | 0510h | 保留的 | | REGCRC_EN | RX_CRC_EN | CRC类型 | 重置 | WLENGTH[1:0] | |
| | | | 保留的 | | | 超时 | DRDY_SEL[1:0] | | DRDY_HiZ | DRDY_FMT |
| 03h | 时钟 | 030Eh | 保留的 | | | | | | CH1_EN | CH0_EN |
| | | | 保留的 | | TBM | OSR[2:0] | | | PWR[1:0] | |
| 04h | 增益 | 0000h | 保留的 | | | | | | | |
| | | | 保留的 | PGAGAIN1[2:0] | | | 保留的 | PGAGAIN0[2:0] | | |
| 06h | CFG | 0600h | 保留的 | | | GC_DLY[3:0] | | | | GC_EN |
| | | | CD_ALLCH | CD_NUM[2:0] | | | CD_LEN[2:0] | | | CD_EN |
| 07h | THRSHLD_MSB | 0000h | CD_TH_MSB[15:8] | | | | | | | |
| | | | CD_TH_MSB[7:0] | | | | | | | |
| 08h | THRSHLD_LSB | 0000h | CD_TH_LSB[7:0] | | | | | | | |
| | | | 保留的 | | | | DCBLOCK[3:0] | | | |
| **通道特异性设置** | | | | | | | | | | |
| 09h | CH0_CFG | 0000h | PHASE0[9:2] | | | | | | | |
| | | | PHASE0[1:0] | | 保留的 | | | DCBLK0_DIS0 | MUX0[1:0] | |
| 0安培 | CH0_OCAL_MSB | 0000h | OCAL0_MSB[15:8] | | | | | | | |
| | | | OCAL0_MSB[7:0] | | | | | | | |
| 0Bh | CH0_OCAL_LSB | 0000h | OCAL0_LSB[7:0] | | | | | | | |
| | | | 保留的 | | | | | | | |
| 0小时 | CH0_GCAL_MSB | 8000h | GCAL0_MSB[15:8] | | | | | | | |
| | | | GCAL0_MSB[7:0] | | | | | | | |
| 0天 | CH0_GCAL_LSB | 0000h | GCAL0_LSB[7:0] | | | | | | | |
| | | | 保留的 | | | | | | | |
| 0呃 | CH1_CFG | 0000h | PHASE1[9:2] | | | | | | | |
| | | | PHASE1[1:0] | | 保留的 | | | DCBLK1_DIS0 | MUX1[1:0] | |
| 0小时 | CH1_OCAL_MSB | 0000h | OCAL1_MSB[15:8] | | | | | | | |
| | | | OCAL1_MSB[7:0] | | | | | | | |
| 10h | CH1_OCAL_LSB | 0000h | OCAL1_LSB[7:0] | | | | | | | |
| | | | 保留的 | | | | | | | |
| 11h | CH1_GCAL_MSB | 8000h | GCAL1_MSB[15:8] | | | | | | | |
| | | | GCAL1_MSB[7:0] | | | | | | | |
| 12h | CH1_GCAL_LSB | 0000h | GCAL1_LSB[7:0] | | | | | | | |
| | | | 保留的 | | | | | | | |
| **寄存器映射CRC和保留寄存器** | | | | | | | | | | |
| 3E | REGMAP_CRC | 0000h | REG_CRC[15:8] | | | | | | | |
| | | | REG_CRC[7:0] | | | | | | | |
| 3Fh | 保留的 | 0000h | 保留的 | | | | | | | |
| | | | 保留的 | | | | | | | |

复杂位访问类型被编码以适应小表格单元格。表8-13显示了本节中用于访问类型的代码。


版权 © 2021 德州仪器公司

**表8-13. 访问类型代码**

| 存取类型 | 编码 | 描述 |
|---|---|---|
| 读取类型 | | |
| R | R | 阅读 |
| 写入类型 | | |
| W | W | 写入 |
| 重置或默认值 | | |
| *-n* | | 重置后值或默认值 |

### 8.6.1 ID寄存器（地址=0h）[复位=22xxh]

ID寄存器如图8-26所示，表8-14中描述。返回汇总表。

**图8-26. ID寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | | CHANCNT[3:0] | | | |
| R-0010b | | | | R-0010b | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R-xxxxxxxxb | | | | | | | |

**表8-14. ID寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:12 | 保留的 | R | 0010b | 保留<br>始终读数为0010b |
| 11:8 | CHANCNT[3:0] | R | 0010b | 通道计数<br>始终读数为0010b |
| 7:0 | 保留的 | R | xxxxxxxxb | 保留<br>相关数值可能随时调整，恕不另行通知。 |

### 8.6.2 状态寄存器（地址=1h）[复位=0500h]

状态寄存器如图8-27所示，表8-15中描述。返回汇总表。

**图8-27. 状态寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 锁定 | F_同步 | 注册映射 | CRC_ERR | CRC类型 | 重置 | WLENGTH[1:0] | |
| R-0b | R-0b | R-0b | R-0b | R-0b | R-1b | R-01b | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | DRDY1 | DRDY0 |
| R-000000b | | | | | | R-0b | R-0b |

**表8-15. 状态寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15 | 锁定 | R | 0b | SPI接口锁指示灯<br>0b = 未锁定（默认）<br>1b = 锁定 |
| 14 | F_同步 | R | 0b | 模数转换器再同步指示器<br>该位在ADC每次重新同步时被置位。0b = 无重新同步（默认）<br>1b = 重新同步发生 |
| 13 | 注册映射 | R | 0b | 寄存器图 CRC故障指示器<br>0b = 寄存器图 CRC 未更改（默认）<br>1b = 注册表映射CRC已更改 |
| 12 | CRC_ERR | R | 0b | SPI输入CRC错误指示<br>0b = 无CRC错误（默认）<br>1b = 输入CRC错误发生 |
| 11 | CRC类型 | R | 0b | CRC类型<br>0b = 16位城市（默认）<br>1b = 16 位 ANSI |
| 10 | 重置 | R | 1b | 重置状态<br>0b = 未重置<br>1b = 重置发生（默认） |
| 9:8 | WLENGTH[1:0] | R | 01b | 数据字长<br>00b = 16位<br>01b = 24位（默认）<br>10b = 32位；零填充<br>11b = 32位；24位ADC数据的符号扩展 |
| 7:2 | 保留的 | R | 000000b | 保留<br>始终读取00000b |


版权所有 © 2021 德州仪器公司产品文件夹链接:ADS131M02

表8-15. 状态寄存器字段描述（续）

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 1 | DRDY1 | R | 0b | 通道1 ADC数据可用指示灯<br>0b = 无新数据可用<br>1b = 新数据已可用 |
| 0 | DRDY0 | R | 0b | 通道0 ADC数据可用指示灯<br>0b = 无新数据可用<br>1b = 新数据已可用 |

### 8.6.3 模式寄存器（地址 = 2h）[复位 = 0510h]

MODE寄存器如图8-28所示，表8-16中描述。返回汇总表。

**图8-28. MODE寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | REG_CRC_EN | RX_CRC_EN | CRC类型 | 重置 | WLENGTH[1:0] | |
| R/W-00b | | R/W-0b | R/W-0b | R/W-0b | R/W-1b | R/W-01b | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | 超时 | DRDY_SEL[1:0] | | DRDY_HiZ | DRDY_FMT |
| R/W-000b | | | R/W-1b | R/W-00b | | R/W-0b | R/W-0b |

**表8-16. MODE寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:14 | 保留的 | R/W | 00b | 保留<br>始终写入00b |
| 13 | REG_CRC_EN | R/W | 0b | 寄存器图 CRC使能<br>0b = 禁用寄存器CRC（默认设置）<br>1b = 记录CRC已启用 |
| 12 | RX_CRC_EN | R/W | 0b | SPI输入CRC使能<br>0b = 禁用（默认）<br>1b = 已启用 |
| 11 | CRC类型 | R/W | 0b | SPI输入输出，寄存器图CRC类型<br>0b = 16位ccitt（默认）<br>1b = 16位ANSI |
| 10 | 重置 | R/W | 1b | 重置<br>写入0b以清除状态寄存器中的该位<br>0b = 未重置<br>1b = 重置发生（默认值） |
| 9:8 | WLENGTH[1:0] | R/W | 01b | 数据字长选择<br>00b = 16位<br>01b = 24位（默认）<br>10b = 32 位； LSB 零填充<br>11b = 32位； MSB 符号扩展 |
| 7:5 | 保留的 | R/W | 000b | 保留<br>始终写入000b |
| 4 | 超时 | R/W | 1b | SPI超时启用<br>0b = 禁用<br>1b = 已启用（默认） |


版权所有 © 2021 德州仪器公司产品文件夹链接:ADS131M02

**表8-16. MODE寄存器字段描述（续）**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 3:2 | DRDY_SEL[1:0] | R/W | 00b | $\overline{\text{DRDY}}$ 引脚信号源选择<br>00b = 最大滞后启用通道（默认）<br>01b = 所有启用通道的逻辑或运算<br>10b = 主要启用通道<br>11b = 主要启用通道 |
| 1 | DRDY_HiZ | R/W | 0b | $\overline{\text{DRDY}}$ 状态（当转换数据不可用时）0b = 逻辑高电平（默认值）<br>1b = 高阻抗 |
| 0 | DRDY_FMT | R/W | 0b | $\overline{\text{DRDY}}$ 信号格式（当转换数据可用时）0b = 逻辑低电平（默认值）<br>1b = 持续时间固定的低脉冲 |

### 8.6.4 时钟寄存器（地址 = 3h）[复位 =*030Eh*]

时钟寄存器如图8-29所示，表8-17中描述。返回汇总表。

**图8-29. 时钟寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | | | | CH1_EN | CH0_EN |
| R-000000b | | | | | | R/W-1b | R/W-1b |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | TBM | OSR[2:0] | | | PWR[1:0] | |
| R/W-00b | | R/W-0b | R/W-011b | | | R/W-10b | |

**表8-17. 时钟寄存器字段说明**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:10 | 保留的 | R | 000000b | 保留<br>始终读取000000b |
| 9 | CH1_EN | R/W | 1b | 通道1 ADC启用<br>0b = 禁用<br>1b = 已启用（默认） |
| 8 | CH0_EN | R/W | 1b | 通道0 ADC启用<br>0b = 禁用<br>1b = 已启用（默认） |
| 7:6 | 保留的 | R/W | 00b | 保留<br>始终写入00b |
| 5 | TBM | R/W | 0b | 调制器过采样比64选择（TurboMode）0b = 由位4:2设置的OSR，即OSR[2:0]<br>1b = 选择64的 OSR |
| 4:2 | OSR[2:0] | R/W | 011b | 调制器过采样率选择<br>000b = 128<br>001b = 256<br>010b = 512<br>011b = 1024（默认值）<br>100b = 2048<br>101b = 4096<br>110b = 8192<br>111b = 16256 |
| 1:0 | PWR[1:0] | R/W | 10b | 电源模式选择<br>00b = 极低功率<br>01b = 低功耗<br>10b = 高分辨率（默认）<br>11b = 高分辨率 |


版权 © 2021 德州仪器公司

### 8.6.5 GAIN1寄存器（地址=4h）[复位=0000h]

GAIN1寄存器如图8-30所示，表8-18中描述。返回汇总表。

**图8-30. GAIN1寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | PGAGAIN1[2:0] | | | 保留的 | PGAGAIN0[2:0] | | |
| R/W-0b | R/W-000b | | | R/W-0b | R/W-000b | | |

**表8-18. GAIN1寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:10 | 保留的 | R/W | 000000b | 保留<br>始终写入000000b |
| 7 | 保留的 | R/W | 0b | 保留<br>始终写入0b |
| 6:4 | PGAGAIN1[2:0] | R/W | 000b | 通道1的PGA增益选择<br>000b = 1（默认值）<br>001b = 2<br>010b = 4<br>011b = 8<br>100b = 16<br>101b = 32<br>110b = 64<br>111b = 128 |
| 3 | 保留的 | R/W | 0b | 保留<br>始终写入0b |
| 2:0 | PGAGAIN0[2:0] | R/W | 000b | 通道0的PGA增益选择<br>000b = 1（默认值）<br>001b = 2<br>010b = 4<br>011b = 8<br>100b = 16<br>101b = 32<br>110b = G64<br>111b = 128 |

### 8.6.6 保留寄存器（地址=5h）[复位=0000h]

保留寄存器如图8-31所示，表8-19中描述。返回汇总表。

**图8-31. 保留寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-19. 保留寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | 保留的 | R/W | 00000000<br>00000000b | 保留<br>始终写入0000000000000000b |


版权 © 2021 德州仪器公司

### 8.6.7 CFG 寄存器（地址=6h）[复位=0600h]

CFG 寄存器如图8-32所示，表8-20中描述。返回汇总表。

**图8-32. CFG 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | GC_DLY[3:0] | | | | GC_EN |
| R/W-000b | | | R/W-0011b | | | | R/W-0b |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| CD_ALLCH | CD_NUM[2:0] | | | CD_LEN[2:0] | | | CD_EN |
| R/W-0b | R/W-000b | | | R/W-000b | | | R/W-0b |

**表8-20. CFG 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:13 | 保留的 | R/W | 000b | 保留<br>始终写入000b |
| 12:9 | GC_DLY[3:0] | R/W | 0011b | 全局切片延迟选择<br>测量开始前调制器时钟周期延迟 0000b = 2<br>0001b = 4<br>0010b = 8<br>0011b = 16（默认值）<br>0100b = 32<br>0101b = 64<br>0110b = 128<br>0111b = 256<br>1000b = 512<br>1001b = 1024<br>1010b = 2048<br>1011b = 4096<br>1100b = 8192<br>1101b = 16384<br>1110b = 32768<br>1111b = 65536 |
| 8 | GC_EN | R/W | 0b | 全局切口启用<br>0b = 禁用（默认）<br>1b = 已启用 |
| 7 | CD_ALLCH | R/W | 0b | 电流检测通道选择<br>触发电流检测所需的通道<br>0b = 任意通道（默认）<br>1b = 所有通道 |

版权 © 2021 德州仪器公司

表8-20. CFG 寄存器字段描述（续）

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 6:4 | CD_NUM[2:0] | R/W | 000b | 电流检测阈值选择次数<br>电流检测次数超过阈值以触发检测 000b = 1（默认值）<br>001b = 2<br>010b = 4<br>011b = 8<br>100b = 16<br>101b = 32<br>110b = 64<br>111b = 128 |
| 3:1 | CD_LEN[2:0] | R/W | 000b | 电流检测测量长度选择<br>转换周期000b中的电流检测测量长度=128（默认值）<br>001b = 256<br>010b = 512<br>011b = 768<br>100b = 1280<br>101b = 1792<br>110b = 2560<br>111b = 3584 |
| 0 | CD_EN | R/W | 0b | 电流检测模式启用<br>0b = 禁用（默认）<br>1b = 已启用 |


版权 © 2021 德州仪器公司

### 8.6.8 阈值寄存器（地址 = 7h）[复位 = 0000h]

THRSHLD_MSB寄存器如图8-33所示，表8-21中描述。返回汇总表。

**图8-33. THRSHLD_MSB寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| CD_TH_MSB[15:8] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| CD_TH_MSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-21. THRSHLD_MSB寄存器字段说明**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | CD_TH_MSB[15:0] | R/W | 00000000 00000000b | 电流检测模式阈值 MSB |

### 8.6.9 阈值寄存器（地址 = 8h）[复位 = 0000h]

THRSHLD_LSB寄存器如图8-34所示，表8-22中描述。返回汇总表。

**图8-34. 阈值 LSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| CD_TH_LSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | DCBLOCK | | | |
| R-0000b | | | | R/W-0000b | | | |

**表8-22. 阈值 LSB 寄存器字段描述**

| 比特 | 场地 | 类型 | Reset | 描述 |
|---|---|---|---|---|
| 15:8 | CD_TH_LSB[7:0] | R/W | 00000000b | 电流检测模式阈值 LSB |
| 7:4 | 保留的 | R | 0000b | 保留<br>始终写入0000b |
| 3:0 | DCBLOCK[3:0] | R/W | 0000b | 直流滤波器设置，详见*表8-4*。<br>系数*a*的值<br>0000b = DC阻断滤波器禁用<br>0001b = 1/4<br>0010b = 1/8<br>0011b = 1/16<br>0100b = 1/32<br>0101b = 1/64<br>0110b = 1/128<br>0111b = 1/256<br>1000b = 1/512<br>1001b = 1/1024<br>1010b = 1/2048<br>1011b = 1/4096<br>1100b = 1/8192<br>1101b = 1/16384<br>1110b = 1/32768<br>1111b = 1/65536 |


版权 © 2021 德州仪器公司

### 8.6.10 CH0_CFG 寄存器（地址=9h）[复位=0000h]

CH0_CFG 寄存器如图8-35所示，表8-23中描述。返回汇总表。

**图8-35. CH0_CFG 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| PHASE0[9:2] | | | | | | | |
| R/W-0000000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PHASE0[1:0] | | 保留的 | | | DCBLK0_DIS0 | MUX0[1:0] | |
| R/W-0000000000b | | R-000b | | | R/W-0b | R/W-00b | |

**表8-23 CH0 CFG 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:6 | PHASE0[9:0] | R/W | 0000000000 b | 0信道相位延迟<br>调制器时钟周期的相位延迟采用二进制补码格式提供。详见*表8-5*。 |
| 5:3 | 保留的 | R | 000b | 保留<br>始终写入000b |
| 2 | DCBLK0_DIS0 | R/W | 0b | 0通道直流滤波器禁用<br>0b = 由 dcblock[3:0](detault) 控制<br>1b = 该通道已禁用 |
| 1:0 | MUX0[1:0] | R/W | 00b | 通道0输入选择<br>00b = AIN0P 和 AIN0N（默认值）<br>01b = ADC输入端短路<br>10b = 正直流测试信号<br>11b = 负直流测试信号 |

### 8.6.11 CH0_OCAL_MSB 寄存器（地址 = Ah）[复位 = 0000h]

CH0_OCAL_MSB 寄存器如图8-36所示，表8-24中描述。返回汇总表。

**图8-36. CH0_OCAL_MSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| OCAL0_MSB[15:8] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OCAL0_MSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-24. CH0_OCAL_MSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | OCAL0_MSB[15:0] | R/W | 00000000<br>00000000b | 通道0偏移校准寄存器位[23:8] |

### 8.6.12 CH0_OCAL_LSB 寄存器（地址 = Bh）[复位 = 0000h]

CH0_OCAL_LSB 寄存器如图8-37所示，表8-25中描述。返回汇总表。

**图8-37. CH0 OCAL LSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| OCAL0_LSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R-00000000b | | | | | | | |

**表8-25. CH0_OCAL_LSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:8 | OCAL0_LSB[7:0] | R/W | 00000000b | 通道0偏移校准寄存器位[7:0] |
| 7:0 | 保留的 | R | 00000000b | 保留<br>始终读取00000000b |


版权 © 2021 德州仪器公司

### 8.6.13 CH0_GCAL_MSB 寄存器（地址=Ch）[复位=8000h]

CH0_GCAL_MSB 寄存器如图8-38所示，表8-26中描述。返回汇总表。

**图8-38. CH0_GCAL_MSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| GCAL0_MSB[15:8] | | | | | | | |
| R/W-10000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| GCAL0_MSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-26. CH0_GCAL_MSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | GCAL0_MSB[15:0] | R/W | 1000000000000000b | 通道0增益校准寄存器位[23:8] |

### 8.6.14 CH0_GCAL_LSB 寄存器（地址 = Dh）[复位 = 0000h]

CH0_GCAL_LSB 寄存器如图8-39所示，表8-27中描述。返回汇总表。

**图8-39. CH0 GCAL LSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| GCAL0_LSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R-00000000b | | | | | | | |

**表8-27. CH0_GCAL_LSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:8 | GCAL0_LSB[7:0] | R/W | 00000000b | 通道0增益校准寄存器位[7:0] |
| 7:0 | 保留的 | R | 00000000b | 保留<br>始终读取00000000b |

### 8.6.15 CH1_CFG 寄存器（地址 = Eh）[复位 = 0000h]

CH1_CFG 寄存器如图8-40所示，表8-28中描述。返回汇总表。

**图8-40. CH1_CFG 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| PHASE1[9:2] | | | | | | | |
| R/W-0000000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| PHASE1[1:0] | | 保留的 | | | DCBLK1_DIS0 | MUX1[1:0] | |
| R/W-0000000000b | | R-000b | | | R/W-0b | R/W-00b | |

**表8-28 CH1 CFG 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:6 | PHASE1[9:0] | R/W | 0000000000 b | 1相位延迟<br>调制器时钟周期的相位延迟采用二进制补码格式提供。详见*表8-5*。 |
| 5:3 | 保留的 | R | 000b | 保留<br>始终读取000b |
| 2 | DCBLK1_DIS0 | R/W | 0b | 通道1直流滤波器禁用<br>0b = 由 dcblock[3:0]控制（默认）<br>1b = 该通道已禁用 |
| 1:0 | MUX1[1:0] | R/W | 00b | 通道1输入选择<br>00b = AIN1P 和 AIN1N（默认值）<br>01b = ADC输入端短路<br>10b = 正直流测试信号<br>11b = 负直流测试信号 |


版权 © 2021 德州仪器公司

### 8.6.16 CH1_OCAL_MSB 寄存器（地址 = Fh）[复位 = 0000h]

CH1_OCAL_MSB 寄存器如图8-41所示，表8-29中描述。返回汇总表。

**图8-41. CH1_OCAL_MSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| OCAL1_MSB[15:8] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| OCAL1_MSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-29. CH1_OCAL_MSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | OCAL1_MSB[15:0] | R/W | 00000000<br>00000000b | 通道1偏移校准寄存器位[23:8] |

### 8.6.17 CH1_OCAL_LSB 寄存器（地址=10h）[复位=0000h]

CH1_OCAL_LSB 寄存器如图8-42所示，表8-30中描述。返回汇总表。

**图8-42. CH1 OCAL LSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| OCAL1_LSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R-00000000b | | | | | | | |

**表8-30. CH1_OCAL_LSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:8 | OCAL1_LSB[7:0] | R/W | 00000000b | 通道1偏移校准寄存器位[7:0] |
| 7:0 | 保留的 | R | 00000000b | 保留<br>始终读取00000000b |

### 8.6.18 CH1_GCAL_MSB 寄存器（地址=11h）[复位=8000h]

CH1_GCAL_MSB 寄存器如图8-43所示，表8-31中描述。返回汇总表。

**图8-43. CH1_GCAL_MSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| GCAL1_MSB[15:8] | | | | | | | |
| R/W-10000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| GCAL1_MSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-31. CH1_GCAL_MSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | GCAL1_MSB[15:0] | R/W | 1000000000000000b | 通道1增益校准寄存器位[23:8] |

### 8.6.19 CH1_GCAL_LSB 寄存器（地址=12h）[复位=0000h]

CH1_GCAL_LSB 寄存器如图8-44所示，表8-32中描述。返回汇总表。

**图8-44. CH1 GCAL LSB 寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| GCAL1_LSB[7:0] | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R-00000000b | | | | | | | |

**表8-32. CH1_GCAL_LSB 寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:8 | GCAL1_LSB[7:0] | R/W | 00000000b | 通道1增益校准寄存器位[7:0] |
| 7:0 | 保留的 | R | 00000000b | 保留<br>始终读取00000000b |


版权 © 2021 德州仪器公司

### 8.6.20 REGMAP_CRC寄存器（地址=3Eh）[复位=0000h]

REGMAP_CRC寄存器如图8-45所示，表8-33中描述。返回汇总表。

**图8-45. REGMAP_CRC寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| REG_CRC[15:8] | | | | | | | |
| R-0000000000000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| REG_CRC[7:0] | | | | | | | |
| R-0000000000000000b | | | | | | | |

**表8-33. REGMAP_CRC寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | REG_CRC[15:0] | R | 00000000 00000000b | 寄存器图 CRC |

### 8.6.21 保留寄存器（地址=3Fh）[复位=0000h]

保留寄存器如图8-46所示，表8-34中描述。返回汇总表。

**图8-46. 保留寄存器**

| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
|---|---|---|---|---|---|---|---|
| 保留的 | | | | | | | |
| R/W-00000000b | | | | | | | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| 保留的 | | | | | | | |
| R/W-00000000b | | | | | | | |

**表8-34. 保留寄存器字段描述**

| 比特 | 场地 | 类型 | 重置 | 描述 |
|---|---|---|---|---|
| 15:0 | 保留的 | R/W | 00000000<br>00000000b | 保留的<br>始终写入0000000000000000b |


版权 © 2021 德州仪器公司

# 9 应用与实现

**笔记**

以下应用部分的信息不属于TI组件规格的组成部分，TI不保证其准确性或完整性。TI客户需自行评估组件是否适用于其需求，并验证和测试其设计实现以确认系统功能。

## 9.1 应用信息

### 9.1.1 未使用的输入和输出

若未使用模拟输入端口，请保持其空置状态，或将其连接至 AGND 。

不要让未使用的数字输入端悬空，否则可能导致电源漏电流过大。将所有未使用的数字输入端连接到适当的电平、 DVDD 或 DGND 。若未使用，可保持 DRDY 引脚未连接，或使用弱上拉电阻将其连接到 DVDD 。

### 9.1.2 消除混叠现象

每个通道输入前都需要一个模拟低通滤波器，以防止带外噪声和干扰耦合到目标频段。由于ADS131M02是***Δ-Σ***型ADC，其内置数字滤波器对目标频段外的频率（直至邻近$f_{MOD}$的频率）提供了显著衰减。因此，在绝大多数应用中，单级RC滤波器即可提供足够的消除混叠现象保护。

电阻和电容的值取决于所需的截止频率、ADC输入的源阻抗限制，以及通过滤波电容为ADC输入采样电路提供足够的瞬时电荷。图9-1显示了推荐的滤波器组件值。这些推荐值足以满足2 MHz到8.2 MHz之间的 CLKIN 频率。





**图9-1. 推荐的抗锯齿电路**

### 9.1.3 最小界面连接

图9-2展示了ADS131M02如何配置为最少接口引脚数。当使用数据隔离以减少所需隔离通道数量，或微控制器（MCU）引脚受限时，此配置非常实用。

CLKIN 引脚需要一个 LVCMOS时钟，该时钟可由MCU生成或使用本地 LVCMOS 输出设备创建。若未使用，将SYNC/reset引脚连接DVDD硬件。 DRDY 引脚若未使用可保持浮空状态。将SYNC/reset或 DRDY 引脚连接至MCU，以确保MCU与ADC转换保持同步。若MCU提供 CLKIN，可通过计数CLKIN 周期来确定采样周期，而无需强制使用SYNC/reset引脚或监控 DRDY引脚进行同步。若时钟出现位错误则无法恢复同步，且若未使用SYNC/reset或 DRDY 引脚可能导致采样丢失。若SPI总线上仅连接ADS131M02设备，可将CS引脚硬件低电平。确保数据输入和输出CRC功能启用，并在CS永久低电平时用于防止寄存器读写错误。





**图9-2 ADS131M02运行所需最小连接数**


版权 © 2021 德州仪器公司

### 9.1.4 多设备配置

多个ADS131M02设备可以并行配置以同时采集所有信号。所有设备必须使用同一时钟信号，且SYNC/复位引脚需至少同步触发一次，以确保设备内部采样周期保持一致。虽然每个设备的相位设置可独立调整，但主机必须明确记录设备组中哪个通道对应零相位。

这些设备还能共享SPI总线，其中每个设备的$\overline{CS}$引脚是唯一的。主机只需为要通信的设备持续高电平CS引脚，就能按顺序寻址每个设备。当CS引脚保持高电平时，DOUT引脚仍保持高阻抗状态，只要同时共享总线的设备没有两个CS引脚同时处于低电平，DOUT线路就能实现设备间共享。图9-3展示了多个设备在共享SPI总线时实现同步数据采集的配置方案。

由于所有设备同时进行转换，因此只需监测其中一台设备的$\overline{DRDY}$输出即可。





**图9-3. 多设备配置**

### 9.1.5 电力计量应用

ADS131M02的每个通道都完全相同，这让设计人员可以灵活选择任意通道来检测电压或电流。通过同步采样功能，系统能实时计算任何电压和电流测量的瞬时功率。本节展示了多种常见能量计量配置示意图，这些配置均可与ADS131M02配合使用。在需要使用电流互感器（CT）的示例中，也可采用罗戈夫斯基线圈来检测电流。若进行此改造，系统将通过数字方式计算罗戈夫斯基线圈中的电流值。为简化图示，后续示意图未显示RC抗混叠滤波器，但建议所有通道都配置该滤波器。

图9-4展示了单相配置示意图，其中通过电流互感器（CT）监测相电流，并采用分压器测量相电压。





**图9-4. 直流与中性电流单相CT测量相电压**


版权 © 2021 德州仪器公司

### 9.1.6 代码示例

本节提供一个配置并流式传输ADS131M02传感器数据的简易程序伪代码示例。代码采用类似C语言的编写方式，使用了多个预编译器定义的描述性常量（大写表示），为简洁起见未列出具体定义。程序分为三个部分：微控制器初始化、模数转换器配置及数据流式传输。

MCU的初始化需启用本示例所需的外围设备。这些设备包括：SPI端口、配置为ADS131M02 DRDY 输出输入的GPIO 、连接ADS131M02 CLKIN 输入的时钟输出，以及直接内存访问（DMA）模块——该模块可将SPI端口数据直接传输至内存，无需处理器显著干预。SPI端口配置为24位字长，因ADC默认SPI字长为24位。CS引脚在SPI端口忙碌期间保持低电平，以避免在帧传输中途失能。

ADC通过寄存器写入进行配置。一个名为*adcRegisterWrite*的功能通过SPI外设对ADC寄存器进行写入操作。为简化示例未使用CRC数据完整性校验，但建议采用该机制。初始化时禁用ADC输出功能，以便根据*短SPI帧*章节的指导进行短帧写入。配置ADC将 DRDY 输出为脉冲信号，将通道1和3的增益调整为32，使用角频率为622mHz的直流阻带滤波器。最后将ADC字长调整为32位并采用 MSB 符号扩展，以适配MCU内存长度并支持32位DMA传输。其余参数均保持默认设置。

数据流传输通过配置在 DRDY 引脚连接的 GPIO 接收负沿信号时触发的中断实现。该中断服务例程（称为*DRD-Yinterrupt*）会发送六个32位虚拟字，用于在ADC输出帧完整周期内保持CS位有效并切换 SCLK 。ADC输出帧包含一个32位状态字、四个32位ADC转换数据字以及一个可选的32位CRC字。尽管本例中CRC字未启用，但该帧长度足以输出CRC校验码。DMA模块配置为在SPI输入端接收数据时触发，一旦数据通过SPI输入移入MCU，DMA会自动将ADC数据发送至预设存储位置。

```
numFrameWords = 4;      // Number of words in a full ADS131M02 SPI frame
unsigned long spiDummyWord[numFrameWords] =
{   0x00000000,
0x00000000,
0x00000000,
0x00000000};    // Dummy word frame to write ADC during ADC data reads
```

```
bool firstRead = true;  // Flag to tell us if we are reading ADC data for the// first time
signed long adcData;    // Location where DMA will store ADC data in memory,
    // length defined elsewhere/*
Interrupt the MCU each time DRDY asserts when collecting data
*/
DRDYinterupt(){
if(firstRead){          // Clear the ADC's 2-deep FIFO on the first read
for(i=0; i<numFrameWords; i++){
SPI.write(spiDummyWord + i);
}
for(i=0; i<numFrameWords; i++){
SPI.read();
}
firstRead = false;  // Clear the flag
DMA.enable();       // Let the DMA start sending ADC data to memory
}
for (i=0; i<numFrameWords; i++){// Send the dummy data to the ADC to get// the ADC data
SPI.write(spiDummyWord + i);
}
}
/*
adcRegisterWrite
该函数执行单次写入ADC寄存器的操作。当SPI处于空闲状态时返回阻塞状态。若字长设置错误则返回false。
参数
```

```
地址掩码：              16位寄存器地址掩码
数据                    写入数据


字长：   ADC预期的字长（16、24或32）。若字长有效则返回true，否则返回false */


bool adcRegisterWrite(unsigned short addrMask, unsigned short data,
unsigned char adcWordLength){
unsigned char shiftValue;       // Stores the amount of bit shift based on
                                    // ADC word length
if(adcWordLength==16){
shiftValue = 0;             // If length is 16, no shift
}else if(adcWordLength==24){
shiftValue = 8;             // If length is 24, shift left by 8
}else if(adcWordLength==32){
shiftValue = 16;            // If length is 32, shift left by 16
}else{
return false;               // If not, invalid length
}
SPI.write((WREG_OPCODE |     // Write address and opcode
addrMask) << shiftValue);// Shift to accommodate ADC word length

SPI.write(data << shiftValue);// Write register data
while(SPI.isBusy());          // Wait for data to complete sending
return true;
}
/*
main routine
*/
main(){
启用供应;
GPIO . inputEnable（ ‘输入’ ）;          // 启用与 DRDY 连接的 GPIO
使能时钟输出(8192000);                  // 启用8.192 MHz时钟以 CLKIN
SPI.enable();                           // 启用SPI端口
SPI.wordLengthSet(24);                  // ADC默认字长为24位
SPI.configCS(STAY_ASSERTED);// Configure CS to remain asserted until frame// is complete
while(!GPIO.read()){}                   // Wait for DRDY to go high indicating it is ok// to talk to ADC
adcRegisterWrite(CLOCK_ADDR,            // Write CLOCK register
ALL_CH_DISABLE_MASK |                   // Turn off all channels so short// frames can be written
during// config
OSR_1024_MASK | PWR_HR_MASK, 24);   // Re-write defaults for other bits// in CLOCK register
adcRegisterWrite(MODE_ADDR,             // Write MODE register
RESET_MASK | DRDY_FMT_PULSE_MASK |  // Clear the RESET flag, make DRDY// active low pulse
WLENGTH_24_MASK |                   // Re-write defaults for other bits
SPI_TIMEOUT_MASK, 24;               // in MODE register
adcRegisterWrite(GAIN1_ADDR,            // Write GAIN1 register
PGAGAIN3_32_MASK |                  // Set channels 1 and 3 PGA gain to
PGAGAIN1_32_MASK, 24);              // 32 in this example// Leave channels 0 and 2 at default// gain
1的
adcRegisterWrite(THRSHLD_LSB_ADDR,      // Write THRSHLD_LSB register
0x09, 24);                          // Set DCBLOCK filter to have a// corner frequency of 622 mHz
DMA.triggerSet(SPI);// Configure DMA to trigger when data comes in// on the MCU SPI port
DMA.txAddrSet(SPI.rxAddr());// Set the DMA to take from the incoming SPI
// port
DMA.rxAddrSet(&adcData);// Set the DMA to send ADC data to a predefined
// memory location
adcRegisterWrite(MODE_ADDR,             // Write MODE register
WLENGTH_32_SIGN_EXTEND_MASK |       // Make ADC word size 32 bits to// accommodate DMA
DRDY_FMT_PULSE_MASK |               // Re-write other set bits in MODE
SPI_TIMEOUT_MASK, 24);              // register
SPI.wordLengthSet(32);                  // Set SPI word size to 32 bits to// accomodate DMA
adcRegisterWrite(CLOCK_ADDR,            // Write CLOCK register
ALL_CH_ENABLE_MASK |                // Turn on all ADC channels
OSR_1024_MASK | PWR_HR_MASK, 32);   // Re-write defaults for other bits// in CLOCK register
GPIO.interuptEnable();// Enable DRDY interrupt and begin streaming data
}
```


版权 © 2021 德州仪器公司

### 9.1.7 故障排除

表9-1列出了使用ADS131M02设计时常见的问题及其对应解决方案。该列表并非详尽无遗。

**表9-1. 使用ADS131M02芯片的常见故障排除**

| 问题 | 可能的根本原因 | 可能的解决方案 |
|---|---|---|
| $\overline{\text{DRDY}}$ 引脚的切换频率仅为预期值的一半。 | ADC转换数据未被读取。两个deep ADC数据FIFO发生溢出，触发 $\overline{\text{DRDY}}$ 每两个ADC数据周期一次。 | 在遵循文中给出的建议后，于每个 $\overline{\text{DRDY}}$ 下降沿之后读取数据 *首次收集数据或在 数据收集暂停后* 部分。 |
| 即使该位已被清除，状态字中仍会设置F_RESYNC位。 | $\overline{\text{SYNC}}$/复位引脚正被异步切换至 CLKIN 。 | $\overline{\text{SYNC}}$/重置引脚的功能是进行持续同步检查，而不是*转换启动*引脚。有关$\overline{\text{SYNC}}$/重置引脚预期用途的更多详情，请参阅*同步* 部分。 |
| 相同的ADC转换数据在转换前被输出两次。 | 整个帧未被发送至模数转换器（ADC）。ADC未识别数据为已读取状态。 | 读取输出数据帧中的所有数据字，包括已禁用通道的数据字。 |

## 9.2 典型应用

本节介绍采用ADS131M02芯片实现的0.1级单相能量测量前端方案。该模数转换器通过采样电流互感器（CT）和分压器的输出信号，分别测量交流电网各支路的电流和电压。该设计可在宽输入电流范围（0.05A-100A）内保持高精度，并支持高频采样，满足谐波分析等高级电能质量功能的需求。相较于集成芯片系统（SoC）和专用产品，采用ADS131M02采样CT输出的设计方案，为工程师在计量微控制器选择上提供了更大的灵活性。

图9-5展示了单相能量测量设计的前端。





**图9-5 单相计量设计前端**


版权 © 2021 德州仪器公司

### 9.2.1 设计要求

**表9-2. 关键系统规格**

| 功能 | 描述 |
|---|---|
| 相数 | 1相 |
| 电子计程仪精度等级 | 0.1级 |
| 电流传感器 | 电流互感器 |
| 电流范围 | 0.05 A至100A |
| 系统标称频率 | 50 Hz或60 Hz |
| 实测参数 | • 有功功率、无功功率、视在功率和能量<br>• 均方根（RMS）电流与电压<br>• 功率因数<br>• 线路频率 |

### 9.2.2 详细设计程序

电流传感器连接至电流通道，采用简易分压器进行电压测量。电流互感器（CT）需配备负载电阻器，该电阻器必须始终连接以保护测量设备。CT与负载电阻器的选择需根据制造商要求及能量测量所需的电流范围来确定。电压通道的分压电阻器需确保主电源电压被分压至符合ADS131M02芯片的正常输入电压范围。

在此设计中，ADS131M02以如下方式与微控制器（MCU）交互：

- ADS131M02设备采用的 CLKIN 时钟由单片机提供
- 当新的ADC采样数据准备就绪时，ADS131M02设备会激活其 DRDY 引脚，向MCU发出新数据就绪的信号。
- 在接收到新样本警报后，微控制器单元（MCU）通过其SPI接口之一从ADS131M02芯片获取电压和电流样本

#### *9.2.2.1 电压测量前端*

电源的标称电压为100V至240V，因此必须将该电压降压以供模数转换器（ADC）检测。图9-6展示了用于此电压降压的模拟前端。





**图9-6. 电压测量前端**

电压模拟前端由尖峰保护压敏电阻（$R_V$）、分压网络（$R_{HI}$和R LO）以及RC低通滤波器（$R_{FILT}$和C FILT）组成。

公式11展示了如何根据给定的电源电压和选定的分压电阻值，计算输入电压模数转换器通道的差分电压范围。

$$V_{\text{模数转换器}} = \pm V_{\text{均方根}} \times \sqrt{2} \times \frac{R_{LO}}{3R_{HI} + R_{LO}} \tag{11}$$

在此设计中，RHI为300 kΩ，R LO为750 Ω。对于主电压V（测量线与中性线之间），电压ADC的输入信号具有± mV（mV RMS）的电压摆幅，基于公式11。

所选电阻值。该电压完全处于ADS131M02可检测的±1.2V输入电压范围内，适用于电压通道所选PGA增益值为1的情况。

#### *9.2.2.2 电流测量前端*

电流输入的模拟前端与电压输入的模拟前端不同。图9-7显示了电流通道所使用的模拟前端。





**图9-7. 电流测量前端**

电流模拟前端由电流互感器的负载电阻（$R_B$）和一个RC低通滤波器（$R_{FILT}$和C FILT）组成，该滤波器作为抗混叠滤波器使用。

采用两个串联的相同负载电阻，其公共端连接至 GND，而非使用单个负载电阻以获得最佳THD性能。这种分担负载电阻配置确保输入ADC正负端的波形彼此相位相差180度，从而为该ADC提供最佳THD结果。总负载电阻的选择基于所用电流范围及CT的匝数比规格（本设计采用匝数比为2000的CT）。该设计中有效负载电阻（$2R_B$）的总值为12.98**Ω**。

公式12展示了如何在给定最大电流、CT匝数比和负载电阻值的情况下，计算输入电流ADC通道的差分电压范围。

$$V_{ADC} = \pm I_{RMS} \times 2R_B \times \sqrt{2} / N_{CT} \quad (12)$$

基于最大RMS电流为100 A、CT匝数比N CT为2000、以及AINxP与AINxN之间有效负载电阻2RB为12.98 **Ω**的设计，当施加仪表最大电流额定值（100 A）时，电流ADC的输入信号最大电压摆幅为±918 mV（649 mV RMS）。这一±918 mV的最大输入电压完全在器件的±1.2-V输入范围内，所选PGA增益为1（用于电流通道）。

#### *9.2.2.3 ADC设置*

在本设计中，ADS131M02的时钟信号由MCU提供。该芯片采用高刷新率（HR）模式运行，MCU输出的8.192 MHz主时钟频率完全符合HR模式的时钟频率要求。通过SPI端口与ADS131M02通信时，将 CPOL 设置为0，CPHA 设置为1。SPI时钟频率设定为8.192MHz，确保所有转换数据能在采样周期内成功输出。上电时，MCU通过SPI寄存器写入功能，将ADS131M02的寄存器配置为以下参数。

- GAIN1寄存器设置：所有ADC通道均采用PGA增益1。
- CHx_CNG寄存器配置（x为通道编号）：所有ADC通道输入均连接至外部ADC引脚，各通道相位延迟设为0。该寄存器亦可配置通道相位参数。本设计采用整数倍输出采样量进行相位校准，因此全部处理过程均通过软件完成。
- 时钟寄存器设置： OSR =512，所有通道启用，且处于高刷新率模式。

在ADS131M02寄存器正确初始化后，将MCU配置为每当 DRDY 引脚出现下降沿时生成 GPIO 中断，这表明ADS131M02有新样本可用。


版权 © 2021 德州仪器公司

输入至ADS131M02 CLKIN 引脚的时钟信号经内部分频器分频后生成调制器时钟。因此ADS131M02的输出数据速率为fMOD/ OSR =fCLKIN/(2× OSR )=8kSPS。

#### *9.2.2.4 校准*

某些信号链误差可通过单次室温校准进行修正。ADS131M02具备存储校准值并实时应用这些值进行结果校正的功能。其中可实时校正的误差包括偏移误差、增益误差和相位误差。

偏移校准的实现方式是：当电压通道输入为零电压或电流通道输入为零电流时，测量信号链的输出值。每个通道的测量值可记录在外部非易失性存储器中。系统部署后，这些数值会被存入对应通道的CHn_OCAL_MSB和CHn_OCAL_LSB寄存器。ADS131M02芯片在将转换结果传输给主机前，会先从结果中扣除这些校准值。此外，也可采用集成的直流阻抗滤波器来实现偏移校正。

与偏移误差校正类似，系统增益误差可在部署前确定，并能实时用于校正各通道的增益误差。增益误差定义为ADC传输函数与PGA增益校正后的理想值1之间的百分比差异。该误差可通过测量最大和最小输入信号的测量结果，计算两者差值，再除以理想差值的差值来确定。公式13描述了增益误差的计算方法。

$$\text{增益误差=1=} \quad - \frac{\text{V,I}_{\text{最大值，已测量}} - \text{V,I}_{\text{最小测量值}}}{\text{V，I}_{\text{最大值}} \text{-V，I}_{\text{最小值}}} \tag{13}$$

为校正增益误差，需将每个经过偏移校正的转换结果除以实测增益值。ADS131M02芯片会根据*校准寄存器*章节所述方法，将每个转换结果乘以存储在CHn_GCAL_MSB和CHn_GCAL_LSB寄存器中的校准系数。主机可将各通道的实测反向增益值编程至这些寄存器，实现对每个采样点的自动校正。

ADS131M02芯片还能校正传感器引入的系统相位误差。在本设计中，CT模块会向系统引入相位误差。虽然该方案采用软件方式实现相位校正，但ADS131M02芯片可实时完成此功能。系统首先需要测量各通道间的相位关系，随后将某个通道定义为*相位0*。接着，通过修改CHn_CFG寄存器中对应其他通道的PHASEn位，即可校正这些通道相对于相位0通道的相位关系。

#### *9.2.2.5 公式*

本节阐述功率与能量计算所用公式。电压和电流采样以8000赫兹的采样率进行。所有以约1秒为帧周期采集的样本均被保留，用于计算各相电压和电流的均方根值。

对一帧有功和无功电能样本进行功率和能量计算，对样本进行相位校正，然后通过以下公式计算相位有功功率和无功功率:

$$P_{\text{Actual.ph}} = \frac{}{N_{\text{样本量 n = 0}}} \sum^{N^{-1}} v[n] \times i[n] \tag{14}$$

$$P_{\text{Reactive.ph}} = \frac{}{N_{\text{样本量 n = 0}}} \sum^{N^{-1}} v\left[n - n_{90^\circ}\right] \times i[n] \tag{15}$$

$$\text{P2表观.ph = P2实际.ph +P2反应性.ph} \tag{16}$$

在哪里

- v[n] = 电压样本
- i[n] = 当前样本
- $N_{samples}$= 约1秒帧中的样本数量
- v[n-n90 °] = 电压采样值，具有90°相位偏移
- 实际功率，$_{ph}$=测量相位的瞬时实际功率
- 预有功 = 测量相位的瞬时无功功率
- $P_{APPARENT,ph}$= 测量相位的瞬时表观功率

采用90°相移法基于以下两个原因：

1. 该方法可实现对极小电流的无功功率精确测量
2. 该方法符合IEC和ANSI标准规定的测量方法

由于电网频率变化，需要先准确测量电网频率，再进行电压采样，以保证采样电压的相位正确。

要实现精确的90°相位偏移，需在两个采样点之间进行插值处理。具体而言，选取当前采样点前略超90度的电压采样点，以及略小于90度的电压采样点。该应用的相位偏移实现包含整数部分和小数部分：整数部分通过设置N个采样点的延迟来实现，小数部分则采用单抽头FIR滤波器完成。

累积功率值可通过累加各相位功率结果得出。累积能量可通过将累积功率乘以数据包中的采样点数量计算获得。

主机通过计算正弦波的过零点，以每主周期采样数为单位计算频率。公式17将该结果从每主周期采样数转换为赫兹。

频率（Hz）= 数据速率（采样/秒）/ 频率（采样/周期） (17)

在计算出有功功率和视在功率后，需进一步计算功率因数的绝对值。在电力系统的内部表示中，正功率因数对应容性负载，负功率因数对应感性负载。该内部表示的符号取决于电流是否超前电压，这一判断由后台处理系统完成。因此，公式18和公式19用于计算电力系统的内部功率因数表示：

PF =$_{实际电容}$/ 看似电容，若为电容性负载 (18)

PF$_{= -pactual}$/ papparent，若为感性负载 (19)

### 9.2.3 应用曲线

本系统采用电源发生器提供电压与电流。该设计中，各相采用240V的线-中性点电压、10A的校准电流及60Hz的额定频率。

当电压和电流施加到系统时，设计会以每千瓦时6400脉冲的速率输出累积有功能量脉冲和累积无功能量脉冲。该脉冲输出被输入参考仪表，通过对比系统实际提供的能量与根据系统有功和无功能量脉冲测量得出的能量，计算出能量百分比误差。

在累积有功能量误差和累积无功能量误差测试中，电流值从50毫安逐步调整至100安培。针对累积有功能量测试，电压与电流波形输入设计时分别施加0°、60°和-60°的相位偏移。根据有功能量输出脉冲的误差数据，针对0°、60°和-60°相位偏移分别绘制了有功能量百分比误差随电流变化的曲线图。在累积无功能量误差测试中，除调整相位偏移角度为30°、60°、-30°外，其余测试流程保持一致。

采用-60°相位偏移，以累积无功能量误差替代累积有功能量误差进行绘制。在累积有功与无功能量测试中，对各相能量读数之和的准确性进行了验证。


版权 © 2021 德州仪器公司

除通过改变电流测试有功能外，还通过将均方根电压从240 V变化至15 V并测量有功能百分比误差来测试有功能。在获得以下结果之前，前端已进行校准。在0°相位差时，有功能量结果的偏差在0.1%以内。在60°和-60°相位差时（这些相位差在电能表标准中允许精度有所放宽），随着电流增大，结果出现偏离的趋势，这与电流互感器相位差随电流变化有关。

表9-3展示了电压变化时的累积有功能量精度结果。表9-4展示了电流变化时的累积有功能量结果。图9-8描绘了表9-4中的数值分布。

**表9-3. 累积相位有功能量%误差 双电压模式与电压**

| 电压(V) | 错误百分比 |
|---|---|
| 240 | 0.0353 |
| 120 | 0.022 |
| 60 | 0.016 |
| 30 | 0.014 |
| 15 | 0.013 |

**表9-4. 累积相位有功能量%误差 与电流**

| 电流(A) | 0° | 60° | –60° |
|---|---|---|---|
| 0.05 | 0.019 | 0.045 | –0.032 |
| 0.10 | 0.006 | 0.058 | –0.032 |
| 0.25 | 0.0125 | 0.045 | –0.0385 |
| 0.50 | 0.006 | 0.032 | –0.032 |
| 1.00 | 0.015 | 0.045 | –0.019 |
| 2.00 | 0.003 | 0.045 | –0.039 |
| 5.00 | 0.006 | 0.024 | –0.012 |
| 10.00 | 0.01 | 0.0165 | 0 |
| 20.00 | –0.007 | 0.002 | –0.013 |
| 30.00 | 0.002 | –0.007 | 0.0085 |
| 40.00 | 0 | –0.016 | 0.019 |
| 50.00 | –0.003 | –0.035 | 0.042 |
| 60.00 | 0.002 | –0.047 | 0.053 |
| 70.00 | 0.009 | –0.047 | 0.063 |
| 80.00. | 0.007 | –0.05 | 0.067 |
| 90.00 | 0.013 | –0.045 | 0.08 |
| 100.00 | 0.0223 | –0.04 | 0.092 |

版权 © 2021 德州仪器公司





**图9-8. 累积相位有功能量百分比误差与电流的关系**

表9-5展示了随电流变化的累积无功能量精度结果。图9-9呈现了表9-4中的数值分布。

**表9-5. 累积无功能量百分比误差与电流关系**

| 电流(A) | 30° | 60° | –30° | –60° |
|---|---|---|---|---|
| 0.05 | –0.003 | 0.004 | –0.023 | –0.027 |
| 0.10 | –0.037 | –0.013 | 0.011 | –0.008 |
| 0.25 | –0.067 | –0.027 | 0.043 | 0.002 |
| 1.00 | –0.044 | –0.021 | 0.0415 | 0.011 |
| 5.00 | –0.036 | –0.0183 | 0.022 | 0.001 |
| 10.00 | –0.03 | –0.012 | 0.014 | –0.003 |
| 20.00 | –0.041 | –0.026 | –0.0035 | –0.013 |
| 40.00 | –0.01 | –0.016 | –0.021 | –0.016 |
| 60.00 | 0.025 | –0.0007 | –0.047 | –0.0247 |
| 80.00 | 0.041 | 0.0085 | –0.048 | –0.021 |
| 100.00 | 0.054 | 0.02 | –0.044 | –0.012 |


版权 © 2021 德州仪器公司





**图9-9. 电抗能量累积误差率与电流的关系**

# 10 电源推荐

## 10.1 CAP引脚行为

ADS131M02芯片的1.8V数字电压由 DVDD 内部 LDO 产生。CAP引脚输出 DVDD 电源产生的 LDO 电压，需外接旁路电容。当 DVDD >2.7V时，将220nF电容并联于CAP引脚 DGND ； 若 DVDD ≤2V，则直接将CAP引脚连接至 DVDD 引脚，并使用100nF电容解耦星形连接引脚以实现 DGND 。

## 10.2 电源排序

电源设备可按任意顺序排列，但模拟与数字输入端的电压不得超过对应电源的电压限制值。

## 10.3 电源解耦

良好的电源去耦对于实现最佳性能至关重要。 AVDD 和 DVDD 均需通过1 µF 电容进行去耦。建议将旁路电容尽可能靠近器件电源引脚布置，并采用低阻抗连接方式。推荐使用具有低等效串联电阻（ESR）和低电感（ESL）特性的多层陶瓷芯片电容（MLCC）进行电源去耦。对于高灵敏度系统或恶劣噪声环境下的系统，避免使用过孔连接电容与器件引脚可显著提升抗噪性能。并联使用多个过孔可降低整体电感值，这对接地平面连接尤为有利。建议将模拟地与数字地尽可能靠近器件连接。

版权 © 2021 德州仪器公司

# 11 布局

## 11.1 版式指南

为获得最佳性能，建议将整个PCB层专门用作接地层，且该层上不得布设其他信号线。但若受限于特定终端设备的限制，专用接地层可能不切实际。若需分层接地，应在模数转换器（ADC）处直接连接两层。切忌在多处连接独立接地层，否则会导致接地回路。

为最大限度减少干扰，应将数字线路与所有模拟输入端口及相关组件保持独立布线。模拟输入端口需使用电容式振荡器（C0G）进行隔离。电源去耦电容建议采用陶瓷电容（如X7R级），不推荐使用高K电容（Y5V级）。通过短直通线路将所需电容尽可能靠近器件引脚布置。为确保最佳性能，旁路电容的接地端应采用低阻抗连接方式。

在应用外部时钟信号时，需确保时钟信号无过冲和毛刺。在时钟缓冲器处加装源端阻抗匹配电阻，通常能有效抑制过冲。时钟输入端的毛刺信号可能导致转换数据产生噪声。


版权 © 2021 德州仪器公司

## 11.2 布局示例

图11-1展示了ADS131M02的示例布局，该布局至少需要两层PCB。通常，模拟信号和电路板平面被划分在左侧，数字信号和电路板平面则位于右侧。





**图11-1 布局示例**

# 12 设备与文档支持

## 12.1 文件支持

### 12.1.1 相关文件

有关文件请参阅以下内容：

- 德州仪器，*使用独立ADC的单相并联电能表参考设计* 设计指南
- 德州仪器公司，*采用独立ADC的高精度分相CT电能表参考设计* 设计指南
- 德州仪器，ADC能量计量库软件

## 12.2 接收文件更新通知

如需接收文档更新通知，请访问ti.com上的设备产品文件夹。点击*订阅更新* 以注册并接收每周任何产品信息变更摘要。有关变更详情，请查看任何修订文档中包含的修订历史。

## 12.3 支持资源

TI E2E™ 支持论坛是工程师快速获取经过验证的答案和设计帮助的首选资源——直接来自专家。搜索现有答案或提出您自己的问题，以获得您所需的设计快速帮助。链接内容由相应贡献者“按原样”提供。它们不构成 TI 规范，也不一定反映 TI 的观点；请参阅 TI 的使用条款。

## 12.4 商标

TI E2E ™是德州仪器的商标。
所有商标均为其各自所有者的财产。

## 12.5 静电放电警告



该集成电路可能因静电放电（ESD）而受损。德州仪器公司建议所有集成电路均需采取适当防护措施进行操作。若未遵守规范的操作与安装程序，可能导致设备损坏。
静电放电（ESD）损伤可导致从轻微性能下降到设备完全失效的范围。精密集成电路可能更易受损，因为极微小的参数变化就可能导致器件无法满足其公布的规格要求。

## 12.6 术语表

TI术语表本术语表列出了术语、缩写和定义。

# 13 机械、包装及可订购信息

以下页面包含机械结构、包装及可订购信息。该信息为指定器械的最新可用数据。本数据可能未经通知即发生变更，且本文件将进行修订。如需查阅基于浏览器的版本，请参阅左侧导航栏。


版权 © 2021 德州仪器公司

## 包装信息

| 可订购零件号 | 状态 (1) | 材料类型 (2) | 包装 \| 钉 | 包装数量 \| 运输方 | 是 (3) | 铅饰面/球体材料 (4) | MSL评级/峰值回流 (5) | 温度（℃） | 零件标记 (6) |
|---|---|---|---|---|---|---|---|---|---|
| ADS131M02IPWR | 活动的 | 生产 | TSSOP（PW）\| 20 | 2000 2000 大型T&R | 是 | NIPDAU | 二级-260C-1年 | -40至125 | A131M02 |
| ADS131M02IPWR。A | 活动的 | 生产 | TSSOP（PW）\| 20 | 2000 2000 大型T&R | 是 | NIPDAU | 二级-260C-1年 | -40至125 | A131M02 |
| ADS131M02IPWT | 活动的 | 生产 | TSSOP (PW) \| 20 | 250 \| 小型运输与维修 | 是 | NIPDAU | 二级-260C-1年 | -40至125 | A131M02 |
| ADS131M02IPWT。A | 活动的 | 生产 | TSSOP (PW) \| 20 | 250 \| 小型运输与维修 | 是 | NIPDAU | 二级-260C-1年 | -40至125 | A131M02 |
| ADS131M02IRUKR | 活动的 | 生产 | WQFN (RUK) \| 20 | 3000 3000 大型T&R | 是 | NIPDAU | 1-260C- UNLIM | -40至125 | A31M02 |
| ADS131M02IRUKR.A | 活动的 | 生产 | WQFN (RUK) \| 20 | 3000 3000 大型T&R | 是 | NIPDAU | 1-260C- UNLIM | -40至125 | A31M02 |
| ADS131M02IRUKT | 活动的 | 生产 | WQFN (RUK) \| 20 | 250 \| 小型运输与维修 | 是 | NIPDAU | 1-260C- UNLIM | -40至125 | A31M02 |
| ADS131M02IRUKT.A | 活动的 | 生产 | WQFN (RUK) \| 20 | 250 \| 小型运输与维修 | 是 | NIPDAU | 1-260C- UNLIM | -40至125 | A31M02 |

(1) **状态：**有关状态的更多详细信息，请参阅我们的产品生命周期。

(2) **材料类型：**当标注时，预生产部件为原型/实验设备，尚未获得正式批准或投入全面生产。相关测试与最终工艺流程（包括但不限于质量保证、可靠性性能测试及工艺验证）可能尚未完成，且该产品可能面临进一步变更或停产风险。若可订购，采购需在结账时另行签署豁免协议，且仅用于内部早期评估。此类产品不附带任何质量保证。

(3) **RoHS值：**是、否、RoHS豁免。更多信息及价值定义请参阅TI RoHS声明。

(4) **铅饰面/球体材料：**零件可能有多种材料饰面选项。饰面选项之间用垂直带刻度的线分隔。如果饰面值超过最大列宽度，铅饰面/球体材料值可能会换行到第二行。

(5) **MSL等级/峰值回流温度：**水分敏感等级和峰值焊料（回流）温度。若某零件具有多个水分敏感等级，则仅显示 JEDEC 标准中的最低等级。请参考运输标签以获取实际用于将零件安装到印刷电路板的回流温度。

(6) **零件标记：**可能存在附加标记，涉及徽标、批次追踪代码信息或零件的环境类别。

多部分标记将置于括号内。每个部件上仅显示一个由“~”分隔的括号内部分标记。若某行存在缩进，则表示该行为前一行的延续，两者共同构成该器械的完整部件标记。

**重要声明与免责声明：**本页面信息基于德州仪器（TI）在发布当日的认知与判断。TI所依据的第三方信息不构成对其准确性作出任何保证。目前正积极整合第三方信息资源。TI已采取并持续采取合理措施确保信息的代表性与准确性，但可能未对进厂物料及化学品进行破坏性测试或化学分析。TI及其供应商认为部分信息属于商业机密，因此可能无法公开化学安全数据表（CAS）编号及其他有限信息。

在任何情况下，TI因该信息产生的责任均不得超过TI每年向客户出售的、本文件所涉TI部件的总采购价格。

**其他合格版本的 ADS131M02：**


- 汽车：ADS131M02-Q1

注：合格版本定义：


- 汽车领域 - Q100系列设备获准用于高可靠性汽车应用，目标为零缺陷

## 胶带与卷轴信息

卷轴尺寸





胶带尺寸




| | |
|---|---|
| A0 | 设计尺寸以适应组件宽度 |
| B0 | 设计尺寸以适应组件长度 |
| K0 | 设计尺寸以适应组件厚度 |
| W | 载体带总宽度 |
| P1 | 相邻腔中心间距 |


胶带中引脚1方向的象限分配




*所有尺寸均为标称值

| 设备 | 包类型 | 包绘图 | 针 | 特殊产品报价 | 卷轴直径毫米 | 卷轴宽度W1 (mm) | A0毫米 | B0毫米 | K0毫米 | P1毫米 | W毫米 | 引脚1象限 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| ADS131M02IPWR | TSSOP | PW | 20 | 2000 | 330.0 | 16.4 | 6.95 | 7.0 | 1.4 | 8.0 | 16.0 | Q1 |
| ADS131M02IPWT | TSSOP | PW | 20 | 250 | 180.0 | 16.4 | 6.95 | 7.0 | 1.4 | 8.0 | 16.0 | Q1 |
| ADS131M02IRUKR | WQFN | RUK | 20 | 3000 | 330.0 | 12.4 | 3.3 | 3.3 | 1.1 | 8.0 | 12.0 | Q2 |
| ADS131M02IRUKT | WQFN | RUK | 20 | 250 | 180.0 | 12.4 | 3.3 | 3.3 | 1.1 | 8.0 | 12.0 | Q2 |

胶带与卷盒尺寸




*所有尺寸均为标称值

| 设备 | 包装类型 | 包装图 | 针 | 特殊产品报价 | 长度（毫米） | 宽度（毫米） | 身高（毫米） |
|---|---|---|---|---|---|---|---|
| ADS131M02IPWR | TSSOP | PW | 20 | 2000 | 353.0 | 353.0 | 32.0 |
| ADS131M02IPWT | TSSOP | PW | 20 | 250 | 213.0 | 191.0 | 35.0 |
| ADS131M02IRUKR | WQFN | RUK | 20 | 3000 | 367.0 | 367.0 | 35.0 |
| ADS131M02IRUKT | WQFN | RUK | 20 | 250 | 210.0 | 185.0 | 35.0 |


# RUK 20


## WQFN - 最大高度 0.8 毫米

**3×3,0.4毫米间距**

塑料四联 FLATPACK - 无导线

此图示为包装系列的示意图，实际包装可能有所不同。
包装详情请参阅产品数据表。







注释:

1. 所有线性尺寸均以毫米为单位。括号内标注的尺寸仅供参考。尺寸标注及公差符合ASME Y14.5M标准。
2. 本图纸如有变更，恕不另行通知。
3. 为确保热性能和机械性能，该封装热垫必须焊接至印刷电路板。


# RUK0020B

## WQFN - 最大高度 0.8 毫米

塑料四联 FLATPACK - 无导联




土地格局示例
放大倍数:20X




非阻焊层定义（首选）


焊料掩膜定义

阻焊层细节

4222676/A 02/2016

注：（续）

4. 该封装设计用于焊接至电路板上的热垫。如需更多信息，请参阅德州仪器文献编号SLUA271（www.ti.com/lit/slua271）。
5. 过孔的使用视具体应用而定，具体参见设备数据表。若实施过孔，需参照本视图所示位置进行操作。建议对粘贴区域下方的过孔进行填充、封堵或搭建遮蔽结构。





焊膏使用示例
0.1mm厚模板

暴露垫21:
78%印刷焊料覆盖率（按封装面积计算）
放大倍数:20X

4222676/A 02/2016


注: （续）

6. 采用梯形壁和圆角的激光切割孔洞可能提供更佳的糊剂释放效果。IPC-7525可能包含替代性设计建议。




注释:

1. 所有线性尺寸均以毫米为单位。括号内标注的尺寸仅供参考。尺寸标注及公差符合ASME Y14.5M标准。
2. 本图纸如有变更，恕不另行通知。
3. 该尺寸不包括模具飞边、凸起或浇口毛刺。模具飞边、凸起或浇口毛刺每边不得超过0.15毫米。
4. 该尺寸不包括导联间间隙。导联间间隙每侧不得超过0.25毫米。
5. 参考 JEDEC 注册号Mo-153。




土地格局示例

暴露金属显示比例尺： 10X




非阻焊层定义（首选）


焊料掩膜定义

阻焊层细节

4220206/A 02/2017

注： （续）

6. IPC-7351出版物可能存在替代设计方案。
7. 信号焊盘之间及周边的阻焊层公差可能因电路板制造地点不同而存在差异。




焊膏示例基于0.125毫米厚的模板

比例尺: 10X

4220206/A 02/2017

注: （续）

8. 采用梯形壁和圆角的激光切割孔洞可能提供更佳的糊剂释放效果。IPC-7525可能包含替代性设计建议。
9. 董事会组建现场可能对模板设计提出不同建议。

# 重要声明与免责声明

TI公司提供的技术数据与可靠性资料（含数据表）、设计资源（含参考设计）、应用建议或其他设计指导、网络工具、安全信息及其他资源均按“现状”提供，包含所有缺陷，且不承担任何明示或默示的担保责任，包括但不限于对适销性、特定用途适用性或不侵犯第三方知识产权的默示担保。

本资源专为使用德州仪器(TI)产品进行设计的资深开发者提供。您需独立承担以下责任：(1)为应用选择合适的TI产品；(2)完成应用设计、验证与测试；(3)确保应用符合相关标准及所有安全、安保、法规等要求。

本资源内容可能随时变更，恕不另行通知。德州仪器（TI）特此授权您仅限用于开发基于本资源所述TI产品的应用程序，严禁以任何形式复制或展示。本资源不授予任何其他TI知识产权或第三方知识产权许可。TI对因使用本资源产生的任何索赔、损害、费用、损失及责任概不负责，您需对TI及其代表承担全部赔偿责任。

TI的产品提供时受TI销售条款、TI通用质量指南或其他适用条款的约束，这些条款可在ti.com上获取或随TI产品提供。TI提供这些资源不会扩展或以其他方式改变TI对TI产品的适用保证或保证免责声明。除非TI明确指定某产品为定制或客户指定产品，否则TI产品均为标准、目录、通用设备。

TI反对并拒绝您提出的任何附加或不同条款。

版权所有 © 2025 德州仪器公司

最后更新日期：2025年10月