

國立清華大學
系統晶片設計
SOC Design



國立清華大學
NATIONAL TSING HUA UNIVERSITY

Lab 2

系所級:電子所二年級

學號:111063548

姓名:蕭方凱

指導老師:賴瑾教授

目錄

I.	FIR with Interface AXI-Master.....	3
1.	HLS/IP Design	3
(1)	FIR.h	3
(2)	FIR.cpp.....	3
(3)	FIRTester.cpp	4
(4)	Directives.tcl	4
2.	Vivado Implementation.....	5
3.	Python Code Validation via Jupyter Notebook	6
II.	FIR with Interface Streaming.....	7
1.	HLS/IP Design	7
(1)	FIR.h	7
(2)	FIR.cpp.....	7
(3)	FIRTester.cpp	8
2.	Vivado Implementation.....	9
3.	Python Code Validation via Jupyter Notebook	11
III.	Discussion	12

I. FIR with Interface AXI-Master

1. HLS/IP Design

(1) FIR.h

```
1 #ifndef __FIR_H__
2 #define __FIR_H__
3
4 #include <ap_axi_sdata.h>
5
6 #define N 11
7
8 #define MAP_ALIGN_4INT (((N + 3) >> 2) << 2)
9
10 typedef ap_uint<32> reg32_t;
11 typedef signed int int32_t;
12 typedef unsigned int uint32_t;
13
14 void fir_nll_maxi(volatile int32_t* pn32HPIInput, volatile int32_t* pn32HPOutput, int32_t an32Coef[MAP_ALIGN_4INT], reg32_t regXferLeng);
15
16 #endif
17
```

ifndef&define 上一個 lab 已經使用過，故不再贅述。這個標頭檔首先定義了常數 N 為 11，接著 “typedef ap_uint<32> reg32_t;” 代表定義一個無符號數 reg32_t，其位元長度為 32，這種定義方法是 HLS 提供給用戶進行任意長度的數據運算，範圍可從 1 至 1024。至於 MAP_ALIGN_4INT 的部分，是控制 an32coef 為大於 11 同時又是 4 的倍數，方便 FIR 運算。

(2) FIR.cpp

```
1 #include "FIR.h"
2
3 void fir_nll_maxi(volatile int32_t* pn32HPIInput, volatile int32_t* pn32HPOutput, int32_t an32Coef[MAP_ALIGN_4INT], reg32_t regXferLeng)
4 {
5     static int32_t an32ShiftReg[N];
6     int32_t n32Acc;
7     int32_t n32Data;
8     int32_t n32Temp;
9     int32_t n32Loop;
10     int32_t n32NumXfer4B;
11     int32_t n32XferCnt;
12
13     n32NumXfer4B = (regXferLeng + (sizeof(int32_t) - 1)) / sizeof(int32_t);
14 XFER_LOOP:
15     for (n32XferCnt = 0; n32XferCnt < n32NumXfer4B; n32XferCnt++) {
16         n32Acc = 0;
17         n32Temp = pn32HPIInput[n32XferCnt];
18     SHIFT_ACC_LOOP:
19         for (n32Loop = N - 1; n32Loop >= 0; n32Loop--) {
20             if (n32Loop == 0) {
21                 an32ShiftReg[0] = n32Temp;
22                 n32Data = n32Temp;
23             } else {
24                 an32ShiftReg[n32Loop] = an32ShiftReg[n32Loop - 1];
25                 n32Data = an32ShiftReg[n32Loop];
26             }
27             n32Acc += n32Data * an32Coef[n32Loop];
28         }
29         pn32HPOutput[n32XferCnt] = n32Acc;
30     }
31     return;
32 }
33
```

這是一個實現 FIR 濾波器運算的程式碼，首先定義多個參數，型別為 int32_t，用於存儲變數或累積變數(for 迴圈)。XFER_LOOP 為進行數據傳輸的迴圈，

並在每次執行 for 迴圈時將 n32Acc 初始化為零。SHIFT_ACC_LOOP 迴圈則是負責移位和累積的運算，將移位暫存器 an32ShiftReg 中的值移位，並將新的值存儲在 n32Data 中，用於與濾波器的係數相乘($n32Acc += n32Data * an32Coef[n32Loop]$)，最終將 n32Acc 存儲在輸出 pn32HPOutput[n32XferCnt]。

(3) FIRTester.cpp

```
1 #include <iostream>
2 #include "FIR.h"
3
4 using namespace std;
5
6 #define NUM_SAMPLES 600
7
8 int main(int argc, char *argv[])
9 {
10     FILE *fp;
11
12     int32_t signal;
13     int32_t input[NUM_SAMPLES], output[NUM_SAMPLES];
14     int32_t taps[N] = {0, -10, 9, 23, 56, 63, 56, 23, 9, -10, 0};
15
16     int i, ramp_up;
17
18     cout << ">> Start test!" << endl;
19
20     signal = 0;
21     ramp_up = 1;
22
23     fp = fopen("out.dat", "w");
24     for (i = 0; i < NUM_SAMPLES; i++) {
25         if (ramp_up == 1)
26             signal = signal + 1;
27         else
28             signal = signal - 1;
29
30         input[i] = signal;
31
32         if ((ramp_up == 1) && (signal >= 75))
33             ramp_up = 0;
34         else if ((ramp_up == 0) && (signal <= -75))
35             ramp_up = 1;
36     }
37
38     // Execute the function with latest input
39     fir_nll_maxi(input, output, taps, NUM_SAMPLES * sizeof(int32_t));
40
41     // Save the results.
42     for (i = 0; i < NUM_SAMPLES; i++) {
43         fprintf(fp, "%i %d %d\n", i, input[i], output[i]);
44     }
45
46     fclose(fp);
47
48     cout << ">> Comparing against output data..." << endl;
49     if (system("diff ./out.dat /home/ubuntu/LAB/sec_lab2/FIRN11MAXI/vitis_hls/out_gold.dat")) {
50         cout << ">> Test failed!" << endl;
51         return 1;
52     }
53
54     cout << ">> Test passed!" << endl;
55     cout << "....." << endl;
56     return 0;
57 }
```

這段程式碼是為了生成一鋸齒波信號，並與 outgold.dat 進行比對，若相符則顯示 Test Passed，否則顯示 Test failed。


(4) Directives.tcl

```
1 #####
2 ## This file is generated automatically by Vitis HLS.
3 ## Please DO NOT edit it.
4 ## Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
5 #####
6 set_directive_interface -mode s_axilite "fir_nll_maxi"
7 set_directive_interface -mode m_axi -depth 600 -offset slave "fir_nll_maxi" pn32HPInput
8 set_directive_interface -mode m_axi -depth 600 -offset slave "fir_nll_maxi" pn32HPOutput
9 set_directive_interface -mode s_axilite "fir_nll_maxi" an32Coef
10 set_directive_interface -mode s_axilite "fir_nll_maxi" regXferLeng
```


本次 lab 與上次使用 #pragma 方式不同，是直接在 FIR.cpp 的 DIRECTIVE 部分 insert，insert 完成後可於 solution/constraints/directives.tcl 部分檢查。

2. Vivado Implementation

在 Vitis_HLS Export RTL 後，接著在 Vivado 開啟 IP。步驟大致與 LAB1 相同，較不同的地方是針對 ZYNQ7 Processing System，需調整 HP Port 設定，如下圖：




調整完成後即可將 ZYNQ7 與自行設計的 IP 連線，進行 auto connection，完成後如下圖：




接著與 LAB1 相同，Create HDL Wrapper → Generate bitstream。

3. Python Code Validation via Jupyter Notebook

Upload .bit, .hwh, .ipynb, samples_triangular_wave.txt 檔案至 Jupyter Notebook:



執行.ipynb 檔案，觀察下方輸出之圖形:



II. FIR with Interface Streaming

1. HLS/IP Design

(1) FIR.h

```
1 #ifndef __FIR_H__
2 #define __FIR_H__
3
4 #include <ap_axi_sdata.h>
5 #include <hls_stream.h>
6
7 #define N 11
8
9 #define MAP_ALIGN_4INT (((N + 3) >> 2) << 2)
10
11 typedef ap_axi_sdata<32,1,1,1> value_t;
12 typedef hls::stream<value_t> stream_t;
13 typedef ap_uint<32> reg32_t;
14 typedef signed int int32_t;
15 typedef unsigned int uint32_t;
16
17 void fir_all_stream(stream_t* pstrmInput, stream_t* pstrmOutput, int32_t an32Coef[MAP_ALIGN_4INT], reg32_t regXferLeng);
18
19 #endif
```

與 FIRMAXI 大致相同，唯一不同處在於 “typedef hls::stream<value_t> stream_t;”，hls::stream 是用來對流數據結構進行建模，流數據(stream data) 是指數據的採樣是按順序進行的，所以不需要地址層面的寫入或讀出等操作。

(2) FIR.cpp

```
1 #include "FIR.h"
2
3 void fir_all_stream(stream_t* pstrmInput, stream_t* pstrmOutput, int32_t an32Coef[MAP_ALIGN_4INT], reg32_t regXferLeng)
4 {
5     #pragma HLS INTERFACE s_axilite port=regXferLeng
6     #pragma HLS INTERFACE s_axilite port=an32Coef
7     #pragma HLS INTERFACE axis register both port=pstrmOutput
8     #pragma HLS INTERFACE axis register both port=pstrmInput
9     #pragma HLS INTERFACE s_axilite port=return
10     static int32_t an32ShiftReg[N];
11     int32_t n32Acc;
12     int32_t n32Data;
13     int32_t n32Temp;
14     int32_t n32Loop;
15     int32_t n32NumXfer4B;
16     int32_t n32XferCnt;
17     value_t valTemp;
18
19     n32NumXfer4B = (regXferLeng + (sizeof(int32_t) - 1)) / sizeof(int32_t);
20
21     XFER_LOOP:
22     for (n32XferCnt = 0; n32XferCnt < n32NumXfer4B; n32XferCnt++) {
23         n32Acc = 0;
24         value_t valTemp = pstrmInput->read();
25         n32Temp = valTemp.data;
26     SHIFT_ACC_LOOP:
27     for (n32Loop = N - 1; n32Loop >= 0; n32Loop--) {
28         if (n32Loop == 0) {
29             an32ShiftReg[0] = n32Temp;
30             n32Data = n32Temp;
31         } else {
32             an32ShiftReg[n32Loop] = an32ShiftReg[n32Loop - 1];
33             n32Data = an32ShiftReg[n32Loop];
34         }
35         n32Acc += n32Data * an32Coef[n32Loop];
36     }
37     valTemp.data = n32Acc;
38     pstrmOutput->write(valTemp);
39     if (valTemp.last) break;
40 }
41
42 return;
43 }
```

與 AXI 大致相同，“value_t valTemp = pstrmInput->read();” value_t 是存儲數據流內讀取的數據，並從 valTemp 中提取整數數據，將其存儲在 n32Temp 變數中。在 for 迴圈內做一些位移判斷或是乘積運算(FIR 運算)，最後將得到的輸出值 n32Acc 存回 valTemp，寫入輸出數據流 pstrmOutput 中。

(3) FIRTester.cpp

```
1 #include <iostream>
2 #include "FIR.h"
3
4 using namespace std;
5
6 #define NUM_SAMPLES      600
7
8 int main(int argc, char *argv[])
9 {
10     FILE      *fp;
11
12     int32_t signal;
13     int32_t input[NUM_SAMPLES], output[NUM_SAMPLES];
14     stream_t strmInput, strmOutput;
15     int32_t taps[N] = {0,-10,-9,23,56,63,56,23,-9,-10,0};
16     value_t valDataCtrl;
17
18     int i, ramp_up;
19
20     cout << ">> Start test!" << endl;
21
22     signal = 0;
23     ramp_up = 1;
24     valDataCtrl.data = 0;
25     valDataCtrl.keep = 0xF;
26     valDataCtrl.strb = 0;
27     valDataCtrl.user = 0;
28     valDataCtrl.last = 0;
29     valDataCtrl.id = 0;
30     valDataCtrl.dest = 0;
31
32     fp = fopen("out.dat", "w");
33     for (i = 0; i < NUM_SAMPLES; i++) {
34         if (ramp_up == 1)
35             signal = signal + 1;
36         else
37             signal = signal - 1;
38
39         input[i] = signal;
40         valDataCtrl.data = signal;
41         if (i >= (NUM_SAMPLES - 1)) valDataCtrl.last = 1;
42         strmInput.write(valDataCtrl);
43
44         if ((ramp_up == 1) && (signal >= 75))
45             ramp_up = 0;
46         else if ((ramp_up == 0) && (signal <= -75))
47             ramp_up = 1;
48     }
49
50     // Execute the function with latest input
51     fir_nll_strm(&strmInput, &strmOutput, taps, NUM_SAMPLES * sizeof(int32_t));
52
53     // Save the results.
54     for (i = 0; i < NUM_SAMPLES; i++) {
55         output[i] = strmOutput.read().data;
56         fprintf(fp, "%i %d %d\n", i, input[i], output[i]);
57     }
58
59     fclose(fp);
60 }
```


與 FIRN11MAXI 的 FIRTester 大致相同，除了一些部份改成用 streaming data 方式傳輸，主要還是產生一鋸齒波功能。

此部分主要是學習 AXI 與 Stream 的差別，其實現的功能都是 FIR 運算，還有學會如何不靠指令完成 directives 的 insertion。針對 HLS C++ 語言還是有非常多特別的用法，需要花時間慢慢理解每一行的意義及其目的。


2. Vivado Implementation

與之前相同，先至 settings 將 vitis_hls export 的 IP 匯入。

匯入後，因 AXI-Lite 與 AXI-Stream 在 processing system block 使用的 port 並不相同，所以須調整 HP port 設定，如下圖：



另外，AXI-Master to stream 是用 Xilinx DMA IP 來實現，除了自行設計的 IP 及 ZYNQ7，還需加入 2 個 AXI Direct Memory Access，下圖為其中一個 IP(axi_dma_out_0):




加入完成後即可進行連線(auto connection)，自動連線完成還需手動連線，


1. FIR_N11_STRM 的 pstrminput 接到 axi_dma_in_0 的 M_AXIS_MM2S

2. FIR_N11_STRM 的 pstrmoutput 接到 axi_dma_out_0 的 S_AXIS_S2MM

如下圖：




整體 block diagram 如下圖：




3. Python Code Validation via Jupyter Notebook

Upload .bit, .hwh, .ipynb, samples_triangular_wave.txt 檔案至 Jupyter Notebook:



執行.ipynb 檔案，觀察下方輸出之圖形:



III. Discussion

這次 lab 主要是學習兩種數據傳輸、儲存的方式，分別為 AXI Master Interface 與 Stream Interface，接下來針對這兩者整理出其差別之處：

數據交互方式：

AXI Master Interface 通常可以指定特定位址進行讀取及寫入，且可以在暫存器上進行讀寫，而 Stream Interface 的數據傳輸因為是連續的，沒有位址的概念，可應用在信號處理或是圖像處理等。

接口配置：

AXI Master Interface 需要配置地址、數據深度(depth)、傳輸協議等參數，而 Stream Interface 只需配置數據寬度，因為數據是以流(stream)的方式傳輸，故不涉及地址層面的配置參數。

數據傳輸方式：

AXI Master Interface 支持隨機傳輸，可以對任意點對點之間進行傳輸讀寫，而 Stream Interface 則以數據流的方式進行傳輸，沒有地址或暫存器的概念，客製程度不如 AXI Master Interface，但其運算處理的速度會更為快速。