## **FULL ADDER**

## **ZEYNEP SAKLI**

#### 160207013

Out1


Out2

3 giriş 2 çıkışlı Full-Adder devresi için doğruluk tablosu Şekil 1. 1 'de görülmektedir.

Input			Output	
Α	В	Cin	Sum	Carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Şekil 1. 1: Full Adder Truth Table

Full Adder devre şematiği 2 adet XOR, 2 adet AND ve 1 adet OR ad kapısı kullanılarak (2 adet Half Adder) Şekil 1. 2 'de görüldüğü gibi tasarlanmıştır. OR, AND ve XOR kapıları manuel olarak hazır kütüphane kullanmadan tasarlanmıştır.



Şekil 1. 2: FullAdder Schematic

## Şekil 1. 3 'te .subckt kodları, ekrana sığmadığı için koyulmamıştır.


Şekil 1. 3:FullAdder T-Spice Code

Şekil 1. 4 'te 2 adet Half Adder kullanılarak tasarlanan Full Adder devresine ait W-Edit simülasyon çıktısı görülmektedir. Doğruluk tablosundaki değerlerle W-Edit simülasyon çıktısı uyuştuğu görülmektedir.




Şekil 1. 4: FullAdder W-Edit Output

Full Adder devre şematiği 9 adet NAND kapısı kullanılarak Şekil 1. 5 'te görüldüğü gibi tasarlanmıştır.



Şekil 1. 5: Full Adder Schematic

NOT: Şekil 1. 6 'da sol tarafta görüldüğü gibi devrede kullanılan NAND kapıları manuel olarak oluşturulup hazır kütüphaneden kullanılmamıştır.



Şekil 1. 6: Full Adder Symbol

Full Adder devresi için T-Spice kodu Şekil 1. 7 'de 3 giriş ve 2 çıkış olmak üzere (Simülation time: 10n) olarak yazılmıştır.

```
.subckt nand2 A B Out Gnd Vdd
*----- Devices: SPICE.ORDER > 0 ------
MNMOS 1 N 1 B Gnd Gnd NMOS W=2.5u L=250n AS=2.25p PS=6.8u AD=2.25p PD=6.8u
MNMOS 2 Out A N 1 Gnd NMOS W=2.5u L=250n AS=2.25p PS=6.8u AD=2.25p PD=6.8u
MPMOS_1 Out A Vdd Vdd PMOS W=2.5u L=250n AS=2.25p PS=6.8u AD=2.25p PD=6.8u
MPMOS 2 Out B Vdd Vdd PMOS W=2.5u L=250n AS=2.25p PS=6.8u AD=2.25p PD=6.8u
.ends
****** Simulation Settings - Parameters and SPICE Options *******
Xnand2_1 N_1 InA N_2 Gnd Vdd nand2
Xnand2_7 N_1 N_5 Out2 Gnd Vdd nand2
Xnand2_2 InB InA N_1 Gnd Vdd nand2
Xnand2 3 N 3 N 2 N 4 Gnd Vdd nand2
Xnand2 4 InB N 1 N 3 Gnd Vdd nand2
Xnand2_5 InC N_4 N_5 Gnd Vdd nand2
{\tt Xnand2\_6\ N\_5\ N\_4\ N\_6\ Gnd\ Vdd\ nand2}
****** Simulation Settings - Analysis section *******
****** Simulation Settings - Additional SPICE commands ******
Vzeynep Vdd Gnd 5V
VInA InA Gnd dc 0 BIT ({00001111} pw=10n lt=10n ht=10n on=5 off=0 rt=0.1n ft=0.1n delay=0) AC 0 0 ROUND=0
VInB InB Gnd dc 0 BIT ({00110011} pw=10n lt=10n ht=10n on=5 off=0 rt=0.1n ft=0.1n delay=0) AC 0 0 ROUND=0
VInC InC Gnd dc 0 BIT ({01010101}) pw=10n lt=10n ht=10n on=5 off=0 rt=0.1n ft=0.1n delay=0) AC 0 0 ROUND=0
.tran 80p 80n start=0
.print tran v(InA) v(InB) v(InC) v(Out1) v(Out2)
.include "C:\Users\Zeynep\Desktop\VLSI TASARIM DERSLER\VLSI tech files\SCN 0.25u CMOS.md"
.end
```

Şekil 1. 7: Full Adder T-Spice Code

# Doğruluk tablosundaki değerlerle Şekil 1. 8' de bulunan W-Edit simülasyon çıktısı uyuşuyor.



Şekil 1. 8: Full Adder W-Edit Output