

第四章 计算机存储系统

张兆飞 24301050026

2026-05-26

第四章 习题

习题

1. 简述计算机系统需要存储层级的原因?

计算机系统的多层次存储结构是成本、性能、容量与稳定性之间的权衡。通过将访问最频繁的数据存储在速度较快但容量较小的存储层次中, 同时将不太频繁访问的数据存储在速度较慢但容量较大的存储层次中, 计算机系统能够以较低的成本提供高性能和大容量的存储解决方案。这种层次结构还允许系统更有效地管理数据, 提高整体性能, 并在发生故障时提供更好的数据保护和恢复能力。

2. 在页式虚拟存储中, 过于大的页会引起什么问题? 过于小的页会引起什么问题?

过于大的页会引起内存浪费和性能下降。即使程序只使用了页的小一部分, 仍然会占用整个页的物理内存, 导致内存浪费。此外, 由于每次 page fault 都需要加载整个页, 异常处理的时间会显著增加。

过于小的页会引起管理开销的增加。过多的页会使得页表变得庞大, 占据大量内存空间。由于 TLB 的大小有限, 过多的页会导致 TLB miss 率增加, 从而降低系统性能。此外, 频繁的 page fault 也会增加系统的负担。

3. 页式虚拟存储中, 如果用户进程能够修改自己的页表, 会发生什么问题?

如果用户进程能够修改页表, 可能会导致多个进程之间的内存访问冲突, 或修改系统内核等敏感区域, 从而引发系统崩溃或安全漏洞。

4. 缓存作为加速处理器访存的手段, 依赖于处理器访存的哪两个性质?

缓存依赖于处理器访存的局部性原理, 包括时间局部性和空间局部性。

5. 若有一系列发往数据缓存的请求, 它们的块地址为: 0x1001, 0x1005, 0x1021, 0x1045, 0x1305。假设数据缓存初始为空, 讨论当此数据缓存为直接映射, 2 路-组相联, 4 路-组相联和 8 路-组相联的情况下发生块替换的次数。

直接映射时, 最后 3 次请求会发生块替换, 共 3 次。2 路-组相联时, 最后 3 次请求会发生块替换, 共 3 次。4 路-组相联时, 最后 1 次请求会发生块替换, 共 1 次。8 路-组相联时, 不会发生块替换, 共 0 次。

6. 根据公式 $AMAT = \sum_{n=1}^N P_n \times L_n$, 解释为何操作系统要尽量使页错误的概率降到最低? 假设完成一次页面文件交换的时间为 2ms。

一次正常的内存访问通常为纳秒级别, 而一次页面错误的处理时间为毫秒级别, 因此页面错误会导致访问时间增加几个数量级。即使页面错误的概率很小, 也会显著增加平均内存访问时间。

7. 结合本章第五节, 简述缓存一致性的实现代价体现在哪些方面?

缓存一致性的代价主要体现在硬件复杂度, 带宽消耗, 能耗增加和性能下降等方面。

8. 有以下 C 语言代码:

```
for (int i = 0; i < 80; ++i) {  
    for (int j = 0; j < 50; ++j) {  
        A[j][i] = A[j][i] + 1;  
    }  
}
```

若二维数组 A 的大小为 80×50 , 若其组织方式为 A[0][1] 与 A[0][2] 相邻. 请从利用缓存的空间局部性的角度, 优化以上代码.

```
for (int j = 0; j < 50; ++j) {
    for (int i = 0; i < 80; ++i) {
        A[j][i] = A[j][i] + 1;
    }
}
```

9. 某 32 位系统采用页式虚拟存储, 页大小为 4KB, 虚拟地址格式如下:

- 一级页表索引: 10 位
- 二级页表索引: 10 位
- 页内偏移: 12 位

每个页表项大小为 4B.

求:

(1) 一个二级页表可以映射多大的虚拟地址空间?

$$2^{10} \times 2^{12} = 2^{22} \text{ bytes} = 4 \text{ MB}.$$

(2) 一个一级页表最多可以管理多大的虚拟地址空间?

$$2^{10} \times 2^{10} \times 2^{12} = 2^{32} \text{ bytes} = 4 \text{ GB}.$$

(3) 若某进程实际只使用了虚拟地址空间中的 16MB, 最少需要多少个二级页表?

$$\frac{16 \text{ MB}}{4 \text{ MB}} = 4.$$

10. 某系统参数如下:

- TLB 命中时间: 1ns
- TLB 命中率: 95%
- 页表访问时间: 80ns
- Cache 命中时间: 2ns
- Cache 命中率: 90%
- 主存访问时间: 80ns

假设:

- TLB 命中后仍需访问 Cache
- TLB 未命中时, 需要访问一次页表
- Cache 未命中时, 需要访问主存
- 不考虑页错误

求: 平均访存时间.

$$T = [0.95 \times 1 + 0.05 \times (80 + 1)] + [0.9 \times 2 + 0.1 \times (80 + 2)] = 15 \text{ ns}.$$

11. 某直接映射 Cache 参数如下:

- Cache 容量: 4KB
- 块大小: 32B
- 物理地址: 32 位

访问物理地址序列: 0x00000000, 0x00000004, 0x00000020, 0x00000024, 0x00001000, 0x00000000, 0x00000020, 0x00001020, 0x00000020.

求:

(1) Offset, Index, Tag 分别多少位?

Offset: 5 bits.

Index: 7 bits.

Tag: 20 bits.

(2) 每次访问是否命中?

0x00000000: Miss.

0x00000004: Hit.

0x00000020: Miss.

0x00000024: Hit.

0x00001000: Miss.

0x00000000: Miss.

0x00000020: Hit.

0x00001020: Miss.

0x00000020: Miss.

(3) 总命中率是多少?

$$\frac{3}{9} = \frac{1}{3} \approx 0.333.$$

12. 有如下数组:

```
int A[1024];
```

假设:

- int 大小为 4B
- Cache 块大小为 32B
- Cache 初始为空
- 数组 A 按连续地址存放
- 只考虑读取 A[i]

执行代码:

```
for (int i = 0; i < 1024; i++) {  
    sum += A[i];  
}
```

求:

(1) 一个 Cache 块可以存放多少个 int?

$$\frac{32 \text{ B}}{4 \text{ B}} = 8.$$

(2) 总共访问多少个 Cache 块?

$$\frac{1024}{8} = 128.$$

(3) 至少发生多少次 Cache Miss?

$$\frac{1024}{8} = 128.$$

13. 一个现代处理器的存储系统采用多级缓存结构. 已知以下参数:

层级	命中时间 (Cycles)	失效率 (Miss Rate)	失效惩罚 (Penalty)
L1 数据缓存	1 Cycle	2%	需访问 L2
L2 统一缓存	10 Cycles	15%	需访问内存
主存 (DDR4)	100 Cycles	0%	—

注: L2 的失效率是相对于 L1 失效后的请求而言的.

(1) 基础计算: 请计算该系统的平均内存访问时间 (AMAT).

$$AMAT = 1 + 0.02 \times (10 + 0.15 \times 100) = 1.5.$$

(2) 优化方案 A: 工程师提议将 L1 缓存的容量翻倍, 但这会导致 L1 的命中时间增加到 2 个周期, 同时失效率降低到 1%. 请重新计算此时的 AMAT.

$$AMAT = 2 + 0.01 \times (10 + 0.15 \times 100) = 2.25.$$

(3) 优化方案 B: 另一种方案是保持 L1 不变, 但优化片上网络, 将 L2 的失效惩罚 (即访问主存的时间) 降低到 80 个周期.

$$AMAT = 1 + 0.02 \times (10 + 0.15 \times 80) = 1.44.$$

(4) 决策: 比较原系统, 方案 A 和方案 B 的 AMAT, 哪种方案对性能提升最大?

应当选择方案 B, 其对性能提升更大.

14. 某处理器支持 Next-line 预取, 缓存参数如下:

- 缓存块大小 (Block Size): 64 Bytes
- 访问延迟: 缓存命中 (Hit) 耗时 1 周期; 缓存未命中 (Miss) 耗时 100 周期
- Next-line 预取机制: 每当发生缓存未命中 (Miss) 时, 硬件不仅加载当前需要的块, 还会自动把下一个连续的块 (N+1) 提前加载到缓存中

CPU 依次访问以下 5 个字节地址 (假设缓存初始为空, 过程中不发生缓存替换):

0x0000, 0x0040, 0x0100, 0x0044, 0x0140

求:

(1) 无预取情况: 如果系统关闭预取功能, 请逐步分析这 5 次访问的命中/未命中情况, 并计算总耗时.

0x0000: Miss.

0x0040: Miss.

0x0100: Miss.

0x0044: Hit.

0x0140: Miss.

$$T_1 = 1 \times 1 + 4 \times 100 = 401.$$

(2) 开启预取情况: 如果系统开启 Next-line 预取功能, 请逐步分析这 5 次访问的命中/未命中情况, 并计算总耗时.

0x0000: Miss.

0x0040: Hit.

0x0100: Miss.

0x0044: Hit.

0x0140: Hit.

$$T_2 = 3 \times 1 + 2 \times 100 = 203 .$$

(3) 计算开启预取后节省了多少周期?

$$\Delta T = 401 - 203 = 198 .$$