

第 4 章习题

1. 简述计算机系统需要存储层级的原因？
2. 在页式虚拟存储中，过于大的页会引起什么问题？过于小的页会引起什么问题？
3. 页式虚拟存储中，如果用户进程能够修改自己的页表，会发生什么问题？
4. 缓存作为加速处理器访存的手段，依赖于处理器访存的哪两个性质？
5. 若有一系列发往数据缓存的请求，它们的块地址为：0x1001, 0x1005, 0x1021, 0x1045, 0x1305。假设数据缓存初始为空，讨论当此数据缓存为直接映射、2 路-组相联、4 路-组相联和 8 路-组相联的情况下发生块替换的次数。
6. 根据公式 $AMAT = \sum_{n=1}^N P_n * L_n$ ，解释为何操作系统要尽量使页错误的概率降到最低？假设完成一次页面文件交换的时间为 2ms。
7. 结合本章第五节，简述缓存一致性的实现代价体现在哪些方面？
8. 有以下 C 语言代码：

```
for(int i = 0; i < 80; ++i) {  
    for(int j = 0; j < 50; ++j) {  
        A[j][i] = A[j][i] + 1;  
    }  
}
```

若二维数组 A 的大小为 80x50。若其组织方式为 A[0][1]与 A[0][2]相邻。请从利用缓存的空间局部性的角度，优化以上代码。

9. 某 32 位系统采用页式虚拟存储，页大小为 4KB，虚拟地址格式如下：
 - 一级页表索引：10 位
 - 二级页表索引：10 位
 - 页内偏移：12 位

每个页表项大小为 4B。

求：

- (1) 一个二级页表可以映射多大的虚拟地址空间？
- (2) 一个一级页表最多可以管理多大的虚拟地址空间？
- (3) 若某进程实际只使用了虚拟地址空间中的 16MB，最少需要多少个二级页表？

10. 某系统参数如下：

- TLB 命中时间：1ns
- TLB 命中率：95%
- 页表访问时间：80ns
- Cache 命中时间：2ns
- Cache 命中率：90%
- 主存访问时间：80ns

假设：

- TLB 命中后仍需访问 Cache
- TLB 未命中时，需要访问一次页表
- Cache 未命中时，需要访问主存
- 不考虑页错误

求：平均访存时间。

11. 某直接映射 Cache 参数如下：

- Cache 容量：4KB
- 块大小：32B
- 物理地址：32 位

访问物理地址序列：0x00000000, 0x00000004, 0x00000020, 0x00000024,
0x00001000, 0x00000000, 0x00000020, 0x00001020, 0x00000020

求：

- (1) Offset、Index、Tag 分别多少位？
- (2) 每次访问是否命中？
- (3) 总命中率是多少？

12. 有如下数组：

```
int A[1024];
```

假设：

- int 大小为 4B
- Cache 块大小为 32B
- Cache 初始为空
- 数组 A 按连续地址存放
- 只考虑读取 A[i]

执行代码：

```
for(int i = 0; i < 1024; i++){  
    sum += A[i];  
}
```

求：

- (1) 一个 Cache 块可以存放多少个 int？
- (2) 总共访问多少个 Cache 块？
- (3) 至少发生多少次 Cache Miss？

13. 一个现代处理器的存储系统采用多级缓存结构。已知以下参数：

层级	命中时间 (Cycles)	失效率 (Miss Rate)	失效惩罚 (Penalty)
L1 数据缓存	1 Cycle	2%	需访问 L2

L2 统一缓存	10 Cycles	15%	需访问 内存
主存 (DDR4)	100 Cycles	0%	-

注：L2 的失效率是相对于 L1 失效后的请求而言的。

- (1) 基础计算：请计算该系统的平均内存访问时间（AMAT）。
- (2) 优化方案 A：工程师提议将 L1 缓存的容量翻倍，但这会导致 L1 的命中时间增加到 2 个周期，同时失效率降低到 1%。请重新计算此时的 AMAT。
- (3) 优化方案 B：另一种方案是保持 L1 不变，但优化片上网络，将 L2 的失效惩罚（即访问主存的时间）降低到 80 个周期。
- (4) 决策：比较原系统、方案 A 和方案 B 的 AMAT，哪种方案对性能提升最大？

14. 某处理器支持 Next-line 预取，缓存参数如下：

- 缓存块大小（Block Size）：64 Bytes
- 访问延迟：缓存命中（Hit）耗时 1 周期；缓存未命中（Miss）耗时 100 周期
- Next-line 预取机制：每当发生缓存未命中（Miss）时，硬件不仅加载当前需要的块，还会自动把下一个连续的块（N+1）提前加载到缓存中

CPU 依次访问以下 5 个字节地址（假设缓存初始为空，过程中不发生缓存替换）：

0x0000, 0x0040, 0x0100, 0x0044, 0x0140

求：

- (1) 无预取情况：如果系统关闭预取功能，请逐步分析这 5 次访问的命中/未命中情况，并计算总耗时。
- (2) 开启预取情况：如果系统开启 Next-line 预取功能，请逐步分析这 5 次访问的命中/未命中情况，并计算总耗时。
- (3) 计算开启预取后节省了多少周期？