
# 第三章 组合逻辑电路

- ❖ 3.1 组合电路的分析方法和设计方法
  - ∞ 3.1.1 组合电路的基本分析方法
  - ∞ 3.1.2 组合电路的基本设计方法
- ❖ 3.2 加法器和数值比较器
  - ∞ 3.2.1 加法器
  - ∞ 3.2.2 数值比较器
- ❖ 3.3 编码器和译码器
  - ∞ 3.3.1 编码器
  - ∞ 3.3.2 译码器
- ❖ 3.4 数据选择器和分配器
  - ∞ 3.4.1 数据选择器
  - ∞ 3.4.2 数据分配器
- ❖ 3.5 用中规模集成电路构成的组合电路的设计
  - ∞ 3.5.1 用数据选择器实现组合逻辑函数
  - ∞ 3.5.2 用二进制译码器实现组合逻辑函数

# 概述

一、组合逻辑电路的特点

$$Y(t_n) = F[I(t_n)]$$



1. 逻辑功能特点

电路在任何时刻的输出状态只取决于该时刻的输入状态,而与原来的状态无关。

- 2. 电路结构特点
- (1)输出、输入之间没有反馈延迟电路
- (2) 不包含记忆性元件(触发器),仅由门电路构成



#### 二、组合电路逻辑功能的表示方法

真值表,卡诺图,逻辑表达式,时间图(波形图)

#### 三、组合电路分类

① 按逻辑功能不同:

加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器

- ② 按开关元件不同: CMOS TTL
- ③ 按集成度不同: SSI MSI LSI VLSI



# 3.1 组合电路的分析方法和设计方法

- 3.1.1 组合电路的基本分析方法
- 一、分析方法

逻辑图 → 逻辑表达式 → 化简 → 真值表 → 说明功能


#### 分析目的:

- ① 确定输入变量不同取值时功能是否满足要求;
- ② 变换电路的结构形式(如:与或 一与非-与非);
- ③ 得到输出函数的标准与或表达式,以便用 MSI、 LSI 实现;
- ④ 得到其功能的逻辑描述,以便用于包括该电路的系统分析。



#### 二、分析举例

[例] 分析图中所示电路的逻辑功能




真值表

A	B	<b>C</b>	Y	A	B	<b>C</b>	Y
0	0	0	1	1	0	0	0
0	0	1	0	1	0	1	0
0	1	0	0	1	1	0	0
0	1	1	0	1	1	1	1

$$Y = \overline{ABC} \cdot A + \overline{ABC} \cdot B + \overline{ABC} \cdot C = ABC + A + B + C$$
$$= ABC + \overline{ABC}$$

功能 判断输入信号极性是否相同的电路 — 符合电路

[例 3.1.1] 分析图中所示电路的逻辑功能,输入信号A、B、C、D是一组二进制代码。




[解] (1) 逐级写输出函数的逻辑表达式

$$W = \overline{A} \overline{A} \overline{B} \overline{B} \overline{B}$$

$$Y = \overline{X} \overline{XD} \overline{XD} \overline{D}$$

$$X = \overline{W} \overline{WC} \overline{WC} \overline{C}$$

[例 3.1.1] 分析图中所示电路的逻辑功能,输入信号A、B、C、D是一组二进制代码。



[解] (2) 化简  $W = A \overline{AB} \overline{AB} B = A \overline{B} + \overline{AB}$ 

 $X = \overline{WC} + \overline{WC} = \overline{AB} \, \overline{C} + \overline{ABC} + \overline{ABC} + \overline{ABC}$   $Y = \overline{XD} + \overline{XD} = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$ 

 $+\overline{A}\overline{B}\overline{C}D + \overline{A}BCD + A\overline{B}CD + AB\overline{C}D$ 

[例 3.1.1] 分析图中所示电路的逻辑功能,输入信号A、B、C、D是一组二进制代码。

# [解](3)列真值表

$$Y = A\overline{B}\overline{C}\overline{D}$$

$$+ \overline{A}B\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D}$$

$$+ ABC\overline{D} + \overline{A}\overline{B}\overline{C}D$$

$$+ \overline{A}BCD + A\overline{B}CD$$

$$+ AB\overline{C}D$$

ABC	D	Y	A B C D	Y
0 0 0	0	0	1 0 0 0	1
0 0 0	1	1	1 0 0 1	0
0 0 1	0	1	1 0 1 0	0
0 0 1	1	0	1 0 1 1	1
0 1 0	0	1	1 1 0 0	0
0 1 0	1	0	1 1 0 1	1
0 1 1	0	0	1 1 1 0	1
0 1 1	1	1	1 1 1 1	0

(4) 功能说明: 当输入四位代码中1的个数为奇数时输出为1,为偶数时输出为0—检奇电路。



#### 3.1.2 组合电路的基本设计方法

一、设计方法



#### 逻辑抽象:

- ① 根据因果关系确定输入、输出变量
- ② 状态赋值 用 0 和 1 表示信号的不同状态
- ③ 根据功能要求列出真值表

#### 化简或变换:

根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简或变换。

#### 二、设计举例

[例 3.1.2] 设计一个表决电路,要求输出信号的电平与三个输入信号中的多数电平一致。

### [解] (1) 逻辑抽象

- ① 设定变量: 输入 A、B、C , 输出 Y
- ② 状态赋值:

A、B、C=0 表示输入信号为低电平

A、B、C=1 表示 输入信号为高电平

Y=0 表示输入信号中多数为低电平

Y=1 表示输入信号中多数为高电平

#### 二、设计举例

[例 3.1.2] 设计一个表决电路,要求输出信号的电平与三个输入信号中的多数电平一致。

#### [解] ③ 列真值表

(2)写输出表达式并化简

$$Y = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$

$$= BC + ACC + AB$$

$$=BC+AC+AB$$

最简与或式 → 最简与非-与非式

$$Y = \overline{BC + AC + AB} = \overline{BC} \cdot \overline{AC} \cdot \overline{AB}$$


$\boldsymbol{A}$	B	<b>C</b>	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



#### 二、设计举例

[例 3.1.2] 设计一个表决电路,要求输出信号的电平与三个输入信号中的多数电平一致。

## [解] (3) 画逻辑图 —用与非门实现



[例] 设计一个监视交通信号灯工作状态的逻辑电 路。正常情况下,红、黄、绿灯只有一个亮,否则视 为故障状态,发出报警信号,提醒有关人员修理。

# [解] (1)逻辑抽象

$$Z = \overline{R} \overline{Y} \overline{G} + RY \quad 0$$
$$+ RG + YG \quad 1$$

ツ	1	具	÷1	1	

到古陆主

R	Y	G	Z
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1






[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下,红、黄、绿只有一个亮,否则视为故障状态,发出报警信号,提醒有关人员修理。

### [解] (3) 画逻辑图

$$Z = \overline{R} \overline{Y} \overline{G} + RY + RG + YG$$





# 3.2 加法器和数值比较器

- 3.2.1 加法器
- 一、半加器和全加器
- 1. 半加器 (Half Adder)

两个1位二进制数相加不考虑低位进位。

$$A_i + B_i = S_i(和) \rightarrow C_i(进位)$$

真值表

$A_{i}$	$B_i$	$S_i$	$C_i$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


函数式

$$S_{i} = \overline{A}_{i}B_{i} + A_{i}\overline{B}_{i}$$
$$= A \oplus B$$
$$C_{i} = A_{i}B_{i}$$




### 半加器 (Half Adder)


逐 
$$S_i = \overline{A_i}B_i + A_i\overline{B_i}$$
 数  $= A \oplus B$  式  $C_i = A_iB_i$ 











#### 2. 全加器 (Full Adder)

两个1位二进制数相加,考虑低位进位。

真值表

A	B	$C_{i-1}$	$S_i$	$C_i$	A	B	$C_{i-1}$	$S_i$	$C_i$
0	0	0	0	0	1	0	0	1	0
0	0	1	1	0	1	0	1	0	1
0	1	0	1	0	1	1	0	0	1
0	1	1	0	1	1	1	1	1	1

$$S_{i} = \overline{A_{i}} \overline{B_{i}} C_{i-1} + \overline{A_{i}} \overline{B_{i}} \overline{C}_{i-1} + A_{i} \overline{B_{i}} \overline{C}_{i-1} + A_{i} B_{i} \overline{C}_{i-1}$$

$$C_{i} = \overline{A_{i}} B_{i} C_{i-1} + \overline{A_{i}} \overline{B_{i}} C_{i-1} + \overline{A_{i}} B_{i} \overline{C}_{i-1} + \overline{A_{i}} B_{i} \overline{C}_{i-1}$$

#### 全加器 (Full Adder)

### 最简与或式


$$S_{i} = \overline{A}_{i}\overline{B}_{i}C_{i-1} + \overline{A}_{i}B_{i}\overline{C}_{i-1} + A_{i}\overline{B}_{i}\overline{C}_{i-1} + A_{i}B_{i}C_{i-1}$$

$$C_{i} = A_{i}B_{i} + A_{i}C_{i-1} + B_{i}C_{i-1}$$




## 逻辑图


(a) 用与门、或门和非门实现



### 曾用符号



### 国标符号



#### (b) 用与或非门和非门实现

$$S_{i} = \overline{\overline{A_{i}}} \overline{B_{i}} \overline{C_{i-1}} + \overline{A_{i}} B_{i} C_{i-1} + A_{i} \overline{B_{i}} C_{i-1} + A_{i} B_{i} \overline{C_{i-1}}$$

$$C_{i} = \overline{\overline{A_{i}}} \overline{B_{i}} + \overline{A_{i}} \overline{C_{i-1}} + \overline{B_{i}} \overline{C_{i-1}}$$

$$S_{i}$$

$$\geqslant 1$$

$$\&$$

$$\Rightarrow 1$$

$$\&$$

$$A_{i}$$


$$B_{i}$$

$$C_{i-1}$$



#### 3. 集成全加器

双全加器 { TTL: 74LS183 CMOS: C661






### 二、加法器 (Adder)

1. 4位串行进位加法器

实现多位二进制 数相加的电路

$$A = A_3 A_2 A_1 A_0$$
  $B = B_3 B_2 B_1 B_0$ 



t<sub>pd</sub>—1位全加器的半均 传输延迟时间



#### 2. 超前进位加法器

作加法运算时,总进位信号由输入二进制数直接产生。

$$C_{0} = A_{0}B_{0} + (A_{0} + B_{0})C_{0-1}$$

$$C_{1} = A_{1}B_{1} + (A_{1} + B_{1})C_{0}$$

$$= A_{1}B_{1} + (A_{1} + B_{1})[A_{0}B_{0} + (A_{0} + B_{0})C_{0-1}]$$

$$\vdots$$

$$C_{i} = A_{i}B_{i} + (A_{i} + B_{i})C_{i-1}$$

特点


应用举例

优点:速度快

缺点: 电路比较复杂

8421 BCD 码→ 余 3 码





### 3.2.2 数值比较器 (Digital Comparator)

### 一、1位数值比较器



Г	
	直
	值
	且
	#
	衣
	•

$A_i$ $B_i$	$L_i$	$G_i$	$M_i$
0 0	0	1	0
0 1	0	0	1
1 0	1	0	0
1 1	0	1	0

### 函数式

$$L_{i} = A_{i}\overline{B}_{i} \qquad G_{i} = \overline{A}_{i}\overline{B}_{i} + A_{i}B_{i}$$

$$M_{i} = \overline{A}_{i}B_{i} \qquad = A_{i}\odot B_{i}$$


$$\overline{L}_{i} = \overline{A}_{i}\overline{B}_{i} \qquad \overline{G}_{i} = \overline{A}_{i}\overline{B}_{i} \cdot \overline{A}_{i}B_{i}$$

$$\overline{M}_{i} = \overline{A}_{i}B_{i}$$

# 逻辑图

和非门实现

— 用与非门



### 多位数值比较器


比较两个多位数,应首先从高位开始,逐位比较。

例如:  $A=A_3A_2A_1A_0$   $B=B_3B_2B_1B_0$ 

### 比较方法为:

- ① 首先比较A<sub>3</sub>和B<sub>3</sub>, 如A<sub>3</sub>B<sub>3</sub>=10, 则A>B,如A<sub>3</sub>B<sub>3</sub>=01, 则A<B; 如A<sub>3</sub>B<sub>3</sub>=00或11(相等), 则比较A<sub>2</sub>和B<sub>2</sub>;
- ② 比较A<sub>2</sub>和B<sub>2</sub>, 如A<sub>2</sub>B<sub>2</sub>=10, 则A>B,如 A<sub>2</sub>B<sub>2</sub>=01, 则A<B;如A<sub>2</sub>B<sub>2</sub>=00或11 (相等),则比较A<sub>1</sub>和B<sub>1</sub>;
- ③ 比较A<sub>1</sub>和B<sub>1</sub>, 如A<sub>1</sub>B<sub>1</sub>=10, 则A>B,如 A<sub>1</sub>B<sub>1</sub>=01, 则A<B;如A<sub>1</sub>B<sub>1</sub>=00或11 (相等),则比较A<sub>0</sub>和B<sub>0</sub>;
- ④ 比较 $A_0$ 和 $B_0$ ,如 $A_0B_0$ =10,则A>B,如  $A_0B_0$ =01,则A<B;如 $A_0B_0$ =00或11 (相等),则比较A=B.






$$A > B$$
  $L = 1$   
 $A = B$   $G = 1$   
 $A < B$   $M = 1$ 

# 二、4位数值比较器 $A = A_3 A_2 A_1 A_0$ $B = B_3 B_2 B_1 B_0$

### 真值表

	输	j	出			
$A_3 B_3$	$A_2 B_2$	A <sub>1</sub> B <sub>1</sub>	$A_0 B_0$	L	G	M
>	×	×	×	1	0	0
=	>	×	×	1	0	0
=	=	>	×	1	0	0
= 4	3. <b>.</b>	£ =	>	1	0	0
=	=	=	=	0	1	0
<	×	×	×	0	0	1
=	<	×	×	0	0	1
=	/=	<	×	0	0	1
=	=	=	<	0	0	1

#### 1位数值比较器




### 4位数值比较器

$$\mathbf{M} = \overline{A_3}B_3 + (A_3 \odot B_3) \overline{A_2}B_2 
+ (A_3 \odot B_3)(A_2 \odot B_2) \overline{A_1} B_1 + 
(A_3 \odot B_3)(A_2 \odot B_2)(A_1 \odot B_1) 
\overline{A_0}B_0$$

$$G = (A_3 \odot B_3)(A_2 \odot B_2)$$

$$(A_1 \odot B_1)(A_0 \odot B_0)$$

$$L = \overline{M + G}$$





#### 4位集成数值比较器的真值表

比较输入			级联输入			输出			
$A_3B_3$	A <sub>2</sub> B <sub>2</sub>	$A_1B_1$	$A_0B_0$	A <b< th=""><th>A=B</th><th>A&gt;B</th><th>F<sub>A &lt; B</sub></th><th><math>F_{A=B}</math></th><th><b>F</b><sub>A &gt; B</sub></th></b<>	A=B	A>B	F <sub>A &lt; B</sub>	$F_{A=B}$	<b>F</b> <sub>A &gt; B</sub>
>	×	×	×	×	×	×	0	0	1
=	>	×	×	×	×	×	0	0	1
=	=	>	×	×	×	×	0	0	1
=	=	=	>	×	×	×	0	0	1
=	=	=	=	0	0	1	0	0	1
=	=	=	=	0	1	0	0	1	0
=	=	=	=	1	0	0	1	0	0
<	×	×	×	×	×	×	9,1	0	0
=	<	×	×	×	×	×	1	0	0

级联输入:供扩展使用,一般接低位芯片的比较输出,即接低位芯片的 $F_{A < B}$ 、 $F_{A = B}$ 、 $F_{A > B}$ 。


 $V_{\rm CC}A_3 B_2 A_2 A_1 B_1 A_0 B_0$ 

7485 74LS85

# 集成数值比较器 74LS85 (TTL)

扩展: 两片 4 位数值比较器


→ 8位数值比较器





# 3.3 编码器和译码器

3.3.1 编码器 (Encoder)



编码:用文字、符号或者数字表示特定对象的过程 (用二进制代码表示不同事物)

分类:  $\left\{ \begin{array}{c} -$  进制编码器  $2^n \rightarrow n \\ -$  或  $\left\{ \begin{array}{c} +$  进制编码器  $10 \rightarrow 4 \end{array} \right\}$  优先编码器



#### 一、二进制编码器

用n位二进制代码对 $N=2^n$ 个信号进行编码的电路

1. 3位二进制编码器(8线-3线)

编码表

 $I_0 \sim I_7$ 是一组互相排斥的输入变量,任何时刻只能有一个端输入有效信号。

函	$Y_2 = I_4 + I_5 + I_6 + I_7$
数	$Y_1 = I_2 + I_3 + I_6 + I_7$ $Y_0 = I_1 + I_3 + I_5 + I_7$
式	$Y_0 = I_1 + I_3 + I_5 + I_7$

输入	输出					
输入	$Y_2$	$Y_1$	$Y_0$			
$I_0$	0	0	0			
$I_1$	0	0	1			
$I_2$	0	1	0			
$I_3$	0	1	1			
$I_4$	1	0	0			
$I_5$	1	0	1			
$I_6$	1	1	0			
$I_7$	_1_	1	1			



### 函数式

$$Y_{2} = I_{4} + I_{5} + I_{6} + I_{7} = \overline{I}_{4} \cdot \overline{I}_{5} \cdot \overline{I}_{6} \cdot \overline{I}_{7}$$


$$Y_{1} = I_{2} + I_{3} + I_{6} + I_{7} = \overline{\overline{I}_{2}} \cdot \overline{I}_{3} \cdot \overline{I}_{6} \cdot \overline{I}_{7}$$

$$Y_{0} = I_{1} + I_{3} + I_{5} + I_{7} = \overline{\overline{I}_{1}} \cdot \overline{I}_{3} \cdot \overline{I}_{5} \cdot \overline{I}_{7}$$

逻辑图 — 用或门实现

# $I_7 I_6 I_5 I_4 I_3 I_2$ $I_1I_0$

#### — 用与非门实现



#### 2. 3 位二进制优先编码器

优先编码:允许几个信号同时输入,但只对优先级别最高的进行编码。优先顺序: $I_7 \rightarrow I_0$ 

### 编码表

输						箱	输出			
<b>1</b> <sub>7</sub>	<i>I</i> <sub>6</sub>	<b>1</b> <sub>5</sub>	<i>I</i> <sub>4</sub>	<i>I</i> <sub>3</sub>	<b>1</b> <sub>2</sub>	<i>I</i> <sub>1</sub> <i>I</i>	0	Y <sub>2</sub>	<b>Y</b> <sub>1</sub>	<b>Y</b> <sub>0</sub>
1	×	×	×	×	×	×	×	1	1	1
0	1	×	×	×	×	×	×	1	1	0
0	0	1	×	×	×	×	×	1	0	1
0	0	0	1	×	×	×	×	1	0	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	0	0	1	0	0	0

#### 函数式

$$Y_{2} = I_{7} + I_{6} + I_{5} + I_{4}$$

$$Y_{1} = I_{7} + I_{6} + \overline{I}_{5}\overline{I}_{4}I_{3}$$

$$+ \overline{I}_{5}\overline{I}_{4}I_{2}$$


$$Y_{0} = I_{7} + \overline{I}_{6}I_{5} + \overline{I}_{6}\overline{I}_{4}I_{3}$$

$$+ \overline{I}_{6}\overline{I}_{4}\overline{I}_{2}I_{1}$$





输制为变量






#### 二、二-十进制编码器

用 4 位二进制代码对 0~9 十个信号进行编码的电路。

- 1.8421 BCD 编码器
- 2.8421 BCD 优先编码器
- 3. 集成 10线 -4线优先编码器 (74147 74LS147)
- 三、几种常用编码
- 1. 二-十进制编码



8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码

2. 其他循环码(反射码或格雷码)ISO码ANSCII (ASCII) 码



### 3.3.2 译码器 (Decoder)

编码的逆过程,将二进制代码翻译为原来的含义

一、二进制译码器(Binary Decoder)



如: 2线—4线译码器 3线—8线译码器

4线—16线译码器


# 1. 3位二进制译码器 (3线-8线)

$$Y_0 = \overline{A}_2 \overline{A}_1 \overline{A}_0 \quad Y_2 = \overline{A}_2 A_1 \overline{A}_0 \quad Y_4 = A_2 \overline{A}_1 \overline{A}_0 \quad Y_6 = A_2 A_1 \overline{A}_0$$

$$Y_1 = \overline{A}_2 \overline{A}_1 A_0 \quad Y_3 = \overline{A}_2 A_1 A_0 \quad Y_5 = A_2 \overline{A}_1 A_0 \quad Y_7 = A_2 A_1 A_0$$








# 2. 集成 3 线 - 8 线译码器 -- 74LS138

# 引脚排列图



# 功能示意图

### 输入选通控制端

$$S_1, \overline{S}_2, \overline{S}_3$$


$$S_1 = 1 \perp \overline{S}_2 + \overline{S}_3 = 0$$

芯片禁止工作

芯片正常工作




# 3. 二进制译码器的级联 两片3线 -8线 → 4线-16线







$A_4$	$A_3$	(1)	(2)	(3)	输 出
0	0	エ	禁	禁	$\overline{Y}_0 \sim \overline{Y}_7$
0	1	禁	工	禁	$\overline{\overline{Y}}_8 \sim \overline{Y}_{15}$
1	0	禁	禁	工	$\overline{Y}_{16} \sim \overline{Y}_{23}$
1	1	禁	禁	禁	全为1





### 4. 二进制译码器的主要特点

功能特点: 输出端提供全部最小项

电路特点: 与门(原变量输出)

与非门(反变量输出)

二、二-十进制译码器

(Binary-Coded Decimal Decoder)

将BCD码翻译成对应的十个输出信号


集成 4 线 -10 线译码器: 7442 74LS42




### 三、显示译码器


### 数码显示器


半导体显示(LED) 液晶显示(LCD)




每字段是一只 发光二极管















# 驱动共阴极数码管的电路一输出高电平有效







# 驱动共阳极数码管的电路 —输出低电平有效







# 3.4 数据选择器和分配器



并-串转换:数据选择器

串-并转换:数据分配器



### 3.4.1 数据选择器 (Data Selector)

能够从多路数据输入中选择一路作为输出的电路

一、4选1数据选择器

### 1. 逻辑抽象

	具		
D	$A_1$	$A_0$	Y
$D_0$	0	0	$D_0$
$D_1$	0	1	$D_1$
$D_2$	1	0	$D_2$
$D_3$	1	1	$D_3$

古法士

输 D <sub>0</sub> ⊶ 入 D <sub>1</sub> ⊶ 数 D <sub>2</sub> ⊶ 据		<b>D</b> <sub>3</sub> 出 数 据
	$egin{array}{cccccccccccccccccccccccccccccccccccc$	
1 300	1 1	J. G. Jan


2. 逻辑表达式  $Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$ 




- 一、4选1数据选择器
- 2. 逻辑表达式


$$Y = D_0 \overline{A}_1 \overline{A}_0 + D_1 \overline{A}_1 A_0 + D_2 A_1 \overline{A}_0 + D_3 A_1 A_0$$
  
=  $m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3$ 

3. 逻辑图



- 二、集成数据选择器
- 1. 8 选 1 数据选择器 74151 74LS151 74251 74LS251






当
$$\overline{S} = 1$$
时,选择器被禁止  $Y = 0$   $\overline{Y} = 1$  当 $\overline{S} = 0$ 时,选择器被选中(使能)  $Y = D_0 \overline{A_2} \overline{A_1} \overline{A_0} + D_1 \overline{A_2} \overline{A_1} A_0 + \dots + D_7 A_2 A_1 A_0$ 




2. 集成数据选择器的扩展 两片8选1(74151)





## 四片 8 选 1 (74151) --- 32 选 1 数据选择器

方法 1: 74LS139 双 2 线 - 4 线译码器





四片 8 选 1 (74151) --- 32 选 1 数据选择器

方法 1: 真值表 (使用 74LS139 双 2 线 - 4 线译码器)

$A_4$	$A_3$	译码器输出	(1)	(2)	(3)	(4)	输出信号
0	0	$\overline{Y}_0 = 0$	エ	禁	禁	禁	$D_0 \sim D_7$
0	1	$\overline{Y}_1 = 0$	禁	工	禁	禁	$D_8 \sim D_{15}$
1	0	$\overline{Y}_2 = 0$	禁	禁	工	禁	$D_{16} \sim D_{23}$
1	1	$\overline{Y}_3 = 0$	禁	禁	禁	工	$D_{24} \sim D_{31}$

方法 2: 74LS153 双 4 选 1 数据选择器 (电路略)

四路 8 位并行数据

四片8选1


四路1位串行数据

一片4选1

一路1位串行数据

# 3.4.2 数据分配器 (Data Demultiplexer)


将 1 路输入数据,根据需要分别传送到 m 个输出端






### 二、集成数据分配器

### 用 3 线-8 线译码器可实现 1 路-8 路数据分配器





 $S_1$  — 数据输入(D)

$$\overline{Y}_0 \sim \overline{Y}_7$$
 一数据输出( $\overline{D}$ )  
 $\overline{S}_2 \setminus \overline{S}_3$  一使能控制端  
 $\overline{S}_2 = \overline{S}_3 = 0$ 时,  
实现数据分配器的功能。

 $\overline{S}_3$  — 数据输入(D)

$$\overline{Y}_0 \sim \overline{Y}_7$$
 一数据输出( $D$ )  
 $S_1 \setminus \overline{S}_2$  一使能控制端  
 $S_1 = 1$ , $\overline{S}_2 = 0$ 时,  
实现数据分配器的功能。

# 3.5 用 MSI 实现组合逻辑函数

- 3.5.1 用数据选择器实现组合逻辑函数
- 一、基本原理和步骤
- 1. 原理:选择器输出为标准与或式,含地址变量的全部最小项。例如

4 选 1 
$$Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$$

8 选 1 
$$Y = D_0 \overline{A}_2 \overline{A}_1 \overline{A}_0 + \dots + D_7 A_2 A_1 A_0$$

而任何组合逻辑函数都可以表示成为最小项之和的形式,故可用数据选择器实现。



- 2. 基本步骤
- (1) 根据 n = k 1 确定数据选择器的规模和型号 (n -选择器地址码,k -函数的变量个数)
- (2) 写出函数的标准与或式和选择器输出信号表达式
- (3) 对照比较确定选择器各个输入变量的表达式
- (4) 根据采用的数据选择器和求出的表达式画出连线图。

### 二、应用举例

## [例 3.5.1] 用数据选择器实现函数 F = AB + BC + AC

[解] 
$$(1)$$
  $n = k - 1 = 3 - 1 = 2$  可用 4 选 1 数据选择器 74LS153


(2) 标准与或式 
$$F = \overline{ABC} + A\overline{BC} + AB\overline{C} + ABC$$
 数据选择器 
$$Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$$

(3) 确定输入变量和地址码的对应关系

方法一: 
$$\diamondsuit A_1 = A, A_0 = B$$

$$Y = D_0 \overline{AB} + D_1 \overline{AB} + D_2 A\overline{B} + D_3 AB$$

$$F = \overline{AB} \cdot C + A\overline{B} \cdot C + AB \cdot 1 + \overline{AB} \cdot 0$$
则  $D_0 = 0$   $D_1 = D_2 = C$   $D_3 = 1$ 
(4) 画连线图



### 二、应用举例


### [例 3.5.1] 用数据选择器实现函数 F = AB + BC + AC

$$Y = D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0$$
$$= D_0 \overline{BC} + D_1 \overline{BC} + D_2 B\overline{C} + D_3 BC$$

$$F = BCA + BCA + BCA + BCA$$
$$= \overline{B} \overline{C} \cdot 0 + \overline{B} C \cdot A + B \overline{C} \cdot A + B C \cdot 1$$

则 
$$D_0 = 0$$
  $D_1 = D_2 = A$   $D_3 = 1$ 

画连线图



[例] 用数据选择器实现函数  $Z = \sum_{m} (3,4,5,6,7,8,9,10,12,14)$ 

- [解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
  - (2) 函数 Z 的标准与或式

$$Z = A BCD + ABC D + ABCD + ABCD + ABCD + AB C D + AB CD + ABCD + ABC D + ABC D$$


8 选 1 
$$Y = D_0 \overline{A}_2 \overline{A}_1 \overline{A}_0 + D_1 \overline{A}_2 \overline{A}_1 A_0 + \dots + D_7 A_2 A_1 A_0$$

(3) 确定输入变量和地址码的对应关系

若令 
$$A_2 = A$$
,  $A_1 = B$ ,  $A_0 = C$ 


$$Z = m_1 \cdot D + m_2 \cdot 1 + m_3 \cdot 1 + m_4 \cdot 1 + m_5 \cdot \overline{D} + m_6 \cdot \overline{D} + m_7 \cdot \overline{D} + m_0 \cdot 0$$
則  $D_1 = D$   $D_2 = D_3 = D_4 = 1$ 
 $D_5 = D_6 = D_7 = \overline{D}$   $D_0 = 0$ 

(4) 画连线图



## 3.5.2 用二进制译码器实现组合逻辑函数

- 一、基本原理与步骤
  - 1. 基本原理:二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。



$$S_{1} = 1, \overline{S}_{2} = \overline{S}_{3} = 0$$

$$\overline{Y}_{0} = \overline{A}_{2}\overline{A}_{1}\overline{A}_{0} = \overline{m}_{0}$$

$$\overline{Y}_{1} = \overline{A}_{2}\overline{A}_{1}A_{0} = \overline{m}_{1}$$

$$\vdots$$

$$\overline{Y}_{7} = \overline{A}_{2}A_{1}A_{0} = \overline{m}_{7}$$

任何一个函数都可以写成最小项之和的形式

- 2. 基本步骤
- (1) 选择集成二进制译码器
- (2) 写函数的标准与非-与非式
- (3) 确认变量和输入关系
- (4) 画连线图
- 二、应用举例
- [例] 用集成译码器实现函数 Z = AB + BC + AC
- [解] (1) 三个输入变量,选 3 线 8 线译码器 74LS138
  - (2) 函数的标准与非-与非式

$$Z = ABC + AB\overline{C} + \overline{ABC} + A\overline{BC}$$

$$= m_3 + m_5 + m_6 + m_7$$

$$= m_3 \cdot m_5 \cdot m_6 \cdot m_7$$



## [例] 用集成译码器实现函数 Z = AB + BC + AC

# [解] 选 3 线 - 8 线译码器 74LS138

(3) 确认变量和输入关系


$$Z = ABC + AB\overline{C} + \overline{ABC} + A\overline{BC}$$

$$= \overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7}$$

则 
$$Z = \overline{\overline{Y_3} \cdot \overline{Y_5} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$


(4) 画连线图

在输出端需增加一个与非门



# [例 3.5.2] 试用集成译码器设计一个全加器。

[解] (1) 选择译码器: 全加器的符号如图所示选 3 线 - 8 线译码器 74LS138



(2) 写出函数的标准与非-与非式

$$S_{i} = \overline{A_{i}} \overline{B_{i}} C_{i-1} + \overline{A_{i}} B_{i} \overline{C}_{i-1} + A_{i} \overline{B_{i}} \overline{C}_{i-1} + A_{i} B_{i} C_{i-1}$$

$$= m_{1} + m_{2} + m_{4} + m_{7} = \overline{m_{1} \cdot m_{2} \cdot m_{4} \cdot m_{7}}$$

$$C_{i} = A_{i} B_{i} + A_{i} C_{i-1} + B_{i} C_{i-1}$$

$$= \overline{A_{i}} B_{i} C_{i-1} + A_{i} \overline{B_{i}} C_{i-1} + A_{i} B_{i} \overline{C}_{i-1} + A_{i} B_{i} \overline{C}_{i-1}$$

$$= m_{3} + m_{5} + m_{6} + m_{7}$$

$$= \overline{m_{3} \cdot m_{5} \cdot m_{6} \cdot m_{7}}$$





 $\vec{A}_i \vec{B}_i \vec{C}_{i-1}$ 

[例 3.5.2] 试用集成译码器设计一个全加器。

# [解] 选 3 线 - 8 线译码器 74LS138

(2) 函数的标准与非-与非式

$$S_i = \overline{m}_1 \cdot \overline{m}_2 \cdot \overline{m}_4 \cdot \overline{m}_7$$
  $C_i = \overline{m}_3 \cdot \overline{m}_5 \cdot \overline{m}_6 \cdot \overline{m}_7$ 

(3) 确认表达式

$$A_2 = A_i \ A_1 = B_i \ A_0 = C_{i-1}$$

$$S_i = \overline{Y}_1 \cdot \overline{Y}_2 \cdot \overline{Y}_4 \cdot \overline{Y}_7$$

$$C_i = Y_3 \cdot Y_5 \cdot Y_6 \cdot Y_7$$

(4) 画连线图

