

# 有限状态机

## 1.状态表

现态 (Current State)	输入 (Input)	次态 (Next State)	输出(Output)
$s_0$	$x=1$	$s_2$	0
$s_0$	$y=1$	$s_3$	1
$s_1$	$x=1$	$s_2$	1
$s_1$	$y=1$	$s_3$	0
$s_2$	$x=1$	$s_1$	0
$s_2$	$y=1$	$s_3$	1
$s_3$	$y=1$	$s_2$	0
$s_3$	$x=1$	$s_1$	1

## 2.Z的逻辑方程：

由于是四位的one-hot编码我们可以有以下定义：

$$Z = s_0 \cdot \bar{x} \cdot y + s_1 \cdot x \cdot \bar{y} + s_2 \cdot \bar{x} \cdot y + s_3 \cdot x \cdot \bar{y}$$

## 3.控制逻辑单元建模：

### FSM.v

```
1  `timescale 1ns / 1ps // 指定仿真的时间单位为纳秒和时间精度为皮秒
2
3  module FSM(
4      output z,          // 定义输出变量z，不使用reg类型，直接通过D触发器控制
5      input x, y,        // 定义输入变量x和y，用于接收外部信号。
6      input rst,         // 定义输入复位信号rst，用于重置状态机到初始状态。
7      input clk          // 定义输入时钟信号clk，用于同步状态转换。
8  );
9
10 // 定义状态编码，使用4位二进制数表示四种状态。
11 parameter S0 = 4'b0001;
12 parameter S1 = 4'b0010;
13 parameter S2 = 4'b0100;
14 parameter S3 = 4'b1000;
15
16 reg [3:0] nextstate; // 下一个状态的变量
17 wire [3:0] state;    // 当前状态，由D触发器维持
18 reg z_internal;      // 通过D触发器控制的内部z输出
19 wire [1:0] inxy;     // 组合输入x和y
20
21 assign inxy = {x, y}; // 将输入x和y组合成一个二位的二进制数
22
```

```

23 // 状态寄存器和输出z的D触发器实例化
24 dff state_reg(.d(nextstate), .clk(clk), .rst(rst), .q(state), .en(1'b1));
25 dff z_reg(.d(z_internal), .clk(clk), .rst(rst), .q(z), .en(1'b1));
26
27 // 组合逻辑块
28 always @* begin
29     nextstate = state; // 默认保持当前状态
30     z_internal = z;     // 默认保持当前输出
31     case (state) // 根据当前状态进行处理
32         s0: begin
33             if (inxy == 2'b10) begin
34                 nextstate = S2;
35                 z_internal = 0;
36             end else if (inxy == 2'b01) begin
37                 nextstate = S3;
38                 z_internal = 1;
39             end
40         end
41         s1: begin
42             if (inxy == 2'b10) begin
43                 nextstate = S2;
44                 z_internal = 1;
45             end else if (inxy == 2'b01) begin
46                 nextstate = S3;
47                 z_internal = 0;
48             end
49         end
50         s2: begin
51             if (inxy == 2'b10) begin
52                 nextstate = S1;
53                 z_internal = 0;
54             end else if (inxy == 2'b01) begin
55                 nextstate = S3;
56                 z_internal = 1;
57             end
58         end
59         s3: begin
60             if (inxy == 2'b10) begin
61                 nextstate = S1;
62                 z_internal = 1;
63             end else if (inxy == 2'b01) begin
64                 nextstate = S2;
65                 z_internal = 0;
66             end
67         end
68         default: begin
69             nextstate = S0; // 默认状态为S0
70             z_internal = 0;
71         end
72     endcase
73 end
74
75 endmodule

```

## dff.v

```
1  `timescale 1ns / 1ps // 指定仿真的时间单位为1纳秒，时间精度为1皮秒。
2
3  // 定义模块dff，该模块用于实现一个4位宽的D触发器
4  module dff(
5      output reg [3:0] q, // 输出端口q，4位寄存器，存储触发器的当前状态
6      input [3:0] d,      // 输入端口d，4位，用于设置触发器的目标状态
7      input clk,          // 输入时钟信号clk，用于同步状态更新
8      input rst,          // 输入复位信号rst，用于重置触发器状态到初始值
9      input en             // 输入使能信号en，控制是否更新触发器的状态
10 );
11
12 // 描述触发器的行为，always块在时钟信号clk的上升沿触发
13 always @(posedge clk) begin
14     if (rst)
15         q <= 4'b0001; // 如果复位信号激活，则将输出q重置为0001
16     else if (en)
17         q <= d;        // 如果使能信号激活，将输入d的值赋给输出q
18 end
19
20 endmodule
```

## FSMTestbench.v


```
1  `timescale 1ns / 1ps // 设置仿真的时间单位为1纳秒，时间精度为1皮秒
2
3  module FSMTestbench;
4      reg x, y, rst, clk;
5      wire z;
6
7      // 实例化状态机模块
8      FSM uut (
9          .z(z),
10         .x(x),
11         .y(y),
12         .rst(rst),
13         .clk(clk)
14     );
15
16     // 初始化输入并启动仿真
17     initial #2000 $finish; // 在2000个仿真时间单位后结束仿真
18
19     // 时钟信号生成
20     initial begin
21         clk = 0; // 初始化时钟为低
22         forever #5 clk = ~clk; // 每5个时间单位翻转时钟信号
23     end
24
25     // 复位信号控制
26     initial begin
27         rst = 1; // 初始置复位为高
28         #20 rst = 0; // 20个时间单位后释放复位
29         #150 rst = 1; // 150个时间单位后再次复位
30     end
31 endmodule
```

```

30     #10 rst = 0; // 10个时间单位后释放复位
31 end
32
33 // 输入信号序列
34 initial begin
35     #16 {x,y} = 2'b10; // 切换到状态S2
36     #30 {x,y} = 2'b01; // 切换到状态S3
37     #10 {x,y} = 2'b10; // 切换到状态S1
38     #10 {x,y} = 2'b01; // 切换到状态S3
39     #10 {x,y} = 2'b01; // 切换到状态S2
40     #10 {x,y} = 2'b10; // 切换到状态S1
41     #10 {x,y} = 2'b10; // 维持在状态S1
42     $stop;
43 end
44
45 // 监视信号变化
46 initial begin
47     $monitor("Time = %t, x = %b, y = %b, z = %b, rst:%b", $time, x, y, z,
48 rst);
49 end
50 endmodule

```

## 波形图



# 模拟输出

