# 有限状态机

## 1.状态表

现态 (Current State)	输入 (Input)	次态 (Next State)	输出(Output)
$s_0$	x=1	$s_2$	0
$s_0$	<i>y</i> =1	$s_3$	1
$s_1$	<i>x</i> =1	$s_2$	1
$s_1$	<i>y</i> =1	$s_3$	0
$s_2$	<i>x</i> =1	$s_1$	0
$s_2$	<i>y</i> =1	$s_3$	1
$s_3$	<i>y</i> =1	$s_2$	0
$s_3$	<i>x</i> =1	$s_1$	1

## 2.Z的逻辑方程:

由于是四位的one-hot编码我们可以有以下定义:

$$Z = s_0 \cdot \overline{x} \cdot y + s_1 \cdot x \cdot \overline{y} + s_2 \cdot \overline{x} \cdot y + s_3 \cdot x \cdot \overline{y}$$

## 3.控制逻辑单元建模:

#### FSM.v

```
`timescale 1ns / 1ps // 指定仿真的时间单位为纳秒和时间精度为皮秒
2
3 module FSM(
      output reg z, // 定义输出变量z,使用reg类型,因为需要在always块中进行赋值操
  作。
                  // 定义输入变量x和y, 用于接收外部信号。
      input x, y,
5
      input rst,
                    // 定义输入复位信号rst,用于重置状态机到初始状态。
6
7
      input clk
                    // 定义输入时钟信号clk,用于同步状态转换。
8
  );
9
10 // 定义状态编码,使用4位二进制数表示四种状态。
11 parameter S0 = 4'b0001;
   parameter S1 = 4'b0010;
12
13
   parameter S2 = 4'b0100;
14
   parameter S3 = 4'b1000;
15
16
  reg [3:0] nextstate; // 下一个状态的变量
   wire [3:0] state; // 当前状态,由D触发器维持
17
                  // 使能信号,控制状态寄存器是否更新
18
  reg en;
19
  wire [1:0] inxy; // 组合输入x和y
20
21
   assign inxy = \{x, y\}; // 将输入x和y组合成一个二位的二进制数
```

```
22
23
    // 状态寄存器的实例化,使用自定义的dff模块,控制状态的存储和更新。
24
   dff dff0(.d(nextstate), .clk(clk), .rst(rst), .q(state), .en(en));
25
   // 主要的逻辑控制块
26
27
   always @(posedge clk or posedge rst) begin
       if (rst) begin
28
29
           nextstate = SO; // 如果复位,则状态设置为SO
                         // 使能状态寄存器更新
           en = 1;
30
31
           z = 0;
                          // 输出z重置为0
32
       end else begin
                          // 默认不更新状态
33
           en = 0;
           if (inxy != 2'b00 && inxy != 2'b11) begin // 当输入不是00或11时,处理状
34
    态转换
35
               en = 1; // 使能状态寄存器更新
               case (state) // 根据当前状态进行处理
36
37
                   SO: begin
38
                       if (inxy == 2'b10) begin
39
                           nextstate = S2;
40
                           z = 0;
41
                       end else if (inxy == 2'b01) begin
42
                           nextstate = S3;
43
                           z = 1;
44
                       end
45
                   end
                   S1: begin
46
                       if (inxy == 2'b10) begin
47
48
                           nextstate = S2;
49
                           z = 1;
50
                       end else if (inxy == 2'b01) begin
51
                           nextstate = S3;
52
                           z = 0;
53
                       end
54
                   end
55
                   S2: begin
56
                       if (inxy == 2'b10) begin
57
                           nextstate = S1;
58
                           z = 0;
59
                       end else if (inxy == 2'b01) begin
                           nextstate = S3;
60
61
                           z = 1:
62
                       end
                   end
63
64
                   S3: begin
65
                       if (inxy == 2'b10) begin
                           nextstate = S1;
66
67
                           z = 1;
                       end else if (inxy == 2'b01) begin
68
69
                           nextstate = S2;
70
                           z = 0;
71
                       end
72
                   end
73
                   default: begin
74
                       nextstate = S0; // 默认状态为S0
75
                                     // 总是使能,以确保从非法状态恢复
                       en = 1;
76
                   end
```

```
77 endcase
78 end
79 end
80 end
81 endmodule
```

#### dff.v


```
`timescale 1ns / 1ps // 指定仿真的时间单位为1纳秒,时间精度为1皮秒。
2
   // 定义模块dff, 该模块用于实现一个4位宽的D触发器
  module dff(
4
5
      output reg [3:0] q, // 输出端口q, 4位寄存器,存储触发器的当前状态
      input [3:0] d,
6
                      // 输入端口d, 4位, 用于设置触发器的目标状态
      input clk,
7
                       // 输入时钟信号clk,用于同步状态更新
                       // 输入复位信号rst,用于重置触发器状态到初始值
8
      input rst,
9
                       // 输入使能信号en, 控制是否更新触发器的状态
      input en
10
  );
11
   // 描述触发器的行为, always块在时钟信号clk的上升沿触发
12
   always @(posedge clk) begin
13
14
      if (rst)
15
         q <= 4'b0001; // 如果复位信号激活,则将输出q重置为0001
      else if (en)
16
17
         q \ll d;
                         // 如果使能信号激活,将输入d的值赋给输出q
18
   end
19
20
   endmodule
```

#### FSMTestbench.v

```
1
   `timescale 1ns / 1ps // 设置时间单位为1纳秒,时间精度为1皮秒,用于仿真环境。
2
3
   module FSMTestbench; // 定义模块FSMTestbench, 这是一个测试平台模块。
4
5
   reg x, y, rst, clk; // 定义输入寄存器和时钟信号
6
   wire z; // 定义输出线
7
   FSM fsm( // 实例化有限状态机FSM,并连接端口
8
9
      .x(x), // 输入端口x
10
      .y(y), // 输入端口y
      .z(z), // 输出端口z
11
       .clk(clk) // 时钟信号
12
13
   );
14
   initial clk = 0; // 初始化时钟信号为0
15
   always #5 clk = ~clk; // 每5个时间单位时钟信号取反一次
16
17
   // 测试序列
18
19
  initial begin
      #10 rst = 1; x = 0; y = 0; // 10个时间单位后,设置复位信号为1, x和y为0
20
      #10 rst = 0; // 10个时间单位后,取消复位信号
21
22
```

```
23
       // 不同组合输入并观察输出状态变化
24
       #10 x = 1; y = 0; // 10个时间单位后,设置x为1, y为0
25
       #10 x = 1; y = 0; // 10个时间单位后,再次设置x为1,y为0
       #10 x = 0; y = 1; // 10个时间单位后,设置x \to 0, y \to 1
26
       #10 x = 0; y = 1; // 10个时间单位后,再次设置x \to 0, y \to 1
27
28
29
       #10 rst = 1; x = 0; y = 0; // 10个时间单位后,重新设置复位信号为1, x和y为0
       #10 rst = 0; // 10个时间单位后,取消复位信号
30
       #10 x = 0; y = 1; // 10个时间单位后,设置x \to 0, y \to 1
31
32
       #10 x = 1; y = 0; // 10个时间单位后,设置x为1, y为0
33
       #10 x = 1; y = 0; // 10个时间单位后,再次设置x为1,y为0
       #10 x = 0; y = 1; // 10个时间单位后,再次设置x \to 0, y \to 1
34
35
36
       $stop; // 停止仿真
37
   end
38
   // 监视输出和内部状态
39
40
   initial begin
       monitor("Time=\%t, rst=\%b, x=\%b, y=\%b, z=\%b, state=\%b", stime, rst, x, y,
41
   z, fsm.state);
42
       // 使用$monitor跟踪和显示时间,复位信号,输入x, y,输出z以及状态机当前状态
43
   end
44
45
   endmodule
```

### 波形图



## 模拟输出

