有限状态机

1.状态表

现态 (Current State)	输入 (Input)	次态 (Next State)	输出(Output)
s_0	<i>x</i> =1	s_2	0
s_0	<i>y</i> =1	s_3	1
s_1	<i>x</i> =1	s_2	1
s_1	<i>y</i> =1	s_3	0
s_2	<i>x</i> =1	s_1	0
s_2	<i>y</i> =1	s_3	1
s_3	<i>y</i> =1	s_2	0
s_3	<i>x</i> =1	s_1	1

2.Z的逻辑方程:

由于是四位的one-hot编码我们可以有以下定义:

$$Z = s_0 \cdot \overline{x} \cdot y + s_1 \cdot x \cdot \overline{y} + s_2 \cdot \overline{x} \cdot y + s_3 \cdot x \cdot \overline{y}$$

3.控制逻辑单元建模:

FSM.v

```
`timescale 1ns / 1ps // 指定仿真的时间单位为纳秒和时间精度为皮秒
2
3 module FSM(
4
     output z,
                      // 定义输出变量z,不使用reg类型,直接通过D触发器控制
      input x, y,
5
                      // 定义输入变量x和y, 用于接收外部信号。
      input rst,
                      // 定义输入复位信号rst,用于重置状态机到初始状态。
6
                      // 定义输入时钟信号clk,用于同步状态转换。
7
      input clk
8);
9
10 // 定义状态编码,使用4位二进制数表示四种状态。
11 parameter S0 = 4'b0001;
12 parameter S1 = 4'b0010;
   parameter S2 = 4'b0100;
13
   parameter S3 = 4'b1000;
14
15
16 reg [3:0] nextstate; // 下一个状态的变量
17
   wire [3:0] state; // 当前状态,由D触发器维持
  reg z_internal; // 通过D触发器控制的内部z输出
wire [1:0] inxy; // 组合输入x和y
18
19
20
21
  assign inxy = \{x, y\}; // 将输入x和y组合成一个二位的二进制数
22
```

```
23 // 状态寄存器和输出z的D触发器实例化
24
    dff state_reg(.d(nextstate), .clk(clk), .rst(rst), .q(state), .en(1'b1));
25
    dff z_reg(.d(z_internal), .clk(clk), .rst(rst), .q(z), .en(1'b1));
26
    // 组合逻辑块
27
28
    always @* begin
29
        nextstate = state; // 默认保持当前状态
30
        z_internal = z; // 默认保持当前输出
        case (state) // 根据当前状态进行处理
31
32
            S0: begin
33
                if (inxy == 2'b10) begin
34
                     nextstate = S2;
35
                     z_{internal} = 0;
36
                end else if (inxy == 2'b01) begin
37
                     nextstate = S3;
38
                     z_{internal} = 1;
39
                end
40
            end
41
            S1: begin
                if (inxy == 2'b10) begin
42
43
                     nextstate = S2;
                     z_{internal} = 1;
44
                end else if (inxy == 2'b01) begin
45
46
                     nextstate = S3;
47
                     z_{internal} = 0;
48
                end
49
            end
50
            S2: begin
51
                if (inxy == 2'b10) begin
52
                     nextstate = S1;
53
                     z_{internal} = 0;
54
                end else if (inxy == 2'b01) begin
55
                     nextstate = S3;
56
                     z_{internal} = 1;
57
                end
58
            end
59
            S3: begin
                if (inxy == 2'b10) begin
60
                     nextstate = S1;
61
62
                     z_{internal} = 1;
63
                end else if (inxy == 2'b01) begin
                     nextstate = S2;
64
                     z_{internal} = 0;
65
66
                end
67
            end
            default: begin
68
                nextstate = S0; // 默认状态为S0
69
70
                z_{internal} = 0;
71
            end
72
        endcase
73
    end
74
    endmodule
```


```
`timescale 1ns / 1ps // 指定仿真的时间单位为1纳秒,时间精度为1皮秒。
2
3
   // 定义模块dff, 该模块用于实现一个4位宽的D触发器
4
   module dff(
      output reg [3:0] q, // 输出端口q, 4位寄存器,存储触发器的当前状态
6
      input [3:0] d, // 输入端口d, 4位, 用于设置触发器的目标状态
7
      input clk,
                      // 输入时钟信号clk,用于同步状态更新
8
      input rst,
                      // 输入复位信号rst,用于重置触发器状态到初始值
      input en
9
                       // 输入使能信号en,控制是否更新触发器的状态
10
  );
11
12
   // 描述触发器的行为, always块在时钟信号clk的上升沿触发
13
   always @(posedge clk) begin
14
     if (rst)
15
         q <= 4'b0001; // 如果复位信号激活,则将输出q重置为0001
      else if (en)
16
                        // 如果使能信号激活,将输入d的值赋给输出q
17
        q \ll d;
18
   end
19
   endmodule
20
```

FSMTestbench.v

```
`timescale 1ns / 1ps // 设置仿真的时间单位为1纳秒,时间精度为1皮秒
2
3
   module FSMTestbench;
4
    reg x, y, rst, clk;
5
     wire z;
6
7
     // 实例化状态机模块
8
     FSM uut (
9
      .z(z),
10
      .x(x),
11
      y(y)
12
      .rst(rst),
13
       .clk(clk)
14
    );
15
     // 初始化输入并启动仿真
16
     initial #2000 $finish; // 在2000个仿真时间单位后结束仿真
17
18
     // 时钟信号生成
19
     initial begin
20
21
                           // 初始化时钟为低
      forever #5 clk = ~clk; // 每5个时间单位翻转时钟信号
22
23
     end
24
25
     // 复位信号控制
26
     initial begin
27
       rst = 1; // 初始置复位为高
       #20 rst = 0; // 20个时间单位后释放复位
28
29
       #150 rst = 1; // 150个时间单位后再次复位
```

```
30
       #10 rst = 0; // 10个时间单位后释放复位
31
     end
32
33
     // 输入信号序列
34
     initial begin
35
       #16 {x,y} = 2'b10; // 切换到状态S2
36
       #30 {x,y} = 2'b01; // 切换到状态S3
37
       #10 {x,y} = 2'b10; // 切换到状态S1
       #10 {x,y} = 2'b01; // 切换到状态S3
38
39
       #10 {x,y} = 2'b01; // 切换到状态S2
40
       #10 {x,y} = 2'b10; // 切换到状态S1
41
       #10 {x,y} = 2'b10; // 维持在状态S1
42
       $stop;
43
     end
44
45
     // 监视信号变化
     initial begin
46
47
       monitor("Time = \%t, x = \%b, y = \%b, z = \%b, rst:\%b", $time, x, y, z,
    rst);
48
     end
49
50
    endmodule
```

波形图



模拟输出

