۱. واحد رجیستر ۸ بیتی

کد برنامه :

```
1 library IEEE;
  2 use IEEE.STD_LOGIC_1164.ALL;
  3 use IEEE.NUMERIC_STD.ALL;
4 entity Reg_8bits is
         Port ( Din : in STD LOGIC VECTOR (7 downto 0);
                Dout : out STD LOGIC VECTOR (7 downto 0);
                Load : in STD_LOGIC;
  7
                clk : in STD LOGIC;
  8
                Reset : in STD LOGIC);
  9
 10 end Reg_8bits;
 11
 12 architecture Behavioral of Reg 8bits is
 13
 14 signal Reg1 : std_logic_vector (7 downto 0) ;
 15 begin
 16
 17 process(clk)
18 begin
 19 if (clk'event and clk = '1') then
        if Reset = '0' then
 20
           Reg1 <= "00000000";
 21
        elsif load = '1' then
 22
          reg1 <= Din ;
 23
 24 | end if ;
 25
       Dout <= Reg1 ;
 26
 27 end if;
 28 end process;
 29
 30 end Behavioral;
 31
32
```

ریست به صورت اکیتو لو تعریف شده است و اولویت با آن می باشد. اگر پایه لود فعال شده باشد ورودی را در رجیستر خواهد ریخت. چون همیشه خروجی رجیستر مقدار آن را نمایش می دهد پس از سیکل ریختن لود مقدار خروجی نیز تغییر می کند.


کد شبیه سازی :

```
LIBRARY ieee;
2 USE ieee std logic 1164 ALL;
3 USE ieee.numeric std.ALL;
4
5 ENTITY TEST IS
 6
   END TEST;
 8 ARCHITECTURE behavior OF TEST IS
9
10
        -- Component Declaration for the Unit Under Test (UUT)
11
12
       COMPONENT Reg 8bits
13
       PORT (
14
            Din : IN std logic vector(7 downto 0);
            Dout : OUT std logic vector(7 downto 0);
15
            Load : IN std logic;
16
17
            clk : IN std_logic;
            Reset : IN std logic
18
19
       END COMPONENT;
20
21
22
23
      --Inputs
      signal Din : std_logic_vector(7 downto 0) := (others => '0');
24
      signal Load : std logic := '0';
25
      signal clk : std_logic := '0';
26
      signal Reset : std_logic := '0';
27
28
29
      --Outputs
30
      signal Dout : std logic vector (7 downto 0);
31
32
      -- Clock period definitions
33
     constant clk_period : time := 10 ns;
```

```
34
35 BEGIN
36
       -- Instantiate the Unit Under Test (UUT)
37
       uut: Reg_8bits PORT MAP (
38
39
              Din => Din,
              Dout => Dout,
40
             Load => Load,
41
             clk => clk,
42
             Reset => Reset
43
44
            );
45
       -- Clock process definitions
46
       clk process :process
47
48
       begin
          clk <= '0';
49
          wait for clk period/2;
50
         clk <= '1';
51
52
         wait for clk period/2;
       end process;
53
54
55
       -- Stimulus process
56
       stim_proc: process
57
58
       begin
59
          -- hold reset state for 100 ns.
60
          wait for 100 ns;
61
          wait for clk_period*10;
62
63
          Reset <= '1';
64
          Din<= "10101010";
65
66
```

```
67
          wait for 25 ns;
68
69
          Load <= '1';
70
          wait for 20 ns;
71
72
73
          -- insert stimulus here
74
75
76
          wait:
       end process;
77
78
79 END;
80
```

خروجی شبیه سازی:



در کد شبیه سازی ابتدا ریست فعال می باشد و مقدار رجیستر برابر با ۰ می شود که در خروجی بعد یک سیکل آن را مشاهده می کنیم. سپس زمانی که ریست برداشته می شود و مقداری در ورودی قرار می گیرد تا زمانی که پایه لود فعال نشود داخل رجیستر ریخته نمی شود و خروجی همان صفر باقی می ماند. پس از فعال شدن پایه لود بعد یک سیکل خروجی تغییر می کند.

۲. واحد کانتر

کد برنامه :

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3 use IEEE.NUMERIC STD.ALL;
   entity Timer 8bits is
 5
        Port ( Pre Load Count : in STD LOGIC VECTOR (7 downto 0);
 6
               UP Down : in STD LOGIC;
 7
 8
               Pre_Load_Enable : in STD_LOGIC;
 9
               Pre_Reset_Enable : in STD_LOGIC;
10
               RESET : in STD LOGIC;
              Clk : in STD LOGIC;
11
              Count : out STD LOGIC VECTOR (7 downto 0);
12
              Interrupt : out STD LOGIC VECTOR (0 downto 0) );
13
14 end Timer 8bits;
15
16 architecture Behavioral of Timer 8bits is
17
18 begin
19 process (clk)
20 variable Cunter_temp : integer range 0 to 255 := 0 ;
21 variable MIN Counter: integer range 0 to 255 := 0;
22 variable MAX Counter: integer range 0 to 255 := 255;
23 variable Interrupt_temp : integer range 0 to 1 := 0 ;
24 begin
25 if(clk'event and clk='1') then
      if Reset = '0' then
2.7
28
         Cunter temp := 0 ;
         MIN Counter := 0;
29
         MAX Counter := 255;
30
31
       elsif Pre Load Enable = '1' then
         MIN_Counter := to_integer (unsigned(Pre_Load_Count)) ;
32
       elsif Pre Reset Enable = '1' then
```

```
34
        MAX_Counter := to_integer (unsigned(Pre_Load_Count)) ;
35
      end if ;
36
37
       if UP DOWN = '1' then
          if Cunter temp > MIN Counter-1 and Cunter temp < MAX Counter then
38
          Cunter temp := Cunter temp + 1;
39
          Interrupt_temp :=0 ;
40
41
          else
42
          Cunter temp := MIN Counter ;
43
          Interrupt_temp :=1 ;
          end if ;
44
       elsif UP DOWN = '0' then
45
46
          if Cunter temp > MIN Counter and Cunter temp < MAX Counter+1 then
          Cunter_temp := Cunter_temp - 1 ;
47
48
          Interrupt_temp :=0 ;
49
          else
50
          Cunter temp := MAX Counter ;
51
          Interrupt temp :=1;
52
          end if :
      end if ;
53
54
       Count <= STD LOGIC VECTOR (to unsigned(Cunter temp,8)) ;</pre>
55
       Interrupt <= STD_LOGIC_VECTOR (to_unsigned(Interrupt_temp,1));</pre>
56
57 end if ;
58 end process;
59
60 end Behavioral;
```

در این برنامه کانتر از مقدار ۰ تا ۲۵۵ را می شمارد . ابتدا با دستورات شرطی در صورتی که مقدار بیشینه و کمینه کانتر تغییر کرده باشد توسط پایه های پری لود آن ها را به برنامه اعمال می کند . البته این تغییرات در سیکل بعدی بر روی کانتر تاثیر می گذارد و همچنان به شمارش قبلی خود کانتر ادامه خواهد داد. در قسمت بعد نیز با توجه به سیگنال بالا رونده یا پایین رونده مقدار رجیستر را کاهش یا اضافه می نماید.


در آخر نیز یک شرط برای ایجاد اینتراپ نوشته شده است که زمانی که به ماکسیمم برسد و بخواهیم کانتر برنامه را به مقدار اولیه شمارش برگردانیم تغییر می کند و در سایر موارد برابر با صفر می باشد.

کد شبیه سازی :

```
1
 2 LIBRARY ieee;
 3 USE ieee.std_logic_1164.ALL;
4 USE ieee.numeric std.ALL;
 6 ENTITY test IS
7 END test;
8
9 ARCHITECTURE behavior OF test IS
10
        -- Component Declaration for the Unit Under Test (UUT)
11
12
13
       COMPONENT Timer 8bits
14
        PORT (
             Pre_Load_Count : IN std_logic_vector(7 downto 0);
15
             UP Down : IN std logic;
16
             Pre Load_Enable : IN std_logic;
17
             Pre_Reset_Enable : IN std_logic;
18
19
             RESET : IN std logic;
             Clk : IN std_logic;
20
             Count : OUT std logic vector(7 downto 0);
21
22
             Interrupt : OUT std logic vector(0 downto 0)
23
            );
       END COMPONENT;
24
25
26
       --Inputs
27
       signal Pre Load Count : std logic vector(7 downto 0) := (others => '0');
28
       signal UP Down : std logic := '0';
29
      signal Pre Load Enable : std logic := '0';
30
31
      signal Pre Reset Enable : std logic := '0';
32    signal RESET : std_logic := '1
33    signal Clk : std logic := '0';
      signal RESET : std_logic := '1';
```

```
34
35
       --Outputs
       signal Count : std_logic_vector(7 downto 0);
36
37
       signal Interrupt : std logic vector(0 downto 0);
38
       -- Clock period definitions
39
       constant Clk_period : time := 1 ns;
40
41
42 BEGIN
43
44
       -- Instantiate the Unit Under Test (UUT)
       uut: Timer_8bits PORT MAP (
45
              Pre Load_Count => Pre_Load_Count,
46
              UP Down => UP_Down,
47
48
              Pre_Load_Enable => Pre_Load_Enable,
49
              Pre Reset Enable => Pre Reset Enable,
50
              RESET => RESET,
51
              Clk => Clk,
              Count => Count,
52
53
              Interrupt => Interrupt
            );
54
55
56
       -- Clock process definitions
       Clk_process :process
57
58
       begin
          Clk <= '0';
59
          wait for Clk_period/2;
60
         Clk <= '1';
61
62
         wait for Clk_period/2;
63
       end process;
64
65
      -- Stimulus process
66
```

```
67
       stim proc: process
68
       begin
69
           -- hold reset state for 100 ns.
          wait for 10 ns;
70
71
           Pre_Load_Enable <= '1' ;</pre>
72
           Pre_Load_Count <= "0101010101" ;
73
74
75
           wait for 10 ns;
76
77
           Pre_Load_Enable <= '0';</pre>
           Pre_Reset_Enable <= '1';
Pre_Load_Count <= "10101010";</pre>
78
79
80
81
           wait for 10 ns;
82
83
           Pre_Reset_Enable <= '0';</pre>
           UP_DOWN <= '1';
84
85
86
           wait for Clk_period*10;
87
88
           -- insert stimulus here
89
90
           wait:
       end process;
91
92
93 END;
94
```



تایمر از ۲۵۵ شروع به شمارش به صورت پایین رونده می کند. سپس با مقدار پری لود ۸۵ و پری ریست ۱۷۰ بارگذاری می شود. در سیکل بعدی که پری ریست تغییر می کند مشاهده می کنیم که مقدار تایمر هم عوض می شود. همچنین اینتراپت را خواهیم داشت.