ا. واحد Parity detector

پرتی زوج را در اینجا تشخیص خواهیم داد بدین منظور باید تک تک بیت های رشته مورد نظر با یک دیگر XOR شوند .

کد نوشته شده :

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
end Parity_8bit;
10
11 architecture Behavioral of Parity_8bit is
12
13
14 begin
15
16 process(data ,en)
17
18 begin
19 P<='Z';
20 if en='1' then
21
      P<=(data(0)xor data(1))xor(data(2)xor data(3)) xor(data(4)xor data(5))xor(data(6)xor data(7));
22 end if ;
23 end process;
24 end Behavioral;
25
26
```

کد شبیه سازی :

```
1
2 LIBRARY ieee;
3 USE ieee std logic 1164.ALL;
4 USE ieee.numeric std.ALL;
6 ENTITY Parity_test IS
7 END Parity test;
8
9 ARCHITECTURE behavior OF Parity_test IS
10
        -- Component Declaration for the Unit Under Test (UUT)
11
12
        COMPONENT Parity 8bit
13
14
        PORT (
             data : IN std_logic_vector(7 downto 0);
15
            P : OUT std_logic;
en : IN std_logic
16
17
18
            );
19
        END COMPONENT;
20
21
22
       --Inputs
       signal data : std logic vector(7 downto 0) := (others => '0');
23
       signal en : std logic := '0';
24
25
26
       --Outputs
      signal P : std_logic;
27
      -- No clocks detected in port list. Replace <clock> below with -- appropriate port name
28
29
```

```
31
32 BEGIN
33
      -- Instantiate the Unit Under Test (UUT)
34
35
      uut: Parity 8bit PORT MAP (
36
             data => data,
             P => P,
37
38
             en => en
           );
39
40
41
      -- Stimulus process
42
      stim proc: process
43
44
      begin
45
         -- hold reset state for 100 ns.
46
         wait for 100 ns;
         en<='1' ;
47
         data<="10101010";
48
49
50
         wait for 100 ns;
51
         en<='0';
52
         wait for 100 ns;
53
         en<='1';
54
         data<="101011110";
55
56
           -- insert stimulus here
57
58
59
           wait:
60
        end process;
61
62 END;
63
```

خروجی مشاهده شده:

Ī	Name	Value	0 ns		200 ns		400 ns	 600 ns
	▶ 號 data[7:0]	10101110	00000000	1010	1010	X		10101110
	Va en	1						
	Va p	1						
	- T							

در ابتدا EN=0 می باشد و خروجی Z می باشد. سپس فعالساز، ۱ می شود و برای عددی که تعداد زوج ۱ دارد مقدار EN=0 در ابتدا مشاهده می کنیم. سپس فعالساز قطع می شود و خروجی مدار های امپدانس می شود. سپس با اعمال عددی که تعدا فرد ۱ دارد مشاهده می شود خروجی برابر با ۱ می گردد.

۲. حافظه ۱ کیلو بیتی

حافظه ۱ کیلو بیتی با خط داده ۸ بیتی دارای ۱۲۸ سطر خواهد بود که به معنای ۷ خط برای ادرس دهی می باشد. ابتدا با تعریف یک نوع داده ارایه ای که دارای ۱۲۸ سطر ۸ بیتی هست این حافظه را ایجاد می کنیم. اگر فعالساز نوشتن ۱ باشد Din به سطری که پایه ادرس اشاره می کند خواهد شد. اگر فعالساز \cdot باشد Dout برابر مقدار لچ شده ای که خط ادرس به آن اشاره می کند خواهد بود.

کد نوشته شده:

```
2 library IEEE;
 3 use IEEE.STD LOGIC 1164.ALL;
  4 use IEEE.NUMERIC STD.ALL;
  6 entity MEM128x8 is
         Port ( Din : in STD_LOGIC_VECTOR (7 downto 0);
 7
 8
                Dout : out STD LOGIC VECTOR (7 downto 0);
                Add : in STD_LOGIC_VECTOR (6 downto 0);
 q
                Wr EN : in STD LOGIC);
 10
 11 end MEM128x8;
 12
 13 architecture Behavioral of MEM128x8 is
 14
 15 type MEM128x8 is array (0 to 127) of STD_LOGIC VECTOR (7 downto 0) ;
16 signal RAM1 : MEM128x8 :=(Others=>(others => '0'));
 17
 18 begin
19
 20 process (Din, Add, Wr_EN)
 21 begin
 23 if Wr EN='1' then
 24
       RAM1(to integer(unsigned (Add))) <= Din ;</pre>
 25
 26
 27 end if ;
28
29
       Dout <= RAM1(to_integer(unsigned (Add)));</pre>
3.0
```


```
31 End Process;
32
33 end Behavioral;
34
35
```

```
1
2 LIBRARY ieee;
3 USE ieee.std_logic_1164.ALL;
 4 USE ieee.numeric_std.ALL;
5
6 ENTITY TEST IS
7 END TEST;
8
9 ARCHITECTURE behavior OF TEST IS
10
       -- Component Declaration for the Unit Under Test (UUT)
11
12
       COMPONENT MEM128x8
13
       PORT (
14
15
            Din : IN std logic vector(7 downto 0);
            Dout : OUT std_logic_vector(7 downto 0);
16
            Add: IN std logic vector(6 downto 0);
17
            Wr EN : IN std logic
18
19
           );
20
       END COMPONENT;
21
22
23
      --Inputs
24
      signal Din : std logic vector(7 downto 0) := (others => '0');
      signal Add : std_logic_vector(6 downto 0) := (others => '0');
25
      signal Wr_EN : std_logic := '0';
26
27
28
      --Outputs
29
      signal Dout : std logic vector(7 downto 0);
      -- No clocks detected in port list. Replace <clock> below with
```

```
31
      -- appropriate port name
32
33
34 BEGIN
35
36
       -- Instantiate the Unit Under Test (UUT)
      uut: MEM128x8 PORT MAP (
37
             Din => Din,
38
             Dout => Dout,
39
40
             Add => Add,
41
              Wr_EN => Wr_EN
42
            );
43
44
      -- Stimulus process
45
      stim_proc: process
46
      begin
         -- hold reset state for 100 ns.
47
         wait for 100 ns;
48
49
         Din<= "10101010";
50
         Add<= "0000010";
51
52
53
         wait for 100 ns;
54
55
         Wr EN <= '1';
56
         wait for 100 ns;
57
58
         Wr EN <= '0';
59
         Add<= "0000010";
60
```

```
61
62
          wait for 100 ns;
63
          Add<= "0001010";
64
65
          wait for 100 ns;
66
67
          Din<= "01010101";
68
69
70
71
72
          -- insert stimulus here
73
74
          wait:
75
       end process;
76
77 END;
78
```

خروجي :



مقدار Din و Dad را مشخص می کنیم و پایه فعالساز را ۱۰۰ نانو ثانیه فعال می کنیم در نتیجه مقدار حافظه تغییر خواهد کرد سپس با غیر فعال شدن فعالساز چون ادرس هنوز تغییر نکرده است همین مقدار بر روی خروجی خواهد بود. سپس ادرس را تغییر می دهیم و چون ابتدا همه خانه ها صفر هستند خروجی صفر می شود (خانه اشاره شده به آن صفر است) سپس یک مقدار درون آن می ریزیم (جهت بررسی کار کردن همه لچ ها) . در آخر با اشاره به ادرسی که در ابتدا مقدار دهی شده بود مقدار آن را در خروجی مشاهده می کنیم.