١- واحد تايمر با تنظيم ديوتي سايكل

کد برنامه :

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3 use IEEE.NUMERIC_STD.ALL;
 5 entity Timer_8bits_PWM is
        Port ( clk : in STD LOGIC;
                 Freq_in : integer;
 7
                Pulse_width : integer;
output : buffer STD_LOGIC);
 8
 9
10 end Timer_8bits_PWM;
12 architecture Behavioral of Timer_8bits_PWM is
13
        COMPONENT DCM_IP
14
15
        PORT (
           CLKIN_IN : IN std_logic;
16
17
           CLKFX_OUT : OUT std_logic
18
       END COMPONENT;
19
20
        signal clk_temp : STD_LOGIC ;
21
22 begin
23
24
25
        Inst_DCM_IP: DCM_IP PORT MAP(
          CLKIN_IN =>clk ,
26
27
           CLKFX_OUT =>clk_temp
28
           );
29 process ( clk_temp )
30
variable High : integer range 0 to 255 ;
variable i : integer range 0 to 255 := 0 ;
33
```

```
34 begin
36 High := (((Pulse width)*(20*1000000/Freq in))/256);
37
38 if rising edge (clk temp) then
      i:=i+1 ;
39
      OUTPUT <= '1';
40
      if i=20*1000000/Freq_in then
41
      i:=0 ;
42.
43
      elsif i > high then
     OUTPUT <= '0';
44
     end if :
45
46
47 end if ;
48 end process;
49
50
51 end Behavioral;
```

ابتدا با استفاده از IP Core مقدار فرکانس را به عدد ۲۰ مگاهرتز می رسانیم سپس مقدار دیوتی سایکل را با استفاده از سیگنال ۸ بیتی به پارامتر High تبدیل می کنیم . در واقع High میزان شمارش ۱ منطقی بودن را از مجموع میزان شمارش تعیین می کند. مجموع میزان شمارش نیز به صورت $\frac{1000000}{Freq_{in}} \times 20$ تعیین می شود. در واقع سیگنال ۲۰ مگاهرتز را ابتدا به ۱ مگاهرتز تبدیل می کنیم و سپس در معکوس نسبت مقدار فرکانس مطلوب به ۱ مگاهرتز ضرب می کنیم .


کد شبیه سازی :

```
1 LIBRARY ieee;
 2 USE ieee.std logic 1164.ALL;
 3 USE ieee.numeric std.ALL;
 5 ENTITY test IS
 6 END test;
 8 ARCHITECTURE behavior OF test IS
g
10
       -- Component Declaration for the Unit Under Test (UUT)
11
       COMPONENT Timer_8bits_PWM
12
13
            clk : IN std_logic;
14
15
            Freq in : Integer;
            Pulse_width : Integer;
16
            output : buffer std logic
17
18
           );
       END COMPONENT;
19
20
21
22
      --Inputs
      signal clk : std_logic := '0';
23
      signal Freq in : integer := 1000;
24
      signal Pulse width : integer := 75;
25
26
27
      --Outputs
     signal output : std logic;
28
29
      -- Clock period definitions
30
31
      constant clk period : time := 20 ns;
32
33 BEGIN
```


```
34
       -- Instantiate the Unit Under Test (UUT)
35
       uut: Timer_8bits_PWM PORT MAP (
36
37
               clk => clk,
               Freq_in => Freq_in,
38
39
               Pulse width => Pulse width,
               output => output
40
41
             );
42
43
        -- Clock process definitions
44
       clk_process :process
45
       begin
           clk <= '0';
46
           wait for clk_period/2;
47
          clk <= '1';
wait for clk_period/2;</pre>
48
49
50
       end process;
51
52
53
       -- Stimulus process
       stim_proc: process
54
55
       begin
56
           -- hold reset state for 100 \ensuremath{\text{ns}}\xspace .
57
           wait for 100 ns;
58
59
           wait for clk_period*10;
           wait for 20 ms;
60
           Freq_in \ll 2000;
61
62
           Pulse_width <= 190 ;
63
64
           -- insert stimulus here
65
66
           wait:
```

```
67 end process;
68
69 END;
70
```

خروجی :



فرکانس ۱ کیلو هرتز و دیوتی سایکل $\frac{75}{256}$ را مشاهده می کنیم.



فرکانس ۲ کیلو هرتز و دیوتی سایکل $\frac{190}{256}$ را مشاهده می کنیم.