

Verilog 第 四 次实验报告

实验名称	作业四				
学生姓名	张耕嘉	学号	2313725	指导老师	董前琨
实验地点	综合实验楼 A306		实验时间	2024.11.28	

一、实验项目名称

统计 32 位二进制数中 1 和 0 的出现的次数

使用 always 块语句，实现一个十分频器

二、实验目的

巩固和加深对 Verilog 语言基础知识的理解；

掌握循环语句以及 always 块的使用；

三、必修或选修

必修

四、实验平台

Vivado

五、实验内容及步骤

1. 统计 32 位 2 进制数 0 和 1 出现的次数

1、编写设计模块

```
module counter32(  
    input [31:0] num,    //输入的 32 位二进制数;  
    output [5:0] ret1,ret0    //分别用来存储 1 和 0 出现的次数;  
);  
    reg [5:0] count1,count0;    //临时变量统计次数最后赋值给 ret1 和 ret0;  
    integer i;  
    always @(num)  
    begin  
        count1=0;  
        count0=0;  
        for(i=0;i<=31;i=i+1)    //利用 for 循环统计 1 和 0 的个数;  
            if(num[i]) count1 = count1+1;    //该位为 1 , count+1;  
            else count0 = count0+1;    //该位为 0, count0+1;  
        end  
        assign ret1 = count1;  
        assign ret0 = count0;  
    endmodule
```

2、编写仿真模块

```

module testbench();
reg [31:0] num;
wire [5:0] s1,s2;

counter32 mytest(num,s1,s2);
initial begin
    num = 32'b0;
end
always #5 num = $random%33'b1_0000_0000_0000_0000_0000_0000_0000;
endmodule

```

2. 实现十分频器

1. 编写设计模块

```

module divider10 (
    input clk_in,      // 输入时钟信号
    input reset,       // 复位信号
    output reg[3:0] count, // 计数器输出
    output reg clk_out // 输出的分频时钟信号
);
    always @(posedge clk_in or posedge reset) begin
        if (reset) begin
            count <= 4'b0000; // 初始化计数器为 0
            clk_out <= 1'b0; // 初始化 clk_out 为 0
        end
        else begin
            if (count == 9) begin
                count <= 4'b0000; // 计数器归零
                clk_out <= ~clk_out; // 反转 clk_out
            end
            else if (count == 4) begin
                count <= count+1;
                clk_out <= ~clk_out; // 反转 clk_out
            end
            else begin
                count <= count + 1; // 计数器加 1
            end
        end
    end
end
endmodule

```

2. 编写仿真模块

```
module tb();
    reg clk_in;
    reg reset;
    wire[3:0] count;
    wire clk_out;
    divider10 uut (clk_in,reset,count,clk_out);
    always begin
        #5 clk_in = ~clk_in;
    end
    initial begin
        clk_in = 1;
        reset = 1;
        #5;
        reset = 0;
    end
endmodule
```


六、关键问题讨论

第一题波形图如下：



121.182ns 时，输入 num 为 11100111011101101001011011001110，其中 1 有 20 个，0 有 12 个；s1 表示 1 的个数，为 20；s2 表示 2 的个数，为 12

第二题波形图如下：



对 clk_in 进行 count 计数，count 取值 0~9，count 数到 5 时，clk_out 由 1 变 0，count 数到 10 时自动归零同时 clk_out 由 0 变 1。输入 clk_in 周期为 10ns，输出 clk_out 为 100ns，完成了十分频的任务。

七、总结

通过本次实验，我熟悉了如何在程序中使用循环语句以及 always 块语句，并且巩固和加深了对 Verilog 语言基础知识的理解