

Verilog 第 五 次实验报告

实验名称	32 位二进制数乘法器				
学生姓名	张耕嘉	学号	2313725	指导老师	董前琨
实验地点	综合实验楼 A306		实验时间	2024.12.5	

一、实验项目名称

32 位二进制数乘法器

二、实验目的

巩固对循环语句以及 `always` 块语句的使用；

理解乘法器的设计原理和实现方法；

三、必修或选修

必修

四、实验平台

Vivado

五、实验内容及步骤

设计模块：

```
module mul32(a,b,res);
    parameter N = 32;
    output [2*N:1] res;
    input [N:1] a,b;
    reg [2*N:1] temp;    //中间变量来存储结果
    integer i;
    always@(a or b)
    begin
        temp=0;
        for(i=1;i<=N;i=i+1) //用 b 的每位分别去乘 a，当 b[i]=1 时，b[i]*a 的结果为
a 左移 i-1 位，最后将所有结果求和即实现了乘法。
            if(b[i]) //上述思路可简化为下面的语句
                temp = temp + (a << (i-1));
        end
        assign res = temp;
    endmodule
```

仿真模块：

```
module tb();
    parameter N = 32;
    // 输入信号
    reg [N:1] a, b;
    // 输出信号
    wire [2*N:1] res;
    // 实例化被测模块
    mul32 uut (a,b,res);
    always #10 a = $random; // 生成随机数
    always #10 b = $random;
endmodule
```

六、关键问题讨论

仿真波形图：因二进制形式数据过长，故使用 16 进制表示。



通过使用 16 进制计算器进行验证，实验数据全部为正确结果。

七、总结

通过本次实验我对循环语句以及 `always` 块语句的理解更加深入，了解了乘法器的内部工作原理。