

Verilog 第 六 次实验报告

实验名称	8 段数码管改进				
学生姓名	张耕嘉	学号	2313725	指导老师	董前琨
实验地点	综合实验楼 A306		实验时间	2024.12.19	

一、实验项目名称

8 段数码管改进

二、实验目的

加强编写程序能力（时序逻辑）；

熟悉实验箱的使用方法

三、必修或选修

必修

四、实验平台

Vivado

五、实验内容及步骤

仿真模块：

```
module BCD(  
    input [3:0] bcd_num1,  
    input [3:0] bcd_num2,  
    input clk,  
    output [1:0] num_scan_select, // 选择 FPGA_NUM1 7 段数码管的扫描位  
    output [7:0] num_seg7 // FPGA_NUM1 7 段数码管显示 DP 和 a~g  
);  
reg _clk; // 时钟寄存器  
reg [7:0] _seg7; // 7 段数码管数据寄存器  
reg [7:0] fre_div; // 分频器寄存器  
reg [1:0] digit_select; // 数码管位选择寄存器  
  
initial begin  
    _clk = 1'b0;  
    digit_select = 2'b01;  
    fre_div = 8'b0;  
    _seg7 = 8'b01111110;  
end  
  
always @(posedge clk) begin  
    fre_div <= fre_div + 1;  
end  
  
always @(posedge fre_div[7])begin  
    _clk <= ~_clk;  
end
```

```

always @(_clk) begin
    if(_clk)
        begin
            digit_select<=2'b10;
            _seg7<=
                {bcd_num1 ==4'b0000}?8'b01111110 ://0
                {bcd_num1 ==4'b0001}?8'b00110000 ://1
                {bcd_num1 ==4'b0010}?8'b01101101 ://2
                {bcd_num1 ==4'b0011}?8'b01111001 ://3
                {bcd_num1 ==4'b0100}?8'b00110011 ://4
                {bcd_num1 ==4'b0101}?8'b01011011 ://5
                {bcd_num1 ==4'b0110}?8'b01011111 ://6
                {bcd_num1 ==4'b0111}?8'b01110000 ://7
                {bcd_num1 ==4'b1000}?8'b01111111 ://8
                {bcd_num1 ==4'b1001}?8'b01111011 ://9
                8'b01111011; //9
            end
        else
            begin
                digit_select<=2'b01;
                _seg7<=
                    {bcd_num2 ==4'b0000}?8'b01111110 ://0
                    {bcd_num2 ==4'b0001}?8'b00110000 ://1
                    {bcd_num2 ==4'b0010}?8'b01101101 ://2
                    {bcd_num2 ==4'b0011}?8'b01111001 ://3
                    {bcd_num2 ==4'b0100}?8'b00110011 ://4
                    {bcd_num2 ==4'b0101}?8'b01011011 ://5
                    {bcd_num2 ==4'b0110}?8'b01011111 ://6
                    {bcd_num2 ==4'b0111}?8'b01110000 ://7
                    {bcd_num2 ==4'b1000}?8'b01111111 ://8
                    {bcd_num2 ==4'b1001}?8'b01111011 ://9
                    8'b01111011; //9
                end
            end
        assign num_scan_select = digit_select;
        assign num_seg7 = _seg7;
    endmodule


```

约束文件：

```
set_property PACKAGE_PIN AC23 [get_ports {bcd_num1[3]}]
set_property PACKAGE_PIN AC22 [get_ports {bcd_num1[2]}]
set_property PACKAGE_PIN AD24 [get_ports {bcd_num1[1]}]
set_property PACKAGE_PIN AC21 [get_ports {bcd_num1[0]}]
set_property PACKAGE_PIN Y6 [get_ports {bcd_num2[3]}]
set_property PACKAGE_PIN AA7 [get_ports {bcd_num2[2]}]
set_property PACKAGE_PIN W6 [get_ports {bcd_num2[1]}]
set_property PACKAGE_PIN AB6 [get_ports {bcd_num2[0]}]
set_property PACKAGE_PIN AC19 [get_ports {clk}]
set_property PACKAGE_PIN E26 [get_ports {num_scan_select[1]}]
set_property PACKAGE_PIN G25 [get_ports {num_scan_select[0]}]
set_property PACKAGE_PIN C4 [get_ports {num_seg7[7]}]
set_property PACKAGE_PIN A2 [get_ports {num_seg7[6]}]
set_property PACKAGE_PIN D4 [get_ports {num_seg7[5]}]
set_property PACKAGE_PIN E5 [get_ports {num_seg7[4]}]
set_property PACKAGE_PIN B4 [get_ports {num_seg7[3]}]
set_property PACKAGE_PIN B2 [get_ports {num_seg7[2]}]
set_property PACKAGE_PIN E6 [get_ports {num_seg7[1]}]
set_property PACKAGE_PIN C3 [get_ports {num_seg7[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num1[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num1[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num1[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num1[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num2[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num2[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num2[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {bcd_num2[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_scan_select[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_scan_select[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {num_seg7[0]}]
```

六、关键问题讨论

如下图所示，成功让实验箱的两个数码管显示不同数字。



七、总结

一开始尝试将组合逻辑的源代码复制两遍，打算用两组数码管显示数字，发现无法成功让两个数码管同时显示，然后了解了原因是实验箱上数码管的显示引脚是复用的。所以不能使用组合逻辑，需要改用时序逻辑，但是自己尝试写的时候遇到的问题是不知道如何用时钟去改变扫描位。

晚上上机课听了老师和同学的讲解，了解了设计模块的思路，于是循着这个思路完成了这个设计模块并成功完成了此次实验。

通过编写这个模块，我学习并理解了时序逻辑设计的基本原则和技巧，包括时钟控制、状态转换（怎么灵活使用中间变量）、时序逻辑的实现等方面的知识。同时，我也巩固并应用了数字电路的相关知识，包括 BCD 编码、7 段数码管显示等内容。