

南开大学电子信息与光学工程学院

数字逻辑实验 实验报告

实验序号 五

实验名称 双稳态触发器

计算机 学院 计算机 系

姓名 张耕嘉 学号 2313725 实验台号 42

实验日期及时间 2024 年 11 月 18 日 星期二 实验地点 B403

一. 实验目的:

- 1、学习掌握基本 RS 触发器, D 触发器和 JK 触发器的逻辑功能和测试方法。
- 2、初步了解时序逻辑电路特征。

二. 实验仪器及元器件

实验仪器	型号	备注
直流稳压电源	SS3323	提供直流电压
电路实验箱	TFG6080	提供开关、指示灯、电位器等器件
信号发生器		
示波器		


电子元器件	规格	数量
74LS00		1
导线		若干
7476		1
7474		1
		1
		1

三. 实验原理

触发器是时序逻辑电路的基本单元，能够存储一位二值信号。它是一种具有记忆功能的时序器件，输出状态不仅与输入信号有关，还与输入信号的次序有关。触发器必须具备以下两个基本特点：

- 1、具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1。
- 2、根据不同的输入信号以及次序，可以置成 1 或 0 的状态。本次实验内容主要包括 RS 触发器、JK 触发器和 D 触发器。

基本 RS 触发器是各种触发器电路中结构形式最简单的一种，同时，它又是许多复杂电路结构触发器的一个组成部分。



四. 实验内容、步骤及要求

- 1、用 7400 构成基本 RS 触发器和时钟型 RS 触发器（即同步 RS 触发器），输出端连接 LED 灯，输入端 R、S 用逻辑开关控制，做出其状态表。
- 2、7474 为 D 触发器，接好电路，检测其逻辑功能，在 CP 端输入连续脉冲（TTL 方波），观察记录 D=1, D=0, D= 时的输出波形，将时钟信号与输出波形对照，观察触发翻转时刻，解释 D 触发器的特点。
- 3、7476 为 JK 触发器，连接电路，在 CP 端输入连续脉冲，分别设置 J=1, K=0; J=0, K=1; J=1, K=1 时，7476 对应的输出波形，并将时钟信号与输出波形对照，观察出发翻转时刻，解释 JK 触发器特点。
- 4、用 D 触发器 7474 实现两位二进制加法计数器。
- 5、如何连接电路将 D 触发器和 JK 触发器相互转换。
- 6、(选作) 用 7400 和 7474 做一个单脉冲产生电路，每按一次按键 S，电路输出一个脉冲，LED 灯闪一下。

D和JK的应用和转换

用D触发器7474实现两位二进制加法计数器

Step1: 观察该系统输入输出波形可以确定该系统为时钟的四分频(2位2进制)
Step2: 观察Q1Q0的输出特点
Step3: 选择合适的输出, 修改电路

D触发器和JK触发器相互转换

$$Q^{n+1} = D = J\bar{Q} + \bar{K}Q$$

(选作)

用7400和7474做一个单脉冲产生电路，每按一次按键S，电路输出一个脉冲，LED灯闪一下。

图5-4 单脉冲产生电路

五. 实验结果（包括测量数据、曲线、图形等）

1. 基本 RS 触发器:

时钟型 RS 触发器:

NOT_S0	NOT_R0	Q^n	Q'^n	功能
0	0	0	1*	不定
0	1	1	0	置1
1	1	1	1	保持
1	0	0	0	置0
0	0	0	1	不定
1	1	0	0	保持
1	1	1	1	保持

CP	S	R	Q^n	Q'^n
0	x	x	0	0
0	x	x	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	x	x


2. D=1 时

D=NOT_Q 时


D=0 时

当 CP 端输入连续脉冲（TTL 方波）时，输出波形与输入数据 D 保持同步：当 D=1 时，输出 Q 在时钟上升沿后保持高电平；当 D=0 时，输出 Q 保持低电平；当 D=Q' 时，输出 Q 和 Q' 在每个时钟上升沿发生翻转，表现为频率减半特性。时钟上升沿是触发翻转的关键时刻，体现了 D 触发器的边沿触发与同步存储特性。


3. J=1, K=0:



J=0, K=1:




J=1, K=1:



通过实验观察 7476 JK 触发器，当 CP 端输入连续脉冲时，输出波形与输入 J 和 K 的组合密切相关：当 J=1,K=0 时，输出 Q 在时钟上升沿后始终保持高电平；当 J=0,K=1 时，输出 Q 在时钟上升沿后始终保持低电平；当 J=1,K=1 时，输出 Q 和 Q' 在每个时钟上升沿交替翻转，实现频率减半特性。时钟上升沿是触发翻转的关键时刻，体现了 JK 触发器既能保持状态，又能实现翻转操作的灵活性。

4. 设 Q0 以频率 1 翻转，则 Q1 以频率 1/2 翻转，如图设置，时钟信号上升沿到来时，Q0 输出翻转。Q1 输出翻转。时钟信号上升沿到来时，Q0 输出翻转。时钟信号上升沿到来时，Q0 输出翻转。Q1 输出翻转。



5. (电路图见上)
功能表如下：


D 触发器转化为 JK 触发器

J	K	Q ⁿ (当前状态)	Q ⁿ⁺¹ (下一状态)	描述
0	0	0	0	保持 0 状态
0	0	1	1	保持 1 状态
0	1	0	0	保持 0 电平
0	1	1	0	清零
1	0	0	1	置 1
1	0	1	1	保持 1 电平
1	1	0	1	翻转 (0 → 1)
1	1	1	0	翻转 (1 → 0)

JK 触发器转化为 D 触发器

D	Q ⁿ (当前状态)	Q ⁿ⁺¹ (下一状态)	描述
0	0	0	保持低电平
0	1	0	清零
1	0	1	置 1
1	1	1	保持高电平

6. 电路图如下



六. 实验思考题

1、用与非门构成的基本 RS 触发器的约束条件是什么？同或非门构成的基本 RS 触发器约束条件是否一样？

与非门构成的 RS 触发器：约束条件是 S 和 R 不能同时为 0，否则输出状态无效。

或非门构成的 RS 触发器：约束条件是 S 和 R 不能同时为 1，否则输出状态无效。

两种门的约束条件不同，原因在于它们的逻辑特性不同。

2、7474 和 7476 是正沿触发还是负沿触发？

7474 是上升沿触发，即正沿触发。7476 是下降沿触发，即负沿触发。