EGO2 开发板
用户手册


目录


1. 概述 3
2. FPGA 5
3. 板卡供电 5
4. 串口驱动安装 5
5. 系统时钟 8
6. FPGA 配置 8
7. 通用 I/O 接口 9
8. VGA 接口 13
9. 音频接口 15
10. Type-C USB to UART/JTAG 接口 16
11. USB 转 PS2 接口 16
12. ADC 输入接口 17
13. DAC 输出接口 19
14. 通用扩展 I/O 20
15. 实验板配网流程 21

实验板用户手册

1.概述

本实验板是基于 Xilinx Artix-7 FPGA 研发的硬件平台，该平台拥有数字信号核心处理单元、AD/DA 单元、音频单元、WIFI 蓝牙单元、七段数码管单元、拨码开关、按钮和 LED 灯单元，同时还提供了 VGA、USB、Type-C、音频等丰富的接口。实验板配备的 FPGA（XC7A35TCSG324）具有大容量、高性能等特点，能实现教复杂的数字逻辑设计，学生可以利用实验板上的各种资源完成不同的实验。同时该实验板通过无线通信技术将实验数据上传到网页端，网页端通过 GUI 界面展示学生的实验数据，教师通过登录教师端查看每位学生的实验结果，极大的节省了老师和学生的时间，提高了教学效率，同时让实验场景不在局限于实验室，实现了更灵活、高效、智能的 FPGA 教学系统，让老师可以通过线上进行教学。





1.1 功能参数

- 远程监测信息的网络接入方式：WIFI/蓝牙；
- FPGA 端口实时监测数量：不低于有效 I/O 数量的 90%；
- 单端口状态连续监测样值最大长度：≤4096bit；
- 同时可监测的有效端口数量：≤32 个；
- 状态监测端口依据控制协议灵活可选择；
- FPGA 开发装置支持 VGA、数码管、LED、拨码、按键、音频、ADC/DAC 等输入输出接口，支持基础 FPGA 算法开发与原型验证；
- 具有电源管理、ESD 防护等基本能力；
- 支持 USB 供电、USB-JTAG 功能；
- 支持基于监测结果的运行结果虚拟显示。

1.2 优势

- 老师只需通过网站布置实验任务、检查实验效果；
- EGO-2 管理板通过 WIFI 网络连接与 F 学社 ZZFPGA.com 连接，配套教师管理功能，班级、学生使用报告、板卡借用/归还自检记录学生、老师无需到实验室，极大解放老师和学生，节省实验资源；
- 可集成 AI 功能，节省老师体力型劳动工作量；
- 未来更新版本，学生可以在任意地方开展实验（宿舍、教室、图书馆、食堂、户外、实验室等）。

1.3 应用场景

数字电路、微机原理、FPGA 实验教学与培训。

1.4 平台外设概览：

编号	描述	编号	描述
1	Type-C 供电接口	9	16 个通用拨码开关
2	VGA 显示接口	10	5 个通用按键
3	音频输入接口	11	24 个通用 LED 灯
4	音频输出接口	12	8 个 1 位的共阴极数码管
5	ADC 输入接口	13	扩展用户 I/O
6	DAC 输出接口	14	其它状态指示灯
7	Type-C USB to JTAG/UART 接口	15	
8	USB to PS/2 接口	16	

2.FPGA

本实验板采用 Xilinx Artix-7 系列 XC7A35TCSG324 FPGA，其资源如下：

	Part Number	XC7A12T	XC7A15T	XC7A25T	XC7A35T
Logic Resources	Logic Cells	12,800	16,640	23,360	33,280
	Slices	2,000	2,600	3,650	5,200
	CLB Flip-Flops	16,000	20,800	29,200	41,600
Memory Resources	Maximum Distributed RAM (Kb)	171	200	313	400
	Block RAM/FIFO w/ ECC (36 Kb each)	20	25	45	50
	Total Block RAM (Kb)	720	900	1,620	1,800
Clock Resources	CMTs (1 MMCM + 1 PLL)	3	5	3	5
I/O Resources	Maximum Single-Ended I/O	150	250	150	250
	Maximum Differential I/O Pairs	72	120	72	120
Embedded Hard IP Resources	DSP Slices	40	45	80	90
	PCIe® Gen2[1]	1	1	1	1
	Analog Mixed Signal (AMS) / XADC	1	1	1	1
	Configuration AES / HMAC Blocks	1	1	1	1
	GTP Transceivers (6.6 Gb/s Max Rate)[2]	2	4	4	4
Speed Grades	Commercial	-1, -2	-1, -2	-1, -2	-1, -2
	Extended	-2L, -3	-2L, -3	-2L, -3	-2L, -3
	Industrial	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L	-1, -2, -1L

3.板卡供电

实验板提供了一个 TYPE-C 供电接口为板卡供电，供电电压大小为 5V。采用电源芯片 LM26420XMH 和 XRP6657IHBTR-F 作为实验板的电源管理模块。由电源管理模块将 TYPE-C 输入的 5V 电压转换为板卡上各类芯片所需要的工作电压。上电成功后绿色 LED 灯（D97）点亮。


4.串口驱动安装

在资料包里面串口驱动按照下面流程安装

①双击打开驱动安装程序



②如图



③下一步







④完成




⑥打开设备管理器（每个系统版本打开方式可能有区别）右键点击 USB Serial Converter B




⑦点击“属性”，“高级”，将“加载 VCP”选上，确定，即可在端口中找到相应的串口






⑧在串口调试助手中也能够识别到板卡串口



5.系统时钟

实验板搭载有一个 100MHz 的晶振芯片，晶振输出的时钟信号经扇出芯片 LMK1C1102PWR 后输出 100MHz 时钟作为实验板的系统时钟。



管脚约束如下：


名称	原理图标号	FPGA IO PIN
系统时钟	CLK_E	P17

6.FPGA 配置

Xilinx Aritx 系列 FPGA 有多种配置模式，本实验板提供以下方式配置 FPGA：

- USB 转 UART/JTAG 接口 J1
- SPI Flash 上电自启动


FPGA 的配置文件为后缀名.bin 的文件，用户可以通过上述方法将该 bin 文件烧写到 FPGA 中，该文件可以通过 Vivado 工具生成，bin 文件的具体功能由用户的原始设计文件决定。在使用 SPI Flash 配置 FPGA 时，需要提前将配置文件写入到 Flash 中。Xilinx 开发工具 Vivado 提供了写入 Flash 的功能。板上 SPI Flash 型号为 W25Q64JVSSIQ，支持 3.3V 电压配置。FPGA 通过 SPI Flash 启动后蓝色 LED 灯（D1）被点亮。



7.通用 I/O 接口

7.1 按键

实验板上的 5 个通用按键输出全部连接到 FPGA，初始状态默认为高电平，当按下按键时，输出电平为低电平。




管脚约束如下：

名称	原理图标号	FPGA IO PIN
S0	button_0	M2
S1	button_1	N2
S2	button_2	M1
S3	button_3	L1
S4	button_4	N1

7.2 拨码开关

实验板上设计有 16 个拨码开关，当开关处于 on 状态时，输出一个高电平到 FPGA,，反之为低电平。




管脚约束如下：

名称	原理图标号	FPGA IO PIN
SW1	SW1	R2
SW2	SW2	R3
SW3	SW3	M4
SW4	SW4	M3
SW5	SW5	P2
SW6	SW6	N4
SW7	SW7	N6
SW8	SW8	L4
SW9	SW9	J4
SW10	SW10	T3
SW11	SW11	T4
SW12	SW12	U3
SW13	SW13	U4
SW14	SW14	T5
SW15	SW15	J2
SW16	SW16	J5

7.3 LED 灯

FPGA 输出高电平时，MOS 管导通，LED 被点亮。




管脚约束如下：


名称	原理图标号	FPGA IO PIN	颜色
D79	LED1	D4	Green
D80	LED2	C5	Green
D81	LED3	D5	Green
D82	LED4	D7	Green
D83	LED5	B7	Green
D84	LED6	C7	Green
D85	LED7	D8	Green
D86	LED8	D9	Green
D87	LED9	J3	Green
D88	LED10	H2	Green
D89	LED11	G4	Green
D90	LED12	G2	Green
D91	LED13	G3	Green

D92	LED14	G6	Green
D93	LED15	F5	Green
D94	LED16	E5	Green

7.4 七段数码管

数码管为共阴极数码管，即公共极输入低电平。共阴极由三极管驱动，FPGA 需要提供正向信号。同时段选端连接高电平，数码管上的对应位置才可以被点亮。因此，FPGA 输出有效的片选信号和段选信号都应该是高电平。






管脚约束如下：

名称	原理图标号	FPGA IO PIN
A0	CA0	F6
B0	CB0	E6
C0	CC0	K6
D0	CD0	H5
E0	CE0	H4
F0	CF0	E7

G0	CG0	P18
DP0	DP0	B16
A1	CA1	R18
B1	CB1	F15
C1	CC1	B14
D1	CD1	C15
E1	CE1	D15
F1	CF1	H6
G1	CG1	K16
DP1	DP1	C14
COM1	LED_BIT1	D12
COM2	LED_BIT2	D13
COM3	LED_BIT3	B13
COM4	LED_BIT4	D10
COM5	LED_BIT5	B9
COM6	LED_BIT6	C9
COM7	LED_BIT7	C10
COM8	LED_BIT8	C11

8.VGA 接口

实验板上的 VGA 接口（J9）采用标准的 15PinVGA 接口，VGA 接口通过 14 位信号线与 FPGA 连接，其中红、绿、蓝三个颜色的信号各占 4 位，还包括行同步和场同步信号。



管脚约束如下：


名称	原理图标号	FPGA IO PIN
RED	VGA_R0	D17
	VGA_R1	B18
	VGA_R2	A18
	VGA_R3	B17
GREEN	VGA_G0	E18
	VGA_G1	F18
	VGA_G2	D18
	VGA_G3	E17
	VGA_B0	J17

BLUE	VGA_B1	J18
	VGA_B2	G17
	VGA_B3	G18
H-SYNC	VGA_HSYNC	L5
V-SYNC	VGA_VSYNC	M6

9.音频接口

实验板上有一路音频输入接口和一路音频输出接口，基于该应用需求，选择的音频解码芯片为 ADAU1761，该芯片有 6 个模拟输入引脚，可配置成单端或差分输入；有 2 个差分立体声输出引脚，两个单端立体声输出引脚。

该芯片采用 I2C 和 SPI 控制接口，用户选择 I2C 或 SPI 对芯片进行编程，在本实验板中，设计了一路单端立体声输入和一路单端立体声输出。




管脚约束如下：

名称	原理图标号	FPGA IO PIN
ADDR1/CDATA	ADDR1/CDATA	H16

SDA/COUT	SDA/COUT	G14
SCL/CCLK	SCL/CCLK	F16
ADDR0/CLATCH	ADDR0/CLATCH	G16

10.Type-C USB to UART/JTAG 接口

实验板上的 FT2232HQ 芯片实现 USB To JTAG/UART，用户连接该 Type-C 接口，通过 Vivado 下载程序到 FPGA。



管脚约束如下：

名称	原理图标号	FPGA IO PIN
UART_RX	RXD	L6
UART_TX	TXD	K5

UATR 是一种通用串行数据总线，用于异步通信，是实现设备之间低速数据通信的标准协议。“异步”指不需要额外的时钟线进行数据的同步传输，双方约定在同一个频率下收发数据，此接口只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收和发送可以同时进行，也就是全双工。

11.USB 转 PS2 接口


实验板上的 PIC24FJ128GB106 芯片（微控制器 PIC24FJ128GB106 用来提供 USB 嵌入式 host）可以将 USB 接口转换成标准的 PS/2 协议接口，用户可将一个键盘或鼠标直接接入板上的 USB 接口，以便与 FPGA 进行通信。

管脚约束如下：


PIC24FJ128GB106 引脚号	原理图标号	FPGA IO PIN
15	PS2_CLK	N17
12	PS2_DATA	M18

12.ADC 输入接口

实验板上的 ADC 选型为 ADC1173，该 ADC 分辨率为 8bit，最大采样率为 15MSPS，+3V 单电源供电，功耗仅为 33mW，ADC 的可输入通过 2Pin 的排针连接。



下面是 ADC1173 的时序图（详细请参考 ADC1173 用户手册）：




管脚约束如下：


ADC1173 标号	原理图标号	FPGA IO PIN
OE	ADC_OE	T10
D0	ADC_D0	R10
D1	ADC_D1	R7
D2	ADC_D2	T9
D3	ADC_D3	U8
D4	ADC_D4	R6
D5	ADC_D5	T6
D6	ADC_D6	U7
D7	ADC_D7	U6
CLK	ADC_CLK	R5

13.DAC 输出接口

实验板上的 DAC 选型为 TLC7524，该 DAC 为并行结构，分辨率为 8bit，最大采样率为 10MSPS，+5V 单电源供电，DAC 输出通过 2Pin 的排针连接。



下面是 TLC7524 的操作时序图（详细请参考 TLC7524 用户手册）：




管脚约束如下：

TLC7524 标号	原理图标号	FPGA IO PIN
WR	DAC_WR	N15
CS	DAC_CS	P15
DB0	DAC_DB0	R15
DB1	DAC_DB1	T11
DB2	DAC_DB2	K13

DB3	DAC_DB3	F14
DB4	DAC_DB4	M13
DB5	DAC_DB5	D14
DB6	DAC_DB6	R17
DB7	DAC_DB7	F13

14.通用扩展 I/O

本实验板为用户提供了灵活的 46Pin 排针接口（J4）用来作 FPGA 用户 IO 扩展，共提供了 46 个双向 IO，每个 IO 都进行了过流保护和防止静电保护。



管脚约束如下：

23X2 标号	原理图标号	FPGA IO PIN
5	IO_15_L4N	E16
6	IO_15_L4P	E15
7	IO_15_L1N	C17
8	IO_15_L1P	C16
9	IO_15_L2N	A16
10	IO_15_L2P	A15
11	IO_15_L5N	A14

12	IO_15_L5P	A13
13	IO_15_L14N	A11
14	IO_15_L14P	B11
15	IO_15_L13N	A9
16	IO_15_L13P	A10
17	IO_15_L12N	A8
18	IO_15_L12P	B8
19	IO_15_L11N	A5
20	IO_15_L11P	A6
21	IO_15_L18N	A3
22	IO_15_L18P	A4
23	IO_15_L17N	B2
24	IO_15_L17P	B3
25	IO_15_L16N	A1
26	IO_15_L16P	B1
27	IO_15_L15N	C1
28	IO_15_L15P	C2
29	IO_15_L10N	D2
30	IO_15_L10P	E2
31	IO_15_L9N	E1
32	IO_15_L9P	F1
33	IO_15_L8N	G1
34	IO_15_L8P	H1
35	IO_15_L7N	K1
36	IO_15_L7P	K2
37	U1D_IO_0	B6
38	U1D_IO_1	C6
39	U1D_IO_2N	B4
40	U1D_IO_2P	C4
41	U1D_IO_3N	D3
42	U1D_IO_3P	E3
43	U1D_IO_4N	F3
44	U1D_IO_4P	F4
45	U1D_IO_5N	L3
46	U1D_IO_5P	K3

15.实验板配网流程

实验板上的 WIFI/蓝牙模块核心芯片采用 ESP32-Min-1，该芯片支持蓝牙 5.0，蓝牙速率支持 125kbps、500kbps、1Mbps、2Mbps。

网络配置流程如下：

安卓应用商店搜 BLE 调试助手，苹果商店搜蓝牙助手

在安卓/苹果手机上打开蓝牙调试助手 APP，扫描到实验设备后进行蓝牙连接。




安卓界面




苹果界面

蓝牙连接成功后，向实验板发送 WiFi 账号，密码，发送格式“账号名,密码”。

注意：蓝牙配置 WIFI 只支持 2.4G 频率，账户不能中英文混合，不能特殊符合“-”“ —”，不能有空格。








安卓 APP 操作








苹果 APP 操作

如下图所示，通过蓝牙配置 WIFI 账户密码成功后，板卡上的红色 LED(D99)点亮；服务器连接成功，绿色 LED（D98）点亮。


J1 JTAG
TDI TDO TMS TCK GND Vref
SEG4
SEG5
SEG6
SEG7
SEG8