ADC IP
用户指南

（UG041005,V1.6）

（2023-09-20）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2022-06-10	V1.0	1. 初始版本。	V1.0
2022-08-31	V1.1	1. 增加 V1.1 版本对应的 IP 版本变更记录； 2. 完善 APB 接口写时序图，参见图 2-14。	V1.1
2023-01-10	V1.2	1. 增加 V1.2 版本对应的 IP 版本变更记录； 2. 完善 IP 适用器件及封装，参见表 2-1； 3. 更新软件版本说明，参见“注意”； 4. 完善资源利用列表，参见表 2-7。	V1.2
2023-03-06	V1.3	1. 增加 V1.3 版本对应的 IP 版本变更记录； 2. 完善 IP 适用器件及封装，参见表 2-1； 3. 更新软件版本说明，参见“注意”； 4. 更新 Logos2 系列校正配置说明，参见“Calibration Option”； 5. 完善资源利用列表，参见表 2-7； 6. 更新 APB 时钟频率范围，参见“i_apb_pclk”； 7. 更新 Power Up Mode 模式下默认固定配置，参见“2.8.3 1 Power Up Mode”，同步更新配置参数界面截图和参数列表，参见图 2-5、表 2-2。	V1.3
2023-04-11	V1.4	1. 增加 V1.4 版本对应的 IP 版本变更记录； 2. 完善 IP 适用器件及封装，参见表 2-1； 3. 更新软件版本说明，参见“注意”； 4. 针对 UI 界面优化，更新相关配置默认值：工作模式选择(Scan Sequence Mode)、采样时钟源(CLK_APB)、期望采样率(60.10kSPS)、APB 时钟频率(50MHz)、电压参考源(External)、通道平均次数(64)，同步完善页面截图及配置参数列表，参见图 2-5、图 2-6 、图 2-8、图 2-11、表 2-2； 5. 完善 ADC IP 复用通道说明列表，添加 PG2T390HX 器件，参见表 2-3； 6. 更新.bat 文件名描述，参见“2.3.3 运行仿真”； 7. 完善 IP 资源利用典型值，参见表 2-7。	V1.4
2023-06-09	V1.5	1. 增加 V1.5 版本对应的 IP 版本变更记录； 2. 完善 IP 适用器件及封装，参见表 2-1； 3. 更新软件版本说明，参见“注意”； 4. 完善 ADC IP 复用通道说明列表，添加 PG2K400 器件，参见表 2-3； 5. 完善 IP 资源利用典型值，参见表 2-7。 6. 依据命名规范更新封面及文件命名。	V1.5

日期	文档版本	修订记录	适用 IP 及对应版本
2023-09-20	V1.6	1. 增加 V1.6 版本对应的 IP 版本变更记录； 2. 增加采样模式切换说明，参见表 2-2。 3. 增加 PG2K400 器件 VCC_PU、VCCA_PU、VCCIO_DDR 检测通道描述，参见表 2-2、表 2-4、表 2-8、表 2-9； 4. 纠正 ADC IP 复用通道说明列表，参见表 2-3； 5. 纠正 UART2APB 模块读写操作示例字节顺序，参见“2.8.7 uart_ctrl 模块读写操作示例”。	V1.6

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. PG2L/PG2T ADC IP 初始版本。	2022-06-10
V1.1	1. 更新 IP UI； 2. UG 更新。	2022-08-31
V1.2	1. 新增器件支持； 2. UG 更新。	2023-01-10
V1.3	1. 更新 Power Up Mode 下内部扫描通道和平均次数相关配置； 2. 更新在使能“Internal Channel Enable”下采样频率计算算法； 3. 支持器件为 Titan2 系列时，APB 时钟最大频率为 104MHz； 4. 支持器件为 Logos2 系列时，校准控制配置为 Offset and Gain Correction； 5. 新增器件支持； 6. UG 更新。	2023-03-06
V1.4	1. 新增器件支持； 2. 优化 IP UI，更新相关配置默认值：工作模式选择(Scan Sequence Mode)、采样时钟源(CLK_APB)、期望采样率(60.10kSPS)、APB 时钟频率(50MHz)、电压参考源(External)、通道平均次数(64)； 3. UG 更新。	2023-04-11
V1.5	1. 新增器件支持； 2. UG 更新。	2023-06-09
V1.6	1. 更新 IP UI，增加 PG2K400 器件 VCC_PU、VCCA_PU、VCCIO_DDR 检测通道； 2. UG 更新。	2023-09-20

目录

文档版本修订记录 2
IP 版本变更记录 4
第 1 章 前言 9
1.1 关于本手册 9
1.2 手册行文规范 9
第 2 章 IP 使用指南 10
2.1 IP 简介 10
2.1.1 主要特性 10
2.1.2 适用器件及封装 11
2.2 IP 框图 11
2.3 IP 生成流程 12
2.3.1 模块例化 12
2.3.2 约束配置 22
2.3.3 运行仿真 22
2.3.4 综合与布局布线 22
2.3.5 位流加载 23
2.3.6 资源利用 23
2.4 Example Design 24
2.4.1 设计框图 24
2.4.2 接口说明 24
2.4.3 模块说明 27
2.4.4 测试方法 27
2.4.5 实例配置 28
2.4.6 实例仿真 29
2.5 IP 接口描述 29
2.5.1 接口说明 30
2.5.2 时序描述 33
2.6 IP 寄存器描述 33
2.7 典型应用 34
2.8 说明与注意事项 34
2.8.1 时钟约束 34
2.8.2 物理位置约束 34
2.8.3 工作模式 34
2.8.4 采样频率说明 36
2.8.5 温度及电压监测 37
2.8.6 动态修改 IP 配置 37
2.8.7 uart_ctrl 模块读写操作示例 38
2.8.8 IP 调用方式 38
2.8.9 采样模式切换说明 38
2.9 IP 调试手段 38
第 3 章 附录 39
3.1 参考文档 39

3.2 术语表 39
3.3 缩略语表 39
3.4 声明 39
3.4.1 版权声明 39
3.4.2 免责声明 40

表目录

表 1-1 行文规范说明.....9
表 2-1 ADC IP 适用器件及封装.....11
表 2-2 ADC Config 页面配置参数说明.....16
表 2-3 ADC IP 复用通道说明.....18
表 2-4 Alarm Config 页面配置参数说明.....19
表 2-5 ADC IP 生成后的输出文件.....21
表 2-6 i_adc_loadsc_n 重加载静态配置时序要求.....23
表 2-7 ADC IP 基于适用器件的资源利用典型值.....23
表 2-8 Example Design 接口列表.....24
表 2-9 ADC IP 接口信号列表.....30
表 2-10 Scan Sequence Mode 扫描配置说明.....35
表 2-11 CLK_OSC 下采样频率范围说明.....36
表 2-12 CLK_APB 下采样频率范围说明.....36

图目录

图 2-1 ADC IP 系统框图 11
图 2-2 ADC IP 选择路径 13
图 2-3 工程例化界面 13
图 2-4 ADC IP 接口框图 14
图 2-5 配置 ADC IP 参数界面 15
图 2-6 ADC Config 页面 15
图 2-7 Alarm Config 页面 19
图 2-8 Summary 页面 21
图 2-9 ADC IP 生成报告界面 21
图 2-10 Example Design 设计框图 24
图 2-11 Example Design 实例配置框图 a 28
图 2-12 Example Design 实例配置框图 b 28
图 2-13 Example Design 实例配置框图 c 29
图 2-14 APB 写时序 33
图 2-15 APB 读时序 33

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 ADC IP 产品的用户指南，主要内容包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 ADC IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 ADC IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

ADC IP 是紫光同创基于 ADC 硬件资源设计的一款 IP，可实现片内 ADC 模块的相关控制及状态访问。用户可以通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性

- 支持工作模式选择：Power Up Mode、Scan Sequence Mode；
- 支持采样模式选择：Event_drive、Continuous；
- 支持电压参考源选择：On-chip、External；
- 支持采样时钟、采样频率配置；
- 支持校准控制配置：NONE、Offset Correction Only、Offset and Gain Correction；
- 支持 ADC 下电配置：NONE、ADCB Power Down Only、ADCA and ADCB Power Down；
- 支持采样平均次数配置：NONE、16、64、256；
- 支持专用通道扫描配置：ADCA、ADCB；
- 支持通道使能配置；
- 支持外部通道模式配置：Unipolar、Bipolar[1]；
- 支持温度\电压监测告警配置。

1 PG2L100H 不支持多通道扫描时切换输入模式配置。

2.1.2 适用器件及封装

表 2-1 ADC IP 适用器件及封装

适用器件	支持封装类型
PG2L25H	ALL
PG2L50H	ALL
PG2L100H	ALL
PG2L100HX	ALL
PG2L200H	ALL
PG2T390H	ALL
PG2T390HX	ALL
PG2K400	ALL

2.2 IP 框图




图 2-1 ADC IP 系统框图

ADC IP 系统框图如图 2-1 所示，由 U_GTP_ADC、loadsc_n_gen 及 adc_sync 三部分组成。

- U_GTP_ADC 为 ADC 硬核模块，提供 ADC 硬核资源以及相关接口。
- loadsc_n_gen 模块对 i_adc_loadsc_n 进行处理后送到 ADC 硬核模块。
- adc_sync 模块对用户输入的复位信号进行同步处理，作为 ADC IP 的复位信号。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 ADC IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

ADC IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System/ADC 目录下对应版本的 ADC IP，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

- PG2L25H、PG2L50H：软件必须使用 2022.1 及以上版本。
- PG2L100H、PG2T390H：软件必须使用 2021.4-SP2、2022.1 及以上版本。
- PG2L100HX、PG2T390HX：软件必须使用 2023.1 及以上版本。
- PG2L200H：软件必须使用 2022.2 及以上版本。
- PG2K400：软件必须使用 2023.2 及以上版本。




图 2-2 ADC IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 ADC IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 所示；右边为参数配置窗口，如图 2-5 所示。




图 2-4 ADC IP 接口框图




图 2-5 配置 ADC IP 参数界面

ADC IP 参数配置分为三个页面：ADC Config、Alarm Config、Summary。各页面配置参数描述如下。

(1) ADC Config

ADC Config 是 ADC 参数的配置页面，界面如图 2-6 所示，详细参数参见表 2-2。




图 2-6 ADC Config 页面

表 2-2 ADC Config 页面配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Mode Selection	Operating Mode	ADC 工作模式选择 Power Up Mode：ADC 默认配置 Scan Sequence Mode：用户自定义通道扫描 具体请参见“2.8.3 工作模式”。	Scan Sequence Mode
	Sampling Mode	ADC 采样模式选择 Continuous：连续采样 Event_drive：主动控制采样 具体请参见“2.8.9 采样模式切换说明”。	Continuous
Sampling Settings	Internal Channel Enable	内部通道使能控制 勾选：可配置内部通道使能 不勾选：所有内部通道不使能	勾选
	Sample Clock Source	采样时钟源选择 CLK_OSC：内部 OSC 时钟 CLK_APB：APB 时钟	CLK_APB
	Desired Sample Rate（kSPS）	用户期望采样率设置[2]	60.10
	CLK_APB Fequence（MHz）	APB 时钟频率设置	50.00
	Actual Sample Rate（kSPS）	显示 ADC 实际采样频率	-
ADC Control	Reference Voltage Source	ADC 电压参考源设置 On-chip：片内 External：外部	External
	Power Down Option	ADC 下电模式设置 NONE：均不下电 ADCB Power Down Only：ADCB 下电 ADCA and ADCB Power Down：均下电	ADCB Power Down Only
	Averaging Sample Number	ADC 通道平均次数设置 NONE：不平均 16：16 次平均 64：64 次平均 256：256 次平均	64
	ADC Core Selection（for VA）	专用通道 VA 扫描配置 Sampled By ADCA：ADCA 扫描	Sampled By ADCA

2 采样频率设置范围与配置模式相关，具体请参见“2.8.4 采样频率说明”。

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
		Sampled By ADCB：ADCB 扫描	
	Calibration Option	ADC 校正模式配置 NONE：不校正 Offset Correction Only：只进行 Offset 校正 Offset and Gain Correction：进行 Offset 和 Gain 校正	Offset and Gain Correction
Input Mode Setting[3]	ADCA	ADCA 对应采样通道输入模式选择 可供选择的输入模式：Unipolar、Bipolar	Unipolar
	ADCB	ADCB 对应采样通道输入模式选择 可供选择的输入模式：Unipolar、Bipolar	Unipolar
Internal Channel	Enable TEMP	ADC 片内温度检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCC	ADC 片内 VCC 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCCA	ADC 片内 VCCA 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCC_CRAM	ADC 片内 VCC_CRAM 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCC_DRM	ADC 片内 VCC_DRM 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCC_PU[4]	ADC 片内 VCC_PU 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCCA_PU[4]	ADC 片内 VCCA_PU 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable VCCIO_DDR[4]	ADC 片内 VCCIO_DDR 检测通道使能 勾选：使能 不勾选：不使能	勾选
	Enable Sample Averaging	ADC 通道平均次数使能	勾选

3 仅在 PG2L100H 下有效，用于指示 ADCA 和 ADCB 所采样的通道输入模式。

4 仅在 PG2K400 下有效，用于指示 ADC 片内检测通道使能模式。

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
		勾选：对应通道使能平均 不勾选：对应通道不使能平均	
	Input Mode	ADC 通道输入模式选择 固定为 Unipolar	Unipolar
External Channel	Enable VA	ADC 专用通道使能 勾选：使能 不勾选：不使能	不勾选
	Enable VAUXn[5]	ADC 复用通道使能 勾选：对应通道使能 不勾选：对应通道不使能 注：复用通道说明参见表 2-3	不勾选
	Enable Sample Averaging	ADC 通道平均次数使能 勾选：对应通道使能平均 不勾选：对应通道不使能平均	勾选
	Input Mode	对应使能通道输入模式选择 可供选择的输入模式：Unipolar、Bipolar	Unipolar

注：“-”表示 IP 配置界面无该参数默认值。

表 2-3 ADC IP 复用通道说明

适用器件	封装类型	复用通道数（n）	说明
PG2L25H	MBG325	8	IP 界面仅开放可用复用通道配置
PG2L50H	FBG484	16	所有复用通道可配置
PG2L100H	FBG676	16	所有复用通道可配置
PG2L100HX	FBG676	16	所有复用通道可配置
PG2L200H	FFBG1156	16	所有复用通道可配置
PG2T390H	FFBG900	11	复用通道数与《*UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南*》[9]中的 11 条可用通道从小到大一一对应
PG2T390HX	FFBG900	11	复用通道数与《*UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南*》[9]中的 11 条可用通道从小到大一一对应
PG2K400	FFBG676	16	所有复用通道可配置

注：针对适用器件的其他封装类型，用户须在使用前向 AE 确认实际可用的复用通道。

(2) Alarm Config

Alarm Config 是温度/电压监测告警的配置页面，界面如图 2-7 所示，详细参数参

5 “n”代指复用通道序号。

见表 2-4，告警阈值配置请参见“2.8.5 温度及电压监测”。




图 2-7 Alarm Config 页面

表 2-4 Alarm Config 页面配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Temp Alarm	Over_Temp Alarm Options	Enable Over_Temp Deb： Over_Temp 防抖动使能 勾选：使能 不勾选：不使能	不勾选
		Enable Thershold Setting： Over_Temp 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：Over_Temp 阈值设置上限 Lower：Over_Temp 阈值设置下限	勾选 Upper ：125.00 Lower ：50.00

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
	User Temperature Alarm Options	Enable Thershold Setting： User_Temp 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：User_Temp 阈值设置上限 Lower：User_Temp 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
Voltage Alarm	VCC Alarm Options	Enable Thershold Setting： VCC 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCC 阈值设置上限 Lower：VCC 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
	VCCA Alarm Options	Enable Thershold Setting： VCCA 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCCA 阈值设置上限 Lower：VCCA 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
	VCC_CRAM Alarm Options	Enable Thershold Setting： VCC_CRAM 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCC_CRAM 阈值设置上限 Lower：VCC_CRAM 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
	VCC_DRM Alarm Options	Enable Thershold Setting： VCC_DRM 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCC_DRM 阈值设置上限 Lower：VCC_DRM 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
	VCC_PU Alarm Options[6]	Enable Thershold Setting： VCC_PU 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCC_PU 阈值设置上限 Lower：VCC_PU 阈值设置下限	不勾选 Upper：0.00 Lower：0.00
	VCCA_PU Alarm Options[6]	Enable Thershold Setting： VCCA_PU 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置）	不勾选 Upper：0.00 Lower：0.00

6 仅在 PG2K400 下有效，用于指示 ADC 告警阈值模式。

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
		Upper：VCCA_PU 阈值设置上限 Lower：VCCA_PU 阈值设置下限	
	VCCIO_DDR Alarm Options[6]	Enable Thershold Setting： VCCIO_DDR 告警阈值设置使能 勾选：使能 不勾选：不使能（阈值不可配置） Upper：VCCIO_DDR 阈值设置上限 Lower：VCCIO_DDR 阈值设置下限	不勾选 Upper：0.00 Lower：0.00

(3) Summary

Summary 页面用于打印当前的配置信息，不需要配置参数，页面如图 2-8 所示。



图 2-8 Summary 页面

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 ADC IP 代码。生成 IP 的信息报告界面如图 2-9 所示。



图 2-9 ADC IP 生成报告界面

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

表 2-5 ADC IP 生成后的输出文件

输出文件[7]	说明
$instname.v	所生成 IP 的顶层.v 文件。

7 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。

输出文件[7]	说明
$instname.idf	所生成 IP 的配置文件。
/rtl/*	所生成 IP 的明文 RTL 代码文件。
/example_design/*	所生成 IP 的 Example Design 所使用的 Test Bench、顶层文件以及设计用到的一些模块文件。
/pnr/core_only/*	所生成 IP 核相应的工程文件与管脚约束文件。
/pnr/example_design/*	所生成 IP 的 Example Design 相应的工程文件与管脚约束文件。
/sim/modelsim/*	所生成 IP 的仿真目录及仿真所用到的相关文件。
/rev_1	综合报告默认输出路径。（该文件夹仅在指定综合工具后才会生成）
readme.txt	readme 文件，描述 IP 生成后，生成目录的结构。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5]，*Physical_Constraint_Editor_User_Guide*[6]，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

ADC IP 的仿真是基于 IP 核的 Test Bench 进行的，双击<project_path>/sim/modelsim/路径下的 sim.bat 文件即可进行仿真。

注意：

用户在搭建自己的仿真工程时，需要在该目录下放入原仿真目录中的 design.txt 文件，且需要通过宏定义“FOR_GTP_ADC_E2_SIM”用于加载仿真所需要的模拟输入文件 design.txt。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8 说明与注意事项”。

2.3.5 位流加载

当 ADC 位流下载完成后，需要主动进行一次复位用于 ADC 的控制寄存器加载静态配置值。复位时长为至少一个 APB 时钟周期。复位信号详细介绍请参见“i_rst_n”。

当使用信号“i_adc_loadsc_n”重加载静态配置值时，其需要满足一定的时序，详细内容参见表 2-6。

表 2-6 i_adc_loadsc_n 重加载静态配置时序要求

采样时钟源	时序要求
CLK_OSC	至少持续拉低 80ns
CLK_APB	至少拉低一个 APB 时钟周期

2.3.6 资源利用

表 2-7 ADC IP 基于适用器件的资源利用典型值

器件	资源利用典型值			
	LUT	FF	USCM	ADC
PG2L25H	7	15	1	1
PG2L50H	7	15	1	1
PG2L100H	7	15	1	1
PG2T100HX	8	15	1	1
PG2L200H	7	15	1	1
PG2T390H	8	15	1	1
PG2T390HX	8	15	1	1
PG2K400	8	15	1	1

2.4 Example Design

本节主要介绍基于 PG2T390H 的 ADC IP Example Design 方案。该方案通过差分输入端口接收模拟量，根据配置的 ADC 工作/采样模式对模拟量进行采集，将测量值与实际值进行对比，判断 ADC 的转换是否正确。

2.4.1 设计框图




图 2-10 Example Design 设计框图

Example Design 的系统框图如图 2-10 所示，主要包括 uart_ctrl、cross_reset_sync 和 adc_wrapper 功能模块。

- uart_ctrl 模块用于读取 ADC 状态寄存器中的转换值，或通过修改 ADC 的控制寄存器改变 ADC 的工作模式；
- cross_reset_sync 模块用来对复位信号进行去抖处理。
- adc_wrapper 为 IP 的顶层模块，根据用户配置，处理 ADC 参数，梳理 ADC 信号。

2.4.2 接口说明

表 2-8 Example Design 接口列表

端口	I/O	位宽	描述
模拟输入			
i_van	I	1	专用模拟输入端口 N 端
i_vap	I	1	专用模拟输入端口 P 端
i_vauxn0	I	1	复用模拟输入端口 0 N 端
i_vauxp0	I	1	复用模拟输入端口 0 P 端
i_vauxn1	I	1	复用模拟输入端口 1 N 端
i_vauxp1	I	1	复用模拟输入端口 1 P 端
i_vauxn2	I	1	复用模拟输入端口 2 N 端
i_vauxp2	I	1	复用模拟输入端口 2 P 端

端口	I/O	位宽	描述
i_vauxn3	I	1	复用模拟输入端口 3 N 端
i_vauxp3	I	1	复用模拟输入端口 3 P 端
i_vauxn4	I	1	复用模拟输入端口 4 N 端
i_vauxp4	I	1	复用模拟输入端口 4 P 端
i_vauxn5	I	1	复用模拟输入端口 5 N 端
i_vauxp5	I	1	复用模拟输入端口 5 P 端
i_vauxn6	I	1	复用模拟输入端口 6 N 端
i_vauxp6	I	1	复用模拟输入端口 6 P 端
i_vauxn7	I	1	复用模拟输入端口 7 N 端
i_vauxp7	I	1	复用模拟输入端口 7 P 端
i_vauxn8	I	1	复用模拟输入端口 8 N 端
i_vauxp8	I	1	复用模拟输入端口 8 P 端
i_vauxn9	I	1	复用模拟输入端口 9 N 端
i_vauxp9	I	1	复用模拟输入端口 9 P 端
i_vauxn10	I	1	复用模拟输入端口 10 N 端
i_vauxp10	I	1	复用模拟输入端口 10 P 端

端口	I/O	位宽	描述
时钟和复位			
rst_n	I	1	系统复位信号 0：复位 1：复位释放
apb_pclk	I	1	APB 时钟 频率：8MHz~104MHz
ADC 控制和状态接口			
convst	I	1	主动采样控制信号，高脉冲触发
adc_loadsc_n	I	1	控制寄存器加载静态配置值使能信号 0：使能 1：不使能
over_temp	O	1	Over temperature 指示信号 0：正常 1：Over_temp
user_temp_alarm	O	1	温度告警指示信号 0：正常 1：告警
vcc_alarm	O	1	VCC 电压告警指示信号 0：正常 1：告警
vcca_alarm	O	1	VCCA 电压告警指示信号 0：正常 1：告警
vcc_cram_alarm	O	1	VCC_CRAM 电压告警指示信号 0：正常 1：告警
vcc_drm_alarm	O	1	VCC_DRM 电压告警指示信号 0：正常 1：告警
vcc_pu_alarm[8]	O	1	VCC_PU 电压告警指示信号 0：正常 1：告警
vcca_pu_alarm[8]	O	1	VCCA_PU 电压告警指示信号 0：正常 1：告警
vccio_ddr_alarm[8]	O	1	VCCIO_DDR 电压告警指示信号 0：正常 1：告警
logic_done_a	O	1	ADCA 状态寄存器更新的信号 0：未更新 1：更新

8 仅在 PG2K400 下有效，用于指示 ADC 电压告警信号。

端口	I/O	位宽	描述
logic_done_b	O	1	ADCB 状态寄存器更新的信号 0：未更新 1：更新
adc_clk_out	O	1	传输给 SRB 的 ADC 工作时钟(此时钟不建议用于用户逻辑)
UART 接口			
cfg_uart_txd	O	1	本端向上位机发送数据端口
cfg_uart_rxd	I	1	本端接收上位机发送数据端口

2.4.3 模块说明

1. uart_ctrl

调试时使用的串口模块。该模块接收 UART 的数据，以 APB 协议要求的数据格式输出，实现串口与 APB 接口之间的数据转换。串口波特率固定为 115200，读写操作的地址为 8bit，数据为 16bit。

- 读操作格式：“0x72”+“地址”;
- 写操作格式：“0x77”+“地址”+“数据”。

相关读写操作示例请参考“2.8.7　uart_ctrl 模块读写操作示例”

2. cross_reset_sync

异步信号同步模块，用于对外部输入的异步信号进行同步、去抖处理。

3. adc_wrapper

ADC IP 层，相关接口参见表 2-9。

2.4.4 测试方法

通过例化对应模式[9]的 ADC IP，利用 IP 自带的 Example Design 工程[10]生成位流并烧录至对应的测试板[11]。使用差分电压作为 ADC 外部通道的输入，通过串口读取对应使能通道的状态寄存器，对读取的值进行计算之后得到测量结果，将测量值与输入值进行

9 详细信息请参见“2.4.5　实例配置”、“2.3.1　模块例化”。

10 Example Design 工程路径参见表 2-5。

11 PG2T390H 测试板型号为 P05V330RD04_A0。

对比来判断 ADC 的转换是否正确。

2.4.5 实例配置




图 2-11 Example Design 实例配置框图 a




图 2-12 Example Design 实例配置框图 b




图 2-13 Example Design 实例配置框图 c

2.4.6 实例仿真

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat 文件[12]即可运行仿真。

注意：

用 IP 生成的 Example Design，不能直接跑 Flow 上板测试，需要根据实际使用的器件和 PCB 板的走线修改物理约束，然后跑 Flow 上板测试，具体请参见“2.8　说明与注意事项”。

2.5 IP 接口描述

本节介绍 ADC IP 相关接口说明及时序描述。

12 IP 生成后的输出文件请参见表 2-5。

2.5.1 接口说明

表 2-9 ADC IP 接口信号列表

端口	I/O	位宽	描述
模拟输入[13]			
i_vap	I	1	专用模拟输入端口 P 端
i_van	I	1	专用模拟输入端口 N 端
i_vauxp0	I	1	复用模拟输入端口 0 P 端
i_vauxn0	I	1	复用模拟输入端口 0 N 端
i_vauxp1	I	1	复用模拟输入端口 1 P 端
i_vauxn1	I	1	复用模拟输入端口 1 N 端
i_vauxp2	I	1	复用模拟输入端口 2 P 端
i_vauxn2	I	1	复用模拟输入端口 2 N 端
i_vauxp3	I	1	复用模拟输入端口 3 P 端
i_vauxn3	I	1	复用模拟输入端口 3 N 端
i_vauxp4	I	1	复用模拟输入端口 4 P 端
i_vauxn4	I	1	复用模拟输入端口 4 N 端
i_vauxp5	I	1	复用模拟输入端口 5 P 端
i_vauxn5	I	1	复用模拟输入端口 5 N 端
i_vauxp6	I	1	复用模拟输入端口 6 P 端
i_vauxn6	I	1	复用模拟输入端口 6 N 端
i_vauxp7	I	1	复用模拟输入端口 7 P 端
i_vauxn7	I	1	复用模拟输入端口 7 N 端
i_vauxp8	I	1	复用模拟输入端口 8 P 端
i_vauxn8	I	1	复用模拟输入端口 8 N 端
i_vauxp9	I	1	复用模拟输入端口 9 P 端
i_vauxn9	I	1	复用模拟输入端口 9 N 端
i_vauxp10	I	1	复用模拟输入端口 10 P 端
i_vauxn10	I	1	复用模拟输入端口 10 N 端
i_vauxp11	I	1	复用模拟输入端口 11 P 端
i_vauxn11	I	1	复用模拟输入端口 11 N 端
i_vauxp12	I	1	复用模拟输入端口 12 P 端
i_vauxn12	I	1	复用模拟输入端口 12 N 端
i_vauxp13	I	1	复用模拟输入端口 13 P 端
i_vauxn13	I	1	复用模拟输入端口 13 N 端
i_vauxp14	I	1	复用模拟输入端口 14 P 端
i_vauxn14	I	1	复用模拟输入端口 14 N 端
i_vauxp15	I	1	复用模拟输入端口 15 P 端
i_vauxn15	I	1	复用模拟输入端口 15 N 端

13 不同器件的复用通道数量请参见表 2-3；复用通道需要约束为 1.8V 电平标准。

端口	I/O	位宽	描述
时钟和复位			
i_rst_n	I	1	ADC IP 复位信号 位流下载完成后须主动进行一次复位 0：复位（至少保持一个 APB 时钟周期） 1：复位释放
i_apb_pclk	I	1	APB 时钟 频率：8MHz~100MHz（Logos2 系列） 8MHz~104MHz（Titan2/Kosmo2 系列）
APB 接口			
i_apb_paddr[7:0]	I	8	APB 接口读写地址总线
i_apb_psel	I	1	APB 接口片选信号 0：没选中 1：选中
i_apb_enable	I	1	APB 接口访问使能 0：不使能 1：使能
i_apb_pwrite	I	1	写操作使能信号 0：读数据 1：写数据
i_apb_pwdata[15:0]	I	16	APB 接口写数据总线
i_apb_prdata[15:0]	O	16	APB 接口读数据总线
o_apb_pready	O	1	APB 接口读写 Ready 信号 写操作 0：数据还未成功写入寄存器 1：数据已成功写入寄存器 读操作 0：读数据还未准备好 1：读数据已经准备好
ADC 控制和状态接口			
i_adc_convst	I	1	主动采样控制信号，高脉冲有效
i_adc_loadsc_n	I	1	控制寄存器加载静态配置值使能信号 0：使能 1：不使能
o_over_temp	O	1	Over Temperature 指示信号 0：正常 1：Over_temp
o_logic_done_a	O	1	ADCA 状态寄存器更新指示信号 0：未更新 1：更新
o_logic_done_b	O	1	ADCB 状态寄存器更新指示信号 0：未更新 1：更新

端口	I/O	位宽	描述
o_adc_clk_out	O	1	传输给 SRB 的 ADC 工作时钟（此时钟不建议用于用户逻辑）
o_adc_dmodified	O	1	控制寄存器改动标志信号 0：APB 已操作过控制寄存器 1：Jtag-APB 写过后，还未进行 APB 操作
o_user_temp_alarm	O	1	温度告警指示信号： 0：正常 1：告警
o_vcc_alarm	O	1	VCC 电压告警指示信号： 0：正常 1：告警
o_vcca_alarm	O	1	VCCA 电压告警指示信号： 0：正常 1：告警
o_vcc_drm_alarm	O	1	VCC_DRM 电压告警指示信号： 0：正常 1：告警
o_vcc_cram_alarm	O	1	VCC_CRAM 电压告警指示信号： 0：正常 1：告警
o_vcc_pu_alarm[14]	O	1	VCC_PU 电压告警指示信号： 0：正常 1：告警
o_vcca_pu_alarm[14]	O	1	VCCA_PU 电压告警指示信号： 0：正常 1：告警
o_vccio_ddr_alarm[14]	O	1	VCCIO_DDR 电压告警指示信号： 0：正常 1：告警

14 仅用于 PG2K400，用于指示电压告警信号。

2.5.2 时序描述

1. APB 写时序




图 2-14 APB 写时序

2. APB 读时序




图 2-15 APB 读时序

2.6 IP 寄存器描述

ADC 模块寄存器信息请参见《*UG040009_Logos2 系列 FPGA 模数转换模块（ADC）用户指南*》[8]、《*UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南*》[9] 、《*UG100009_Kosmo2 系列 SOPC 模数转换模块（ADC）用户指南*》[10]。

2.7 典型应用

ADC IP 的典型应用请参见“2.4 Example Design”。

2.8 说明与注意事项

2.8.1 时钟约束

在生成的 Example Design 工程约束文件 ipmxe_adc_top.fdc 中，已经将 ADC 的 APB 时钟约束到了时钟引脚上。以 Example Design 的工程为例：

```
define_attribute {p:apb_clk} {PAP_IO_DIRECTION} {INPUT}
define_attribute {p:apb_clk} {PAP_IO_LOC} {AG10}
define_attribute {p:apb_clk} {PAP_IO_VCCIO} {1.8}
define_attribute {p:apb_clk} {PAP_IO_STANDARD} {LVCMOS18}
define_attribute {p:apb_clk} {PAP_IO_UNUSED} {TRUE}
```

用户可根据单板实际情况修改约束，以适应实际使用需求。

2.8.2 物理位置约束

在应用中，PDS 软件会自动将 ADC 约束至相关位置，且生成的 Example Design 工程约束文件 ipmxe_adc_top.fdc 中，已对所使能的复用模拟通道进行了相关约束，用户可根据单板实际情况进行修改，以适应实际需求。

ADC 的专用模拟通道为固定引脚，PDS 软件会对其自动约束。

2.8.3 工作模式

1. Power Up Mode

Power Up Mode的主要功能是通过片上探测器检测内部电压信号及温度等。该模式下相关固定配置描述如下：

- 扫描模式：固定为 Unipolar 模式；
- ADC 输入参考源：固定为 On-chip；
- 数据平均次数：固定为 16 次；
- 采样模式：固定为 Continuous。
- 采样通道：固定为内部电压及温度通道。

2. Scan Sequence Mode

Scan Sequence Mode 的主要作用是根据相应配置，对选中的通道进行相应设定的扫描，执行单独一次或循环的扫描。

Scan Sequence Mode 有以下三种扫描配置：

- 单独的 ADCA 扫描，根据控制寄存器中的设定，ADCA 执行相应的扫描。可以单独选择扫描一条通道，也可以一次扫描多条通道。
- ADCA 和 ADCB 成对扫描不同的外部通道[15]，且两个 ADC 选择的外部通道数量相同，并相互独立工作。此时 ADCA 仍可以选择扫描内部温度、电压通道。当 ADCA 扫描温度、电压时，ADCB 处于空转状态。
- ADCA 执行 Power Up Mode，ADCB 扫描外部通道，两个 ADC 相对独立进行扫描。

注意：

• ADCA/ADCB 单独使用时，如果配置在 2 通道模式下，2 分频时，不支持 AVG 等于 1 设置，否则对应的采样率有误。

• PG2L100H 不支持扫描过程中切换通道输入模式，ADCA/ADCB 扫描的所有通道输入模式必须相同。

表 2-10 Scan Sequence Mode 扫描配置说明

扫描模式	对应配置
单独的 ADCA 扫描	Power Down Option：ADCB Power Down Only ADC Core Selection（for VA）：Sampled By ADCA
ADCA 和 ADCB 成对扫描不同的外部通道	Power Down Option：NONE ADC Core Selection（for VA）：Sampled By ADCA
ADCA 执行 Power Up Mode，ADCB 扫描外部通道	Power Down Option：NONE ADC Core Selection（for VA）：Sampled By ADCB

15 该模式下，IP 界面仅可配置 ADCA 扫描的外部通道，ADCB 与之配对的通道会自动使能；此时，通道平均使能和输入模式仍可以单独配置（PG2L100H 除外）。

2.8.4 采样频率说明

1. 采样时钟源为 CLK_OSC

表 2-11 CLK_OSC 下采样频率范围说明

工作模式	采样频率范围
Power Up Mode	39~192kSPS
Scan Sequence Mode	39~1000kSPS

2. 采样时钟源为 CLK_APB

表 2-12 CLK_APB 下采样频率范围说明

工作模式	采样频率范围[16]
Power Up Mode	39~192kSPS
Scan Sequence Mode	39~350kSPS（CLK_APB 频率<36.4MHz） 39~1000kSPS（CLK_APB 频率≥36.4MHz）

3. 实际采样频率计算方式

实际采样频率是根据用户输入的期望采样频率计算得到的在采样频率范围内的最接近的采样频率。具体计算公式如下：

$$div = \frac{clk}{rate(desired) * 26}$$

$$div(act) = \begin{cases} int(div)；(int(div)为偶数） \\ int(div) + 1；（int(div)为奇数） \end{cases}$$

$$rate(act) = \frac{clk}{div(act) * 26}$$

其中，*clk* 为采样时钟源时钟频率；*div* 为根据用户期望的采样频率直接计算得到的时钟分频值，*int(div)*为对 *div* 进行取整后的值，*div(act)*为实际写入的时钟分频值，*rate(act)* 为计算得到的实际采样频率。

16 采样频率与 APB 读取时间有关，具体请参见《*UG040009_Logos2 系列 FPGA 模数转换模块（ADC）用户指南*》[8]、《*UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南*》[9]、《*UG100009_Kosmo2 系列 SOPC 模数转换模块（ADC）用户指南*》[10]。

当计算得到的实际采样频率大于采样频率范围时，会自动将 *div(act)*进行加 2 重新计算出实际采样频率；当计算得到的实际采样频率小于采样频率范围时，会自动将 *div(act)*减 2 重新计算出实际采样频率。

2.8.5 温度及电压监测

1. 温度

在使能温度扫描通道后，可以在 Alarm 界面对温度告警阈值进行配置。用户设置阈值转化为 ADC Code 的公式为：

$$Code = \frac{D_{in} + 273.15}{0.1219}$$

$$T_{up} = int(Code)$$

$$T_{below} = int(Code) + 1$$

其中，D_{in} 为用户界面配置阈值，*Code* 为转换后的寄存器写入值，*int(Code)*为对 *Code* 进行取整操作，T_{up} 为实际写入寄存器的阈值上限，T_{below} 为实际写入寄存器的阈值下限。

2. 电压

在使能电压扫描通道后，可在 Alarm 界面对对应通道的电压告警阈值进行配置。用户设置阈值转化为 ADC Code 的公式为：

$$Code = \frac{4096 * D_{in}}{3}$$

$$V_{up} = int(code)$$

$$V_{below} = int(code) + 1$$

其中，D_{in} 为用户界面配置阈值，*Code* 为转换后的寄存器写入值，*int(Code)*为对 *Code* 进行取整操作，V_{up} 为实际写入寄存器的阈值上限，V_{below} 为实际写入寄存器的阈值下限。

2.8.6 动态修改 IP 配置

通过 APB 接口修改 ADC 内部寄存器后，IP 就会工作在相应的配置下。

推荐：

建议通过 IPC 例化的方式配置用户所需要的 ADC IP。

2.8.7 uart_ctrl 模块读写操作示例

1. 读操作

读取地址 0x01 的数据：“0x72”+“0x01”，为 0x7201。

2. 写操作

向地址 0x01 写入 0x02：“0x77”+“0x01”+“0x0002”，为 0x77010200。

2.8.8 IP 调用方式

用户可直接通过 PDS 添加 IPC 例化生成的 ADC IP 的 idf 的方式来添加 IP。

2.8.9 采样模式切换说明

如需将采样模式从主动采样模式切换到连续采样模式，模式切换需要通过配置地址 0x00 或 0x01 寄存器，触发软复位实现。

2.9 IP 调试手段

Example Design 中的 UART 可以读取 IP 中的控制寄存器和状态寄存器，用于判断 IP 工作模式，UART 模块的使用请参见“2.4.3 1 uart_ctrl”。

更多关于 IP 调试介绍，请参见*《UG040009_Logos2 系列 FPGA 模数转换模块（ADC）用户指南》*[8]、*《UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南》*[9] 、*《UG100009_Kosmo2 系列 SOPC 模数转换模块（ADC）用户指南》*[10]。

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

[8] UG040009_Logos2 系列 FPGA 模数转换模块（ADC）用户指南

[9] UG050009_Titan2 系列 FPGA 模数转换模块（ADC）用户指南

[10] UG100009_Kosmo2 系列 SOPC 模数转换模块（ADC）用户指南

3.2 术语表

A

ADC	Analog-to-Digital Converter

3.3 缩略语表

I

IPC	IP Compiler

P

PDS	Pango Design Suite

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，

任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。