HMIC_S IP
用户指南

（UG042003,V1.15）

（2024-08-30）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2020-04-27	V1.0	1. 初始版本。	V1.0、V1.1
2020-06-04	V1.1	1. 更新界面截图； 2. 更正 DDR3 最高速率为 800Mbps； 3. 注意事项中增加对位置约束的说明。	V1.2
2020-07-16	V1.2	1. 更新界面截图； 2. 更正 DDR3 最高速率为 1066Mbps。	V1.2
2020-09-25	V1.3	1. 更新界面截图； 2. 更新 debug 接口信号说明； 3. 加入 VCS 仿真说明； 4. 更新参考设计框图。	V1.3
2020-10-13	V1.4	1. 增加支持多封装说明。	V1.4
2020-11-12	V1.5	1. 更新界面截图； 2. controller 接口更新； 3. 加入 PLL 参考时钟 bank 选择； 4. 删除 dbg_dll_update_en 端口； 5. 增加注意事项。	V1.5、V1.5a
2020-12-12	V1.5a	1. Read/Write address channel 中，包长相关的描述更新。	V1.5a
2020-12-29	V1.6	1. 更新界面截图； 2. 增加 330H 的两种封装支持。	V1.6
2021-07-20	V1.6a	1. 更新界面截图； 2. 修改器件名，330H 统一改为 390H。	V1.6a
2021-12-03	V1.6b	1. 调整手册架构，规范格式； 2. 文档版本修订记录添加“适用 IP 及对应版本”说明列； 3. 添加 IP 版本变更记录； 4. 完善模块例化相关描述，更新 IP 选择路径界面截图，参见“2.3.1 模块例化”； 5. 更新 Pin/Bank Options 页面截图，增加“Enable fdc file select”配置参数，删除默认 CA_GROUP 选择的界面选项，参见图 2-8、表 2-4； 6. 完善 DDR3 相关界面配置参数默认值描述，添加 DDR2 和 LPDDR 相关默认值描述，更新配置参数说明列表，增加“IP 配置界面默认值”列，参见表 2-2、表 2-3、表 2-4； 7. 更新 Summary 页面截图，增加参考电压和颗粒容量的说明，参见图 2-9； 8. 完善 IP 生成后输出文件描述，参见表 2-5；	V1.6b

日期	文档版本	修订记录	适用 IP 及对应版本
		9. 添加“2.3.5 资源利用”； 10. 新增 Simplified AXI4 与标准 AXI4 详细对比，参见“2.5.2 1 Simplified AXI4 接口”； 11. 更正 Simplified AXI4 接口地址通道读/写时序相关包长描述，参见“2.5.2 1(1) 写地址通道时序”、“2.5.2 1(2) 读地址通道时序”； 12. 完善 DFI 接口列表及 Memory 接口列表，更新位宽参数名“MEM_ROW_WIDTH”、“MEM_BANK_WIDTH”，参见表 2-17、表 2-18； 13. 更新调试接口列表，增加 ck delay 顶层可配端口“ck_dly_set_bin”，完善 Debug 接口信号分类，参见表 2-19； 14. 新增 DFI 接口与标准 DFI 详细差异对比，参见“2.5.4 1 DFI 接口规范”； 15. 完善 Debug 数据描述，参见“2.5.5 Debug 数据描述”； 16. 添加“2.6.2 寄存器访问”； 17. 添加多 BANK-x64 场景下的典型应用，参见“2.7 典型应用”； 18. 完善 mem_dqs、mem_dq 相关 IO 约束描述，参见“2.8.4 IO 约束”； 19. 添加“2.8.5 IP 调试手段”； 20. 新增参考文档、术语表、缩略语表、声明相关内容，参见“第 3 章 附录”。	
2022-04-29	V1.7	1. 增加 V1.7 版本对应的 IP 版本变更记录； 2. 增加 PG2L25H 和 PG2L50H 器件支持，同步更新适用器件列表及资源利用列表，参见表 2-1、表 2-6； 3. 针对 GUI 界面优化，更新 SDRAM 颗粒型号，增加“Enable CS_n”选项，增加 CA 信号合法性检查相关描述，同步更新 Memory Options、Pin/Bank Options 和 Summary 页面截图及对应配置参数说明，参见表 2-3、表 2-4、“注意”、图 2-7、图 2-8、图 2-9； 4. 更新软件版本要求，参见“注意”。	V1.7
2022-10-31	V1.8	1. 增加 V1.8 版本对应的 IP 版本变更记录； 2. 更新软件版本要求，参见“注意”； 3. 更新资源利用列表，参见表 2-6； 4. 调整 ck delay 调试接口（force_ck_dly_en、force_ck_dly_set_bin），更新端口描述，参见表 2-19。	V1.8

日期	文档版本	修订记录	适用 IP 及对应版本
2023-01-13	V1.9	1. 增加 V1.9 版本对应的 IP 版本变更记录； 2. 更新适用器件及封装，参见表 2-1； 3. 更新软件版本要求，参见“注意”； 4. 更新资源利用列表，参见表 2-6； 5. 增加 dbg_error_status 信号说明，参见“2.5.5 2 debug_calib_ctrl 描述”； 6. 增加 SCBV 设置说明章节，参见“2.8.6 SCBV 设置”； 7. 更新参考文档，参见“3.1 参考文档”。	V1.9
2023-04-28	V1.10	1. 增加 V1.10 版本对应的 IP 版本变更记录； 2. 更新软件版本要求，参见“注意”； 3. 针对 UI 界面优化，更新 Memory Type 及器件类型相关配置，参见表 2-2、表 2-3； 4. 更新资源利用列表，参见表 2-6； 5. 修改 AXI 地址映射关系的描述，参见图 2-16； 6. 更新 debug_data 字段定义，增加调试端口(this_group_ca_dly、ck_dqs_diff)，参见表 2-22； 7. 完善 debug_calib_ctrl 字段定义，更新调试端口 dbg_error_status 描述，参见表 2-23； 8. 更新关键指示信号端口 err_flag_led 描述，参见表 2-33。	V1.10
2023-06-28	V1.11	1. 增加 V1.11 版本对应的 IP 版本变更记录； 2. 更新适用器件及封装，参见表 2-1； 3. 更新软件版本要求，参见“注意”； 4. 更新资源利用列表，参见表 2-6； 5. 删除部分冗余 debug 端口，参见表 2-22； 6. 依据命名规范更新封面及文件命名。	V1.11
2023-08-31	V1.12	1. 增加 V1.12 版本对应的 IP 版本变更记录； 2. 更新模块例化，添加 Memory Address Mapping Selection 选项说明，参见表 2-2； 3. 更新资源利用列表，参见表 2-6； 4. 更新 AXI4 接口描述，参见“2.5.2 1 Simplified AXI4 接口”； 5. 更新 dbg_slice_status 描述，参见表 2-24。	V1.12

日期	文档版本	修订记录	适用 IP 及对应版本
2023-10-31	V1.13	1. 增加 V1.13 版本对应的 IP 版本变更记录； 2. 更新适用器件及封装，参见表 2-1； 3. 更新软件版本要求，参见“注意”； 4. 修改 Memory Options 页面 Memory Part 选项及 Select Base Part 选项默认值，参见表 2-3； 5. 更新资源利用列表，参见表 2-6； 6. 修改 DFI 接口写操作时序图，参见图 2-25； 7. 增加不同综合工具使用相应时钟约束的说明，参见“注意”。	V1.13
2023-11-28	V1.13	1. 增加 V1.13a 版本对应的 IP 版本变更记录； 2. 更新“文档版本修订记录”，完善“适用 IP 及对应版本”及“日期”。	V1.13、V1.13a
2024-03-28	V1.13b	1. 增加 V1.13b 版本对应的 IP 版本变更记录； 2. 更新适用器件及封装，参见表 2-1； 3. 更新软件版本要求，参见“注意”； 4. 更新资源利用列表，参见表 2-6。	V1.13b
2024-04-30	V1.14	1. 增加 V1.14 版本对应的 IP 版本变更记录； 2. 更新适用器件及封装，参见表 2-1； 3. 更新软件版本要求，参见“注意”； 4. 更新资源利用列表，参见表 2-6； 5. 增加 Basic Options 页面 AXI Interface Mode Options 选项，修改 Operating Mode 默认值，参见图 2-6、表 2-2； 6. 增加 Controller 接口说明和接口时序描述 Standard AXI4 接口部分，参见“2.5.1 3 Standard AXI4 接口”、“2.5.2 2 Standard AXI4 接口”。	V1.14
2024-08-30	V1.15	1. 增加 V1.15 版本对应的 IP 版本变更记录； 2. 更新软件版本要求，参见“注意”； 3. 更新生成 IP 的输出文件，参见表 2-5； 4. 更新资源利用列表，参见表 2-6； 5. 更新 Controller 接口时序描述中标准 AXI 信号脚注及通道描述，参见“2.5.2 Controller 接口时序描述”； 6. 更新调试端口（ck_dly_en、init_ck_dly_step）及描述，参见表 2-23。	V1.15

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. PG2L HMIC_S IP 初始版本。	2020-04-30
V1.1	1. PG2L HMIC_S IP 迭代版本，规避硬件 Bug。	2020-05-27
V1.2	1. PG2L HMIC_S IP 迭代版本，规避硬件 Bug。	2020-06-08
V1.3	1. 参考设计完善； 2. debug 功能完善； 3. 多次复位偶发 cpd 不 lock 问题修复； 4. dll update 时机优化； 5. 时钟方案优化； 6. PLL 配置参数优化； 7. cdc 问题修复； 8. GUI 界面增加 AL、CL、CWL 参数可配置； 9. 加入 vcs 仿真环境。	2020-09-30
V1.4	1. 支持 PG2L100H 多封装。	2020-10-20
V1.5	1. 参考设计工程中默认加入 rcf 约束，客户自建工程，需要根据 UG 说明自行添加 rcf 约束； 2. 支持 PLL 参考时钟约束到 CA 以外的 Bank； 3. 时钟约束优化； 4. 读校准和眼图校准功能优化； 5. 默认关闭 dll 定期 update； 6. 修复写校准期间 wl_p_dll_bin 跳变问题； 7. 加强 bist 功能。	2020-11-13
V1.5a	1. 提高 1066Mbps 多次复位稳定性； 2. 解决 800x48/800x64 误码问题； 3. 修复 UG 中 axi 接口包长描述错误。 注：该版本仅用于 PG2L100H。	2020-12-12
V1.6	1. 增加了 PG2T330H HRIO FFBG900 和 FFBG676 封装支持； 2. GPLL 和 PPLL 时钟配置参数、时钟约束等优化； 3. 修复 UG 中 axi 接口包长描述错误； 4. 修复一些 bug，提高稳定性。 注：该版本仅用于 PG2T330H。	2020-12-29
V1.6a	1. 修改器件名，PG2T330H 更新为 PG2T390H。	2021-07-20
V1.6b	1. 修复 DQS 管脚分配错误的 bug 和其他一些约束问题； 2. 更改 IP 中 PDS 版本号，“1.0.3”改至“1.0.5”； 3. 解决了仿真中 GTP ISERDES CLKB 端口的问题； 4. 增加 ck delay 顶层可配端口，默认设置 5 个 step； 5. 优化 wrlvling 阶段 DQS 对齐 ck 的判断代码； 6. 更新 UG，调整手册架构，规范格式； 7. 修复 idf 文件 reload 错误的 bug； 8. GUI 界面优化，删除默认 CA_GROUP 选择的界面选项，加入 FDC 导入功能，summary 页增加了参考电压和颗粒容量的说明。	2021-12-03

IP 版本	更新说明	发布时间
V1.7	1. 增加 PG2L25H 和 PG2L50H 两种器件支持； 2. GUI 界面优化，更新 SDRAM 颗粒型号，界面增加 cs_n 信号的使能开关选项，且对 CA 信号进行合法性检查； 3. 修复 critical warnings Route-2036； 4. Controller 代码升级； 5. UG 更新。	2022-04-29
V1.8	1. 修复右边 BANK 的 cpd 位置约束错误的问题； 2. 修复 idf reload 数据位宽错误的问题； 3. 适配 write leveling 时 ck 初始 delay 小于 dqs 初始 delay 的场景； 4. UG 更新。	2022-10-31
V1.9	1. 增加 PG2L200H 器件支持； 2. 增加 PG2L100HX 器件支持； 3. 修改 phy_dq_sysclk 时钟约束方式为边沿对齐； 4. 修改 slice_top 模块名称随工程改变； 5. 加入 dbg_error_status 端口； 6. UG 更新。	2023-01-13
V1.10	1. 改进 write leveling 模块，支持更大的训练范围； 2. Bist 升级； 3. 仿真过程中打印 log 信息； 4. 修复部分 PLL 的反馈时钟错误； 5. 修复控制器代码中 row 地址和 bank 地址转换错误的问题； 6. 针对不同的颗粒位宽生成不同的仿真模型； 7. 在 IP 配置界面将 DDR2 及 LPDDR 移除； 8. UG 更新。	2023-04-28
V1.11	1. 适配 PG2K400 HRIO； 2. 修复 PG2T390 默认配置 50M 时钟的约束错误； 3. 修复特殊配置下 GATE CLMA 约束位置错误问题； 4. 修复自动配置 DQ 管脚产生重复的问题； 5. 修改 spyglass 检出的部分代码风险； 6. 修复生成的端口文件不包含 ref_clk 问题； 7. UG 更新。	2023-06-28
V1.12	1. 训练过程串行化； 2. 优化 bus 端口； 3. 针对单 PHY 以及 controller+phy 的选项例化不同的的代码； 4. 解决 wrcal 过程最大步数溢出风险； 5. 修复 rdcal 过程中 idelay 未保留的问题； 6. 调整 slice_top 中 ca 信号的时钟； 7. 解决验证过程中发现的问题； 8. 在配置界面添加调整 row bank col 顺序的选项； 9. UG 更新。	2023-08-31

IP 版本	更新说明	发布时间
V1.13	1. 适配 PG2T70H； 2. 颗粒默认选项改为 MT41K256M16XX； 3. 修改 fdc 文件，增加 oem 约束，默认为注释状态； 4. 修复部分 bank 只有 3 个 group 时可以选到不存在的 group 导致报错的问题； 5. 修改 mem_rst 信号为可以选择任意管脚； 6. UG 更新。	2023-10-31
V1.13a	1. PG2L100H FBG484 封装支持 x64 位宽。	2023-11-28
V1.13b	1. 适配 PG2T390HX； 2. UG 更新。	2024-03-28
V1.14	1. 增加 PG2T160H 器件支持； 2. 支持标准 AXI4 接口； 3. 修改参考工程中例化的 adc 模块，模式改为 default； 4. 优化 dqs gate 训练逻辑； 5. 扩宽 DLL update 信号； 6. UG 更新。	2024-04-30
V1.15	1. 支持 dqs 管脚同时设置上拉和下拉属性； 2. 修复 DQS 位置与 example 生成工程不一致的问题； 3. 修复 windows 下 64 位 Questa Sim 仿真失败的问题； 4. 修复 PG2L100HX 生成工程报错的问题； 5. 优化读校准 dqs 读窗口大小、中心位置计算逻辑； 6. UG 更新。	2024-08-30

目录

文档版本修订记录 2
IP 版本变更记录 6
第 1 章 前言 13
1.1 关于本手册 13
1.2 手册行文规范 13
第 2 章 IP 使用指南 14
2.1 IP 简介 14
2.1.1 主要特性 14
2.1.2 适用器件及封装 15
2.2 IP 框图 15
2.2.1 Controller + PHY 16
2.2.2 PHY Only 17
2.3 IP 生成流程 17
2.3.1 模块例化 17
2.3.2 约束配置 27
2.3.3 运行仿真 27
2.3.4 综合与布局布线 29
2.3.5 资源利用 29
2.4 Example Design 30
2.4.1 设计框图 30
2.4.2 测试方法 31
2.5 IP 接口描述 32
2.5.1 Controller 接口说明 32
2.5.2 Controller 接口时序描述 36
2.5.3 PHY 接口说明 47
2.5.4 PHY 接口时序描述 52
2.5.5 Debug 数据描述 58
2.6 IP 寄存器描述 60
2.6.1 寄存器说明 61
2.6.2 寄存器访问 64
2.7 典型应用 65
2.8 说明与注意事项 65
2.8.1 AXI4 接口 Burst 计算 65
2.8.2 Column Address Rounding 举例 65
2.8.3 时钟约束 66
2.8.4 IO 约束 67
2.8.5 布线约束 67
2.8.6 SCBV 设置 67
2.9 IP 调试手段 68
2.9.1 关键指示信号 68
2.9.2 内部状态和控制信号 69
第 3 章 附录 70

3.1 参考文档 70
3.2 术语表 70
3.3 缩略语表 71
3.4 声明 72
3.4.1 版权声明 72
3.4.2 免责声明 72

表目录

表 1-1 行文规范说明 13
表 2-1 HMIC_S IP 适用器件及封装 15
表 2-2 Basic Options 页面配置参数说明 21
表 2-3 Memory Options 页面配置参数说明 22
表 2-4 Pin/Bank Options 页面配置参数说明 24
表 2-5 IP 生成后的输出文件 27
表 2-6 HMIC_S IP 基于适用器件的资源利用典型值 29
表 2-7 Global 接口 32
表 2-8 写地址通道 33
表 2-9 读地址通道 33
表 2-10 写数据通道 33
表 2-11 读数据通道 34
表 2-12 写地址通道 34
表 2-13 读地址通道 34
表 2-14 写数据通道 35
表 2-15 读数据通道 35
表 2-16 Config 接口 35
表 2-17 DFI 接口 36
表 2-18 Simplified AXI4 与标准 AXI4 差别 37
表 2-19 Simplified AXI4 与标准 AXI4 详细差别 37
表 2-20 时钟与复位接口 47
表 2-21 DFI 接口 48
表 2-22 Memory 接口 49
表 2-23 调试接口 50
表 2-24 DFI 接口与标准 DFI 差异 53
表 2-25 DFI 接口与标准 DFI 详细差异对比 53
表 2-26 debug_data 各字段定义 58
表 2-27 debug_calib_ctrl 各字段定义 58
表 2-28 dbg_slice_status 各字段定义 59
表 2-29 dbg_slice_state 各字段定义 60
表 2-30 MODE_REG_0_ADDR 各 Bit 定义 61
表 2-31 MODE_REG_1_ADDR 各 Bit 定义 62
表 2-32 MODE_REG_2_ADDR 各 Bit 定义 62
表 2-33 MODE_REG_3_ADDR 各 Bit 定义 63
表 2-34 CTRL_MODE_DATA 各 Bit 定义 63
表 2-35 STATUS_REG_DATA 各 Bit 定义 64
表 2-36 SCBV 设置规则 67
表 2-37 关键指示信号 69
表 2-38 DDRPHY Example Design 串口配置 69

图目录

图 2-1 HMIC_S IP 系统框图 16
图 2-2 HMIC_S IP 选择路径界面 18
图 2-3 工程例化界面 18
图 2-4 HMIC_S IP 接口框图 19
图 2-5 HMIC_S IP 配置参数界面 19
图 2-6 Basic Options 页面 20
图 2-7 Memory Options 页面 22
图 2-8 Pin/Bank Options 页面 24
图 2-9 Summary 页面 26
图 2-10 HMIC_S IP 生成报告界面 26
图 2-11 打开 ModelSim 指令 28
图 2-12 ModelSim 执行仿真脚本 28
图 2-13 VCS 执行仿真脚本 28
图 2-14 Example Design 系统框图 30
图 2-15 Example Design 测试流程图 31
图 2-16 AXI4 接口地址映射的 Memory 地址 1 39
图 2-17 AXI4 接口地址映射的 Memory 地址 2 39
图 2-18 写地址典型时序 40
图 2-19 读地址典型时序 41
图 2-20 写数据典型时序 41
图 2-21 读数据典型时序 42
图 2-22 写地址典型时序 42
图 2-23 读地址典型时序 43
图 2-24 写数据典型时序 43
图 2-25 读数据典型时序 44
图 2-26 APB 接口典型写时序 45
图 2-27 APB 接口典型读时序 45
图 2-28 DDR3 状态请求切换流程图 47
图 2-29 DFI 接口写操作时序 56
图 2-30 DFI 接口读操作时序 57
图 2-31 多 BANK-x64 结构示意图 65
图 2-32 IP 内部时钟结构 66
图 2-33 SCBV 设置界面 68

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 DDR3 IP——HMIC_S (High performance Memory Interface Controller Soft core) IP 的用户指南。本手册内容主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 HMIC_S IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 HMIC_S IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

HMIC_S IP 是紫光同创推出的一款 DDR3 IP，兼容 LPDDR、DDR2，可通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性

HMIC_S IP 产品的主要特性如下。

- 支持 DDR3、DDR2、LPDDR；
- 支持最大数据位宽 72bit；
- 用户接口：精简的 AXI4 总线接口、APB 总线接口；
- 支持可配低功耗模式：Self-Refresh 和 Power Down；
- 支持 DDR3 的最高数据速率达到 1066Mbps；
- 支持 DDR2 的最高数据速率达到 800Mbps；
- 支持 LPDDR 的最高数据速率达到 400Mbps；
- Burst Length 8 和单 Rank；
- PHY 可以单独使用。

2.1.2 适用器件及封装

表 2-1 HMIC_S IP 适用器件及封装

适用器件	支持封装类型
PG2L25H	MBG325
PG2L50H	MBG324/FBG484
PG2L100H	FBG676/FBG484/MBG324
PG2L100HX	FBG676/FBG484/MBG324
PG2L200H	FBB484/FBB676/FFBG1156
PG2T390H	FFBG900/FFBG676
PG2K400	FFBG900/FFBG676
PG2T70H	FBB484/FBB676
PG2T390HX	FFBG900/FFBG676
PG2T160H	FBB484/FFBG676

2.2 IP 框图

HMIC_S IP 系统框图如图 2-1 所示。HMIC_S IP 提供 Controller + PHY 和 PHY Only 两种模式。




图 2-1 HMIC_S IP 系统框图

2.2.1 Controller + PHY

该模式下，IP 包括了 DDR Controller 和 DDR PHY 功能，用户通过 AXI4 接口实现数据的读写，通过 APB 接口实现低功耗和 MRS 的控制。

- AXI4 接口

该接口包括写地址通道、读地址通道、写数据通道和读数据通道四个部分。

用户通过写地址通道和读地址通道发起读写操作；其命令在 UI AXI 模块解析成 Controller 内部命令；在 DCD (DDR Command Decode) 模块分解成 DDR 对应的命令；在 DCP (DDR3 Command Procedure) 模块实现基于 DDR 的时序控制；在 DFI Convert 模块中转换成 DFI 接口传递到 PHY，并最终传递到 DDR Memory 接口。

写数据通过写数据通道接口，经过 Wdata Path 模块直接传递到 DDR PHY，并最终传递到 DDR Memory 接口。

来自 DDR Memory 的读数据在 DDR PHY 采样解析后，经过 Rdata Path 模块同步，通过读数据通道接口返回给用户。

- Config 接口

该接口为一个 APB 配置接口，通过该接口，用户可读取 DDR SDRAM 的状态，实现低功耗和 MRS 的控制。

2.2.2 PHY Only

该模式下，用户需要自行实现 Controller 的设计，并通过 DFI 接口和 PHY 对接，以实现对 DDR SDRAM 的操作。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 HMIC_S IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

HMIC_S IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择 FPGA 的器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System/DDR/Soft 目录下对应版本的 DDR3 Interface，IP 选择路径界面如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

- PG2L25H、PG2L50H、PG2T390H：软件必须使用 2022.1 及以上版本；
- PG2L100H：软件建议使用 2022.2-SP6.8 及以上版本；
- PG2L200H：软件必须使用 2022.2-SP1.2 及以上版本；
- PG2L100HX：软件必须使用 2023.1 及以上版本；
- PG2K400：软件必须使用 2023.2 及以上版本；
- PG2T70H：软件必须使用 2023.2 及以上版本；
- PG2T390HX：软件建议使用 2022.2-SP6.4 及以上版本；
- PG2T160H：软件版本请咨询 FAE。




图 2-2 HMIC_S IP 选择路径界面




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 HMIC_S IP 参数配置界面。界面左侧 Symbol 为接口框图，如图 2-4 所示；右侧为参数配置窗口，如图 2-5 所示。




图 2-4 HMIC_S IP 接口框图




图 2-5 HMIC_S IP 配置参数界面

注意：

请务必按照页面顺序配置 IP 参数，即 Step 1 → Step 2 → Step 3 → Step 4。

参数配置分为四个页面，分别为 Step1: Basic Options，Step2: Memory Options，Step3: Pin/Bank Options，Step4: Summary。HMIC_S IP 配置步骤描述如下。

(1) Step 1: Basic Options

Basic Options 是 IP 的基本配置页面，界面如图 2-6 所示，参数说明参见表 2-2。




图 2-6 Basic Options 页面

表 2-2 Basic Options 页面配置参数说明

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Type Options	Memory Type	使用的 SDRAM 类型，目前可选的类型为： DDR3。	DDR3
Mode Options	Operating Mode	HMIC_S 运行模式选择。可供选择的运行模式为： 1）Controller + PHY； 2）PHY Only； 如果选择 Controller + PHY，生成的 IP 代码包含 Controller 和 PHY； 如果选择 PHY Only，生成的 IP 代码只包含 PHY 的部分。	PHY Only
AXI Interface Mode Options[1]	Standard AXI Interface	选择 Controller AXI 接口为标准 AXI4 模式；	勾选
	Simplified AXI interface	选择 Controller AXI 接口为简化 AXI4 模式；	不勾选
Memory Address Mapping Selection[2]	ROW + BANK + COLUMN	选择 Controller AXI 接口的读写地址映射方式为：“ROW + BANK + COLUMN”，参见图 2-16。	勾选
	BANK + ROW + COLUMN	选择 Controller AXI 接口的读写地址映射方式为：“BANK + ROW + COLUMN”，参见图 2-17。	不勾选
Width Options	Total Data Width[3]	与 HMIC_S 连接的片外 SDRAM 总共的 DQ 宽度。目前支持的总宽度为： 1） 72 2） 64 3） 56 4） 48 5） 40 6） 32 7） 24 8） 16 9） 8	16
Clock Settings	Input Clock Frequency	HMIC_S 的输入时钟，单位 MHz。	50
	Desired Data Rate[4]	期望的数据速率。 DDR3 支持的最高速率为 1066Mbps。 DDR2 支持的最高速率为 800Mbps。 LPDDR 支持的最高速率为 400Mbps。	800Mbps
	Actual Data Rate	实际能达到的数据速率，尽可能接近期望的速率。	-

1 该选项只有在 Operating Mode 为“Controller + PHY”时显示。

2 该选项只有在 Operating Mode 为“Controller + PHY”时显示。

3 PG2L100H 的 FBG484 和 MBG324 封装，PG2L25H 所有封装和 PG2L50H 所有封装的位宽只支持到 32。

4 该参数的配置默认值与“Memory Type”有关，DDR3:800Mbps；DDR2：600Mbps；LPDDR：200Mbps。

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Write and Read Latency	CAS Write Latency(CWL)	CAS Write Latency 配置，单位 tCK。（仅 DDR3 显示）	5
	CAS Latency(CL)	CAS Latency 配置，单位 tCK。（仅 DDR3 显示）	6
	Additive Latency(AL)	Additive Latency 配置，单位 tCK。（仅 DDR3 显示）	CL-2

注：“-”表示 IP 配置界面无该参数默认值。

(2) Step 2: Memory Options

Memory Options 是 Memory 参数的配置页面，界面如图 2-7 所示，参数说明参见表 2-3。




图 2-7 Memory Options 页面

表 2-3 Memory Options 页面配置参数说明

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Memory Part	SDRAM 器件型号[5]	DDR3 支持的型号为： 1） MT41K128M8XX 2） MT41K64M16XX 3） MT41K256M8XX 4） MT41K128M16XX 5） MT41K512M8XX 6） MT41K256M16XX	MT41K256M16XX
	Create Custom Part	定制新的 SDRAM 类型使能选择。 若 IP 支持的上述器件型号均不满足需求，用户可以勾选该选项，在下方 Custom Memory Part 选项框中基于参考型号定制新的 SDRAM 类型。	不勾选

5 该参数的配置默认值与“Memory Type”有关，DDR3：MT41K128M16XX ；DDR2：MT47H128M16XX-25E；LPDDR：MT46H128M16XXXX-5L-IT。

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Custom Memory Part[6]	Select Base Part[7]	定制 SDRAM 的参考型号。	MT41K256M16XX
	Timing Parameters[8]	定制 SDRAM 的 Timing 参数，包含：trfc、tras、trp、trcd、twr、trefi、trtp、twtr。	1）trfc：160 2）tras：36 3）trp：13.5 4）trcd：13.5 5）twr：15 6）trefi：7.8 7）trtp：7.5 8）twtr：7.5
	Row Address[9]	行地址。	14
	Column Address[10]	列地址。	10
	Bank Address[11]	Bank 地址。	3
Drive Options[12]	Output Driver Impedance Control	DDR3 支持的驱动能力选项。详细说明请参见：*JESD79-3D, DDR3 SDRAM Standard*[8]。	RZQ/6
	RTT(nominal)-ODT		RZQ/4

6 该选项框在勾选“Create Custom Part”选项时显示，用于定制新的 SDRAM 类型。

7 该参数的配置默认值与“Memory Type”有关，DDR3：MT41K128M16XX；DDR2：MT47H128M16XX-25E；LPDDR：MT46H128M16XXXX-5L-IT。

8 该参数的配置默认值与“Memory Type”有关，DDR3：1) trfc：160，2) tras：36，3)trp：13.5，4) trcd：13.5，5) twr：15，6)trefi：7.8，7)trtp：7.5，8)twtr：7.5；DDR2：1)trfc：197.5，2) tras：40，3)trp：12.5，trcd：12.5，5)twr：15，6) trefi：7.8，7) trtp：7.5，8) twtr：7.5；LPDDR：1)trfc：72，2)tras：38.4，3) trp：14.4，4) trcd：14.4，5) twr：14.4，6)trefi：7.8，7) twtr：2。

9 该参数的配置默认值与“Memory Type”有关，DDR3：14；DDR2：14；LPDDR：14。

10 该参数的配置默认值与“Memory Type”有关，DDR3：10；DDR2：10；LPDDR：11。

11 该参数的配置默认值与“Memory Type”有关，DDR3：3；DDR2：3；LPDDR：2。

12 驱动能力相关的选项参数及其默认配置与“Memory Type”有关，不同 SDRAM 类型对应的驱动能力选项及其默认配置描述如下：

DDR3：Output Driver Impedance Control（默认配置：RZQ/6），RTT(nominal)-ODT（默认配置：RZQ/4）；

DDR2：Output Driver Strength（默认配置：Full strength），RTT(nominal)-ODT（默认配置：75ohms）；

LPDDR：Driver Strength（默认配置：Full strength）。

(3) Step 3: Pin/Bank Options

Pin/Bank Options 是接口参数的配置页面，界面如图 2-8 所示，详细参数说明见表 2-4。




图 2-8 Pin/Bank Options 页面

注意：

“Step 3 : Pin/Bank Options”中的所有配置项，都必须按照实际单板上的管脚分配情况进行配置。生成 IP 后，再把 DQ 信号、复位信号和状态信号管脚位置按照实际单板上的管脚分配情况进行约束，否则跑 Flow 可能会出错。

表 2-4 Pin/Bank Options 页面配置参数说明

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Memory Pin Constraint File Select	Enable fdc file select	可导入自定义的 fdc 文件。 使能时，可在文本框中输入用户 fdc 文件路径，将自动读取 fdc 文件中的 Memory 接口约束，并配置 UI 中 Control/Address 和 Data Pin。 注：用户 fdc 中 Memory 接口信号名必须与 Example Design 中 Memory 接口信号名一致。	不使能

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
PLL Reference Clock Pin Options	PLL Reference Bank[13]	PLL 参考时钟所在的 Bank。	L5
Control/ Address Pin Options	Control/Address Bank[13]	Memory 接口的控制和地址线所在的 Bank。	L5
	Enable CS_n	Mem_cs_n 信号使能选择。	使能
	Custom Control/Address Group	用户自定义控制和地址总线分组使能选择。 勾选：用户自定义每个 PAD 的分组和管脚约束； 不勾选：默认分组。	不使能
	控制及地址信号	该选项框在勾选“Custom Control/Address Group”选项时显示，用于选择控制及地址信号对应 PAD 所在的 Group 和 Pin。	-
Data Pin Options	Bank Number[14]	选择 DQ[15]所在的 Bank。	L6
	Group Number[16]	选择 DQ[15] 所在的 Group。	G1

注：“-”表示 IP 配置界面无该参数默认值。

注意：

- 针对“Custom Control/Address Group”选项，由于实际使用时 PCB 的走线不同，建议使用自定义分组。
- 勾选“Custom Control/Address Group”选项进行自定义管脚配置时，需确保不要将信号约束在同一管脚。若有管脚约束在相同位置，UI 界面将标红提示相应的 Pin Number。

13 该参数的配置默认值与所选器件及封装有关，PG2L25H：1)MBG325：L5；PG2L50H：1)MBG324：L5，2)FBG484：L4；PG2L100H：1) FBG484：R5，2)FBG676：L5，3) MBG324：R5；PG2T390H：1)FFBG900：L3，2) FFBG676：L5；PG2L200H：1) FBB484：R5，2)FBB676：L5，3) FFBG1156：R4；PG2L100HX：1) FBG484：R5，2)FBG676：L5，3) MBG324：R5；PG2K400：1)FFBG900：L8，2) FFBG676：L6；PG2T70H：1) FBB484：L5，2)FBB676：L5。

14 该参数的配置默认值与所选器件及封装有关，以 DQ[0-7]为例，PG2L25H：1)MBG325：L4；PG2L50H：1)MBG324：L4，2)FBG484：L3；PG2L100H：1)FBG484：R4，2)FBG676：L6，3)MBG324：R4；PG2T390H：1)FFBG900：L2，2)FFBG676：L6；PG2L200H：1)FBB484：R4，2)FBB676：L6，3)FFBG1156：R3；PG2L100HX：1)FBG484：R4，2)FBG676：L6，3)MBG324：R4；PG2K400：1)FFBG900：L9，2)FFBG676：L7；PG2T70H：1)FBB484：L4，2)FBB676：L6。

15 DQ[8-15]在数据位宽大于 8 时显示，DQ[16-23]在数据位宽大于 16 时显示，DQ[24-31]在数据位宽大于 24 时显示，DQ[32-39]在数据位宽大于 32 时显示，DQ[40-47]在数据位宽大于 40 时显示，DQ[48-55]在数据位宽大于 48 时显示，DQ[56-63]在数据位宽大于 56 时显示，DQ[64-71]在数据位宽大于 64 时显示。

16 该参数的配置默认值与所选器件及封装有关，以 DQ[0-7]为例，PG2L25H：1)MBG325：G1；PG2L50H：1)MBG324：G0，2)FBG484：G2；PG2L100H：1)FBG484：G0，2)FBG676：G1，3)MBG324：G2；PG2T 390H：1)FFBG900：G0，2)FFBG676：G3；PG2L200H：1)FBB484：G0，2)FBB676：G1，3)FFBG1156：G1；PG2L100HX：1)FBG484：G0，2)FBG676：G1，3)MBG324：G2；PG2K400：1)FFBG900：G2，2)FFBG676：G0；PG2T70H：1)FBB484：G0，2)FBB676：G3。

(4) Step 4 : Summary

Summary 页面用于打印当前的配置信息，不需要配置参数，页面如图 2-9 所示。




图 2-9 Summary 页面

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮生成 IP，即可生成相应于用户特定设置的 HMIC_S IP 代码。生成 IP 的信息报告界面如图 2-10 所示。



图 2-10 HMIC_S IP 生成报告界面

注意：

IP 自带生成的.pds 文件和.fdc 文件仅供参考，使用时请根据实际的管脚连接更改管脚约束。

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出表 2-5 所示文件。

表 2-5 IP 生成后的输出文件

输出文件[17]	说明
$instname.v	所生成 IP 的 Controller + PHY 的顶层.v 文件。
$instname_ddrphy_top.v	所生成 IP 的 PHY 顶层.v 文件。
$instname.idf	所生成 IP 的配置文件。
para.vh	所生成 IP 的宏定义文件。
/rtl/*	所生成 IP 的 RTL 代码文件。
/example_design/*	所生成 IP 的 Example Design 所使用的 Test Bench 以及相应 Memory Simulation Model 文件。
/pnr/*	所生成 IP 的 Example Design 相应的工程文件.pds 与管脚约束文件.fdc。
/sim/*	所生成 IP 的仿真目录。sim.tcl 是 modelsim 仿真脚本，makefile 是 vcs 仿真脚本，sim_file_list.f 是仿真文件 list。
/sim_lib/*	IP 所需的加密文件目录。
/rev_1	综合报告默认输出路径。（该文件夹仅在指定综合工具后才会生成）
readme.txt	readme 文件，描述 IP 生成后，生成目录的结构。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5] ， *Physical_Constraint_Editor_User_Guide*[6] ，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

HMIC_S IP 的仿真是基于 Example Design 的 Test Bench 进行的。有关 Example Design 的详细信息请参见“2.4 Example Design”。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

1. Modelsim 仿真

仿真运行步骤：打开 cmd.exe，在命令行中将当前目录切换到 IP 生成目录下的 /sim/modelsim，运行 vsim（服务器上使用 vsim -64），打开 ModelSim 仿真软件，如图 2-11 所示。

17 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。




图 2-11 打开 ModelSim 指令

在 ModelSim 仿真软件中运行 ctrl_phy_sim.tcl 脚本即可进行仿真，如图 2-12 所示。




图 2-12 ModelSim 执行仿真脚本

2. VCS 仿真

Terminal 中进入 sim/vcs 目录，输入 make 后回车，即可开始仿真，如图 2-13 所示。



图 2-13 VCS 执行仿真脚本

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8　说明与注意事项”。

2.3.5 资源利用

表 2-6 HMIC_S IP 基于适用器件的资源利用典型值

器件	配置模式	IP 工作模式	资源利用典型值				
			LUT	FF	GPLL	PPLL	USCM
PG2L25H	DDR3 x32	Controller + PHY	4208	4094	2	2	2
PG2L50H	DDR3 x32	Controller + PHY	4200	4094	2	2	2
PG2L100H	DDR3 x32	Controller + PHY	4711	4179	2	2	2
	DDR3 x64	Controller + PHY	6885	5794	2	3	2
	DDR3 x32	Controller + PHY、Standard AXI4	7042	9214	2	2	2
PG2L100HX	DDR3 x32	Controller + PHY	4290	4148	2	2	2
	DDR3 x64	Controller + PHY	6479	5732	2	3	2
PG2L200H	DDR3 x32	Controller + PHY	4209	4094	2	2	2
	DDR3 x64	Controller + PHY	6274	5676	2	3	2
PG2T390H	DDR3 x16	Controller + PHY	3528	3373	2	2	2
	DDR3 x32	Controller + PHY	4703	4183	2	2	2
PG2K400	DDR3 x32	Controller + PHY	4260	4150	2	2	2
	DDR3 x64	Controller + PHY	6356	5734	2	3	2
PG2T70H	DDR3 x32	Controller + PHY	4171	4148	2	2	2
	DDR3 x64	Controller + PHY	6235	5730	2	3	2
PG2T390HX	DDR3 x32	Controller + PHY	4262	4094	2	2	2
	DDR3 x64	Controller + PHY	6343	5676	2	3	2
PG2T160H	DDR3x32	Controller + PHY、Simlified AXI4	4338	4283	2	2	2
	DDR3x32	Controller + PHY、Standard AXI4	6460	8598	2	2	2

2.4 Example Design

本节主要介绍基于 HMIC_S IP (Controller + PHY 模式)的 Example Design 方案。该方案用户逻辑作为 AXI Master，HMIC_S IP 作为 AXI Slave，用户逻辑通过 AXI 接口的 Write 通道写入数据，在 AXI 接口的 Read 通道接收数据并进行数据比对，若数据错误，将点亮 Error LED。

2.4.1 设计框图




图 2-14 Example Design 系统框图

Example Design 的系统框图如图 2-14 所示，其中 test_main_ctrl 模块为 AXI 读写指令的控制模块，test_wr_ctrl 模块为 AXI 写指令和写数据的控制模块，test_rd_ctrl 模块为 AXI 读指令和读数据的控制模块，uart_ctrl 模块为串口转换模块，方便调试时进行控制和读取内部状态。

2.4.2 测试方法

在 Example Design 中，用户逻辑对 HMIC_S IP 进行读写，并对回读数据校验，详细的测试流程如图 2-15 所示。




图 2-15 Example Design 测试流程图

系统上电或者硬复位启动后，HMIC_S IP 开始执行初始化，待初始化完成（ddrc_init_done 拉起），test_main_ctrl 模块控制 test_wr_ctrl 模块产生写指令和写数据对 DDR 颗粒的数据初始化，写满后，test_main_ctrl 开始进行随机读写，test_rd_ctrl 对回读的数据进行检验，判断数据是否出错。

注意：

用 IP 生成的 Example Design，不能直接跑 Flow 上板测试，需要根据单板的实际引脚连接关系进行管脚约束，然后跑 Flow 上板测试。

2.5 IP 接口描述

本节介绍 HMIC_S IP 相关接口说明及时序描述。

2.5.1 Controller 接口说明

1. Global 接口

表 2-7 Global 接口

端口	I/O	位宽	有效值	描述
clk	I	1	-	外部时钟输入。
rst_n	I	1	低电平	外部复位输入。
phy_init_done	I	1	高电平	ddrphy 的初始化完成标志： 1’b1：ddrphy 初始化已完成； 1’b0：ddrphy 初始化未完成；
ddr_init_done	O	1	高电平	IP 的初始化完成标志： 1’b1：ddr IP 初始化已完成； 1’b0：ddr IP 初始化未完成，外部对 ddr IP 的操作无效。

注：“-”表示无该项参数。

2. Simplified AXI4 接口

(1) 写地址通道

表 2-8 写地址通道

端口	I/O	位宽	有效值	描述
axi_awaddr	I	CTRL_ADDR_WIDTH	-	AXI 写地址。
axi_awuser_ap	I	1	高电平	AXI 写并自动 precharge。
axi_awuser_id	I	4	-	AXI 写地址 ID。
axi_awlen	I	4	-	AXI 写突发长度。
axi_awready	O	1	高电平	AXI 写地址 ready。
axi_awvalid	I	1	高电平	AXI 写地址 valid。

注：“-”表示无该项参数。

(2) 读地址通道

表 2-9 读地址通道

端口	I/O	位宽	有效值	描述
axi_araddr	I	CTRL_ADDR_WIDTH	-	AXI 读地址。
axi_aruser_ap	I	1	高电平	AXI 读并自动 precharge。
axi_aruser_id	I	4	-	AXI 读地址 ID。
axi_arlen	I	4	-	AXI 读突发长度。
axi_arready	O	1	高电平	AXI 读地址 ready。
axi_arvalid	I	1	高电平	AXI 读地址 valid

注：“-”表示无该项参数。

(3) 写数据通道

表 2-10 写数据通道

端口	I/O	位宽	有效值	描述
axi_wdata	I	DQ_WIDTH*8	-	AXI 写数据。
axi_wstrb	I	DQ_WIDTH*8/8	高电平	AXI 写数据 strobes。
axi_wready	O	1	高电平	AXI 写数据 ready。
axi_wusero_id	O	4	-	AXI 写数据 ID。
axi_wusero_last	O	1	高电平	AXI 写数据 last。

注：“-”表示无该项参数。

(4) 读数据通道

表 2-11 读数据通道

端口	I/O	位宽	有效值	描述
axi_rid	O	4	-	AXI 读数据 ID。
axi_rlast	O	1	高电平	AXI 读数据 last 信号。
axi_rvalid	O	1	高电平	AXI 读数据 valid。
axi_rdata	O	DQ_WIDTH*8	-	AXI 读数据。

注：“-”表示无该项参数。

3. Standard AXI4 接口

(1) 写地址通道

表 2-12 写地址通道

端口	I/O	位宽	有效值	描述
axi_awaddr	I	AXI_ADDR_WIDTH	-	AXI 写地址。
axi_awid	I	8	-	AXI 写地址 ID。
axi_awsize	I	3	-	AXI 写突发 size。
axi_awburst	I	2	-	AXI 写突发 type。
axi_awlen	I	8	-	AXI 写突发长度。
axi_awready	O	1	高电平	AXI 写地址 ready。
axi_awvalid	I	1	高电平	AXI 写地址 valid。

注：“-”表示无该项参数。

(2) 读地址通道

表 2-13 读地址通道

端口	I/O	位宽	有效值	描述
axi_araddr	I	AXI_ADDR_WIDTH	-	AXI 读地址。
axi_arid	I	8	-	AXI 读地址 ID。
axi_arsize	I	3	-	AXI 读突发 size。
axi_arburst	I	2	-	AXI 读突发 type。
axi_arlen	I	8	-	AXI 读突发长度。
axi_arready	O	1	高电平	AXI 读地址 ready。
axi_arvalid	I	1	高电平	AXI 读地址 valid。

注：“-”表示无该项参数。

(3) 写数据通道

表 2-14 写数据通道

端口	I/O	位宽	有效值	描述
axi_wdata	I	AXI_DATA_WIDTH*8	-	AXI 写数据。
axi_wstrb	I	AXI_DATA_WIDTH*8/8	高电平	AXI 写数据 strobes。
axi_wvalid	I	1		AXI 写数据 valid。
axi_wready	O	1	高电平	AXI 写数据 ready。
axi_bready	I	1	高电平	AXI 写回复 ready。
axi_bid	O	8	-	AXI 写数据 ID。
axi_bresp	O	2	-	AXI 写回复。
axi_bvalid	O	1		AXI 写回复 valid。
axi_wlast	I	1	高电平	AXI 写数据 last。

注：“-”表示无该项参数。

(4) 读数据通道

表 2-15 读数据通道

端口	I/O	位宽	有效值	描述
axi_rid	O	8	-	AXI 读数据 ID。
axi_rlast	O	1	高电平	AXI 读数据 last 信号。
axi_rvalid	O	1	高电平	AXI 读数据 valid。
axi_rdata	O	AXI_DATA_WIDTH*8	-	AXI 读数据。
axi_rready	I	1		AXI 读数据 ready。 注：axi_rready 需要在 axi_rvalid 有效时一直拉高。
axi_rresp	O	2		AXI 读回复。

注：“-”表示无该项参数。

4. Config 接口

表 2-16 Config 接口

端口	I/O	位宽	有效值	描述
apb_clk	I	1	高电平	APB 时钟。
apb_rst_n	I	1	低电平	APB 复位。
apb_sel	I	1	高电平	APB Select。
apb_enable	I	1	高电平	APB 端口 enable。
apb_addr	I	8	-	APB 地址总线。
apb_write	I	1	高电平	APB 读写方向，高电平写，低电平读。

端口	I/O	位宽	有效值	描述
apb_ready	O	1	高电平	APB 端口 Ready。
apb_wdata	I	16	-	APB 写数据。
apb_rdata	O	16	-	APB 读数据。

注：“-”表示无该项参数。

5. DFI 接口

表 2-17 DFI 接口

端口	I/O	位宽	有效值	描述
dfi_address	O	4*ROW_ADDR_WIDTH	-	DFI 地址总线。
dfi_bank	O	4*BADDR_WIDTH	-	DFI bank.地址总线。
dfi_reset_n	O	4	-	DFI chip reset。
dfi_cs_n	O	4	-	DFI chip select。
dfi_ras_n	O	4	-	DFI row address strobe bus。
dfi_cas_n	O	4	-	DFI column address strobe。
dfi_we_n	O	4	-	DFI write enable signal。
dfi_cke	O	4	-	DFI clock enable。
dfi_odt	O	4	-	DFI on-die termination control bus。
dfi_rddata_valid	I	1	高电平	dfi 接口的读数据有效。
dfi_rddata	I	DQ_WIDTH*8	-	dfi 接口的数据。
dfi_wrdata_en	O	4	高电平	DFI write enable signal。
dfi_wrdata	O	DQ_WIDTH*8	-	DFI 写数据。
dfi_wrdata_mask	O	DQ_WIDTH*8/8	高电平	DFI Write data byte mask。
dfi_init_complete	I	1	高电平	PHY 完成 training 相关操作，已处于 normal 状态。
dfi_error	I	1	高电平	PHY training 错误指示。
dfi_phyupd_req	I	1	-	PHY 请求进行 update。
dfi_phyupd_ack	O	1	-	dfi_phy_req 的反馈信号，允许 PHY 进行 update。

注：“-”表示无该项参数。

2.5.2 Controller 接口时序描述

Simplified AXI4 接口采用的是经过剪裁过的精简 AXI4 协议，Standard AXI4 接口是标准的 AXI4 协议。Config 接口采用的是 APB 协议。

本设计定义的 Simplified AXI4 接口与标准的 AXI4 协议区别参见表 2-18 和表 2-19。

表 2-18 Simplified AXI4 与标准 AXI4 差别

通道	差异
Write address channel	保留 AWID，AWADDR，AWLEN，AWUSER，AWVALID，AWREADY 端口；去掉 AWSIZE，AWBURST，AWLOCK，AWCACHE，AWPROT，AWQOS，AWREGION 端口。
Write data channel	保留 WID，WDATA，WSTRB，WLAST，WREADY 端口；去掉 WUSER 和 WVALID 端口。
Write responsechannel	N/A。
Read address channel	保留 ARID，ARADDR，ARLEN，ARUSER，ARVALID，ARREADY 端口；去掉 ARSIZE，ARBURST，ARLOCK，ARCACHE，ARPROT，ARQOS，ARREGION 端口。
Read data channel	保留 RID，RDATA，RLAST，RVALID；去掉 RRESP，RUSER 端口。
Low-power interface	N/A。
Clock	AXI 与 MC 的 clock 相同。

表 2-19 Simplified AXI4 与标准 AXI4 详细差别

接口信号分类	标准 AXI4	简化 AXI4	信号源	描述	兼容方法
Global signals	ACLK	clk	Clock Source	全局时钟信号	PHY 内核分频时钟
	ARESETn	rst_n	Reset Source	全局复位信号，低有效	MC 复位时钟
Write address channel signals	AWID[18]	axi_awuser_id	Master	写地址 ID	不使用时可分配固定值
	AWADDR[18]	axi_awaddr	Master	写地址	参见脚注
	AWLEN[18]	axi_awlen	Master	突发写的长度	默认突发大小为 8
	AWSIZE[18]	N/A	Master	突发写的大小	参见脚注
	AWBURST[18]	N/A	Master	突发类型	参见脚注
	AWLOCK[19]	N/A	Master	锁类型	参见脚注
	AWCACHE[19]	N/A	Master	缓存类型	参见脚注
	AWPROT[19]	N/A	Master	保护类型	参见脚注
	AWQOS[19]	N/A	Master	写 QOS 标志符	参见脚注
	AWREGION[19]	N/A	Master	写域标志符	参见脚注

18 接口时序请参见“2.5.2 1 Simplified AXI4 接口时序
写地址通道时序”、“2.5.2 1(2) 读地址通道时序”、“2.5.2 1(3) 写数据通道时序”、“2.5.2 1(4) 读数据通道时序”。

19 在 DDR3 IP 例化模块基础上，提供封装模块层，预留输入接口，作为输入信号不接入控制器。

接口信号分类	标准 AXI4	简化 AXI4	信号源	描述	兼容方法
	AWUSER[18]	axi_awuser_ap	Master	用户自定义，写并自动 precharge	参见脚注
	AWVALID[18]	axi_awvalid	Master	写地址有效	参见脚注
	AWREADY18	axi_awready	Slave	写地址准备	参见脚注
Write data channel signals	WID[18]	axi_wusero_id	Master	写 ID	不使用时可分配固定值
	WDATA[18]	axi_wdata	Master	写数据	参见脚注
	WSTRB[18]	axi_wstrb	Master	写选通	参见脚注
	WLAST[18]	axi_wusero_last	Master	写最后一个标记	参见脚注
	WUSER[19]	N/A	Master	用户自定义	参见脚注
	WVALID[19]	N/A	Master	写有效	参见脚注
	WREADY[18]	axi_wready	Slave	写准备	参见脚注
Write response channel signals	BID[20,]	N/A	Slave	响应 ID	参见脚注
	BRESP[20]	N/A	Slave	写响应	参见脚注
	BUSER[20]	N/A	Slave	用户自定义	参见脚注
	BVALID[20]	N/A	Slave	写响应有效	参见脚注
	BREADY[19]	N/A	Master	写响应准备	参见脚注
Read address channel signals	ARID[18]	axi_aruser_id	Master	读 ID	不使用时可分配固定值
	ARADDR[18]	axi_araddr	Master	读数据地址	参见脚注
	ARLEN[18]	axi_arlen	Master	突发长度	参见脚注
	ARSIZE[19]	N/A	Master	突发大小	参见脚注
	ARBURST[19]	N/A	Master	突发类型	参见脚注
	ARLOCK[19]	N/A	Master	锁类型	参见脚注
	ARCACHE[19]	N/A	Master	缓存类型	参见脚注
	ARPROT[19]	N/A	Master	包含类型	参见脚注
	ARQOS[19]	N/A	Master	读地址 QOS 标志符	参见脚注
	ARREGION[19]	N/A	Master	读地址域标志符	参见脚注
	ARUSER[18]	axi_aruser_ap	Master	用户自定义，读并自动 precharge	参见脚注
	ARVALID[18]	axi_arvalid	Master	读地址有效	参见脚注
	ARREADY[18]	axi_arready	Slave	读地址准备	参见脚注
Read data channel signals	RID[18]	axi_rid	Slave	读 ID	参见脚注
	RDATA[18]	axi_rdata	Slave	读数据	参见脚注
	RRESP[20]	N/A	Slave	读响应	参见脚注
	RLAST[18]	axi_rlast	Slave	读最后一个数据	参见脚注
	RUSER[20]	N/A	Slave	用户自定义	参见脚注

20 在 DDR3 IP 例化模块基础上，提供封装模块层，预留输出接口，作为输出信号可分配固定值即可。

接口信号分类	标准 AXI4	简化 AXI4	信号源	描述	兼容方法
	RVALID[18]	axi_rvalid	Master	读有效	参见脚注
	RREADY[19]	N/A	Master	读准备	参见脚注
Low-power interface signals	CSYSREQ[19]	N/A	时钟控制器	系统低功耗请求	参见脚注
	CSYSACK[19]	N/A	外围设备	低功耗请求响应	参见脚注
	CACTIVE[19]	N/A	外围设备	时钟活动	参见脚注

Simplified AXI4 接口包含 4 个通道，分别为写地址通道、读地址通道、写数据通道、读数据通道；Standard AXI4 包含 5 个通道，分别为写地址通道、读地址通道、写数据通道、读数据通道以及写响应通道。一般来说，需先发送地址，再收发数据。用户可通过不同的 id 号，判断返回数据是否为请求值。

AXI4 接口地址与 Memory 地址的对应关系有两种，对应配置界面的“Memory Address Mapping Selection”选项区域。当选择“ROW+BANK+COLUMN”时，AXI4 接口地址与 Memory 地址的对应关系如图 2-16 所示；当选择“BANK+ROW+COLUMN”时，AXI4 接口地址与 Memory 地址的对应关系如图 2-17 所示。



图 2-16 AXI4 接口地址映射的 Memory 地址 1




图 2-17 AXI4 接口地址映射的 Memory 地址 2

说明：

当用户请求在 Column 边界时，将发生 Column Address Rounding。相关举例说明请参见“2.8.2 Column Address Rounding 举例”。

1. Simplified AXI4 接口时序

(1) 写地址通道时序

写地址通道包含的信号：axi_awready，axi_awvalid，axi_awaddr，axi_awuser_ap，axi_awuser_id，axi_awlen。典型时序如图 2-18 所示。




图 2-18 写地址典型时序

- 一次握手完成条件：axi_awready 与 axi_awvalid 同时有效。
- 包长由 axi_awlen 控制，包长为 axi_awlen 的值加 1。
- 握手过程：从 axi_awvalid 有效的时钟上升沿开始，axi_awaddr，axi_awuser_ap，axi_awuser_id，axi_awlen 需保持不变直到握手完成后释放。

(2) 读地址通道时序

读地址通道包含的信号：axi_arready，axi_arvalid，axi_araddr，axi_aruser_ap，axi_aruser_id，axi_arlen。典型时序如图 2-19 所示。




图 2-19 读地址典型时序

- 一次握手完成条件：axi_arready 与 axi_arvalid 同时有效。
- 包长由 axi_arlen 控制，包长为 axi_arlen 的值加 1。
- 握手过程：从 axi_arvalid 有效的时钟上升沿开始，axi_araddr，axi_aruser_ap，axi_aruser_id，axi_arlen 需保持不变直到握手完成后释放。

(3) 写数据通道时序

写数据通道包含的信号：axi_wready，axi_wusero_id，axi_wusero_last，axi_wdata 和 axi_wstrb。典型时序如图 2-20 所示。




图 2-20 写数据典型时序

- 传输有效指示：axi_wready 有效。
- 一次传输结束指示：axi_wusero_last 有效。
- 传输过程中：axi_wready，axi_wusero_id 和 axi_wusero_last 同步接收，axi_wdata 和 axi_wstrb 同步发送。

(4) 读数据通道时序

读数据通道包含的信号：axi_rdata, axi_rid, axi_rlast 和 axi_rvalid。典型时序如图 2-21 所示。




图 2-21 读数据典型时序

- 传输有效指示：axi_rvalid 有效。
- 一次传输结束指示：axi_rlast 有效。

2. Standard AXI4 接口时序

(1) 写地址通道时序

写地址通道包含的信号：axi_awready，axi_awvalid，axi_awaddr，axi_awsize，axi_awburst，axi_awid，axi_awlen。典型时序如图 2-22 所示。




图 2-22 写地址典型时序

- 一次握手完成条件：axi_awready 与 axi_awvalid 同时有效。
- 包长由 axi_awlen 控制，包长为 axi_awlen 的值加 1。
- 握手过程：从 axi_awvalid 有效的时钟上升沿开始，axi_awaddr，axi_awid，

axi_awlen 需保持不变直到握手完成后释放。

(2) 读地址通道时序

读地址通道包含的信号：axi_arready，axi_arvalid，axi_araddr，axi_arburst，axi_arsize，axi_arid，axi_arlen。典型时序如图 2-23 所示。




图 2-23 读地址典型时序

- 一次握手完成条件：axi_arready 与 axi_arvalid 同时有效。
- 包长由 axi_arlen 控制，包长为 axi_arlen 的值加 1。
- 握手过程：从 axi_arvalid 有效的时钟上升沿开始，axi_araddr，axi_arid，axi_arlen 需保持不变直到握手完成后释放。

(3) 写数据、写响应通道时序

写数据通道包含的信号：axi_wready，axi_wvalid，axi_bready，axi_bid，axi_bresp，axi_bvalid，axi_wlast，axi_wdata 和 axi_wstrb。典型时序如图 2-24 所示。




图 2-24 写数据典型时序

- 传输有效指示：axi_wready 有效。
- 一次传输结束指示：axi_wlast 有效。
- 传输过程中：axi_wready，axi_bid 和 axi_wlast 同步接收，axi_wdata 和 axi_wstrb 同步发送。

(4) 读数据通道时序

读数据通道包含的信号： axi_rdata, axi_rready, axi_rresp, axi_rid, axi_rlast 和 axi_rvalid。典型时序如图 2-25 所示。




图 2-25 读数据典型时序

- 传输有效指示：axi_rvalid 有效。
- 一次传输结束指示：axi_rlast 有效。
- axi_rready 需要在 axi_rvalid 有效时一直拉高。

3. Config 接口

Config 接口采用标准的 APB 协议。通过配置对应的寄存器，可使 DDR3 SDRAM 在 Power Down，Self-Refresh，MRS 和 Normal 各状态间互相切换。通过读取对应的寄存器，可以查询 DDR3 当前状态。

APB 接口是半双工通信，读写数据线独立，控制线和地址线复用。每次握手至少需要消耗 2 个 apb_clk 的周期。

APB 接口包含的信号：apb_enable，apb_ready，apb_rdata，apb_sel，apb_write，apb_wdata，apb_clk。

一次握手完成条件：apb_enable 与 apb_ready 同时有效。

(1) APB 接口写时序

APB 接口典型写时序如图 2-26 所示。




图 2-26 APB 接口典型写时序

- 第一个时钟周期：apb_sel，apb_write 拉高，apb_addr，apb_wdata 给初值，它们需维持稳定直到握手完成后释放。
- 第二个时钟周期：apb_enable 拉高直到握手完成后释放。

(2) APB 接口读时序

APB 接口典型读时序如图 2-27 所示。




图 2-27 APB 接口典型读时序

- 第一个时钟周期：apb_sel 拉高，apb_write 拉低，apb_addr 给初值，它们需维持稳定直到握手完成后释放。
- 第二个时钟周期：apb_enable 拉高直到握手完成后释放。

- 有效数据：apb_rdata 只在握手时有效。

(3) DDR3 状态切换与查询方法

为避免用户的状态切换请求干扰正常的 DDR3 时序，用户在进行状态切换时需要遵循一定的操作规则（查询 STATUS_REG_ADDR 寄存器，判断 DDR3 当前状态及请求是否已响应；控制 CTRL_MODE_DATA 寄存器，实现 DDR3 状态间的切换）。

- 在发送新的状态切换请求时，必须先查询当前的状态切换请求是否已响应，否则将导致错误；
- 状态切换请求与状态切换触发使能需同步发送，即 CTRL_MODE_DATA 的 bit 0，bit[15:14]需同时配置。
- 配置 DDR3 内部的 Mode Registers 时，需要先配置 MODE_REG_0_ADDR，MODE_REG_1_ADDR，MODE_REG_2_ADDR，MODE_REG_3_ADDR 寄存器，然后再配置 CTRL_MODE_DATA 的寄存器。
- 发送状态切换请求后，需等待 2 个 apb_clk 之后，再检测相关状态寄存器，查看是否已经响应。

状态请求切换流程如图 2-28 所示，以控制 DDR3 进入 Power Down 状态为例。




图 2-28 DDR3 状态请求切换流程图

2.5.3 PHY 接口说明

1. 时钟与复位接口

表 2-20 时钟与复位接口

端口	I/O	位宽	有效值	描述
ref_clk	I	1	-	外部参考时钟输入。
ddr_rstn	I	1	-	外部复位输入。
pll_lock	O	1	高电平	PLL 锁定指示，高电平表示已经锁定。
rst_gpll_lock	O	1	高电平	复位时钟 GPLL 锁定指示，高电平表示已经锁定。
ddrphy_sysclk	O	1	-	PHY 的系统时钟,输出到 controller 的工作时钟。

注：“-”表示无该项参数。

2. DFI 接口

表 2-21 DFI 接口

端口	I/O	位宽	有效值	描述
dfi_address	I	4* MEM_ROW_WIDTH	-	DFI 地址总线。
dfi_bank	I	4* MEM_BANK_WIDTH	-	DFI bank.地址总线。
dfi_reset_n	I	4	-	DFI chip reset。
dfi_cs_n	I	4	-	DFI chip select。
dfi_ras_n	I	4	-	DFI row address strobe bus。
dfi_cas_n	I	4	-	DFI column address strobe。
dfi_we_n	I	4	-	DFI write enable signal。
dfi_cke	I	4	-	DFI clock enable。
dfi_odt	I	4	-	DFI on-die termination control bus。
dfi_rddata_valid	O	1	高电平	dfi 接口的读数据有效。
dfi_rddata	O	DQ_WIDTH*8	-	dfi 接口的数据。
dfi_wrdata_en	I	4	高电平	DFI write enable signal。
dfi_wrdata	I	DQ_WIDTH*8	-	DFI 写数据。
dfi_wrdata_mask	I	DQ_WIDTH*8/8	高电平	DFI Write data byte mask。
dfi_init_complete	O	1	高电平	PHY 完成 training 相关操作，已处于 normal 状态。
dfi_error	O	1	高电平	PHY training 错误指示。
dfi_phyupd_req	O	1	-	PHY 请求进行 update。
dfi_phyupd_ack	I	1	-	dfi_phy_req 的反馈信号，允许 PHY 进行 update。

注：“-”表示无该项参数。

3. Memory 接口

说明：

本 IP 中的 Memory 接口以协议为准。若用户选型的颗粒包含协议没有的接口，请参考对应颗粒 Datasheet 自行添加并妥善处理。

表 2-22 Memory 接口

端口	I/O	位宽	有效值	描述
mem_a	O	MEM_ROW_WIDTH	-	DDR 行列地址总线。
mem_ba	O	MEM_BANK_WIDTH	-	DDR Bank 地址。
mem_ck	O	1	-	DDR 输入系统时钟。
mem_ck_n	O	1	-	DDR 输入系统时钟。
mem_cke	O	1	高电平	DDR 输入系统时钟有效。
mem_dm	O	DM_WIDTH	高电平	DDR 输入数据 Mask。
mem_odt	O	1	-	DDR ODT。
mem_cs_n	O	1	低电平	DDR 的片选。
mem_ras_n	O	1	低电平	行地址使能。
mem_cas_n	O	1	低电平	列地址使能。
mem_we_n	O	1	低电平	DDR 写使能信号。
mem_reset_n	O	1	低电平	DDR 复位。
mem_dq	I/O	DQ_WIDTH	-	DDR 的数据。
mem_dqs	I/O	DQS_WIDTH	-	DDR 的数据随路时钟。
mem_dqs_n	I/O	DQS_WIDTH	-	DDR 的数据随路时钟。

注：“-”表示无该项参数。

4. 调试接口

表 2-23 调试接口

端口	I/O	位宽	描述
手动调试输入信号			
dbg_gate_start	I	1	复位序列控制，上升沿有效。
dbg_cpd_start	I	1	复位序列控制，上升沿有效。
dbg_ddrphy_rst_n	I	1	复位序列控制，低电平有效。
dbg_gpll_scan_rst	I	1	复位序列控制，高电平有效。
force_samp_position	I	1	dqsi 和 dqsin 采样位置固定使能，高电平有效。 0：dqsi 和 dqsin 采样位置在 training 过程中变化。 1：dqsi 和 dqsin 采样位置不变，始终为初始位置。
samp_position_dyn_adj	I	1	dqsi 和 dqsin 采样位置初始化完成后动态调整使能，上升沿有效。 检测到上升沿，则在当前采样位置的基础上叠加偏移，叠加偏移量由 init_samp_position_even 和 init_samp_position_odd 决定。
init_samp_position_even	I	8*DQS_WIDTH	dqsi 初始采样位置在 90° 基础上的偏移 step，最高位为符号位,符号位为 0 则加，符号位为 1 则减。 一共有 DQS_WIDTH 组，每组 8bit，每组可独立配置。 dqsi 和 dqsin 采样位置动态调整时也有效。
init_samp_position_odd	I	8*DQS_WIDTH	dqsi 初始采样位置在 90° 基础上的偏移 step，最高位为符号位,符号位为 0 则加，符号位为 1 则减。 一共有 DQS_WIDTH 组，每组 8bit，每组可独立配置。 dqsi 和 dqsin 采样位置动态调整时也有效。
wrlvl_en	I	1	Write leveling 使能，高电平有效。 0：跳过 Write leveling 过程，直接使用 init_wrlvl_step 的值。 1：Write leveling 使能。
init_wrlvl_step	I	8*DQS_WIDTH	做 Write leveling 时，dqs 的初始 step。一共有 DQS_WIDTH 组，每组 8bit，每组可独立配置。

端口	I/O	位宽	描述
wrcal_position_dyn_adj	I	1	写方向 dqs 和 dq 相位动态调整使能，上升沿有效。 检测到上升沿，则在当前相位的基础上叠加偏移，叠加偏移量由 init_wrcal_position 决定。
init_wrcal_position	I	MEM_DQS_WIDTH*8	dqs 和 dq 相位初始位置在 90° 基础上的偏移 step，最高位为符号位,符号位为 0 则加，符号位为 1 则减。 一共有 DQS_WIDTH 组，每组 8bit，每组可独立配置。 写方向 dqs 和 dq 相位动态调整时也有效。
force_read_clk_ctrl	I	1	dqs gate 位置固定使能，高电平有效 0：dqs gate 位置在 training 过程中变化。 1：dqs gate 位置不变，始终为初始值
init_slip_step	I	4*DQS_WIDTH	dqs gate 粗调位置的初始值。 一共有 DQS_WIDTH 组，每组 4bit，每组可独立配置。
init_read_clk_ctrl	I	3*DQS_WIDTH	dqs gate 细调位置的初始值。 一共有 DQS_WIDTH 组，每组 3bit，每组可独立配置。
debug_cpd_offset_adj	I	1	gpll 相位调整使能，上升沿有效。 内部检测到上升沿，则在当前 gpll 相位基础上根据 debug_cpd_offset_dir 和 debug_cpd_offset 对 gpll 相位进行调整。
debug_cpd_offset_dir	I	1	gpll 相位调整方向 0：减少； 1：增加；
debug_cpd_offset	I	10	gpll 相位调整 step。
ck_dly_en	I	1	memory 接口的命令和地址信号输出 delay 调整使能，高电平有效。 0：命令和地址信号输出 delay 由 training 过程产生。 1：命令和地址信号输出 delay 不变，始终为 init_ck_dly_step 的设置值。
init_ck_dly_step	I	8	memory 接口的命令和地址输出信号输出 delay 调整端口。 该端口配置值乘以 5ps，即为命令和地址输出信号额外增加 delay 值。

端口	I/O	位宽	描述
常用调试输出信号			
Debug 数据			
debug_data	O	69*DQS_WIDTH	每组 DDRPHY 的 Debug 数据，8bit DQ 共用一个 DDRPHY
debug_calib_ctrl	O	34	Tainning 状态的 Debug 数据
dbg_slice_status	O	17*MEM_DQS_WIDTH	training 状态。
dbg_slice_state	O	22*MEM_DQS_WIDTH	training 状态。
其它			
dbg_dll_upd_state	O	2	dll update 控制状态。
debug_gpll_dps_phase	O	9	gpll 当前相位。
dbg_rst_dps_state	O	3	复位时钟相位调整状态。
dbg_tran_err_rst_cnt	O	6	复位序列信号。
dbg_ddrphy_init_fail	O	1	ddrphy 初始化失败。
debug_dps_cnt_dir0	O	10	gpll 相位调整计数。
debug_dps_cnt_dir1	O	10	gpll 相位调整计数。
debug_rst_state	O	4	复位序列状态。
debug_cpd_state	O	4	cpd 对齐状态。

2.5.4 PHY 接口时序描述

1. DFI 接口规范

用户直接访问 PHY Layer 时，需要符合本文定义的类 DFI 接口规范。通过该接口，用户可实现以下操作。

- 访问（读/写）DDR SDRAM；
- 使 DDR3 进入 Power Down 或 Self-Refresh 状态；
- 动态配置 DDR SDRAM 内部寄存器的值；
- 读取 DDR SDRAM 所处的状态。

本设计采用的 DFI 接口与标准的 *DFI 3.1 Specification*[11]，存在的差别参见表 2-24 和表 2-25。

表 2-24 DFI 接口与标准 DFI 差异

接口	差异
ControlInterface	对 tctrl_delay 和 tcmd_lat 不做要求。
Write DataInterface	除 dfi_wrdata_cs_n 信号，其余与标准 DFI 兼容。
Read DataInterface	只保留 dfi_rddata 和 dfi_rddata_valid 信号。
UpdateInterface	采用自定义接口。
StatusInterface	只保留 dfi_init_complete。
TrainingInterface	N/A。
Low PowerControl Interface	N/A。
ErrorInterface	兼容。

表 2-25 DFI 接口与标准 DFI 详细差异对比

接口信号分类	标准 DFI	简化 DFI	信号源	描述
Control signals	dfi_address	dfi_address	MC	DFI 地址总线。
	dfi_bank	dfi_bank	MC	DFI bank 地址总线。
	dfi_cas_n	dfi_cas_n	MC	DFI column address strobe，仅适用于 DDR3。
	dfi_cid	N/A	MC	DFI Chip ID。
	dfi_cke	dfi_cke	MC	DFI clock enable。
	dfi_cs_n	dfi_cs_n	MC	DFI chip select。
	dfi_odt	dfi_odt	MC	DFI on-die termination control bus
	dif_ras_n	dif_ras_n	MC	DFI row address strobe bus，仅适用于 DDR3。
	dfi_reset_n	dfi_reset_n	MC	DFI chip reset。
	dfi_we_n	dfi_we_n	MC	DFI write enable signal，仅适用于 DDR3。
Write Data Siganls	dfi_wrdata	dfi_wrdata	MC	DFI 写数据。
	dfi_wrdata_cs_n	N/A	MC	DFI Write Data Chip Select。
	dfi_wrdata_en	dfi_wrdata_en	MC	DFI write enable signal。
	dfi_wrdata_mask	dfi_wrdata_mask	MC	DFI Write data byte mask。
Read Data Signals	dfi_rddata	dfi_rddata	PHY	dfi 接口的数据。
	dfi_rddata_cs_n	N/A	MC	DFI Read Data Chip Select。
	dfi_rdata_dbi_n	N/A	PHY	Read Data DBI。
	dfi_rddata_en	N/A	MC	Read data enable。
	dfi_rddata_valid	dfi_rddata_valid	PHY	dfi 接口的读数据有效。
	dfi_rddata_dnv	N/A	PHY	DFI data not valid。

接口信号分类	标准 DFI	简化 DFI	信号源	描述
Update Signals	dfi_ctrlupd_ack	N/A	PHY	MC-initiated update acknowledge。
	dfi_ctrlupd_req	N/A	MC	MC-initiated update request。
	dfi_phyupd_ack	dfi_phyupd_ack	MC	PHY-initiated update acknowledge。
	dfi_phyupd_req	dfi_phyupd_req	PHY	PHY-initiated update request。
	dfi_phyupd_type	N/A	PHY	PHY-initiated update select。
Status Signals	dfi_alert_n	N/A	PHY	CRC or parity error indicator。
	dfi_data_byte_disable	N/A	MC	Data byte disable。
	dfi_dram_clk_disable	N/A	MC	DRAM clock disable。
	dfi_freq_ratio	N/A	MC	DFI frequency ratio indicator。
	dfi_init_complete	dfi_init_complete	PHY	PHY initialization complete。
	dfi_init_start	N/A	MC	DFI setup stabilization or frequency change initiation。
	dfi_parity_in	N/A	MC	Parity value。
DFI Training Signals	dfi_calvl_capture	N/A	MC	CA training capture。
	dfi_phy_calvl_cs_n	N/A	PHY	CA training chip select。
	dfi_calvl_en	N/A	MC	PHY CA training logic enable。
	dfi_calvl_req	N/A	PHY	PHY-initiated CA training request。
	dfi_calvl_resp	N/A	PHY	CA training response。
	dfi_lvl_pattern	N/A	MC	Training pattern。
	dfi_lvl_periodic	N/A	MC	Training length indicator (full or periodic)。
	dfi_phylvl_ack_cs_n	N/A	MC	DFI PHY training chip select acknowledge。
	dfi_phylvl_req_cs_n	N/A	PHY	DFI PHY training chip select request。
	dfi_phy_rdlvl_cs_n	N/A	PHY	Read training chip select for read data eye training。
	dfi_phy_rdlvl_gate_cs_n	N/A	PHY	Read training chip select for gate training。
	dfi_phy_wrlvl_cs_n	N/A	PHY	Write leveling chip select。
	dfi_rdlvl_en	N/A	MC	PHY read data eye training logic enable。
	dfi_rdlvl_gate_en	N/A	MC	PHY gate training logic enable。
	dfi_rdlvl_gate_req	N/A	PHY	PHY-initiated gate training request。
	dfi_rdlvl_req	N/A	PHY	PHY-initiated read data eye training request。
	dfi_rdlvl_resp	N/A	PHY	Read training response。
	dfi_wrlvl_en	N/A	MC	PHY write leveling logic enable。
	dfi_wrlvl_req	N/A	PHY	PHY write leveling request。
	dfi_wrlvl_resp	N/A	PHY	Write leveling response。
	dfi_wrlvl_strobe	N/A	MC	Write leveling strobe。

接口信号分类	标准 DFI	简化 DFI	信号源	描述
Low Power Control Signals	dfi_lp_ack	N/A	PHY	Low power acknowledge
	dfi_lp_ctrl_req	N/A	MC	Low power opportunity control request。
	dfi_lp_data_req	N/A	MC	Low power opportunity data request。
	dfi_lp_wakeup	N/A	MC	Low power wakeup time。
Error Signals	dif_error	dif_error	PHY	DFI Error。
	dfi_error_info	N/A	PHY	DFI Error Info。

2. DFI 接口时序

MC 与 PHY 的工作时钟频率比是 1:4，即每个 MC 指令对应 4 个 Phase 的 PHY 指令。可根据要求，将指令和数据分别分布在 PHY 的 4 个 Phase 中。用户在 DFI 接口发送控制指令时，需严格遵循 DDR SDRAM 关于指令和数据时延的要求，DFI 指令只能在 dfi_init_complete 拉高后才能被接收，PHY 对读操作的数据对齐。

(1) DFI 接口写时序

写操作的控制线：dfi_cs_n，dfi_ras_n，dfi_cas_n，dfi_we_n，dfi_cke，dfi_odt。

写操作的地址线：dfi_bank，dfi_address。

写操作的数据线：dfi_wrdata_en，dfi_wrdata，dfi_wrdata_mask。

向 DDR3 SDRAM 写入数据，需要先发送 write 指令，再发送数据，典型时序如图 2-29 所示。

(2) DFI 接口读时序

读操作的控制线：dfi_cs_n，dfi_ras_n，dfi_cas_n，dfi_we_n，dfi_cke，dfi_odt。

读操作的地址线：dfi_bank，dfi_address。

读操作的数据线：dfi_rddata，dfi_rddata_valid。

向 DDR3 SDRAM 读取数据，需要先发送 read 指令，再接收 PHY 通过 DFI 返回的数据，典型时序如图 2-30 所示。




图 2-29 DFI 接口写操作时序

注：该时序图为 WL=9 时的仿真时序图。




图 2-30 DFI 接口读操作时序

注：该时序图为仿真时序图，Trd 为 7 个 dfi_clk 周期，实际上板时序与上图有差别。

2.5.5 Debug 数据描述

1. debug_data 描述

debug_data 各字段含义描述参见表 2-26。

表 2-26 debug_data 各字段定义

Bits	对应调试端口	描述
3:0	coarse_slip_step	dqs gate training 得到的粗调位置
6:4	read_clk_ctrl	dqs gate training 得到的细调位置
10:7	gate_win_size	dqs gate training 有效窗口的个数
11	gate_check_pass	dqs gate training 完成指示(完成后会置为 0)
12	rddata_check_pass	读校准数据确认完成指示(完成后会置为 0)
20:13	dqs_even_bin	读眼图校准完成后得到的 dqs 上升沿延时 step 值
28:21	dqs_odd_bin	读眼图校准完成后得到的 dqs 下降沿延时 step 值
36:29	total_margin_even	dqs 上升沿窗口的 margin
45:38	total_margin_odd	dqs 下降沿窗口的 margin
55:48	wrlvl_step	write leveling 完成时得到的 dqs 延时 step
56	Reserved	Reserved
57	wrlvl_dq	write leveling 时返回的 dq 值
65:58	wl_p_dll_bin	write leveling 延时码加上 90 度码
66	this_group_ca_dly	此 group 的 ca 信号被延迟的 mem_ck 拍数
68:67	ck_dqs_diff	此 group ca 信号与 dqs 信号之间的 mem_ck 拍数差

2. debug_calib_ctrl 描述

debug_calib_ctrl 各字段含义描述参见表 2-27。

表 2-27 debug_calib_ctrl 各字段定义

Bits	对应调试端口	描述
0	calib_error	training 错误指示，由 write leveling ,读校准错误产生
4:1	dbg_upcal	update 控制状态机
8:5	dbg_eyecal	读眼图校准控制状态机
12:9	dbg_wrcal	写校准控制状态机
17:13	dbg_rdcal	MPR 读校准控制状态机
21:18	dbg_wrlvl	write leveling 校准控制状态机
25:22	dbg_init	上电初始化流程控制状态机
29:26	dbg_main	training 主状态机

Bits	对应调试端口	描述
33:30	dbg_error_status	发生 error 问题时的 training 状态。 0： 没有 error； 1： write leveling 产生 error； 2： read pattern 产生 error； 3： gate training 产生 error； 4： read training 产生 error； 5： write training 产生 error； 6： eye training 产生 error。

3. dbg_slice_status 描述

dbg_slice_status 的位宽为 4*MEM_DQS_WIDTH+12，MEM_DQS_WIDTH 为 1 时对应的各字段含义描述参见表 2-28。

表 2-28 dbg_slice_status 各字段定义

Bits	对应调试端口	描述
0	dll_update_code_done	dll update 完成指示信号。 1：完成；0：未完成；
1	eyecal_move_done	眼图校准单次 delay 调整完成指示信号。 1：调整完成；0：调整未完成；
2	eyecal_check_pass	眼图校准完成指示信号。 1：眼图校准完成；0：眼图校准未完成；
3	wrcal_move_done	写校准单次 delay 调整完成指示信号。 1：调整完成；0：调整未完成；
4	wrcal_check_pass	写校准完成指示信号。 1：写校准完成；0：写校准未完成；
5	dll_lock_tmp	dll lock 指示，每个 bit 对应一个 group，高 bit 对应高 group。 1：锁定；0：未锁定；
6	dqs_gate_comp_done	dqs gate update 完成指示信号。 1：完成；0：未完成；
7	rddata_check_pass_tmp	dqs gate 后数据比对通过，每个 bit 对应一个 group，高 bit 对应高 group。 1：通过；0：未通过；
8	gate_cal_error	dqs gate 错误指示信号。 1：dqs gate 错误；0：dqs gate 无错误；
9	gate_adj_done	dqs gate 单次位置调整完成指示信号。 1：调整完成；0：调整未完成；

Bits	对应调试端口	描述
10	gate_check_pass	dqs gate 完成指示信号。 1：dqs gate 完成；0：dqs gate 未完成；
11	rdel_move_done	读校准单次 delay 调整完成指示信号。 1：调整完成；0：调整未完成；
12	rdel_calib_error	读校准错误指示信号，。 1：校准错误；0：没有错误；
13	rdel_calib_done	读校准完成指示信号。 1：校准完成；0：没有完成；
14	adj_rdel_done	读校准初始化调整完成指示信号。 1：调整完成；0：调整未完成；
15	wrlvl_dqs_resp_tmp	write leveling 校准完成指示信号，每个 bit 对应一个 group，高 bit 对应高 group。 1：校准完成；0：没有完成；
16	wrlvl_error_tmp	write leveling 校准错误指示信号，每个 bit 对应一个 group，高 bit 对应高 group。 1：校准错误；0：没有错误；

4. dbg_slice_state 描述

dbg_slice_state 各字段含义描述参见表 2-29。

表 2-29 dbg_slice_state 各字段定义

Bits	对应调试端口	描述
7:0	dbg_slice_rdchk_state	读校准数据比较状态机状态输出。
11:8	dbg_slice_rpbd_ctrl_state	读校准控制 dqs 延时状态机状态输出。
14:12	dbg_slice_gate_state	调整 dqs gate 延时状态机状态输出。
18:15	dbg_slice_dq_wrcal_state[3:0]	控制写方向 dq 延时状态机状态输出。
21:19	dbg_slice_wrlvl_state	控制 write leveling 延时状态机状态输出。

2.6 IP 寄存器描述

本节介绍 HMIC_S IP 相关寄存器说明及访问方式。

2.6.1 寄存器说明

1. Controller 内部寄存器

(1) MODE_REG_0_ADDR

该寄存器各 Bit 的定义与 *DDR3 SDRAM Standard*[8]中 MR0 相同，位宽是 16bit，访问地址是 0x00。

表 2-30 MODE_REG_0_ADDR 各 Bit 定义

Bits	名称	复位值	访问类型	描述
1:0	BL	2'b00	R	Burst Length。
2	CL[0]	例化值	R/W	CAS Latency，CL 第 0bit。
3	RBT	例化值	R/W	Read Burst Type。
6:4	CL[3:1]	例化值	R/W	CAS Latency，CL 第[3:1]bit，CL 最大值是 8。
7	TM	1'b0	R	Mode。
8	DLL	0	R	DLL Reset。
11:9	WR	例化值	R/W	Write recovery for autoprecharge。
12	PPD	1	R	DLL Control for Precharge PD。
15:13	保留	0	R	保留。

(2) MODE_REG_1_ADDR

该寄存器各 Bit 定义与 *DDR3 SDRAM Standard*[8]中 MR1 相同，位宽是 16bit，访问地址是 0x01。

表 2-31 MODE_REG_1_ADDR 各 Bit 定义

Bits	名称	复位值	访问类型	描述
0	DLL	1'b0	R	DLL Enable。
1	D.I.C[0]	1'b0	R/W	Output Driver Impedance Control，D.I.C 第 0 bit。
2	Rtt_Nom[0]	例化值	R/W	Rtt_Nom，第 0 bit。
4:3	AL	2'b10	R	Additive Latency。
5	D.I.C[1]	例化值	R/W	Output Driver Impedance Control，D.I.C 第 1 bit。
6	Rtt_Nom[1]	1'b0	R/W	Rtt_Nom 第 1bit。
7	Level	1'b0	R	Write leveling enable，详细值参考 JESD79-3E。
8	保留	1'b0	R	保留。
9	Rtt_Nom[2]	例化值	R/W	Rtt_Nom 第 2 bit。
10	保留	1'b0	R	保留。
11	TDQS	1'b0	R	TDQS enable。
12	Qoff	1'b0	R	Qoff。
15:13	保留	3'b000	R	保留。

(3) MODE_REG_2_ADDR

该寄存器各 Bit 定义与 *DDR3 SDRAM Standard*[8]中 MR2 相同，位宽是 16bit，访问地址是 0x02。

表 2-32 MODE_REG_2_ADDR 各 Bit 定义

Bits	名称	复位值	访问类型	描述
2:0	PASR	3'b0	R	Partial Array Self-Refresh (Optional)。
5:3	CWL	例化值	R/W	CAS write Latency。
6	ASR	1'b0	R	Auto Self-Refresh。
7	SRT	1'b0	R	Self-Refresh Temperature Rang。
8	保留	1'b0	R	保留。
10:9	Rtt_WR	2'b00	R/W	Rtt_WR。
15:11	保留	5'b0	R	保留。

(4) MODE_REG_3_ADDR

该寄存器存储 MR3 的各个配置位，位宽为 16bit，访问地址是 0x03，每 Bit 的定义参见表 2-33。

表 2-33 MODE_REG_3_ADDR 各 Bit 定义

Bits	名称	复位值	访问类型	描述
[15:0]	保留	16'h0	R	详细值参考 JESD79-3E

(5) CTRL_MODE_DATA

该寄存器存储用户下发的指令（MRS，Low Power，Normal），访问地址是 0x04，每 Bit 的定义参见表 2-34。

表 2-34 CTRL_MODE_DATA 各 Bit 定义

Bits	名称	复位值	访问类型	描述
0	enable	1'b0	R/W	ddr core 状态切换触发使能。
13:1	保留	13'h0	R	保留。
15:14	select	2'b00	R/W	DDR Core 状态选择。 00：Normal； 01：MRS； 10：Self-Refresh； 11：Power Down。

(6) STATUS_REG_DATA

该寄存器存储 DDR 的当前状态，访问地址是 0x05，每 Bit 的定义参见表 2-35。

表 2-35 STATUS_REG_DATA 各 Bit 定义

Bits	名称	复位值	访问类型	描述
1:0	mode_state	2'b0	R	存储 DDR3 的当前状态。 2'b00: Normal State； 2'b01:Self-Refresh State； 2'b10:Power Down State； 2'b11:MRS State。
14:2	保留	13'b0	R	保留
15	busy	1'b0	R	ddr3 的当前请求是否被响应: 1'b0：已响应当前请求 1'b1：当前请求未被处理

2. PHY 内部寄存器

DDR PHY 内部寄存器支持 DDR3、DDR2、LPDDR，含义与协议完全一致。详细说明请参见 *JESD79-3D, DDR3 SDRAM Standard*[8]；*JESD79-2F, DDR2 SDRAM SPECIFICATION*[9]；*JESD209B, Low Power Double Data Rate (LPDDR) SDRAM Standard*[10]。

2.6.2 寄存器访问

Controller 内部寄存器使用 APB 接口访问，寄存器数据通过地址通过 apb_wdata 和 apb_rdata 传递，寄存器地址通过 apb_addr 传递，各寄存器的地址值请参见“2.6.1 寄存器说明”。

PHY 内部寄存器访问方式与访问 Memory 内部 Mode Register 寄存器方式一致。

2.7 典型应用




图 2-31 多 BANK-x64 结构示意图

针对多 BANK-x64 的典型应用如图 2-31 所示。多 BANK-x64 是基于相邻两个 HR BANK（图中为 L4、L5、L6），其中 BANK L5 用于 CA 通道，另外的 BANK L4 与 BANK L6 用于 DQ 通道。多 BANK-x64 应用有以下注意事项：

- 禁止使用 BANK 内的两个校准电阻专用引脚。
- 推荐 CA 信号分布于 BANK L5，可确保时钟分配路径延时差较短。
- Fly-by 拓扑结构下，尽可能地保证远端颗粒 Stub 走线符合设计要求，确保 AC 参数能覆盖。

2.8 说明与注意事项

2.8.1 AXI4 接口 Burst 计算

Start_Address = ADDR；

Burst_Length= len；

End_Address = ADDR + len * 8。

2.8.2 Column Address Rounding 举例

例如：DDR3 SDRAM 的 Column Address 位宽是 10，用户访问请求的 Length 为 2，ColumnAddress 起始地址为 10’h3F8，则第二次访问的地址为 10’h000。

2.8.3 时钟约束

HMIC_S IP 有多个时钟需要约束，分别为 ref_clk、rst_clk、ddrphy_sysclk、phy_dq_sysclk（每个 BANK 需要约束一个），各时钟间的关系如图 2-32 所示。具体约束方法可参考 IP /pnr 目录下的.fdc 文件。

其中 ref_clk 是输入参考时钟，ddrphy_sysclk 和 rst_clk 是 GPLL 倍频得到，phy_dq_sysclk 是 PPLL 倍频得到。ddrphy_sysclk 是 IP 软逻辑的系统时钟，rst_clk 是 GPLL 动态移相和复位序列的驱动时钟，phy_dq_sysclk 是 BANK 时钟，每个 BANK 有一个 PPLL，该 BANK 的 phy_dq_sysclk 由该 BANK 的 PPLL 分频得到。

注意：

.fdc 文件提供的 ddrphy_sysclk、phy_dq_sysclk 时序约束默认格式仅支持 ads 综合工具，若需使用 oem 综合工具，需将其替换为.fdc 文件中注释状态的 oem 格式约束。




图 2-32 IP 内部时钟结构

2.8.4 IO 约束

对芯片内部模块的位置约束需要与.fdc 文件提供的位置约束一致，约束位置不可更改，路径根据具体使用情况修改。

对管脚位置和电平标准等参数的约束在 UCE (User Constraint Editor) 中进行，具体参数的配置可参考 IP /pnr 目录下的.fdc 文件，对管脚参数设置的部分要求如下。

- VCCIO 需要设置为 1.5V 或者 1.8V（DDR3 为 1.5，DDR2 和 LPDDR 为 1.8）；
- mem_ck 为差分输出信号，需要使用 SSTL15D_I 或者 SSTL18D_I 电平；
- mem_dqs 在 DDR3 和 DDR2 模式下为双向差分信号，需要使用 SSTL15D_I 或者 SSTL18D_I 电平；在 LPDDR 模式下为单端信号，需要使用 SSTL18_I 电平；
- 其余信号为单端信号，需要使用 SSTL15_I 和 SSTL18 电平；
- mem_dq 为双向单端信号，需要配置参考电压 VREF，默认使用内部 VREF，选择 VREF_MODE 为 INT；
- mem_dqs/mem_dq 信号在 FPGA 端需要终端电阻匹配，建议使用内部终端电阻，将 DDR_TERM_MODE 设置为 ON，将 CP_DYN_TERM 也设置为 ON；
- 其余参数采用默认设置即可。

2.8.5 布线约束

DDR 工程有优先布线约束的需求，优先布线信息存储在/pnr 目录的 inst_name.rcf 文件中，Example Design 工程会自动加载该文件。如果用户自行建立工程，则需要手动加载该文件，可参见 PDS 安装路径下帮助文档：*Route_Constraint_Editor_User_Guide*[7]。

2.8.6 SCBV 设置

在使用 PG2L100H 与 PG2T390H 产品时，若有任何 L4 Bank 或 L5 Bank 处于未使用状态，此时需要设置 SCBV，设置规则见表 2-36。

表 2-36 SCBV 设置规则

适用器件	L4 Bank	L5 Bank	SCBV 设置
PG2L100H PG2T390H	使用	未使用	High Voltage（V≥2.5V） Low Voltage（V＜2.5V）
	未使用	使用	
	未使用	未使用	High Voltage/Low Voltage

注：V 为使用状态下 Bank 的工作电压。

SCBV 设置界面如图 2-33 所示。在 Project Setting 中选择 Generate Bitstream 栏中的 Configuration，可见 Set Configuration Bank Voltage(SCBV)选项，其中选项分为 Low Voltage 与 High Voltage。详细信息请参见《*UG050012_Titan2 单板硬件设计指南*》[12]、《*UG040012 Logos2 单板硬件设计用户指南*》[13]。




图 2-33 SCBV 设置界面

2.9 IP 调试手段

2.9.1 关键指示信号

针对 DDRPHY 运行过程中的一些关键信息，为方便观察做成了单 bit 指示信号，可以接到外部 LED 或用其他方式监控，可快速判断 DDRPHY 的运行状态。关键指示信号说明参见表 2-37。

表 2-37 关键指示信号

端口	I/O	位宽	描述
ddrphy_cpd_lock	O	1	cpd 锁定指示，高电平表示已经锁定。
ddr_init_done	O	1	PHY 完成 training 相关操作，已处于 normal 状态。
heart_beat_led	O	1	心跳信号。 当 ddrphy 系统时钟正常时，约 1 秒闪动一次。（Example Design 中产生的信号）
err_flag_led	O	1	数据检测错误信号。 闪烁：bist 正常运行，数据监测无错误。 1：数据检测出现错误，排除错误后需要手动清除。 0：bist 未能正常运行。 （Example Design 中产生的信号）

2.9.2 内部状态和控制信号

针对其它一些用于调试的非实时变化的内部状态信号和控制信号，参见表 2-23，该部分信号可通过串口方便的进行读写。通过开发配套脚本，可实现灵活的调试。

串口访问示意图参见“图 2-14 Example Design 系统框图”，DDRPHY Example Design 中的 ips2l_uart_ctrl 模块为串口通讯模块，上位机通过串口和 ips2l_uart_ctrl 模块实现内部状态信号和控制信号的读写操作。

DDRPHY Example Design 采用的串口配置参见表 2-38。

表 2-38 DDRPHY Example Design 串口配置

波特率	起始位	数据位	停止位	校验位	流控制
115200bps	1bit	8bit	1bit	None	None

说明：

内部调试过程中开发了一套串口脚本，如有需要请联系 AE 获取。

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

[8] JESD79-3D, DDR3 SDRAM Standard

[9] JESD79-2F, DDR2 SDRAM SPECIFICATION

[10] JESD209B, Low Power Double Data Rate (LPDDR) SDRAM Standard

[11] DDR PHY Inteface, DFI 3.1 Specification

[12] UG050012_Titan2 单板硬件设计指南

[13] UG040012 Logos2 单板硬件设计用户指南

3.2 术语表

A

APB　Advanced Peripheral Bus

AXI　AdvancedeXtensible Interface

D

DDR　Double Data Rate

DFI　DDR PHY Interface

L

LP　Low Power

M

MC　Memory Controller

MR　Mode Register

MRS　Mode Register Set

P

PHY　Physical

R

RD　Read

U

UI　User Interface

W

WR　Write

3.3 缩略语表

D

DCD　DDR Command Decode

DCP　DDR3 Command Procedure

H

HMIC　　High performance Memory Interface Controller

I

IPC　　IP Compiler

P

PDS　　Pango Design Suite

PCE　　Physical Constraint Editor

U

UCE　　User Constraint Editor

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以

禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。