Logos2/Titan2 系列产品 FFT IP

用户指南

（UG052011,V1.2）

（2023-04-22）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2023-02-09	V1.0	1. 初始版本。	V1.0
2023-03-17	V1.1	1. 增加 V1.1 版本对应的 IP 版本变更记录； 2. 更新 IP 资源利用典型值，参见表 2-4； 3. 更新 Example design 接口的引脚约束，参见表 2-5； 4. 更新 C 模型文件说明，参见表 2-13。	V1.1
2023-04-22	V1.2	1. 增加 V1.2 版本对应的 IP 版本变更记录； 2. 更新 FFT IP 适用器件及封装，参见表 2-1； 3. 更新软件版本说明，参见“注意”； 4. 更新 IP 资源利用典型值，参见表 2-4。	V1.2

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. Logos2/Titan2 FFT IP 初始版本。	2023-02-09
V1.1	1. 优化 IP，提高计算精度； 2. UG 更新。	2023-03-17
V1.2	1. 新增支持器件 PG2L25H、PG2L50H、PG2L100HX、PG2L200H、PG2T390HX； 2. 优化 UI 脚本； 3. UG 更新。	2023-04-22

目录

文档版本修订记录 2
IP 版本变更记录 3
第 1 章 前言 8
1.1 关于本手册 8
1.2 手册行文规范 8
第 2 章 IP 使用指南 9
2.1 IP 简介 9
2.1.1 主要特性 9
2.1.2 适用器件及封装 10
2.2 IP 框图 10
2.3 IP 生成流程 12
2.3.1 模块例化 12
2.3.2 约束配置 17
2.3.3 运行仿真 17
2.3.4 综合与布局布线 18
2.3.5 资源利用 19
2.4 Example Design 21
2.4.1 设计框图 21
2.4.2 接口说明 21
2.4.3 模块说明 22
2.4.4 测试方法 22
2.4.5 实例配置 22
2.4.6 实例仿真 22
2.5 IP 接口描述 23
2.5.1 接口说明 23
2.5.2 时序描述 25
2.5.3 数据/信息格式 27
2.5.4 状态/告警定义 28
2.6 IP 寄存器描述 28
2.7 典型应用 28
2.8 说明与注意事项 29
2.8.1 时钟约束 29
2.8.2 IFFT 计算 29
2.8.3 数据和旋转因子存储 29
2.8.4 有限字长考虑 30
2.8.5 复数乘法 30
2.8.6 C 模型 31
第 3 章 附录 33
3.1 参考文档 33
3.2 术语表 33
3.3 缩略语表 33
3.4 声明 34

3.4.1 版权声明 34
3.4.2 免责声明 34

表目录

表 1-1 行文规范说明.....8
表 2-1 FFT IP 适用器件及封装.....10
表 2-2 配置参数说明.....15
表 2-3 FFT IP 生成后的输出文件.....16
表 2-4 FFT IP 基于适用器件的资源利用典型值.....19
表 2-5 Example design 接口列表.....21
表 2-6 时钟和复位接口信号列表.....23
表 2-7 数据输入接口信号列表.....23
表 2-8 配置输入接口信号列表.....24
表 2-9 数据输出接口信号列表.....24
表 2-10 状态告警输出接口信号列表.....25
表 2-11 状态/告警定义.....28
表 2-12 Pipeline FFT 存储数据和旋转因子使用 DRM 的级数配置.....29
表 2-13 C 模型文件.....31

图目录

图 2-1 FFT IP 系统框图 10
图 2-2 FFT IP 选择路径 12
图 2-3 工程例化界面 13
图 2-4 FFT IP 接口框图 13
图 2-5 配置 FFT IP 参数界面 14
图 2-6 FFT IP 生成报告界面 16
图 2-7 Modelsim 仿真波形 17
图 2-8 FFT IP Example Design 框图 21
图 2-9 Pipeline 架构数据输入接口时序图 25
图 2-10 Radix-2 Burst 架构数据输入接口时序图 26
图 2-11 Pipeline 架构数据输出接口时序图 26
图 2-12 Radix-2 Burst 架构数据输出接口时序图 26
图 2-13 输入数据格式定义 27
图 2-14 输出数据格式定义 27
图 2-15 输出信息格式定义 27
图 2-16 C 模型仿真结果 32

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 FFT (Fast Fourier Transform) IP 产品的用户指南，适用于 Logos2/Titan2 系列 FPGA 产品。本手册内容主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 FFT IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 FFT IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

FFT IP 是紫光同创基于 Logos2/Titan2 系列 FPGA 实现 Cooley-Tukey FFT 算法、高效计算 DFT（Discrete Fourier Transform）的一款 IP，用户可以通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性

- 单通道；
- 可配置转换长度，范围 $N=2^m$ (m=3~16)；
- 可配置数据输入位宽，范围 b_x=8~34；
- 可配置相位因子精度，范围 b_w=8~34；
- 可配置缩放类型[1]：Unscaled、Block Floating Point；
- 可配置蝶形运算后的数据截尾方式[2]：Convergent Rounding、Truncation；
- 可配置数据输出顺序[3]：Natural Order、Bit Reversed；
- 可配置实现架构：Pipeline、Radix-2 Burst；
- 支持 FFT 和 IFFT，可动态配置选择；
- 支持定点数据，数据用二进制补码表示；
- 提供精确到比特的 C 代码验证模型。

1 全精度定点无压缩（Unscaled）、块浮点（Block Floating Point）。

2 收敛舍入（Convergent Rounding）、截断（Truncation）。

3 自然顺序（Natural Order）、比特反转（Bit Reversed）。

2.1.2 适用器件及封装

表 2-1 FFT IP 适用器件及封装

适用器件	支持封装类型
PG2L25H	ALL
PG2L50H	ALL
PG2L100H	ALL
PG2L100HX	ALL
PG2L200H	ALL
PG2T390H	ALL
PG2T390HX	ALL

2.2 IP 框图




图 2-1 FFT IP 系统框图

FFT IP 系统框图如图 2-1 所示，由 Pipeline FFT Core、Radix-2 Burst Core、Input Ctrl、Cfg Ctrl、Output Ctrl 组成。其中，两种 FFT Core 例化时可通过配置参数进行选择，数据输入仅支持定点，数据输出支持自然顺序或比特反转。

注意：

FFT Core 的输入数据必须是完整的一帧，每帧数据的长度等于 FFT 转换长度。

1. Pipeline FFT Core

Pipeline FFT Core 采用 Radix-2^2 SDF（Single-path Delay Feedback）架构，按频率抽取（DIF）进行蝶形运算。数据在自然顺序下以帧的形式输入，每帧的数据长度等于 FFT 转换长度，数据帧可以连续输入和处理。最后一级蝶形运算按照比特反转的顺序输出转换后的数据帧。如果数据输出顺序选择自然顺序，或者缩放类型选择块浮点，则需要额外的存储资源和存储时间。

2. Radix-2 Burst Core

Radix-2 Burst Core 采用 Radix-2 迭代架构，按时间抽取（DIT）进行蝶形运算。和 Pipeline 架构一样，数据在自然顺序下也以帧的形式输入，每帧的数据长度等于 FFT 转换长度。因为 FFT Core 只有一个蝶形运算单元，FFT 每级迭代的计算都在这个蝶形运算单元上完成，所以，在上一级迭代的数据完成计算之前，不能计算下一级迭代的数据，也就不能支持数据帧的连续输入和处理。因此，Radix-2 迭代架构所需资源比 Pipeline 结构少，但实现变换的时间更长。Radix-2 迭代架构有 2 块 RAM，用于存储 FFT 计算的数据，这样，数据输出顺序无论选择自然顺序还是比特反转，缩放类型无论选择全精度定点无压缩还是块浮点，都不再需要额外的存储资源和存储时间。

3. Input Ctrl

输入控制子模块，根据 AXI4 Stream 总线协议接收输入的每一帧数据，解析出实部数据和虚部数据，送给 FFT Core。同时，对外部输入的信号进行监控，判断是否符合 AXI4 Stream 定义，并输出相应的告警。

4. Cfg Ctrl

配置控制子模块，接收外部对 FFT Core 的动态配置。

5. Output Ctrl

输出控制子模块，将每一帧数据计算结果的实部和虚部组合在一起，并根据 AXI4 Stream 总线协议输出。同时，输出数据编号和块浮点的指数值。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 FFT IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

FFT IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择 FPGA 的器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System 目录下对应版本的 FFT，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

- PG2L25H、PG2L50H、PG2L100H、PG2L200H、PG2T390H：软件必须使用 2022.1-SP3 及以上版本。
- PG2L100HX、PG2T390HX：软件必须使用 2023.1 及以上版本。




图 2-2 FFT IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 FFT IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 所示；右边为参数配置窗口，如图 2-5 所示。配置参数说明参见表 2-2。




图 2-4 FFT IP 接口框图




图 2-5 配置 FFT IP 参数界面

表 2-2 配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Architecture Options	Architecture Selection	FFT Core 架构选择： 1） Pipeline 2） Radix-2 Burst	Pipeline
	Transform Length	FFT 转换长度配置： 1) 8 2) 16 3) 32 4) 64 5) 128 6) 256 7) 512 8) 1024 9) 2048 10) 4096 11) 8192 12) 16384 13) 32768 14) 65536	8
Precision Options	Input Data Width	FFT 输入数据位宽配置：8~34	8
	Twiddle Factor Width	FFT 旋转因子位宽配置：8~34	8
	Scaling Modes	FFT 计算缩放类型选择： 1) Unscaled 2) Block Floating Point	Unscaled
	Rounding Modes	FFT 蝶形运算后的数据截尾方式选择： 1) Convergent Rounding 2) Truncation	Convergent Rounding
Output Options	Output Order	FFT 数据输出顺序选择： 1) Natural Order 2) Bit Reversed	Nature Order
Memory Options[4]	Pipeline Output RAM Type Selection	Pipeline Core 数据输出存储器类型选择： 1) DRM 2) Distributed RAM	DRM
	Number of pipeline stages storing Data and Twiddle Factor in DRM	Pipeline Core 选用 DRM 存储数据和旋转因子的级数配置	0
	Burst DATA RAM Type Selection	Radix-2 Burst Core 数据存储器类型选择： 1) DRM 2) Distributed RAM	DRM
	Burst Twiddle RAM Type Selection	Radix-2 Burst Core 旋转因子存储器类型选择： 1) DRM 2) Distributed RAM	DRM

4 相关参数配置说明请参见“2.8.3 数据和旋转因子存储”。

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Port Options	Enable Port i_aclken signal	配置是否使能时钟使能信号（i_aclken）。 勾选：使能； 不勾选：不使能。	不勾选
	Enable Port i_aresetn signal	配置是否使能异步复位信号（i_aresetn）。 勾选：使能； 不勾选：不使能。	不勾选

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 FFT IP 代码。生成 IP 的信息报告界面如图 2-6 所示。



图 2-6 FFT IP 生成报告界面

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

表 2-3 FFT IP 生成后的输出文件

输出文件[5]	说明
$instname.v	所生成 IP 的顶层.v 文件。
$instname.idf	所生成 IP 的配置文件。
/rtl/*	所生成 IP 的 RTL 代码文件。
/example_design/*	所生成 IP 的 Example Design 所使用的 Test Bench、顶层文件以及设计用到的一些模块文件。
/pnr/*	所生成 IP 的 Example Design 相应的工程文件与管脚约束文件。
/sim/modelsim/*	所生成 IP 的 Modelsim 仿真脚本、filelist 文件和 do 文件。
/sim/cmodel/*	所生成 IP 的 C 模型动态链接库、头文件和参考程序。
/sim_lib/*	IP 所需的加密文件目录。
/rev_1	综合报告默认输出路径。（该文件夹仅在指定综合工具后才会生成）
readme.txt	readme 文件，描述 IP 生成后，生成目录的结构。

5 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5] ， *Physical_Constraint_Editor_User_Guide*[6] ，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

FFT IP 的仿真是基于 Example Design 的 Test Bench 进行的。有关 Example Design 的详细信息请参见“2.4 Example Design”。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat 文件即可运行仿真，仿真工具采用 modelsim10.1a。当仿真结束后，具体仿真结果将会保存在 vsim.log 文件中，Modelsim 仿真波形如图 2-7 所示。




图 2-7 Modelsim 仿真波形

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8 说明与注意事项”。

2.3.5 资源利用

表 2-4 FFT IP 基于适用器件的资源利用典型值

器件	配置模式													资源利用典型值				
	Architecture	Transform Length	Input Data Width	Twiddle Factor Width	Scaling Modes	Rounding Modes	Output Order	Pipeline Output RAM Type	Number of pipeline stages[6]	Burst DATA RAM Type	Burst Twiddle RAM Type	Enable Port i_aclken	Enable Port i_aresetn	LUT	FF	DRM	APM	USCM
PG2T390H/ PG2T390HX	Pipeline	3	8	8	BFP[7]	Truncation	Bit Reversed	Dist RAM[8]	0	-	-	√	×	264	636	0	6	1
	Pipeline	10	28	20	BFP	Truncation	Bit Reversed	Dist RAM	5	-	-	√	×	4432	6544	7	58	1
	Pipeline	11	33	34	Unscaled	Covergent Rounding	Nature Order	-	4	-	-	×	×	4756	10734	13	106	1
	Pipeline	12	13	13	Unscaled	Covergent Rounding	Nature Order	-	3	-	-	√	√	2657	5536	10	36	1
	Pipeline	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	6	-	-	√	×	3888	8751	34.5	92	1
	Radix-2 Burst	3	8	8	Unscaled	Truncation	Bit Reversed	-	-	DRM	DRM	√	√	222	403	1.5	5	1
	Radix-2 Burst	10	20	20	BFP	Truncation	Bit Reversed	-	-	DRM	Dist RAM	√	×	991	1298	2	8	1
	Radix-2 Burst	11	32	8	BFP	Truncation	Nature Order	-	-	-	-	×	×	1101	1720	4.5	10	1
	Radix-2 Burst	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	-	-	-	√	×	1239	1960	18.5	14	1
PG2L25H	Pipeline	12	13	13	Unscaled	Covergent Rounding	Nature Order	-	3	-	-	√	√	2691	5536	10	36	1
	Radix-2 Burst	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	-	-	-	√	×	1239	1960	18.5	14	1
PG2L50H	Pipeline	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	6	-	-	√	×	3885	8751	34.5	92	1
	Radix-2 Burst	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	-	-	-	√	×	1237	1960	18.5	14	1

6 Number of pipeline stages：Number of pipeline stages storing Data and Twiddle Factor in DRM

7 BFP：Block Floating Point

8 Dist RAM：Distributed RAM

器件	配置模式													资源利用典型值				
	Architecture	Transform Length	Input Data Width	Twiddle Factor Width	Scaling Modes	Rounding Modes	Output Order	Pipeline Output RAM Type	Number of pipeline stages[6]	Burst DATA RAM Type	Burst Twiddle RAM Type	Enable Port i_adken	Enable Port i_aresetn	LUT	FF	DRM	APM	USCM
PG2L100H/ PG2L100HX	Pipeline	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	6	-	-	√	×	3885	8751	34.5	92	1
	Radix-2 Burst	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	-	-	-	√	×	1239	1960	18.5	14	1
PG2L200H	Pipeline	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	6	-	-	√	×	3892	8751	34.5	92	1
	Radix-2 Burst	13	24	24	Unscaled	Covergent Rounding	Nature Order	-	-	-	-	√	×	1240	1960	18.5	14	1

注：“-”表示该参数不可配置。

2.4 Example Design

本节主要介绍基于 FFT IP 的 Example Design 方案。该方案通过产生随机数据帧，经 FFT IP 模块计算后与期望值对比，然后根据输出的错误指示，判断计算是否正确。

2.4.1 设计框图




图 2-8 FFT IP Example Design 框图

Example Design 顶层集成了 FFT IP、Frame_Gen 和 Frame_Chk 模块，系统框图如图 2-8 所示。上板方案使用 P05I330RD05_A0_PCB 单板，用户使用时需根据实际情况修改约束。

2.4.2 接口说明

表 2-5 Example design 接口列表

端口	I/O	位宽	描述	引脚约束
i_clk	I	1	外部输入单端时钟（最大频率 150 MHz）	AB27
i_rstn	I	1	外部输入系统复位（低有效）	AB30
i_start_test	I	1	外部输入测试开始（上升沿有效）	AD28
o_err	O	1	测试结果错误指示： 1：测试结果有错误 0：测试结果没有错误 复位后初始值是 1，方便和第 1 次计算结果正确指示 0 对比	Y26
o_chk_finished	O	1	测试完成指示： 1：测试完成 0：测试没有完成 复位后初始值是 1	Y25

2.4.3 模块说明

1. Frame_Gen

数据帧产生模块，在 i_start_test 信号发起后，默认发送 4 帧随机数据，每帧数据相同。在开始发送每帧数据之前，先动态配置 FFT Core 的计算类型，FFT 和 IFFT 按帧交替配置。

2. FFT IP

例化的 FFT IP 模块。

3. Frame_Chk

数据帧检查模块，只检测输出的帧数和每帧的数据数量，而不检测计算结果的数据值，并且同时监控 FFT IP 输出的告警。如果检测到输出的帧数或者帧数据数量错误，或者监控到 FFT IP 输出告警，则将 o_err 信号拉高并一直保持。检测时间结束后，o_chk_finished 拉高。

2.4.4 测试方法

Example Design 位流加载完成后，用户通过控制输入信号 i_start_test，先拉低后再拉高，启动 FFT 计算测试。当 o_chk_finished 拉高时，如果 o_err 信号为低，则表示测试结果正确；否则，表示测试结果错误。如果要重复测试，则需要重复上述过程。

注意：

当 o_chk_finished 为低时，对 i_start_test 的操作无效。

2.4.5 实例配置

Example Design 支持所有的 IP 配置。

2.4.6 实例仿真

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat

文件[9]即可运行仿真。

2.5 IP 接口描述

本节介绍 FFT IP 相关接口说明及时序描述。

2.5.1 接口说明

1. 时钟复位接口

表 2-6 时钟和复位接口信号列表

端口	I/O	位宽	描述
i_aclk	I	1	外部时钟输入，作为整个 IP 的唯一工作时钟。
i_aclken	I	1	可选时钟使能输入，高有效。
i_aresetn	I	1	可选异步复位输入，低有效，同步到 i_aclk 时钟域。

2. 数据输入接口

表 2-7 数据输入接口信号列表

端口	I/O	位宽	描述
i_axi4s_data_tdata	I	16/32/64/72	输入数据。 格式定义见图 2-13。
i_axi4s_data_tvalid	I	1	数据输入有效指示信号。 上升沿后的个第一个时钟周期开始传输数据。在最后一个数据传输完之前，应该一直保持 1'b1 不变。
i_axi4s_data_tlast	I	1	最后一个数据输入指示信号。 1'b1 表示当前输入数据是最后一个数据，即 X_n[N-1]。
o_axi4s_data_tready	O	1	允许数据输入指示信号。 1'b1 表示当前允许输入数据。 对于 Pipeline 架构，该信号保持 1'b1 不变，也就是一直允许外部数据输入。

9 IP 生成后的输出文件请参见表 2-3

3. 配置输入接口

表 2-8 配置输入接口信号列表

端口	I/O	位宽	描述
i_axi4s_cfg_tdata	I	1	动态配置信息。 bit0：FFT 转换类型 1’b1：IP 工作在 FFT 模式； 1’b0：IP 工作在 IFFT 模式。 当 i_axi4s_cfg_tvalid 为 1’b1 时，i_axi4s_cfg_tdata 被写入 FFT IP。
i_axi4s_cfg_tvalid	I	1	动态配置有效指示信号。 1’b1 表示配置有效。

说明：

IP 支持动态配置选择 FFT 和 IFFT，无论是否配置使用外部复位信号，上电后 FFT 转换类型的初始默认值都是 FFT 类型。如果配置使用外部复位信号，则复位后 FFT 转换类型也是 FFT 类型。用户可通过配置输入接口动态配置 FFT 转换类型。

---

4. 数据输出接口

表 2-9 数据输出接口信号列表

端口	I/O	位宽	描述
o_axi4s_data_tdata	O	16/32/64/72/80 /88/96/104/112	输出数据。 格式定义见图 2-14。
o_axi4s_data_tvalid	O	1	数据输出有效指示信号。 上升沿后的个第一个时钟周期开始传输数据。 在最后一个数据传输完之前，一直保持 1’b1 不变。
o_axi4s_data_tlast	O	1	最后一个数据输出指示信号。 1’b1 表示当前输出数据是最后一个数据，即 $X_k[N-1]$。
o_axi4s_data_tuser	O	16/24	输出信息。 格式定义见图 2-15。

5. 状态告警输出接口

表 2-10 状态告警输出接口信号列表

端口	I/O	位宽	描述
o_stat	O	1	bit0: datain_frame_started
o_alm	O	3	bit2: datain_channel_halt bit1: datain_tlast_unexpected bit0: datain_tlast_missing

注：状态/告警定义参见表 2-11。

2.5.2 时序描述

1. 数据输入接口时序

FFT/IFFT 计算要求输入的数据必须是完整的一帧，每帧数据的长度等于转换长度。FFT IP 无论 i_axi4s_data_tvalid 信号高低，都会持续接收数据，即便输入的数据不完整[10]，也不会停止接收数据。IP 一旦开始接收一帧新的数据，内部帧数据计数器就从 0 开始计数。

(1) Pipeline 架构




图 2-9 Pipeline 架构数据输入接口时序图

10 比如 i_axi4s_data_tvalid 信号在当前帧数据未传输完成前被拉低，或者在数据传输过程中没有一直保持为 1'b1。

(2) Radix-2 Burst 架构




图 2-10 Radix-2 Burst 架构数据输入接口时序图

2. 数据输出接口时序

(1) Pipeline 架构




图 2-11 Pipeline 架构数据输出接口时序图

(2) Radix-2 Burst 架构





图 2-12 Radix-2 Burst 架构数据输出接口时序图

2.5.3 数据/信息格式


1. 输入数据格式



注：PAD可以是任意值

图 2-13 输入数据格式定义


2. 输出数据格式



注：
（1）PAD是符号位扩展
（2）全精度定点无压缩：bx = 输入数据位宽+log2(FFT转换长度)+1
（3）块浮点：bx = 输入数据位宽

图 2-14 输出数据格式定义

3. 输出信息格式



注：
（1）PAD是全0
（2）缩放类型未选择块浮点时，Blk_Exp是全0

图 2-15 输出信息格式定义

IP 通过 o_axi4s_data_tuser 信号输出如图 2-15 所示的信息。其中，块浮点指数适用于块浮点缩放类型，可以在输出位宽有限的情况下，有效的增加计算动态范围，而不会溢出。

- XK_Index 为数据序号，用于指示当前传输的数据在数据帧中的序号，范围：0~N-1；
- Blk_Exp 为块浮点指数，用于指示输出的当前帧数据右移的位数[11]，有效比特数是 5。一个数据帧的所有数据，共用同一个块浮点指数。

2.5.4 状态/告警定义

表 2-11 状态/告警定义

名称	类别	描述
datain_frame_started	状态	当 FFT Core 开始计算一个新的数据帧时，该状态拉高 1 个时钟周期。当这个指示信号产生时，IP 会用这个指示信号锁存配置端口输入的最近一次的配置信息。 在配置端口，用户可以使用这个状态指示信号，判断是否可以输入新的 FFT IP 配置信息，以确保上一次配置信息被使用前不会被覆盖。
datain_tlast_missing	告警	当输入最后一个帧数据并且 i_axi4s_data_tlast 信号没有拉高时，该告警拉高 1 个时钟周期。
datain_tlast_unexpected	告警	当 i_axi4s_data_tlast 信号拉高但当前输入的帧数据不是最后一个时，该告警拉高 1 个时钟周期。
datain_channel_halt	告警	当一帧数据没有传输完成但 i_axi4s_data_tvalid 拉低了，该告警拉高 1 个时钟周期。 注意：FFT IP 仅支持数据连续输入，该告警产生时 IP 内部的数据处理不会中断，但此时 IP 计算的输出数据是错误的。

2.6 IP 寄存器描述

无。

2.7 典型应用

FFT IP 的典型应用请参见“2.4 Example Design”。

11 例如，块浮点指数最小值是 0，表示当前输出的这一帧数据未做右移处理；块浮点指数等于 10，表示当前输出的这一帧数据缩小了 2^10，相当于右移了 10 比特。

2.8 说明与注意事项

2.8.1 时钟约束

IP 只有 1 个全局时钟需要约束，以 Example Design 的工程为例：

```
create_clock -name {i_clk} [get_ports {i_clk}] -period {6.666} -waveform {0.000 3.333}
```

2.8.2 IFFT 计算

对于 IFFT 计算，IP 不会实现$\frac{1}{N}$的计算，因此 FFT 和 IFFT 计算的唯一区别，只有旋转因子互为共轭。

2.8.3 数据和旋转因子存储

1. Pipeline FFT 架构

Pipeline FFT 支持配置存储数据和旋转因子使用的 DRM 的级数，“0”表示每一级都不使用 DRM。

表 2-12 Pipeline FFT 存储数据和旋转因子使用 DRM 的级数配置

FFT 转换长度	使用 DRM 的蝶形运算单元级数范围可选
8	0
16	0
32	0
64	0~1
128	0~2
256	0~3
512	0~4
1024	1~5
2048	2~6
4096	3~7
8192	4~8
16384	5~9
32768	6~10
65536	7~11

如果 IP 配置数据输出顺序为自然顺序，或者截尾方式选择块浮点，如图 2-1 所示，流水线处理完的数据还需要进入 Output Process 模块处理，然后产生的新的数据输出。

Output Process 模块包含一块深度为 FFT 转换长度 N 的存储器。当 N 小于等于 1024 时，支持配置存储器类型：DRM 或者分布式 RAM；否则，存储器类型强制使用 DRM。

2. Radix-2 Burst 架构

当 N 小于等于 1024 时，Radix-2 Burst 支持配置数据和相位因子存储器类型：DRM 或者分布式 RAM；否则，存储器强制使用 DRM。

数据和相位因子的存储器类型可以独立配置。

2.8.4 有限字长考虑

用 FFT IP 实现 FFT 变换时，无论是选择 Pipeline FFT Core，还是 Radix-2 Burst Core，FFT 都是 Radix-2 变换。对于全精度定点无压缩类型，字长增加从以下两方面考虑。

每级蝶形单元中的加法器和减法器实现两个全精度值的加法和减法，会产生位宽增加 1 位的计算结果。从而每级蝶形单元输出的数据位宽都必须加 1，这样，最终输出数据位宽比输入数据位宽增加 $\log_2 N$。

对于复数乘法，计算后（相当于复平面上实现旋转）幅度不变，但理论上当输入幅度大于 1 时也可能产生位宽增加。例如，复数 1+i 的幅度为 1.414，如果旋转 45 度，则实部或者虚部的值是 1.414。因为 FFT 的复数乘法计算都是和旋转因子相乘，所以，无论相乘几次，在整个 FFT 处理过程中只需考虑 1 次位宽增加。

因此，对于全精度定点无压缩类型，经过最后一级蝶形运算加/减运算和复数乘法运算后，最终输出数据的位宽，等于 IP 输入数据位宽加 $\log_2 N+1$。

2.8.5 复数乘法

FFT IP 的复数乘法使用 3 个乘法器结构。

计算(a+bi)×(c+di)方法如下，总共使用 5 次实数加/减法和 3 次实数乘法。

A=(a+b)×c

B=(c+d)×b

C=(b-a)×d

(a+bi)×(c+di) = (A-B)+(B-C)i

2.8.6 C 模型

FFT IP 提供精确到比特的 C 代码模型，以动态链接库的形式给出。同时，还提供 C 参考代码作为示例，方便用户理解如何调用 C 模型。

注意：

C 模型的数据类型是双精度浮点，最大尾数位宽可能小于 FFT IP 在某些配置下计算的要求，因此，C 模型计算和 RTL 计算的结果可能有误差。

表 2-13 C 模型文件

文件	说明
ipsxe_fft_def_vx_x.h	C 模型头文件。
lib_ipsxe_fft_vx_x.so	Linux 系统下编译用到的动态链接库。
lib_ipsxe_fft_vx_x.lib	Windows 系统下编译用到的动态链接库。
ipsxe_fft_wrapper_tb.c	C 模型仿真顶层文件。

注：“vx_x”表示该文件的版本号，例如 v1_1。

使用方式，举例如下：

- 在 Linux 平台，运行编译指令，生成可执行程序 ipsxe_fft_wrapper_tb。

  gcc -o ipsxe_fft_wrapper_tb ipsxe_fft_wrapper_tb.c ./lib_ipsxe_fft_v1_1.so -lm
- 在 Windows 平台，运行编译指令，生成可执行程序 ipsxe_fft_wrapper_tb.exe。

  gcc -o ipsxe_fft_wrapper_tb ipsxe_fft_wrapper_tb.c ./lib_ipsxe_fft_v1_1.lib -lm




图 2-16 C 模型仿真结果

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

3.2 术语表

D

DIF	Decimation-In-Frequency
DIT	Decimation-In-Time

3.3 缩略语表

D

DFT	Discrete Fourier Transform

F

FFT	Fast Fourier Transform

I

IPC	IP Compiler

P

PDS　　Pango Design Suite

S

SDF　　Single-path Delay Feedback

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。