FIR IP
用户指南

（UG052012,V1.6）

（2024-09-14）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2023-02-28	V1.0	1. 初始版本。	V1.0
2023-03-13	V1.1	1. 增加 V1.1 版本对应的 IP 版本变更记录； 2. 更新 Exapmle Design 中 i_clk 的引脚约束，参见表 2-5。	V1.1
2023-04-28	V1.2	1. 增加 V1.2 版本对应的 IP 版本变更记录； 2. 更新适用器件和封装，参见表 2-1； 3. 更新适用器件资源利用典型值，参见表 2-4。	V1.2
2023-06-09	V1.3	1. 增加 V1.3 版本对应的 IP 版本变更记录； 2. 更新适用器件和封装，参见表 2-1； 3. 更新软件版本要求说明，参见“注意”； 4. 更新适用器件资源利用典型值，参见表 2-4； 5. 更新 Example Design 结构框图，参见图 2-9； 6. 依据命名规范更新封面及文件命名。	V1.3
2023-11-30	V1.4	1. 增加 V1.4 版本对应的 IP 版本变更记录； 2. 增加特性中可配置组合参数范围说明，参见“2.1.1 主要特性”； 3. 修改适用器件和封装，参见表 2-1； 4. 增加未罗列器件软件版本说明，参见“注意”； 5. 增加未罗列器件资源情况说明，参见“说明”。	V1.4
2024-04-24	V1.5	1. 增加 V1.5 版本对应的 IP 版本变更记录； 2. 修改配置输入数据小数位宽的范围说明，参见表 2-2; 3. 修改 Example Design 的测试结果状态指示信号名，参见表 2-5 和“2.4.4 测试方法”。	V1.5
2024-09-14	V1.6	1. 增加 V1.6 版本对应的 IP 版本变更记录； 2. 更新 IP 主要特性说明，参见“2.1.1 主要特性”； 3. 更新软件版本要求说明，参见“注意”； 4. IP 新增支持 Interleaved 数据通道、并行通道和多倍输入采样周期配置，更新 UI 界面截图和相关配置参数说明，参见图 2-6 和表 2-2； 5. 更新仿真工具说明，参见“推荐”； 6. 更新适用器件资源利用典型值，参见表 2-4； 7. 更新输入数据接口位宽定义，参见表 2-7；	V1.6

		8. 更新输出数据接口描述，参见脚注 11； 9. 更新接口数据格式定义，参见“2.5.2 接口数据格式”，增加图 2-11、图 2-12、图 2-13、图 2-14、图 2-15； 10. 更新系数说明，参见脚注 13； 11. 更新 C 模型描述，参见“2.8.4 C 模型”； 12. 增加新章节“2.8.5 RAM 类型配置”。	

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. Logos2/Titan2 FIR IP 初始版本。	2023-02-28
V1.1	1. 增加支持 OEM 综合； 2. UG 更新。	2023-03-13
V1.2	1. 修复手动输入系数时，-40、-20 等系数无法输入，且无法粘贴的问题； 2. 修复生成的_ tmpl 文件中端口名与 IP 端口名不一致的问题； 3. 修复系数输入错误后，再次输入正确系数生成的 IP 中部分系数未刷新的问题； 4. 修复设置的输出位宽小于输入位宽时，出现语法报错的问题； 5. 修复输出数据低位截断后有效位数比实际少的问题； 6. UG 更新。	2023-04-28
V1.3	1. 增加支持 PG2K400 器件； 2. UG 更新。	2023-06-09
V1.4	1. UG 更新。	2023-11-30
V1.5	1. 修复 FIR IP 输入数据位宽小于 25，系数位宽大于 18 时，编译可能出错的问题； 2. 修复 Example Design 的判断测试结束逻辑可能出错的问题； 3. 修复抽取滤波器对称结构下，抽取因子 2，系数个数小于 7 时，输出 o_axi4s_data_tvalid 信号一直为 0 的问题； 4. 修复打开 idf 文件，不能正确显示保存的 Even Symmetric 或者 Odd Symmetric 参数的问题； 5. 修复抽取滤波器对称结构下，抽取因子配置大于 64 但又不是 2 的幂时，计算结果出错的问题； 6. UG 更新。	2024-04-24
V1.6	1. 支持配置 Interleaved 数据通道； 2. 支持配置多个并行数据通道； 3. 支持配置多倍输入采样周期； 4. UG 更新。	2024-09-14

目录

文档版本修订记录 2
IP 版本变更记录 4
第 1 章 前言 8
1.1 关于本手册 8
1.2 手册行文规范 8
第 2 章 IP 使用指南 9
2.1 IP 简介 9
2.1.1 主要特性 9
2.1.2 适用器件及封装 10
2.2 IP 框图 10
2.3 IP 生成流程 11
2.3.1 模块例化 11
2.3.2 约束配置 15
2.3.3 运行仿真 15
2.3.4 综合与布局布线 16
2.3.5 资源利用 17
2.4 Example Design 19
2.4.1 设计框图 19
2.4.2 接口说明 19
2.4.3 模块说明 20
2.4.4 测试方法 20
2.4.5 实例配置 20
2.4.6 实例仿真 20
2.5 IP 接口描述 21
2.5.1 接口说明 21
2.5.2 接口数据格式 22
2.5.3 接口时序描述 24
2.6 IP 寄存器描述 25
2.7 典型应用 25
2.8 说明与注意事项 25
2.8.1 多相滤波器系数填充 25
2.8.2 系数说明 25
2.8.3 时钟约束 27
2.8.4 C 模型 28
2.8.5 RAM 类型配置 28
第 3 章 附录 30
3.1 参考文档 30
3.2 术语表 30
3.3 缩略语表 30
3.4 声明 31
3.4.1 版权声明 31
3.4.2 免责声明 31

表目录

表 1-1 行文规范说明.....8
表 2-1 FIR IP 适用器件及封装.....10
表 2-2 配置参数说明.....13
表 2-3 FIR IP 生成后的输出文件.....15
表 2-4 FIR IP 基于适用器件的资源利用典型值.....17
表 2-5 Example Design 接口列表.....19
表 2-6 时钟和复位接口信号列表.....21
表 2-7 输入数据接口信号列表.....21
表 2-8 输出数据接口信号列表.....21
表 2-9 reload 数据接口信号列表.....22
表 2-10 配置数据接口信号列表.....22
表 2-11 可选系数结构.....26
表 2-12 C 模型文件说明.....28

图目录

图 2-1 FIR IP 系统框图 10
图 2-2 FIR IP 选择路径 12
图 2-3 工程例化界面 12
图 2-4 FIR IP 接口框图（未使能动态重载滤波器系数） 12
图 2-5 FIR IP 接口框图（使能动态重载滤波器系数） 12
图 2-6 配置 FIR IP 参数界面 13
图 2-7 FIR IP 生成报告界面 15
图 2-8 Questasim 仿真波形 16
图 2-9 FIR IP Example Design 结构图 19
图 2-10 数据格式 22
图 2-11 并行通道数据接口格式定义类型 23
图 2-12 插值输出数据接口格式定义类型 1 23
图 2-13 插值输出数据接口格式定义类型 2 23
图 2-14 插值输出数据接口格式定义类型 3 23
图 2-15 插值输出数据接口格式定义类型 4 24
图 2-16 接口时序图 24
图 2-17 reload 滤波器系数时序 25
图 2-18 Asymmetric 系数结构示意图 26
图 2-19 Even Symmetric 系数结构示意图 26
图 2-20 Odd Symmetric 系数结构示意图 27
图 2-21 Half Band 系数结构示意图 27

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 FIR (Finite Impulse Response) IP 产品的用户指南，主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 FIR IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 FIR IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

FIR IP 是紫光同创实现 FIR 滤波器计算的一款 IP，用户可以通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性[1]

- 可配置滤波器类型：Single Rate、Half Band、Decimator、Interpolator；
- 可配置系数数量：范围 4~2048；
- 可配置输入数据位宽：有符号数，范围 2 Bit~49 Bit；
- 可配置滤波器系数位宽：有符号数，范围 2 Bit~35 Bit；
- 可配置多相抽取滤波器的速率转换因子：整型，范围 2~1024；
- 可配置多相插值滤波器的速率转换因子：整型，范围 2~1024；
- 可配置滤波器系数文件来源：UI 界面直接输入、UI 界面选择文件路径读取；
- 可配置滤波器系数结构：Asymmetric、Even Symmetric、Odd Symmetric、Half Band；
- 可配置输入数据小数位宽[2]；
- 可配置输出数据位宽[3]；
- 可自动计算输出数据小数位宽[4]；

1 实际配置范围取决于器件资源及配置参数组合。

2 输入数据小数位宽最小值为 0Bit，最大值为输入数据位宽。

3 只有输出舍入模式配置为 Truncate LSBs 时，输出数据位宽可以配置。

4 输出数据小数位宽与输入数据小数位宽大小一致。

- 可配置输出舍入模式：Full Precision、Truncate LSBs；
- 可配置 Interleaved 数据通道[5]：范围 1~256、512、1024；
- 可配置多个并行数据通道：共享控制逻辑，范围 1~16；
- 可配置多倍输入采样周期：范围 1~1.0E7；
- 支持动态重载滤波器系数；
- 提供精确到比特的 C 代码模型。

2.1.2 适用器件及封装

表 2-1 FIR IP 适用器件及封装

适用器件	支持封装类型
Logos2 系列	ALL
Titan2 系列	ALL
Kosmo2 系列	ALL

2.2 IP 框图




图 2-1 FIR IP 系统框图

FIR IP 系统框图如图 2-1 所示，由四个数据控制模块和 FIR Core 组成。

5 Interleaved 数据通道：多个通道串行输入和输出。

1. 数据接口控制模块

Input data ctrl、Cfg data ctrl、Reload data ctrl、Output data ctrl 完成 IP 与外部接口的数据交互，接口包括：输入数据接口、输出数据接口、reload 数据接口、配置数据接口，接口说明参见表 2-6 至表 2-9，接口时序参见图 2-16。

2. FIR Core

根据 FIR IP 的配置完成滤波器计算，包括单速率滤波器、半带滤波器、多相抽取滤波器和多相插值滤波器四种。其中，单速率和多相滤波器有非对称、偶对称和奇对称三种系数结构；半带滤波器系数结构为非对称和半带。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 FIR IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

FIR IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System 录下对应版本的 FIR，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

软件版本要求请咨询 FAE。




图 2-2 FIR IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 FIR IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 和图 2-5 所示；右边为参数配置窗口，如图 2-6 所示。配置参数说明参见表 2-2。




图 2-4 FIR IP 接口框图（未使能动态重载滤波器系数）




图 2-5 FIR IP 接口框图（使能动态重载滤波器系数）




图 2-6 配置 FIR IP 参数界面

表 2-2 配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Coefficient Options	Coefficient Source	滤波器系数来源选择： vector：直接在界面输入滤波器系数 coef file：在界面选择滤波器系数文件导入系数	vector
	Number of Coefficients	配置滤波器系数数量：4~2048	16
	Calculated Coefficients	根据配置计算的实际滤波器系数数量	N/A
	Coefficient Width	滤波器系数数据位宽：2~35	18
	Coefficient Structure	滤波器系数结构： 1) Asymmetric（非对称） 2) Even Symmetric（偶对称） 3) Odd Symmetric（奇对称） 4) Half Band（半带）	Asymmetric
	Reload coefficient	配置是否使能动态重载滤波器系数： 勾选：使能 不勾选：不使能	不勾选
Filter Options	Filter Type	配置滤波器结构： 1) Single Rate（单速率） 2) Half Band（半带） 3) Decimator（抽取） 4) Interpolator（插值）	Single Rate
	Decimator Rate	配置 Decimator 模式下的速率转换因子：2~1024	2

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
	Interpolator Rate	配置 Interpolator 模式下的速率转换因子：2~1024	2
Data Options	Input Width	配置输入数据位宽：2~49	25
	Input Fractional Bits	配置输入数据小数位宽：2~输入数据位宽	0
	Output Width	配置输出数据位宽：2~47	47
	Output Rounding Mode	配置输出数据舍入方式： 1) Full Precision（全精度无舍入） 2) Truncate LSBs（截断数据低位）	Full Precision
	RAM Type Configuration	选择 Data RAM 使用类型比例：Auto、0、1/4、1/2、3/4、1，详细说明参见“2.8.5 RAM 类型配置”	不显示
	Output Fractional Bits	显示输出数据小数位宽	N/A
Channel Specification	Number of Interleaved Channels	Interleaved 通道数配置：1~256、512、1024	1
	Number of Parallel Channels	并行通道数配置：1~16	1
Sampling Period Specification	Input Sample Period	输入采样周期配置：1~1.0E7	1
	Processing Cycles per Output	根据配置计算的输出处理周期	N/A

注：“N/A”表示该参数不可配置。

注意：

- Coefficient Source 配置为“coef file”时，选择的文件必须存在且文件内容格式必须与表 2-3 中的 coef_data_dat 文件一致，文件中的系数为十进制整数；
- Coefficient Source 配置为“vector”时，输入的值为十进制整数；
- 通过 Number of Coefficients 配置的系数个数必须与通过 Coefficient Source 配置系数的个数一致。

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 FIR IP 代码。生成 IP 的信息报告界面如图 2-7 所示。



图 2-7 FIR IP 生成报告界面

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

表 2-3 FIR IP 生成后的输出文件

输出文件[6]	说明
$instname.v	所生成 IP 的顶层.v 文件。
$instname.idf	所生成 IP 的配置文件。
/rtl/*	所生成 IP 的 RTL 代码文件。
/example_design/*	所生成 IP 的 Example Design 所使用的 Test Bench、顶层文件以及设计用到的一些模块文件。
/pnr/*	所生成 IP 的 Example Design 相应的工程文件与管脚约束文件。
/sim/*	所生成 IP 的仿真目录。
/sim_lib/*	IP 所需的加密文件目录。
/rev_1	综合报告默认输出路径。（该文件夹仅在指定综合工具后才会生成）
readme.txt	readme 文件，描述 IP 生成后，生成目录的结构。
coef_data.dat	选择文件导入系数时的参考文件。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5]，*Physical_Constraint_Editor_User_Guide*[6]，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

FIR IP 的仿真是基于 Example Design 的 Test Bench 进行的。有关 Example Design 的详细信息请参见“2.4 Example Design”。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

6 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat 文件即可运行仿真。当仿真结束后，具体仿真结果将会保存在 vsim.log 文件中，仿真波形如图 2-8 所示。




图 2-8 Questasim 仿真波形

推荐：

仿真工具建议为 questasim2020.4 及以上版本。

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8 说明与注意事项”。

2.3.5 资源利用

资源利用情况与器件及 IP 配置有关，相同配置下不同器件的资源利用数据可能不同。Titan2/Logos2/Kosmo2 系列器件典型资源值如表 2-4 所示。

表 2-4 FIR IP 基于适用器件的资源利用典型值

器件	配置模式[7]					资源利用典型值				
	Filter Type[8]	Number of Coefficients	Number of Interleaved Channels	Number of Parallel Channels	Input Sample Period	LUT	FF	APM	Distributed RAM	USCM
PG2T390H/ PG2T390HX	Single Rate	32	1	1	1	295	371	131	144	1
	Half Band	31	1	1	1	277	331	71	144	1
	Decimator	32	1	1	1	285	2240	51	144	1
	Interpolator	32	1	1	1	692	810	141	432	1
	Single Rate	32	2	1	1	1913	2637	131	1748	1
	Half Band	31	2	1	1	819	1610	39	491	1
	Decimator	32	2	1	1	1080	2135	51	662	1
	Interpolator	32	2	1	1	989	2250	141	841	1
	Single Rate	32	1	2	1	451	682	262	288	1
	Half Band	31	1	2	1	424	1838	78	284	1

7 （1）单速率/抽取/插值/单通道&单倍采样周期半带：系数结构选择非对称，INPUT_WIDTH 为 49bit，COEF_WIDTH 为 35bit，OUTPUT_ROUNDING_MODE 为 Full Precision，RELOAD_COEF 为 1；
（2）其它配置半带：选择对称，INPUT_WIDTH 为 47bit，COEF_WIDTH 为 35bit，OUTPUT_ROUNDING_MODE 为 Full Precision，RELOAD_COEF 为 1；

8 Decimator 类型的 DECIMATOR_RATE 为 3；Interpolator 类型的 INTERPOLATOR_RATE 为 3。

器件	配置模式[7]					资源利用典型值				
	Filter Type[8]	**Number of Coefficients**	**Number of Interleaved Channels**	**Number of Parallel Channels**	**Input Sample Period**	**LUT**	**FF**	**APM**	**Distributed RAM**	**USCM**
	Decimator	32	1	2	1	466	4324	102	288	1
	Interpolator	32	1	2	1	1173	1567	282	864	1
	Single Rate	32	1	1	2	1084	4035	71	182	1
	Half Band	31	1	1	2	724	1901	23	290	1
	Decimator	32	1	1	3	521	1058	23	321	1
	Interpolator	32	1	1	3	186	1766	47	103	1
PG2L100H/ PG2L100HX	Single Rate	32	1	1	1	296	371	131	144	1
	Half Band	31	1	1	1	277	331	71	144	1
	Decimator	32	1	1	1	313	2240	51	144	1
	Interpolator	32	1	1	1	687	810	141	432	1
PG2L25H	Single Rate	16	1	1	1	278	328	67	144	1
	Half Band	31	1	1	1	276	331	71	144	1
PG2L50H	Single Rate	16	1	1	1	276	328	67	144	1
	Half Band	31	1	1	1	277	331	71	144	1
PG2L200H	Single Rate	32	1	1	1	294	371	131	144	1
	Half Band	31	1	1	1	277	331	71	144	1
PG2K400	Single Rate	32	1	1	1	285	364	131	144	1
	Half Band	31	1	1	1	264	324	71	144	1
	Decimator	32	1	1	1	301	2240	51	144	1
	Interpolator	32	1	1	1	681	803	141	432	1

说明：

针对上表未罗列器件，相同配置可参考表中资源利用典型值，该配置是否能支持取决于器件总体资源。

2.4 Example Design

本节主要介绍基于 FIR IP 的 Example Design 方案。该方案产生几组输入数据，经过 FIR IP 计算并检验后输出错误信息。

2.4.1 设计框图

Example Design 的系统框图如图 2-1 所示，包含 Frame_Gen、FIR IP 和 Frame_Chk 三个模块。该方案使用 P05V330RD05_A0_PCB 单板进行测试，表 2-5 中的引脚约束仅供参考。




图 2-9 FIR IP Example Design 结构图

2.4.2 接口说明

表 2-5 Example Design 接口列表

端口	I/O	位宽	描述	引脚约束
i_clk	I	1	外部输入时钟（最大频率 150MHz）	AB27
i_rstn	I	1	外部输入复位，低电平有效	AB30
o_chk_err	O	1	测试结果状态指示信号： 0：测试结果正确 1：测试结果错误	Y25

端口	I/O	位宽	描述	引脚约束
o_chk_over	O	1	测试完成指示信号： 0：测试未完成 1：测试完成	Y26
o_signal	O	1	Example Design 不检查数据，该信号防止 FIR IP 内部逻辑被优化，无实际含义	AA26

2.4.3 模块说明

1. Frame_Gen

测试激励产生模块，上电复位之后开始产生固定数量的 FIR IP 输入数据。

2. FIR IP

例化的 FIR IP。

3. Frame_Chk

测试数据检验模块，只检验 FIR IP 的输出数据数量是否正确，输出错误指示信号和测试完成信号。

2.4.4 测试方法

Example Design 位流加载完成后开始测试，当 o_chk_over 信号拉高时表示测试结束，此时 o_chk_err 信号拉低则表示测试正确，否则测试出错。

2.4.5 实例配置

Example Design 支持所有的 IP 配置。

2.4.6 实例仿真

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径[9]下，双击*.bat 文件即可运行仿真。

9 文件路径参见表 2-3。

2.5 IP 接口描述

本节介绍 FIR IP 相关接口说明及时序描述。

2.5.1 接口说明

1. 时钟复位接口

表 2-6 时钟和复位接口信号列表

端口	I/O	位宽	描述
i_clk	I	1	IP 的时钟信号
i_rstn	I	1	IP 的复位信号，低电平有效

2. 输入数据接口

表 2-7 输入数据接口信号列表

端口	I/O	位宽	描述
i_axi4s_data_tvalid	I	1	valid 信号，表示外部输入数据有效
o_axi4s_data_tready	O	1	ready 信号，表示 IP 可以接收数据
i_axi4s_data_tdata	I	(2bit~49bit) × 并行通道数	外部的输入数据
i_axi4s_data_tlast	I	1	axi4 总线输入数据的 tlast 信号

3. 输出数据接口

表 2-8 输出数据接口信号列表

端口	I/O	位宽	描述
o_axi4s_data_tvalid	O	1	valid 信号，表示 IP 输出数据有效
i_axi4s_data_tready	I	1	ready 信号，表示外部可以接收数据
o_axi4s_data_tdata	O	-[10]	IP 的输出数据
o_axi4s_data_tlast[11]	O	1	tlast 信号，对输入数据的 tlast 信号延迟数据处理时间后的信号

10 输出数据位宽范围根据 FIR IP 的配置动态变化。

11 滤波器结构为 Decimator 时，o_axi4s_data_tlast 只在 reload 系数时有意义。滤波器结构为 Interpolator 时，o_axi4s_data_tlast 延迟和输出数据处理周期值有关，例如：当插值因子等于 4，串行输入 1024 个数据，i_axi4s_data_tlast 指示第 1024 个数据，如果输出数据处理周期等于 1，会串行输出 1024 个数据，o_axi4s_data_tlast 指示第 1024 个数据；如果输出数据处理周期等于 2，会串行输出 2048 个数据，o_axi4s_data_tlast 指示第 2048 个数据；如果输出数据处理周期等于 4，会串行输出 4096 个数据，o_axi4s_data_tlast 指示第 4096 个数据。

4. reload 数据接口

表 2-9 reload 数据接口信号列表

端口	I/O	位宽	描述
i_axi4s_reload_tvalid	I	1	valid 信号，表示外部的 reload 数据有效
o_axi4s_reload_tready	O	1	ready 信号，表示 IP 可以接收 reload 数据
i_axi4s_reload_tdata	I	2bit~35bit	外部的 reload 系数数据
i_axi4s_reload_tlast	I	1	指示一帧 reload 系数数据的最后一个

5. 配置数据接口

表 2-10 配置数据接口信号列表

端口	I/O	位宽	描述
i_axi4s_cfg_tvalid	I	1	valid 信号，表示外部配置输入数据有效
o_axi4s_cfg_tready	O	1	ready 信号，表示 IP 可以接收配置输入数据
i_axi4s_cfg_tdata	I	8bit	配置输入数据，使用时配置为 0

2.5.2 接口数据格式

FIR IP 数据接口[12]的数据格式一致，都需要扩展至字节边界，如图 2-10 所示。

- 数据输入接口、数据输出接口：数据的 pad 为符号位；
- reload 输入接口、配置输入接口：数据的 pad 为 0。




图 2-10 数据格式

当并行通道数大于 1 时，输入数据接口格式定义如图 2-11 所示，单速率/半带/抽取 3 种计算的输出数据接口格式定义，和输入数据接口相同。

12 分别为输入数据接口、输出数据接口、reload 数据接口、配置数据接口，接口说明参见表 2-6 至表 2-9。




图 2-11 并行通道数据接口格式定义类型

对于插值计算，输出数据接口格式定义分成 4 类：

- 并行通道数等于 1，采样周期等于 1：



图 2-12 插值输出数据接口格式定义类型 1

- 并行通道数大于 1，采样周期等于 1：



图 2-13 插值输出数据接口格式定义类型 2

- 并行通道数等于 1，采样周期大于 1：




图 2-14 插值输出数据接口格式定义类型 3

- 并行通道数大于 1，采样周期大于 1：




图 2-15 插值输出数据接口格式定义类型 4

2.5.3 接口时序描述

1. 数据接口

FIR IP 数据接口的时序标准一致，如图 2-16 所示。




图 2-16 接口时序图

2. reload 滤波器系数

reload 数据接口和配置数据接口用于 reload 滤波器系数，时序如图 2-17 所示。reload 数据在接收完成后，需要等待下一个配置数据接收完成，之后等待一个 o_axi4s_data_tlast 之后才能在数据处理中应用 reload 的系数。




图 2-17 reload 滤波器系数时序

2.6 IP 寄存器描述

无。

2.7 典型应用

FIR IP 的典型应用请参见“2.4　Example Design”。

2.8 说明与注意事项

2.8.1 多相滤波器系数填充

在应用多相滤波器结构时，可能需要对系数进行填充零值以满足实现结构，系数填充之后会影响数据的相位，不会影响数据的值，计算之后的系数个数会显示在界面 Calculated Coefficients 中，参见表 2-2。

当使能 Reload coefficient 时，需要将填充的系数也 reload 进去，即需要 reload 的系数个数为 Calculated Coefficients 显示的数量。

2.8.2 系数说明

FIR IP 支持四种滤波器结构和四种系数结构，系数结构与滤波器结构关系如表 2-11 所示，系数结构示意图如图 2-18 至图 2-21 所示。

表 2-11 可选系数结构

滤波器结构	系数结构
Half Band	Asymmetric[13]、Half Band
Single Rate	Asymmetric、Even Symmetric、Odd Symmetric
Decimator	
Interpolator	Asymmetric




图 2-18 Asymmetric 系数结构示意图




图 2-19 Even Symmetric 系数结构示意图

13 对于半带滤波器，当 Interleaved 数据通道数大于 1，或者并行通道数大于 1，或者输入采样周期倍数大于 1，系数结构不支持 Asymmetric。




图 2-20 Odd Symmetric 系数结构示意图




图 2-21 Half Band 系数结构示意图

注意：

- 通过 Coefficient Source 配置到 FIR IP 的系数结构必须与通过 Coefficient Structure 选择的系数结构一致；
- 根据半带系数结构，IP 配置为半带滤波器结构时，需要选择的系数个数为 4n+3 个（n≥1）。

2.8.3 时钟约束

FIR IP 只有一个时钟，约束示例如下：

```
create_clock -name {i_clk} [get_ports {i_clk}] -period {10} -waveform {0.000 5.000}
```

2.8.4 C 模型

FIR IP 提供精确到比特的 C 代码模型，支持单个数据通道和单倍采样，以动态链接库的形式给出。同时，还提供 C 参考代码作为示例，方便用户理解如何调用 C 模型。

注意：

C 模型的数据类型是双精度浮点，最大尾数位宽可能小于 FIR IP 在某些配置下计算的要求，因此，C 模型计算和 RTL 计算的结果可能有误差。

表 2-12 C 模型文件说明

文件	说明
ipsxe_fir_def_v1_0.h	C 模型头文件。
lib_ipsxe_fir_v1_0.so	Linux 系统下编译用到的动态链接库。
lib_ipsxe_fir_v1_0.lib	Windows 系统下编译用到的动态链接库。
ipsxe_fir_wrapper_tb.c	C 模型仿真顶层文件。

使用方式如下：

- 在 Linux 平台，运行编译指令，生成可执行程序 ipsxe_fir_wrapper_tb。

  gcc -o ipsxe_fir_wrapper_tb ipsxe_fir_wrapper_tb.c ./lib_ipsxe_fir_v1_0.so –lm
- 在 Windows 平台，运行编译指令，生成可执行程序 ipsxe_fir_wrapper_tb.exe。

  gcc -o ipsxe_fir_wrapper_tb ipsxe_fir_wrapper_tb.c ./lib_ipsxe_fir_v1_0.lib -lm

2.8.5 RAM 类型配置

当配置的 Interleaved 通道数大于 1，或者配置的输入采样周期倍数大于 1 时，滤波器内部可能会使用时分复用处理结构，有两种类型的 RAM 用于输入数据存储：分布式 RAM 和 DRM。

滤波器的每个并行通道，根据时分复用级数和配置的 DRM 使用比例，选择哪些级使用 DRM。例如，如果内部有 16 级时分复用，DRM 使用比例是 1/4，16×(1－1/4) = 12，所以前 12 级都使用分布式 RAM，后 4 级使用 DRM。

关于用户可选择的配置比例以及实际结果说明如下：

- 不会根据并行通道的数量进行比例区分，每个并行通道的处理都一样。
- 当时分复用级数等于 1 时，RAM 类型可配置选项有 Auto、0、1。
- 当时分复用级数等于 2 或者 3 时，RAM 类型可配置选项有 Auto、0、1/2、1。
- 当时分复用级数大于等于 4 时，RAM 类型可配置选项有 Auto、0、1/4、1/2、3/4、1。
- 当时分复用级数按照配置比例不能整除时，结果向下取整舍入，例如，3 级按照 1/2 比例分，3×(1－1/2) = 1.5，取整为 1。

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

3.2 术语表

F

FPGA　Field Programmable Gate Array

3.3 缩略语表

F

FIR　Finite Impulse Response

I

IPC　IP Compiler

P

PDS　Pango Design Suite

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。