LVDS IP
用户指南

（UG042008,V1.4）

（2023-11-16）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2022-06-30	V1.0	1. 初始版本。	V1.0
2022-10-25	V1.1	1. 增加 V1.1 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 更新 IP 接口配置界面示意图，参见图 2-5； 4. 表 2-2 增加 RX 数据路径延时配置选项及说明，参见“Control Mode”； 5. 更新资源利用典型值列表，参见表 2-6； 6. 更新软件版本说明，参见“注意”； 7. 表 2-9 修改 RX 数据路径延时控制信号的说明，参见“rxd_delayctrl”； 8. 文档勘误，规范格式。	V1.1
2023-04-26	V1.2	1. 增加 V1.2 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 根据 IP 适用器件，更新 UG 文档名； 4. 更新表 2-2 中“Bank Selection”参数和“Transmission Rate”参数的说明； 5. 更新资源利用典型值列表，参见表 2-6。	V1.2
2023-06-20	V1.3	1. 增加 V1.3 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 更新参考文档，参见“3.1 参考文档”； 4. 更新资源利用典型值列表，参见表 2-6； 5. 依据命名规范更新封面及文件命名。	V1.3
2023-10-13	V1.3a	1. 增加 V1.3a 版本对应的 IP 版本变更记录； 2. 更新 Training 功能使用限制，参见“2.4.2 6 Training 模块”的“注意”说明； 3. 更新表 2-12 中“延时范围”列的说明。	V1.3a
2023-11-16	V1.4	1. 增加 V1.4 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 更新 Training 功能使用限制，参见“2.4.2 6 Training 模块”； 4. 更新资源利用典型值列表，参见表 2-6； 5. 更新 UI 界面，参见图 2-5； 6. 更新器件软件版本说明，参见“注意”。	V1.4

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. LVDS IP 初始版本。	2022-06-30
V1.1	1. 更新 IP 适用器件，增加 PG2L200H； 2. 优化 IP 配置界面布局； 3. 增加 RX 各数据通道独立调整延时功能。	2022-10-25
V1.2	1. 更新 IP 适用器件，增加 PG2T390HX。	2023-04-26
V1.3	1. 更新 IP 适用器件，增加 PG2K400； 2. UG 更新。	2023-06-20
V1.3a	1. 修复 IP 端口显示问题； 2. 更新 Training 显示逻辑； 3. UG 更新。	2023-10-13
V1.4	1. 更新 Training 参考设计的使用场景； 2. 更新 UI 界面； 3. 更新 IP 适用器件，增加 PG2T70H； 4. UG 更新。	2023-11-16

目录

文档版本修订记录 2
IP 版本变更记录 3
第 1 章 前言 8
1.1 关于本手册 8
1.2 手册行文规范 8
第 2 章 IP 使用指南 9
2.1 IP 简介 9
2.1.1 主要特性 9
2.1.2 适用器件及封装 10
2.2 IP 框图 10
2.2.1 模块描述 11
2.2.2 工作模式 11
2.3 IP 生成流程 12
2.3.1 模块例化 12
2.3.2 约束配置 21
2.3.3 运行仿真 22
2.3.4 综合与布局布线 22
2.3.5 资源利用 22
2.4 Example Design 23
2.4.1 设计框图 24
2.4.2 模块说明 24
2.4.3 实例仿真 29
2.5 IP 接口描述 30
2.5.1 复位序列接口说明 30
2.5.2 TX 接口说明 30
2.5.3 RX 接口说明 31
2.5.4 APB 接口说明 32
2.6 IP 寄存器描述 33
2.7 典型应用 33
2.8 说明与注意事项 33
2.8.1 配置说明 33
2.8.2 时钟约束 35
2.8.3 物理约束 35
2.8.4 电源约束 36
2.8.5 PLL 使用说明 36
2.9 IP 调试手段 37
第 3 章 附录 39
3.1 参考文档 39
3.2 术语表 39
3.3 缩略语表 40
3.4 声明 41
3.4.1 版权声明 41

3.4.2 免责声明 41

表目录

表 1-1 行文规范说明.....8
表 2-1 LVDS IP 适用器件及封装.....10
表 2-2 Interface Configurations 页面配置参数说明.....14
表 2-3 Pin Settings 参数说明.....19
表 2-4 Summary 参数说明.....20
表 2-5 LVDS IP 生成后的输出文件.....21
表 2-6 LVDS IP 基于适用器件的资源利用典型值.....22
表 2-7 复位序列接口列表.....30
表 2-8 TX 接口列表.....30
表 2-9 RX 接口列表.....31
表 2-10 APB 接口列表.....32
表 2-11 APB 地址映射关系列表.....32
表 2-12 接口延时配置类型列表.....35
表 2-13 IP 参数与 PLL 参数的对应关系列表.....36
表 2-14 关键指示信号.....37

图目录

图 2-1 LVDS IP 系统框图 10
图 2-2 LVDS IP 选择路径 13
图 2-3 工程例化界面 13
图 2-4 LVDS IP 接口框图 13
图 2-5 Interface Configurations 页面 14
图 2-6 Pin Settings 页面 18
图 2-7 Summary 页面 20
图 2-8 LVDS IP 生成报告界面 21
图 2-10 Training 实现简图 26
图 2-11 串化因子为 7 的字对齐时序 27
图 2-12 字对齐控制脉冲时序 28
图 2-13 Example Design 测试流程图 29
图 2-14 接口内部时钟结构 34
图 2-15 7:1 模式下随路时钟时序图 34

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 LVDS IP 产品的用户指南。本手册内容主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 LVDS IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 LVDS IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

LVDS IP 是紫光同创推出的一款基于 FPGA 产品 IO 资源及时钟网络实现的通用并行接口 IP，适用于 FPGA 与外围设备之间实现多路高速数据的传输。LVDS IP 通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具进行 IP 模块的配置和生成。

2.1.1 主要特性

LVDS IP 产品的主要特性如下。

- 支持“TX”、“RX”、“TX_RX”及“TX_RX_LOOP”四种工作模式；
- 支持 1~20 个数据传输通道[1]；
- 支持 SDR、DDR 两种数据传输方式；
- HR Bank 传输速率最高可支持 1250Mbps；
- HP Bank[2]传输速率最高可支持 1400Mbps；
- 支持多种串化因子(2~8、10、14)；
- 支持使用片上 PLL 资源；
- 支持数据路径及时钟路径延时调整；
- 支持接收端字边界对齐功能；
- 提供接收端时序训练参考方案[3]；

1 接口通道数需根据芯片封装类型进行合理配置。

2 Titan2、Kosmo2 系列器件支持 HP Bank 配置。

3 仅在“Work Mode”参数选择“TX_RX_LOOP”时提供。

- 发送端支持发送随路时钟；
- 支持接口初始化；
- 支持接口驱动类型及 IO 电平标准配置；
- 支持接口资源统计。

2.1.2 适用器件及封装

表 2-1 LVDS IP 适用器件及封装

适用器件	支持封装类型
PG2L50H	ALL
PG2L200H	ALL
PG2T390HX	ALL
PG2T70H	ALL
PG2K400	ALL

2.2 IP 框图

LVDS IP 的系统框图如图 2-1 所示，功能模块主要划分为发送模块(tx_top)、接收模块(rx_top)、复位序列(rst_sequence)及位序调整模块(aligner)。




图 2-1 LVDS IP 系统框图

2.2.1 模块描述

1. LVDS 发送模块

tx_top 模块将 FPGA 内核并行数据进行并串转换处理，随后由 IOB 输出驱动以特定的电平标准输出。发送模块会输出发送侧系统时钟 tx_sysclk，供用户使用。对于源同步应用，接口支持发送随路时钟或随路分频时钟。

2. LVDS 接收模块

rx_top 模块先从 IOB 稳定接收片外高速串行数据，随后将数据串并转换处理后输出至 FPGA 内核；接收模块输出接收侧系统时钟 rx_sysclk，供用户使用。IP 的参考设计中提供了用户可选的自动时序训练及字对齐功能，具体说明详见“2.4 Example Design”。

3. 复位序列

rst_sequence 模块用于控制接口中各硬核模块的复位及初始化。接口初始化完成后，用户才可以进行有效数据的收发。

4. 位序调整模块

aligner 模块为基于固定数据序列比对原理实现的位序调整逻辑，通过发送移位脉冲(bitslip)可调整并行数据位序，实现接收端字边界对齐。

2.2.2 工作模式

LVDS IP 通过整合上述功能模块，可实现发送（TX）、接收（RX）、双工（TX_RX）及环回（TX_RX_LOOP）四种工作模式。用户可通过 IPC 进行其他功能参数的配置，详细信息请参见“2.3.1 2 配置 IP 参数”。

1. TX 模式

IP 顶层包含 LVDS 发送模块及复位序列。

2. RX 模式

IP 顶层包含 LVDS 接收模块及复位序列。使能字边界对齐功能时，还包含位序调整模块。

3. TX_RX 模式

IP 顶层包含 LVDS 发送模块、LVDS 接收模块及复位序列。使能字边界对齐功能时，还包含位序调整模块。

4. TX_RX_LOOP 模式

IP 顶层包含 LVDS 发送模块、LVDS 接收模块及复位序列。此模式下默认使能字边界对齐及时序训练功能，且要求数据环回，便于用户快速了解接口并实现基本的接口调试。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 LVDS IP 的定制化配置，并例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见 *IP_Compiler_User_Guide*[3]。

LVDS IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System/LVDS 目录下对应版本的 LVDS，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

PG2L50H 器件：软件必须为 2022.1 及以上版本；

PG2L200H 器件：软件必须为 2022.2 及以上版本；

PG2T390HX 器件：软件必须为 2023.1 及以上版本；

PG2T70H 器件：软件必须为 2023.2 及以上版本；

PG2K400 器件：软件必须为 2023.2 及以上版本。




图 2-2 LVDS IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 LVDS IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 所示；右边为 IP 参数配置窗口。




图 2-4 LVDS IP 接口框图

IP 参数配置分为三个页面，分别为接口配置(Interface Configurations)、引脚配置(Pin Settings)及接口总结(Interface Summary)。LVDS IP 配置步骤描述如下。

(1) Interface Configurations 页面

Interface Configurations 是 IP 的基本配置页面，界面如图 2-5 所示，详细参数参见表 2-2。




图 2-5 Interface Configurations 页面

表 2-2 Interface Configurations 页面配置参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Basic Interface Settings	Work Mode	LVDS 接口工作模式选择： 1）TX：发送模式； 2）RX：接收模式； 3）TX_RX：双向模式； 4）TX_RX_LOOP：环回模式。	TX_RX
	Bank Selection	IO Bank 选择： HR Bank：宽电压范围 IO Bank； HP Bank：高性能 IO Bank。	HR Bank
	Transmission Rate (Mbps)	接口数据传输速率配置： HR Bank：300~1250Mbps； HP Bank：300~1400Mbps。	400

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
	Transmission Type	数据传输类型选择： 1）SDR：数据在单时钟沿传输； 2）DDR：数据在时钟的双沿传输。 注：传输速率大于 800Mbps 时，只支持 DDR。	SDR
	SerDes Ratio	Serdes 串并转换化因子选择： 1）SDR 传输类型支持： 2、3、4、5、6、7、8； 2）DDR 传输类型支持： 2、4、6、8、10、14。	4
	Channel Num	数据通道数量配置； 可选范围为 1～20。	12
Advanced RX Interface Settings[4]	Enable RX Training[5]	IP 的 Example Design 中时序训练功能使能； 更多时序训练说明请参考“2.4.2 6 Training 模块”。	不勾选
	Clock Pattern[6]	用于时序训练的时钟 Pattern 设置。	0011
	Enable RX Word-align[7]	接收端字边界对齐功能使能。	勾选
	Align Pattern[8]	用于字边界对齐的数据 Pattern 配置； 注： 1、 RX 配置的数据 Pattern 应与发送端的数据 Pattern 保持一致。 2、 配置数据 Pattern 时要避免序列移位 n 次后得到的新 Pattern 与原 Pattern 一致，其中 1≤n< SerDes Ratio。	1001
TX Clocking Settings	Enable TX PLL	TX PLL 使能配置： 勾选：由 GPLL 产生接口所需的高速串行时钟及低速并行时钟。 不勾选：接口所需的高速串行时钟从 IO 输入，低速并行时钟由时钟驱动分频产生。	不勾选
	Enable TX PLL APB Bus[9]	使能 TX PLL APB 配置总线选项。	不勾选
	Enable edge-aligned txclk_out	TX 发送高速随路时钟使能选项。	不勾选
	Enable edge-aligned txclk_out(Divided version)	TX 发送随路分频时钟使能选项。	不勾选

4 “Work Mode”不为“TX_RX_LOOP”模式时，“Enable RX Training”和“Clock Pattern”隐藏，默认不勾选。

5 勾选“Enable RX Training”时，默认使能 RX PLL、默认使能 RX Data/CLK Path 的动态延时模式。

6 未勾选“Enable RX Training”时，不支持配置。

7 DDR 模式下，串化因子配置为 2 时不支持字对齐功能。

8 未勾选“Enable RX Word-align”时，不支持配置。

9 未勾选“Enable TX PLL”时，不支持配置。

选项区域	参数/配置选项		参数说明	IP 配置界面默认值
	TX Clkin Frequency (MHz)		TX 输入时钟频率配置。	400.000
	TX Clkin Option		TX 输入时钟 IO 传输类型选择： 1）Single ended Pin：单端时钟输入； 2）Differential ended Pin：差分时钟输入。	Differential ended Pin
	TX Clkin IO Standard		TX 输入时钟 IO 电平标准选择： 单端电平：SSTL18_I、SSTL15_I、LVCMOS25、LVCMOS18、LVCMOS15； 差分电平：LVDS25、MINI-LVDS； 注：TX 输入时钟频率高于 300MHz 时，选项 LVCMOS25、LVCMOS18、LVCMOS15 不可配置。	LVDS25
	TX Clkout Option[10]		TX 输出随路时钟传输类型选择： 1）Single ended Pin：单端时钟输出； 2）Differential ended Pin：差分时钟输出；	Differential ended Pin
	TX Clkout IO Standard[10]		TX 输出时钟 IO 电平标准选择： 单端电平：SSTL18_I、SSTL15_I； 差分电平：LVDS25、MINI-LVDS；	LVDS25
RX Clocking Options	Enable RX PLL		RX PLL 使能配置： 勾选：由 PPLL 产生接口的高速串行时钟及低速并行时钟； 不勾选：接口的高速串行时钟从 IO 输入，低速并行时钟由时钟驱动分频产生。	不勾选
	Enable RX PLL APB Bus[11]		RX PLL APB 配置总线使能。	不勾选
	RX Clkin Frequency (MHz)		RX 输入时钟频率配置。	400.000
	RX Clkin Option		RX 输入时钟传输类型选择： 1）Single ended Pin：单端时钟输入； 2）Differential ended Pin：差分时钟输入。	Differential ended Pin
	RX Clkin IO Standard		RX 输入时钟 IO 电平标准选择： 单端电平：SSTL18_I、SSTL15_I； 差分电平：LVDS25、MINI-LVDS。	LVDS25
IO Settings	Enable RX IODELAY Cascade		RX IODELAY 级联使能设置： 不勾选：RX 信号路径可调延时范围为 0~1235ps； 勾选：RX 信号路径可调延时范围为 0~2470ps。	不勾选
	TX Data Path	Delay Mode	TX 数据路径延时模式设置： 1）No Delay：不增加路径延时； 2）Fixed Delay：固定的路径延时； 3）Dynamic Delay：动态控制路径延时。	No Delay

10 未使能 TX 随路时钟输出时，不支持配置。

11 未勾选“Enable RX PLL”时，不支持配置。

选项区域	参数/配置选项		参数说明	IP 配置界面默认值
		Delay Setting(ps)	固定延时模式下，TX 数据路径延时设置, 单位为皮秒； 注：仅在固定延时模式下可配置。	0
	TX Clkout Path	Delay Mode[12]	TX 随路时钟输出路径延时模式设置： 1）No Delay：不增加路径延时； 2）Fixed Delay：固定的路径延时。	No Delay
		Delay Setting(ps)[1][2]	固定延时模式下，TX 随路时钟输出路径延时值设置，单位为皮秒； 注：仅在固定延时模式下可配置。	0
	RX Data Path	Delay Mode	RX 数据路径延时模式设置： 1）No Delay：不增加路径延时； 2）Fixed Delay：固定的路径延时； 3）Dynamic Delay：动态控制路径延时。	No Delay
		Delay Setting(ps)	固定延时模式下，RX 数据路径延时设置，单位为皮秒； 注：仅在固定延时模式下可配置。	0
		Control Mode	RX 数据路径延时控制设置： Common control：RX 各数据通道的路径延时级数共同调整； Per channel control：RX 各数据通道的路径延时级数单独可调。 注：该选项仅在“Dynamic Delay”模式下可配置。	Common control
	RX CLK Path	Delay Mode	RX 输入时钟路径延时模式设置： 1）No Delay：不增加路径延时； 2）Fixed Delay：固定的路径延时； 3）Dynamic Delay：动态控制路径延时。	No Delay
		Delay Setting(ps)	固定延时模式下，RX 输入时钟路径延时设置，单位为皮秒； 注：仅在固定延时模式下可配置。	0
	Data Bus Option		数据传输类型选择： 1）Single ended Pin：单端数据信号传输； 2）Differential ended Pin：差分数据信号传输。	Differential ended Pin
	Data Bus IO Standard		数据传输电平标准选择： 差分电平：LVDS25、MINI-LVDS。	LVDS25

12 未使能 TX 随路时钟输出时，不支持配置。

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
	IDDR Align Setting[13]	Input DDR 数据对齐类型设置： 1）DDR1TO2_SAME_EDGE； 2）DDR1TO2_OPPOSITE_EDGE； 3）DDR1TO2_SAME_PIPELINED。	DDR1TO2_SAME_EDGE
	ODDR Align Setting[13]	Output DDR 数据对齐类型设置： 1）DDR2TO1_SAME_EDGE； 2）DDR2TO1_OPPOSITE_EDGE。	DDR2TO1_SAME_EDGE

(2) Pin Settings 页面

Pin Setting 页面用于配置接口的数据总线信号及时钟信号的引脚位置，页面如图 2-6 所示，配置参数说明参见表 2-3。




图 2-6 Pin Settings 页面

13 仅在“Transmission Type”为 DDR 且“SerDes Ratio”为 2 时，支持配置。数据对齐类型详细信息请参见《*UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南*》[9]、《*UG050006_Titan2 系列 FPGA 输入输出接口(IO)用户指南*》[14]及《*UG100006_Kosmo2 系列 SoPC 输入输出接口(IO)用户指南*》[18]。

表 2-3 Pin Settings 参数说明

选项区域	参数/配置选项	参数说明	IP 配置界面默认值
Pin Settings	Enable Customize Interface Pin Location	使能配置接口引脚位置： 使能：用户需自行分配接口引脚； 不使能：IP 自动分配引脚作为示例，但不可直接用于工程。	不勾选
Bank/Pin Information	Bank	当前封装下接口可用的 IO Bank 列表。	-
	Available IO Num	当前封装下各 Bank 的通用 IO 数量。	-
	LVDS TX IO Num	LVDS 接口 TX 需要的 IO 数量。	-
	LVDS RX IO Num	LVDS 接口 RX 需要的 IO 数量。	-
TX Pin Settings	Bank Selected	选择 TX 引脚所在的 IO Bank 。	-
	Pin Selected	TX 信号对应的引脚选择。	-
RX Pin Settings	Bank Selected	选择 RX 引脚所在的 IO Bank。	-
	Pin Selected	RX 信号对应的引脚选择。	-

注：表中“-”表示 IP 根据器件及封装自动设置初始值。

引脚配置信息以文本约束的方式存放于<project_path>/pnr/core_only/*.fdc 约束文件中。

说明：

- 用户需根据 Bank/Pin Information 中提供的 IO 资源信息，合理选择 IO Bank，避免可用 IO 资源不足。
- 用户可略过 Pin Settings 配置页，在 UCE 中对接口引脚进行设置。

(3) Summary 页面

Summary 页面归纳了接口的配置信息及部分资源统计，用户无需配置参数，页面如图 2-7 所示，参数说明参见表 2-4。




图 2-7 Summary 页面

表 2-4 Summary 参数说明

信息区域	参数名	说明
Configuration Summary	Work Mode	LVDS 接口工作模式
	Bank Selected	选择的 IO Bank 类型
	Transmission Rate	接口传输速率
	Serdes Ratio	串化因子
	Data Channel Num	接口数据通道数
	Fabric Data Width	接口并行数据位宽
Clocking Summary	TX PLL Enable	TX PLL 使能
	RX PLL Enable	RX PLL 使能
	Serclk Frequency	高速串行时钟频率
	Sysclk Frequency	低速并行时钟频率
IO Summary	Used IO Num	接口用到的 IO 总数量
	Data Bus IO Standard	数据总线 IO 电平标准
	TX Clkin IO Standard	TX 输入时钟 IO 电平标准
	TX Clkout IO Standard[14]	TX 随路时钟 IO 电平标准
	RX Clkin IO Standard	RX 输入时钟 IO 电平标准

注：Summary 页面参数随用户配置刷新显示。

14 未使能 TX 发送随路时钟功能时，该选项不显示。

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 LVDS IP 代码。生成 IP 的信息报告界面如图 2-8 所示。



图 2-8 LVDS IP 生成报告界面

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

表 2-5 LVDS IP 生成后的输出文件

目录/文件	子目录/文件	说明
--/example_design/	--bench	包含 IP 仿真顶层文件。
	--rtl	包含 Example Design 以及用于接口仿真的文件。
--/pnr/	--core_only	包含 IP 核的工程文件.pds 与管脚约束文件.fdc。
	--example_design	包含 IP Example Design 的工程文件.pds 与管脚约束文件.fdc。
--/rtl/	--ipsxe_lvds_xxx	IP 生成的 RTL 代码文件。
	--ipsxe_lvds_rst	IP 的复位序列 RTL 代码目录。
--/sim/	--modelsim	IP 仿真目录。sim.bat 是 modelsim 仿真批处理脚本，lvds_top_filelist.f 是仿真文件列表，lvds_top_*.do 为用于仿真及加载波形的 do 文件。
--/sim_lib/	--	IP 所需的加密文件目录，LVDS IP 不涉及。
<instance_name>.idf	--	IP 的配置文件。
<instance_name>.v	--	IP 的顶层.v 文件。
readme.txt	--	文件目录及层级说明。

2.3.2 约束配置

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5] ， *Physical_Constraint_Editor_User_Guide*[6] ，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

注意：

用户使用生成的 IP 设计进行系统仿真时，要求发送侧与接受侧使用同源时钟或源同步时钟，否则会由于时钟频偏或仿真器误差积累导致仿真失败。

保证 RX 数据采样建立保持时间。

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击 sim.bat 文件即可自动运行功能仿真。

LVDS IP 的仿真是基于 Example Design 的 Testbench 进行的。有关 Example Design 的详细信息请参见“2.4　Example Design”。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User Guide*[2]，*Simulation_User_Guide*[4]。

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

IP 产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件和 PCB 板的走线修改物理约束，具体请参见“2.8　说明与注意事项”。

2.3.5 资源利用

表 2-6 LVDS IP 基于适用器件的资源利用典型值

器件	工作模式 (DDR 14:1)	通道数	字边界对齐	资源利用典型值					
				LUT	FF	GPLL	PPLL	USCM	IO
PG2L50H	TX	20	NA	86	70	1	0	1	44
	RX	20	使能	1020	641	0	1	1	42

器件	工作模式 (DDR 14:1)	通道数	字边界对齐	资源利用典型值					
				LUT	FF	GPLL	PPLL	USCM	IO
	TX_RX	20	使能	1094	710	1	1	1	86
	TX_RX_LOOP	20	使能	1094	710	1	1	1	86
PG2L200H	TX	20	NA	83	71	1	0	1	44
	RX	20	使能	1016	644	0	1	1	42
	TX_RX	20	使能	1087	715	1	1	1	86
	TX_RX_LOOP	20	使能	1087	715	1	1	1	86
PG2T390HX	TX	20	NA	70	63	1	0	1	44
	RX	20	使能	1002	637	0	1	1	42
	TX_RX	20	使能	1080	708	1	1	1	86
	TX_RX_LOOP	20	使能	1083	707	1	1	1	86
PG2K400	TX	20	NA	83	67	1	0	1	44
	RX	20	使能	1094	640	0	1	1	42
	TX_RX	20	使能	1169	707	1	1	1	86
	TX_RX_LOOP	20	使能	1169	707	1	1	1	86
PG2T70H	TX	20	NA	72	67	1	0	1	44
	RX	20	使能	1081	637	0	1	1	42
	TX_RX	20	使能	1152	704	1	1	1	86
	TX_RX_LOOP	20	使能	1129	711	1	1	1	86

注：NA 表示不涉及该功能。

2.4 Example Design

本节主要介绍 LVDS IP 的 Example Design 设计方案。本方案中包含数据产生模块及数据校验模块，用于测试接口的基本功能。Example Design 提供了 LVDS 时序训练模块及字边界对齐状态机，分别实现接收时序调整及数据字边界对齐，用户在实际应用中可根据需求单独例化使用。

2.4.1 设计框图




图 2-9 Example Design 结构框图

Example Design 根据接口工作类型划分为两种模式：对接模式及环回模式，设计框图如图 2-9 所示。

1. 对接模式

IP 工作模式配置为 TX、RX 以及 TX_RX 时，IP 自动生成一个仅用于仿真的镜像测试接口，方便用户进行对接仿真。

2. 环回模式

IP 工作模式配置为 TX_RX_LOOP 时，接口发送端的数据将环回至接收端。该模式下，Example Design 中默认包含字对齐逻辑及时序训练逻辑，便于进行测试。

2.4.2 模块说明

1. top_tb

用于接口仿真的 testbench。

2. lvds_top

接口仿真顶层。

- IP 工作模式配置为 TX、RX 以及 TX_RX 时，lvds_dut_top 模块与 lvds_ii_top 模块进行收发对接测试；
- IP 工作模式配置为 TX_RX_LOOP 时，lvds_dut_top 模块数据环回测试。

3. lvds_dut_top

IP 提供的参考设计，包括用户配置生成的接口顶层(lvds_wrapper)、数据发送模块(Data_gen)、数据校验模块(Data_chk)、字边界对齐模块(Word-align)及时序训练模块(Training)。

4. lvds_wrapper 模块

用户通过界面配置生成的接口顶层。

5. lvds_top_ii 模块

用于实现基本数据收发功能的对接测试模块，仅用于接口仿真，不可作为实际设计使用。

6. Training 模块


注意：

- 该 Training 模块仅可应用于参数“Work Mode”选择“TX_RX_LOOP”的场景。
- 源同步接口中，为了保持随路时钟及数据具有相同的传输延时，PCB 设计要求在布线等长的基础上，额外考虑封装延时差异，并建议进行仿真评估。详细 PCB 设计请根据选择器件类型参考《*UG040012_Logos2 单板硬件设计指南*》[12]或《*UG050012_Titan2 单板硬件设计指南*》[16]。


Training 模块是 IP 提供的接收时序训练逻辑，用于自动调整接收端采样时钟与数据窗口之间的相位。

接收端时序训练的方案框图及示意时序图如图 2-10 所示，图中各硬件原语模块的功能请参考《*UG040007_Logos2 系列产品 GTP 用户指南*》[8]、《*UG050007_Titan2 系列产品 GTP 用户指南*》[13]或《*UG100007_Kosmo2 系列产品 GTP 用户指南*》[17]。随路分频时钟 rxclk_in 由 PPLL 倍频产生高频采样时钟 serclk 及并行时钟 clkdiv。在 PCB 布线长度一致的条件下，理论上随路分频时钟 rxclk_in 与传输数据 rxd 具有相同的相位关系，Training 模块以 rxclk_in 的相位作为参考进行时序训练，主要包括三个步骤：

- 状态机调整 rxclk_in 传输路径中 IODELAY_0 的延时级数，并监控 clkpattern2fabric 值的变化，寻找能够稳定采样的窗口及边界。
- 稳定采样窗口边界确定后，状态机计算得出最佳采样点对应的 IODELAY_0 延时级数。
- 将训练得到的 IODELAY 延时级数值，重新载入到时钟传输路径的 IODELAY_0 及数据传输路径的 IODELAY_1，即可保证数据稳定采样，接口时序训练完成。



(a) 方案框图



(b) 1:7 模式下的 Training 时序

图 2-10 Training 实现简图

7. Word-align 模块

Word-align 模块为字边界对齐状态机，通过向位序调整模块(aligner)发送移位控制脉冲，实现字边界对齐。

(1) Data Pattern 实现

使用 Data Pattern 实现字边界对齐时，用户需要在 IP 配置界面的“Align Pattern”

选项配置特定的数据对齐序列。在字边界对齐期间，TX 需要持续发送 Data Pattern，直到字边界对齐完成。

Word-align 模块监控接收的并行数据，并与 Data pattern 进行比较，若不一致则产生用于调整数据边界的 bitslip 脉冲。aligner 模块根据接收到的 bitslip 脉冲按照特定的方向调整并行数据位序。当对齐标志信号 align_done 拉高时，标志着字边界对齐完成。

(2) Clk Pattern 实现

串化因子为 7 时，Word-align 模块默认使用 Data Pattern 实现字边界对齐，但也可使用 Clk Pattern 实现。此时 IP 配置界面的“Align Pattern”仅允许被配置为“1111000”或“0001111”，且用户需修改*_dut_top.v 中参数“PATTERN_SELECT”进行实现方式的切换。

Clk Pattern 实现字边界对齐的时序如图 2-11 所示，由于随路分频时钟与串行数据保持确定的边界信息，在接收端可以将随路分频时钟解串为时钟序列(clkpattern2fabric)，数据通道及时钟通道由相同的 bitslip 脉冲调整并行数据位序，当接收端 clkpattern2fabric 调整为“1111000”时，时钟通道边界已对齐，相应地，数据也完成了字边界对齐。




图 2-11 串化因子为 7 的字对齐时序

(3) bitslip 时序




图 2-12 字对齐控制脉冲时序

位序调整模块(aligner)的移位控制脉冲(bitslip)时序如图 2-12 所示，用户可以根据时序要求，自行设计字边界对齐逻辑，以满足不同应用需求。

- bitslip 脉冲宽度 Tpulse 大于等于一个 RX 系统时钟周期；
- 相邻两次 bitslip 脉冲之间的间隔 Tint 大于三个 RX 系统时钟周期。

8. Data_gen 模块

Data_gen 模块根据串化因子及通道数设置，发送对应数据位宽的并行数据。发送数据的码型包括伪随机码、累加码及固定码，发送数据的码型可通过修改参数进行调整，默认为伪随机码。

- 使能 Word-align 功能时，Data_gen 模块首先发送 Data Pattern 用于接口字边界对齐，字对齐标志 align_done 拉高后，开始发送有效数据；
- 不使能 Word-align 功能时，接口初始化完成后，Data_gen 模块即刻发送有效数据。

9. Data_chk 模块

Data_chk 模块对接收数据进行校验，接收数据校验的码型可通过修改参数进行调整，且需要与数据发送侧的码型保持一致。

- 使能 Word-align 功能时，在字对齐标志 align_done 拉高前，不进行有效数据检查；字边界对齐完成且数据接收稳定后，Data_chk 模块开始对接收数据进行校验并输出误码状态；
- 不使能 Word-align 功能时，接口初始化完成后，Data_chk 即开始对接收数据进行校验，并输出误码状态。

2.4.3 实例仿真

Example Design 支持基本的接口仿真，详细的仿真测试流程如图 2-13 所示。以 TX_RX_LOOP 模式为例，接口仿真主要包括以下步骤：

- 系统复位完成后，LVDS IP 开始执行初始化。
- 等待接口初始化完成，即发送侧初始化完成标志 tx_init_done 为 1 且接收侧初始化完成标志 rx_init_done 为 1。
- Training 模块进行时序训练，状态信号 train_done 拉高标志着接收端时序训练完成。
- Data_gen 模块发送 Align pattern，Word-align 模块进行字边界对齐。
- 完成字边界对齐后，Data_gen 模块开始发送有效数据。
- 数据接收稳定后，Data_chk 对数据进行校验，并输出误码状态指示。




图 2-13 Example Design 测试流程图

TX、RX 及 TX_RX 模式下，IP 接口与自动生成的镜像接口进行对接仿真，仿真步骤与 TX_RX_LOOP 模式一致。

注意：

用 IP 生成的 Example Design，不能直接跑 Flow 上板测试，需要根据单板的实际引脚连接关系进行管脚约束，然后跑 Flow 上板测试。

2.5 IP 接口描述

本节介绍 LVDS IP 相关接口说明及时序描述。

2.5.1 复位序列接口说明

表 2-7 复位序列接口列表

端口	I/O	位宽	描述
free_clk	I	1	复位序列模块时钟输入，频率需低于 100MHz。
txrst_n	I	1	接口 TX 复位信号； 0：复位； 1：复位释放。
rxrst_n	I	1	接口 RX 复位信号； 0：复位； 1：复位释放。
tx_init_done	O	1	接口 TX 初始化完成标志信号。
rx_init_done	O	1	接口 RX 初始化完成标志信号。

2.5.2 TX 接口说明

表 2-8 TX 接口列表

端口	I/O	位宽	描述
txclk_in	I	1	单端时钟输入。
txclk_in_p	I	1	差分时钟 P 端输入。
txclk_in_n	I	1	差分时钟 N 端输入。
txd_fabric	I	lane_num *ratio	并行数据输入。

端口	I/O	位宽	描述
txd_delayctrl	I	8	TX 数据路径 IODELAY 延时级数控制信号，二进制码；其中[7:2]为粗调延时级数；[1:0]为细调延时级数。 延时配置请参考“2.8.1 3 路径延时配置”。
txd _p	O	lane_num	差分数据 P 端输出。
txd _n	O	lane_num	差分数据 N 端输出。
txclk_out	O	1	差分随路时钟单端输出。
txclk_out_p	O	1	差分随路时钟 P 端输出。
txclk_out_n	O	1	差分随路时钟 N 端输出。
tx_sysclk	O	1	TX 系统时钟，用于驱动用户逻辑。

注：“lane_num”为通道数，“ratio”为串化因子。

2.5.3 RX 接口说明

表 2-9 RX 接口列表

端口	I/O	位宽	描述
rxd	I	lane_num	单端串行数据输入。
rxd_p	I	lane_num	差分串行数据 P 端输入。
rxd_n	I	lane_num	差分串行数据 N 端输入。
rxclkin	I	1	单端随路时钟输入。
rxclkin_p	I	1	差分随路时钟 P 端输入。
rxclkin_n	I	1	差分随路时钟 N 端输入。
rxd_fabric	O	lane_num*ratio	并行数据输出。
rxd_delayctrl	I	8 或 8*lane_num	RX 数据路径 IODELAY 延时级数控制信号，二进制码； 各通道单独调节延时:第 i 个通道的延时级数对应 rxd_delayctrl[8*i+7:8*i]; 各通道共同调节延时：所有通道的延时级数都为 rxd_delayctrl[7:0]; 各通道的 8 位延时级数控制信号中，[7:2]为粗调延时级数；[1:0]为细调延时级数。 延时配置请参考“2.8.1 3 路径延时配置”。
rxclk_delayctrl	I	8	RX 时钟路径 IODELAY 延时级数控制信号，二进制码；其中[7:2]为粗调延时级数；[1:0]为细调延时级数。 延时配置请参考“2.8.1 3 路径延时配置”。
bitslip	I	1	比特移位脉冲信号，用于实现字边界对齐。
rxd_fabric	O	lane_num*ratio	并行数据输出。
clkpattern2fabric	O	ratio	将随路时钟作为数据序列，解串得到的时钟序列。
rx_sysclk	O	1	RX 系统时钟，用于驱动用户逻辑。

注：“lane_num”为通道数，“ratio”为串化因子。

2.5.4 APB 接口说明

LVDS IP 在使能 PLL 时，允许用户逻辑通过 APB 接口对 TX PLL 及 RX PLL 的工作参数进行动态配置。

表 2-10 APB 接口列表

端口名称	I/O	位宽	描述
pll_apb_clk	I	1	apb 时钟信号。
pll_apb_en	I	1	apb 总线使能信号： 0：不使能； 1：使能。
pll_apb_sel	I	1	apb 选择信号。 0：表示从设备被选择； 1：表示从设备未被选择。
pll_apb_rstn	I	1	apb 复位信号： 0：复位； 1：复位释放。
pll_apb_write	I	1	apb 接口读写控制信号： 0：读操作； 1：写操作。
pll_apb_ready	O	1	apb 接口握手信号： 0：表示未完成一个正常的总线周期； 1：表示一个正常的总线周期结束。
pll_apb_addr	I	5	apb 接口地址信号。
pll_apb_rdata	O	16	apb 接口读数据输出信号。
pll_apb_wdata	I	16	apb 接口写数据输入信号。

IP APB 接口地址与 TX PLL 及 RX PLL 的地址映射关系如表 2-11 所示。关于 PLL APB 接口时序及 PLL APB 寄存器的详细信息，请参见《*UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南*》[10]、《*UG050004_Titan2 系列 FPGA 时钟资源(Clock)用户指南*》[15]及《*UG100004_Kosmo2 系列 SoPC 时钟资源(Clock)用户指南*》[19]。

表 2-11 APB 地址映射关系列表

LVDS APB_ADDR	TX PLL	RX PLL
apb_addr[6]	0	1
apb_addr[5:1]	txpll_addr[4:0]	rxpll_addr[4:0]

LVDS APB_ADDR	TX PLL	RX PLL
apb_addr[0]	Reserved	Reserved

2.6 IP 寄存器描述

无。

2.7 典型应用

LVDS IP 的典型应用请参见“2.4　Example Design”。


2.8 说明与注意事项

2.8.1 配置说明


1. PLL 使能

通过“Enable TX PLL”及“Enable RX PLL”选项，可分别配置接口的 TX 和 RX 是否使能 PLL。两种情况下的时钟结构如图 2-14 所示。

- 使能 PLL 时，接口的高速串行时钟及并行时钟由 PLL 提供；
- 不使能 PLL 时，高速串行时钟必须通过专用全局时钟引脚(GMCLK)进入时钟网络，并行时钟由高速时钟分频产生。



(a)使能 PLL




(b)不使能 PLL

图 2-14 接口内部时钟结构

2. 使能随路时钟输出

TX 支持发送两种类型的随路时钟，示例时序如图 2-15 所示。

- 勾选“Enable edge-aligned txclk_out”选项时，TX 发送随路串行时钟；
- 勾选“Enable edge-aligned txclk_out(Divided version)”选项，TX 发送随路并行时钟。



(a) 随路串行时钟

(b) 随路并行时钟

图 2-15 7:1 模式下随路时钟时序图

3. 路径延时配置

允许用户配置输入/输出路径的信号延时。不同模式下，IP 支持的延时配置类型如表 2-12 所示。

表 2-12 接口延时配置类型列表

接口方向	延时路径	延时类型	延时范围[15]
TX	数据发送路径	1）No Delay； 2）Fixed Dealy； 3）Dynamic Delay。	延时范围：0~635ps。
	随路时钟发送路径	1）No Delay； 2）Fixed Dealy。	
RX	数据接收路径	1）No Delay； 2）Fixed Dealy； 3）Dynamic Delay。	不使能级联：延时范围为 0~1235ps； 使能级联：延时范围为 0~2470ps。
	时钟输入路径	1）No Delay； 2）Fixed Dealy； 3）Dynamic Delay。	

注：接收侧支持 IODELAY 级联，由“Enable RX IODELAY Cascade”选项配置。

2.8.2 时钟约束

LVDS IP 有多个时钟需要约束，分别为 free_clk、apb_clk、txclkdiv、rxclkdiv。其中 free_clk 为复位序列参考时钟，apb_clk 为 IP 的 apb 总线时钟，txclkdiv 及 rxclkdiv 为接口系统时钟。在应用中，可以通过 PDS 软件对时钟属性进行约束，也可以通过编辑.fdc 文件的时钟属性来约束。

用户需要关注 PDS 布线后的时钟路径是否满足设计意图。具体约束可参考 IP/pnr/example design 目录下的.fdc 文件，时钟约束示例如下：

```
create_clock -name {free_clk} [get_ports {free_clk}] -period {10.000} -waveform {0.000 5.000}

create_clock -name {txclk_in} [get_ports {txclkin_p}] -period {10.000} -waveform {0.000 5.000}

create_generated_clock -name {txclk}    -source [get_ports {txclkin_p}] [get_nets {u_lvds_
inst.TX_INST.u_tx_top.u_txclkgen.txclk}]    -master_clock [get_clocks {txclk_in}] -multiply_
by {12} -divide_by {3}

create_generated_clock -name {txclkdiv} -source [get_ports {txclkin_p}] [get_nets {u_lvds_
inst.TX_INST.u_tx_top.u_txclkgen.txclkdiv}] -master_clock [get_clocks {txclk_in}] -multiply_
by {12} -divide_by {12}
```

2.8.3 物理约束

在应用中，需要根据实际使用的 IO Bank 对 GPLL、PPLL、BUFR 及输入时钟引脚

15 详细信息参见《*UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南*》[9]、《*UG050006_Titan2 系列 FPGA 输入输出接口(IO)用户指南*》[14]及《*UG100006_Kosmo2 系列 SoPC 输入输出接口(IO)用户指南*》[18]。

进行物理约束，可以通过 PDS 软件对物理位置进行约束，也可以通过编辑.fdc 文件的物理位置来约束。

以本文的 Example Design 为例，通过编辑.fdc 的方法对 GPLL 及 BUFR 的位置约束示例如下：

```
define_attribute {i:u_lvds_inst.TX_INST.u_tx_top.u_txclkgen.GPLL_CLKNETWORK.U_GPLL} {PAP_LOC} {GPLL_667_157}

define_attribute {i:u_lvds_inst.TX_INST.u_tx_top.u_txclkgen.GPLL_CLKNETWORK.u_bufr0} {PAP_LOC} {RCKB_663_151}
```

在不使能 PLL 的情况下，IP 要求将接口的输入时钟约束到全局时钟引脚 GMCLK 上，通过编辑.fdc 的方法对时钟信号的位置约束如下：

```
define_attribute {p:txclkin_p} {PAP_IO_DIRECTION} {INPUT}

define_attribute {p:txclkin_p} {PAP_IO_LOC} {D17}

define_attribute {p:txclkin_n} {PAP_IO_DIRECTION} {INPUT}

define_attribute {p:txclkin_n} {PAP_IO_LOC} {C17}
```

2.8.4 电源约束

使用 SSTL18_I 及 SSTL15_I 电平标准时，需在 UCE 配置参考电压及终端电阻；关于 IO 使用说明请根据器件参见《*UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南*》[9]、《*UG050006_Titan2 系列 FPGA 输入输出接口(IO)用户指南*》[14]或《*UG100006_Kosmo2 系列 SoPC 输入输出接口(IO)用户指南*》[18]。下面给出使用外部参考电压(VREF0)时对应的 fdc 参考约束：

```
define_attribute { p:port_name } {PAP_IO_DDR_TERM_MODE} {ON}

define_attribute {p:port_name} {PAP_IO_VREF_MODE} {EXTERNAL}

define_attribute {p:port_name} {PAP_IO_VREF_MODE_VALUE} {VREF0}
```

2.8.5 PLL 使用说明

表 2-13 IP 参数与 PLL 参数的对应关系列表

PLL 类型	IP 参数	描述
GPLL	TXPLL_IDIV	GPLL 输入 Divider 配置。
	TXPLL_MDIV	GPLL 反馈 Divider 配置。

PLL 类型	IP 参数	描述
	TXPLL_ODIV0	GPLL clkout0 的分频参数； 注：GPLL clkout0 对应 TX 串行时钟。
	TXPLL_ODIV1	GPLL clkout1 的分频参数； 注：GPLL clkout1 对应 TX 并行时钟，且为 GPLL 的外部反馈输入时钟。
	TXPLL_FREQIN	GPLL 输入时钟频率； 注：对应 TX 参考时钟输入频率。
	TXPLL_BANDWIDTH	GPLL 带宽选择配置。
PPLL	RXPLL_IDIV	PPLL 输入 Divider 配置。
	RXPLL_MDIV	PPLL 反馈 Divider 配置。
	RXPLL_ODIV0	PPLL clkout0 的分频参数； 注：PPLL clkout0 对应 RX 串行时钟。
	RXPLL_ODIV1	PPLL clkout1 的分频参数； 注：PPLL clkout1 对应 RX 并行时钟，且为 PPLL 的外部反馈输入时钟。
	RXPLL_FREQIN	PPLL 输入时钟频率； 对应 RX 参考时钟输入频率。
	RXPLL_BANDWIDTH	PPLL 带宽选择配置。

在使能 PLL 的应用场景，推荐用户结合 PLL IP 进行参数配置。

LVDS IP 提供了基本的 PLL 参数配置功能，可根据传输速率、传输类型及串化因子生成可选的 PLL 参数配置。若用户需要实现更多频点配置，可结合 PLL IP 或通过 APB 总线进行参数修改。表 2-13 给出了 IP 参数与 PLL 参数的对应关系列表，详细 PLL IP 信息请参见《*UG041001_PLL_IP*》[11]。

2.9 IP 调试手段

使用 IP 提供的 Example Design 进行调试时需注意测试顶层的一些关键指示信号，可以接到外部 LED 或用其他方式监控，便于快速判断接口的运行状态。关键指示信号说明参见表 2-14。

表 2-14 关键指示信号

端口	I/O	位宽	描述
tx_init_done	O	1	接口 TX 初始化完成标志信号。 0：TX PHY 初始化未完成； 1：TX PHY 初始化未完成。

rx_init_done	O	1	接口 RX 初始化完成标志信号。 0：RX PHY 初始化未完成； 1：RX PHY 初始化未完成。
train_done	O	1	接口时序训练完成标志信号。 0：RX 时序训练未完成； 1：RX 时序训练完成。
debug_training[17:12]	O	6	接口时序训练得到的 RX 数据路径 IODELAY 粗调延时级数。
align_done	O	1	接口字边界对齐完成标志信号。 0：RX 未完成字边界对齐； 1：RX 完成字边界对齐。
error_flag	O	1	接口数据误码标志信号。 0：接口无误码； 1：接口有误码。

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

[8] UG040007_Logos2 系列产品 GTP 用户指南

[9] UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南

[10]UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南

[11]UG041001_PLL_IP

[12]UG040012_Logos2 单板硬件设计指南

[13]UG050007_Titan2 系列产品 GTP 用户指南

[14]UG050006_Titan2 系列 FPGA 输入输出接口(IO)用户指南

[15]UG050004_Titan2 系列 FPGA 时钟资源(Clock)用户指南

[16]UG050012_Titan2 单板硬件设计指南

[17]UG100007_Kosmo2 系列产品 GTP 用户指南

[18]UG100006_Kosmo2 系列 SoPC 输入输出接口(IO)用户指南

[19]UG100004_Kosmo2 系列 SoPC 时钟资源(Clock)用户指南

3.2 术语表

A

APB　　Advanced Peripheral Bus

D

DDR	Double Data Rate

H

HR	High Range
HP	High Performance

I

IOB	Input/Output Buffer

L

LVDS	Low Voltage Differential Signal

P

PLL	Phase Lock Loop

S

SoPC	System on Programmable Chip

U

UI	User Interface

3.3 缩略语表

I

IPC　　IP Compiler

P

PDS　　Pango Design Suite

U

UCE　　User Constraint Editor

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。