SGMII over LVDS IP
用户指南

（UG052010,V1.3）

（2023-11-16）

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

日期	文档版本	修订记录	适用 IP 及对应版本
2023-01-05	V1.0	1. 初始版本。	V1.0
2023-04-26	V1.1	1. 增加 V1.1 版本对应的 IP 版本变更记录； 2. 根据 IP 适用器件，更新 UG 文档名； 3. 更新 IP 适用器件，参见表 2-1； 4. 更新 IP 资源利用表，参见表 2-4； 5. 更新参考文档，参见“3.1 参考文档”； 6. 完善文档。	V1.1
2023-06-19	V1.2	1. 增加 V1.2 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 更新 IP 资源利用表，参见表 2-4； 4. 更新参考文档，参见“3.1 参考文档”； 5. 依据命名规范更新封面及文件命名。	V1.2
2023-11-16	V1.3	1. 增加 V1.3 版本对应的 IP 版本变更记录； 2. 更新 IP 适用器件，参见表 2-1； 3. 更新 IP 资源利用表，参见表 2-4； 4. 更新器件的软件版本说明，参见“注意”。	V1.3

IP 版本变更记录

IP 版本	更新说明	发布时间
V1.0	1. SGMII over LVDS IP 初始版本。	2023-01-05
V1.1	1. 更新 IP 适用器件，增加 PG2T390HX； 2. UG 更新。	2023-04-26
V1.2	1. 更新 IP 适用器件，增加 PG2K400、PG2L200H 器件； 2. UG 更新。	2023-06-19
V1.3	1. 更新 IP 适用器件，增加 PG2T70H、PG2L100HX 器件； 2. 修复界面 symbol 显示问题； 3. UG 更新。	2023-11-16

目录

文档版本修订记录 2
IP 版本变更记录 3
第 1 章 前言 8
1.1 关于本手册 8
1.2 手册行文规范 8
第 2 章 IP 使用指南 9
2.1 IP 简介 9
2.1.1 主要特性 9
2.1.2 适用器件及封装 10
2.2 IP 框图 10
2.3 IP 生成流程 11
2.3.1 模块例化 11
2.3.2 约束配置 14
2.3.3 运行仿真 14
2.3.4 综合与布局布线 15
2.3.5 资源利用 15
2.4 Example Design 16
2.4.1 设计框图 16
2.4.2 模块说明 17
2.4.3 接口说明 20
2.4.4 测试方法 21
2.4.5 实例配置 21
2.4.6 实例仿真 21
2.5 IP 接口描述 22
2.5.1 IP 接口说明 22
2.5.2 配置管理接口 27
2.5.3 快速配置接口 28
2.5.4 GMII 接口 29
2.6 IP 寄存器描述 30
2.6.1 寄存器说明 30
2.7 典型应用 36
2.7.1 单 Lane 典型应用 36
2.7.2 Multi Lane 典型应用 36
2.8 说明与注意事项 37
2.8.1 时钟信号 37
2.8.2 复位信号 38
2.8.3 物理约束 38
2.8.4 LVDS 收发器模块 38
2.8.5 环回模式 39
2.8.6 IP 时钟方案 41
2.8.7 uart_ctrl_top 模块读写操作示例 42
2.9 IP 调试手段 42

第 3 章 附录 43
3.1 参考文档 43
3.2 术语表 43
3.3 缩略语表 44
3.4 声明 45
3.4.1 版权声明 45
3.4.2 免责声明 45

表目录

表 1-1 行文规范说明.....8
表 2-1 SGMII over LVDS IP 适用器件及封装.....10
表 2-2 SGMII over LVDS IP 配置参数说明.....13
表 2-3 SGMII over LVDS IP 生成后的输出文件.....14
表 2-4 SGMII over LVDS IP 基于适用器件的资源利用典型值.....15
表 2-5 uart_ctrl 模块地址说明.....17
表 2-6 sgmii_lvds_reg_slave 寄存器说明.....18
表 2-7 Example Design 接口信号列表.....20
表 2-8 SGMII over LVDS IP 接口信号列表.....22
表 2-9 寄存器定义（自协商功能开启）.....30
表 2-10 寄存器定义（自协商功能关闭）.....31
表 2-11 Control Register(Register 0).....31
表 2-12 Status Register (Register 1).....32
表 2-13 PHY Identifier Register (Register 2 & 3).....33
表 2-14 Auto-Negotiation Advertisement PHY Mode (Register 4).....33
表 2-15 Auto-Negotiation Advertisement MAC Mode (Register 4).....34
表 2-16 Auto-Negotiation Link Partner ability register (Register 5).....34
表 2-17 Auto-Negotiation Expansion register (Register 6).....35
表 2-18 Extended Status Register (Register 15).....35
表 2-19 Vender_spc Register (Register 16).....35
表 2-20 Vendor_Spec_1 Register (Register 17).....36
表 2-21 clk_gen 接口信号列表.....37
表 2-22 PCS core Loopback 端口配置.....39
表 2-23 PCS core Loopback 端口配置.....40
表 2-24 收发器近端环回端口配置.....40
表 2-25 收发器近端环回寄存器配置.....40
表 2-26 收发器远端环回端口配置.....40
表 2-27 收发器远端环回寄存器配置.....40
表 2-28 调试端口及说明.....42

图目录

图 2-1 SGMII over LVDS IP 系统框图 10
图 2-2 SGMII over LVDS IP 选择路径 12
图 2-3 工程例化界面 12
图 2-4 SGMII over LVDS IP 接口框图 12
图 2-5 配置 SGMII over LVDS IP 参数界面 13
图 2-6 SGMII over LVDS IP IP 生成报告界面 13
图 2-7 Example Design 框图 17
图 2-8 MAC Side 配置图 21
图 2-9 PHY Side 配置图 21
图 2-10 APB 基本写时序 27
图 2-11 APB 基本读时序 28
图 2-12 MDIO 写时序 28
图 2-13 MDIO 读时序 28
图 2-14 速率为 100Mbps 时 GMII 发送时序 29
图 2-15 速率为 100Mbps 时 GMII 接收时序 29
图 2-16 Multi Lane 方案示意图 37
图 2-17 LVDS 收发器功能简图 38

第1章 前言

本章讲述本手册的适用范围、手册结构及相关行文规范，帮助用户快速查找所需的信息。

1.1 关于本手册

本手册为紫光同创推出的 SGMII over LVDS IP 产品的用户指南。本手册内容主要包括 IP 使用指南及相关附录。通过本手册用户可以快速了解 IP 相关特性及使用方法。

1.2 手册行文规范

表 1-1 行文规范说明

文字	使用原则
注意	若用户忽略注意内容，可能会因误操作而带来一定的不良后果或者无法成功操作。
说明	提供给用户的说明和提示。
推荐	推荐给用户的设置和使用说明。

第2章 IP 使用指南

本章讲述 SGMII over LVDS IP 相关使用指南，内容包括 IP 简介、IP 框图、IP 生成流程、Example Design、IP 接口描述、IP 寄存器描述、典型应用、说明与注意事项、IP 调试手段。更多设计流程相关详细信息可以参见下述 PDS 帮助文档。

- *Pango_Design_Suite_Quick_Start_Tutorial*[1]
- *Pango_Design_Suite_User_Guide*[2]
- *IP_Compiler_User_Guide*[3]
- *Simulation_User_Guide*[4]

2.1 IP 简介

SGMII over LVDS IP 是紫光同创基于通用 IO(GPIO)实现以太网 SGMII 接口的一款 IP，该 IP 采用 LVDS 接口作为数据收发器，可满足低成本、便于多路扩展的应用需求。用户可以通过公司 PDS (Pango Design Suite) 套件中的 IPC (IP Compiler) 工具完成 IP 模块的配置和生成。

2.1.1 主要特性

SGMII over LVDS IP 是按照 *IEEE 802.3-2012 Specification*[8]和 *Serial-GMII Specification-rev1.8*[9]标准设计的 IP，主要特性如下。

- 支持时钟同源[1]SGMII 接口；
- 支持模式选择：PHY 模式、MAC 模式；
- 支持速率切换：10/100/1000Mbps；
- 支持自协商功能；
- 支持配置管理接口：APB 接口、MDIO 接口；
- 支持通过端口进行快速配置；
- 支持接口时序校准：自动校准、用户自定义校准；
- 支持环回功能；
- 支持 LVDS25 及 LVDS18[2]电平标准传输。

1 时钟同源指本端与 Link Partner 无频偏。

2 PG2T、PG2K 系列器件可支持。

2.1.2 适用器件及封装

表 2-1 SGMII over LVDS IP 适用器件及封装

适用器件	支持封装类型
PG2L50H	ALL
PG2L200H	ALL
PG2T390HX	ALL
PG2K400	ALL
PG2L100HX	ALL
PG2T70H	ALL

2.2 IP 框图




图 2-1 SGMII over LVDS IP 系统框图

SGMII over LVDS IP 系统框图如图 2-1 所示。SGMII over LVDS IP 由 PCS core、Transceiver、clk_gen 及 rst_gen 四部分组成。图中虚线所示为环回时的数据流向，关于环回配置请参见“2.8.5　环回模式”。

- PCS core 模块实现 1000BASE-X 协议层规定的数据发送、接收、自协商及接口管理等功能；
- Transceiver 为收发器模块，主要完成数据编解码、同步及 PMA 串并、并串功能，详细信息参见“2.8.4　LVDS 收发器模块”；

- clk_gen、rst_gen 模块分别为接口提供时钟及复位信号，独立于 IP 顶层存在。实现多路接口时，可共用 clk_gen、rst_gen 模块，关于多路接口应用参见“2.7.2 Multi Lane 典型应用”。

2.3 IP 生成流程

2.3.1 模块例化

通过 IPC 工具可以完成 SGMII over LVDS IP 的定制化配置，例化生成所需的 IP 模块。关于 IPC 工具的具体使用方法，请参见《*IP_Compiler_User_Guide*》[3]。

SGMII over LVDS IP 模块例化的主要操作步骤描述如下。

1. 选择 IP

打开 IPC，在主窗口中点击 File->Update 打开 Update IP 对话框，添加对应版本的 IP 模型。

选择 FPGA 的器件类型之后 Catalog 界面可以显示已装载的 IP 模型。选取 System/Ethernet 目录下对应版本的 SGMII over LVDS，IP 选择路径如图 2-2 所示。然后在右侧页面设置 Pathname 和 Instance Name 名称，工程例化界面如图 2-3 所示。

注意：

PG2L50H：软件必须为 2022.2 及以上版本；

PG2L200H：软件必须使用 2022.2 及以上版本；

PG2T390HX：软件必须使用 2023.1 及以上版本；

PG2K400：软件必须使用 2023.2 及以上版本；

PG2L100HX：软件必须使用 2023.1 及以上版本；

PG2T70H：软件必须使用 2023.2 及以上版本。




图 2-2 SGMII over LVDS IP 选择路径




图 2-3 工程例化界面

2. 配置 IP 参数

IP 选择完成后点击 <Customize> 进入 SGMII over LVDS IP 参数配置界面。左边 Symbol 为接口框图，如图 2-4 所示；右边为参数配置窗口，如图 2-5 所示。




图 2-4 SGMII over LVDS IP 接口框图



图 2-5 配置 SGMII over LVDS IP 参数界面

表 2-2 SGMII over LVDS IP 配置参数说明

选项区域	选项名/参数名	参数说明	IP 配置界面默认值
Management Options	Enable Auto Negotiation	自协商使能选择 勾选：使能 不勾选：不使能	使能
	Enable MDIO	MDIO 使能选择。 勾选：使能（使用 MDIO 配置管理寄存器） 不勾选：不使能（使用 APB 配置管理寄存器）	使能
Operation Mode	SGMII PHY Mode	SGMII 工作模式选择 勾选：IP 工作在 PHY 模式 不勾选：IP 工作在 MAC 模式	PHY
IO Bank Select	HP IO Bank[3]	接口使用 HPIO 资源，以 LVDS18 电平标准传输串行数据	HR IO Bank
	HR IO Bank	接口使用 HRIO 资源，以 LVDS25 电平标准传输串行数据	

3. 生成 IP

参数配置完成后，点击左上角的 <Generate> 按钮，即可生成相应于用户特定设置的 SGMII over LVDS IP IP 代码。生成 IP 的信息报告界面如图 2-6 所示。



图 2-6 SGMII over LVDS IP IP 生成报告界面

3 PG2T、PG2K 系列器件支持“HP IO Bank 配置”。

成功生成 IP 后会在图 2-3 中指定的 Project 路径下输出下表所示文件。

表 2-3 SGMII over LVDS IP 生成后的输出文件

输出文件[4]	说明
$instname.v	所生成 IP 的顶层.v 文件。
$instname.idf	所生成 IP 的配置文件。
/rtl/*	所生成 IP 的明文 RTL 文件。
/rtl/common/*.v	所生成 IP 的明文 RTL 文件，存放一些通用 RTL 模块。
/rtl/lvds /*.v	该文件夹存放 LVDS 收发器明文 RTL 文件。
/rtl/synplify/*.vp	所生成 IP 的非明文 RTL 文件，该文件用于综合。
/example_design/bench/ *.v	Example Design 的仿真激励文件。
/example_design/rtl/*.v	Example Design 的顶层文件以及设计用到的一些模块文件。
/pnr/core_only/*.pds	所生成 IP 核的工程文件。
/pnr/core_only/*.fdc	所生成 IP 核的约束文件。
/pnr/example_design / *.pds	Example Design 的工程文件。
/pnr/example_design /*.fdc	所生成 Example Design 的约束文件。
/sim/modelsim/*.f	对生成的 Example Design 进行 modelsim 仿真所需的.v 文件列表。
/sim/modelsim/*.do	对生成的Example Design 进行modelsim仿真的do脚本文件和do波形文件。
/sim/modelsim/*.bat	对生成的 Example Design 进行 modelsim 仿真的脚本。
/sim_lib/modelsim/*.vp	所生成 IP 的非明文 RTL 文件，该文件可用于 ModelSim 或 VCS 仿真。
readme.txt	readme 文件，描述 IP 生成后生成文件的目录结构。

2.3.2 约束配置

注意：

IP 自带生成的.fdc 约束文件仅供参考，使用时请根据实际封装及管脚连接更改管脚约束。

关于约束文件的具体配置方法，可以查阅 PDS 安装路径下相关帮助文档：*User_Constraint_Editor_User_Guide*[5]，*Physical_Constraint_Editor_User_Guide*[6]，*Route_Constraint_Editor_User_Guide*[7]。

2.3.3 运行仿真

4 $instname 是用户输入的例化名；“*”为通配符，代替同一类型的文件。

注意：

用户使用生成的 IP 设计进行系统级仿真时，Local 端和 Link Partner 必须使用同源时钟或源同步时钟，否则会因频偏导致仿真失败。

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击 sim.bat 文件即可自动运行功能仿真。

SGMII over LVDS IP 的仿真是基于 Example Design 的 Test Bench 进行的。有关 Example Design 的详细信息请参见“0

Example Design”。

关于 PDS 仿真功能及第三方仿真工具的更多详细信息，可以查阅 PDS 安装路径下相关帮助文档：*Pango_Design_Suite_User_Guide*[2]，*Simulation_User_Guide*[4]。

2.3.4 综合与布局布线

PDS 综合工具和布局布线工具的相关具体用法可以查阅 PDS 安装路径下的帮助文档。

注意：

与 IP 一起产生的 Example Design 工程文件.pds 和管脚约束文件.fdc 存放在/pnr/example_design 目录下，需要根据实际使用的器件、封装和 PCB 板的走线修改物理约束，具体请参见“2.8 说明与注意事项”。

2.3.5 资源利用

表 2-4 SGMII over LVDS IP 基于适用器件的资源利用典型值

器件	配置模式	资源利用典型值				
		LUT	FF	PPLL[5]	BUFR[5]	IOCLKBUF[5]
PG2L50H	使能自协商及 MDIO	1156	1237	1	3	1

5 FPGA 时钟资源，详细功能参见《*UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南*》[11]、《*UG050004_Titan2 系列 FPGA 时钟资源（Clock）用户指南*》[13]、《*UG100004_Kosmo2 系列 SoPC 时钟资源（Clock）用户指南*》[14]。

器件	配置模式	资源利用典型值				
	不使能自协商及 MDIO	921	961	1	3	1
PG2L200H	使能自协商及 MDIO	1174	1315	1	3	1
	不使能自协商及 MDIO	907	962	1	3	1
PG2T390HX	使能自协商及 MDIO	1125	1237	1	3	1
	不使能自协商及 MDIO	901	954	1	3	1
PG2K400	使能自协商及 MDIO	1165	1315	1	3	1
	不使能自协商及 MDIO	900	962	1	3	1
PG2T70H	使能自协商及 MDIO	1094	1313	1	3	1
	不使能自协商及 MDIO	856	961	1	3	1
PG2L100HX	使能自协商及 MDIO	1089	1313	1	3	1
	不使能自协商及 MDIO	853	961	1	3	1

2.4 Example Design

本节主要介绍基于 SGMII over LVDS IP 的 Example Design 方案。该方案通过分别实例化一个 MAC Side SGMII IP 和一个 PHY Side SGMII IP 对接进行自协商，然后对收发数据，通过 CRC 校验来验证接收侧数据是否正确。该方案通过 MDIO 接口对 SGMII Core 进行读写寄存器操作。

2.4.1 设计框图

Example Design 的系统框图如图 2-7 所示。




图 2-7 Example Design 框图

2.4.2 模块说明

1. uart_ctrl_top

调试时使用的串口模块，用于接收 UART 的数据，波特率固定为 115200，以 APB 协议或者 MDIO 协议要求的数据格式输出。读写操作的地址为 24bit，数据为 32bit。

(1) 读写操作说明

- 读操作格式：“地址”+“0x72”;
- 写操作格式：“数据”+“地址”+“0x77”。

相关读写操作示例请参见“2.8.7　uart_ctrl_top 模块读写操作示例”。

(2) 地址说明

通过 uart_ctrl_top 模块访问寄存器时，地址说明参见表 2-5。

表 2-5 uart_ctrl 模块地址说明

地址位	说明
APB 访问 IP 寄存器[6]/ sgmii_lvds_reg_slave 寄存器[7]	

6 IP 寄存器参见“2.6　IP 寄存器描述”。

地址位	说明
23:21	保留，设置为 0。
20	通过 APB 接口访问寄存器时设置为 0； 通过 MDIO 接口访问寄存器时设置为 1； 此处需设置为 0。
19:9	保留，设置为 0。
8	1’b0：通过 APB 接口访问 IP 寄存器； 1’b1：通过 APB 接口访问 sgmii_lvds_reg_slave 模块的寄存器。
6:0	访问 IP 寄存器： [6:2]对应 IP 寄存器地址[4:0]； 访问 sgmii_lvds_reg_slave： [6:0]对应 sgmii_lvds_reg_slave 地址[6:0]，sgmii_lvds_reg_slave 的寄存器参见表 2-6。
MDIO 访问 IP 寄存器 [6]	
23:21	保留，设置为 0。
20	通过 APB 接口访问寄存器时设置为 0； 通过 MDIO 接口访问寄存器时设置为 1。 此处需设置为 1。
19:18	MDIO ST(start of frame)，MDIO 帧起始位，设置为 01。
17:16	MDIO OP(operation code) 2’b10：读； 2’b01：写。
15:13	保留，设置为 0。
12:8	MDIO PHY Address[4:0]。
7:5	保留，设置为 0。
4:0	Management Register Address[4:0]，参见“2.6.1 寄存器说明”。

2. sgmii_lvds_reg_slave

调试使用的自定义寄存器模块，相关寄存器说明参见表 2-6。

表 2-6 sgmii_lvds_reg_slave 寄存器说明

寄存器地址（7bit）	R/W	描述	默认值（32bit）
0x00	R/W	bit28：pin_cfg_en 快速端口配置使能。 1’b0：快速端口配置无效；（默认） 1’b1：使能快速端口配置。 bit24：phy_duplex。（默认为 1’b1，Full Duplex） bit20：phy_link。（默认为 1’b1，Link Up） bit[17:16]：phy_speed 2’b11：保留；	0x01_12_00_10

7 sgmii_lvds_reg_slave 寄存器参见“2.4.2 2 sgmii_lvds_reg_slave”。

寄存器地址（7bit）	R/W	描述	默认值（32bit）
		2’b10：SGMII 1000Mbps；（默认） 2’b01：SGMII 100Mbps； 2’b00：SGMII 10Mbps。 bit12：unidir_en，单向模式 1’b1:使能单向模式； 1’b0:不使能单向模式（默认）。 bit8：loopback，pcs core 环回配置 1’b1:使能 pcs core 环回； 1’b0:不使能 pcs core 环回（默认）。 bit4：an_enable，自协商使能。 1’b0：关闭自协商使能； 1’b1：开启自协商使能。（默认） bit0：an_restart，重启自协商。 1’b0：关闭自协商重启；（默认） 1’b1：打开自协商重启。 未定义的 bit 位：Reserved。	
0x02	R/W	bit0：start_test。 1’b0：关闭发包；（默认） 1’b1：开启发包。 bit[31:1]:Reserved。	0x0
0x06	R	bit[31:0]: pkg_gen_cnt 发送的数据包数。	0x0
0x07	R	bit[31:0]: crc_ok_cnt 接收到的正确数据包数。	0x0
0x08	R	bit[31:0]: crc_err_cnt 接收到的错误数据包数。	0x0

3. cross_reset_sync

异步信号同步模块，用于对外部输入的异步信号进行同步、去抖处理。

4. pkg_gen

数据生成模块，用于产生传输数据。

5. pkg_chk

数据检测模块，用于对接收到的数据进行 CRC 校验。

6. sgmii_lvds_wrapper

SGMII over LVDS IP 顶层。

2.4.3 接口说明

表 2-7 Example Design 接口信号列表

端口	I/O	位宽	描述
free_clk	I	1	外部参考时钟 频率 50MHz
ext_rstn	I	1	系统复位信号 1：复位释放 0：复位
cfg_rstn	I	1	串口逻辑复位信号 1：复位释放 0：复位
ok_led	O	1	收包校验正确指示灯 0：灯灭（校验有误） 1：灯亮（校验正确）
pll_ready	O	1	接口的 PLL 锁定指示灯 0：未锁定 1：锁定
lvds_phy_ready	O	1	接口初始化完成且同步完成指示灯 0：接口初始化或同步为完成 1：接口初始化完成且完成同步
an_status	O	1	SGMII 链路状态指示灯 0：链路存在问题 1：链路正常
refclk_p	I	1	接口差分参考时钟输入 P 端 频率 125MHz，全局时钟端口
refclk_n	I	1	接口差分参考时钟输入 N 端 频率 125MHz，全局时钟端口
TXP	O	1	SGMII TX 数据 P 端
TXN	O	1	SGMII TX 数据 N 端
RXP	I	1	SGMII RX 数据 P 端
RXN	I	1	SGMII RX 数据 N 端
master_mdc_o	O	1	MDIO 输出时钟（串口模块产生）
master_mdio	IO	1	MDIO 数据信号
slave_mdc	I	1	MDIO 输入时钟(与 master_mdc_o 连接)
slave_mdio	IO	1	MDIO 数据信号(与 master_mdio 连接)
uart_txd	O	1	本端向上位机发送数据串口
uart_rxd	I	1	本端接收上位机数据串口

2.4.4 测试方法

通过例化对应模式的 IP，利用 IP 自带的 Example Design 工程生成位流。采用两块测试板进行对接测试，一块烧录 MAC Side 位流，一块烧录 PHY Side 位流，根据链路指示和 CRC 校验结果判断测试结果。

2.4.5 实例配置

1. MAC Side



图 2-8 MAC Side 配置图

2. PHY Side



图 2-9 PHY Side 配置图

2.4.6 实例仿真

在 Windows 系统下，IP 生成后，在<project_path>/sim/modelsim 路径下，双击*.bat 文件即可运行仿真。

2.5 IP 接口描述

本节介绍 SGMII over LVDS IP 相关接口说明及时序描述。

2.5.1 IP 接口说明

表 2-8 SGMII over LVDS IP 接口信号列表

端口	I/O	位宽	描述
时钟信号			
i_core_clk_125	I	1	125MHz 时钟（区域时钟网络）
i_iol_serclk_625	I	1	625MHz 时钟（IO 时钟网络）
i_iol_clkdiv_208	I	1	208.333MHz 时钟（区域时钟网络）
i_calib_clk_104	I	1	104.167MHz 时钟（区域时钟网络）
复位信号			
tx_rst_n	I	1	TX 复位 0：复位 1：复位释放
rx_rst_n	I	1	RX 复位 0：复位 1：复位释放
cfg_rst_n	I	1	配置模块复位 0：复位 1：复位释放
MDIO 信号[8]			
mdc	I	1	Management data clock，用于 MDIO 接口时钟 当 MDIO 接口使能时该端口必须有时钟输入 频率：2.5MHz
mdi	I	1	Management Data In
mdo	O	1	Management Data Out
mdo_en	O	1	输出使能控制信号 1：mdo 有效 0：mdo 无效
phy_addr	I	5	输入的 MDIO PHY 地址[9]
APB 信号[10]			
pclk	I	1	APB 接口时钟
paddr	I	7	APB 地址信号
pwrite	I	1	APB 写使能信号（高有效）
psel	I	1	APB 选择信号（高有效）
penable	I	1	APB 使能信号（高有效）

8 配置管理接口为 MDIO 时有效，参见“2.3.1 2 配置 IP 参数”。

9 与 mdi 上的 PHY 地址一致则 MDIO 读写有效；若不一致，则 MDIO 读写无效。

10 配置管理接口非 MDIO 时有效，参见“2.3.1 2 配置 IP 参数”。

端口	I/O	位宽	描述
pwdata	I	32	APB 写数据信号
prdata	O	32	APB 读数据信号
pready	O	1	APB 接口读写 Ready 信号
快速配置端口			
pin_cfg_en	1	1	端口快速配置使能[11] 1：快速配置端口有效（直接写入配置寄存器） 0：快速配置端口无效（通过 CPU 配置接口写入配置寄存器）
phy_link	I	1	PHY Link 状态（PHY 模式有意义） 1：Link Up 0：Link Down 对应寄存器 Reg4.15
phy_duplex	I	1	PHY 双工状态（PHY 模式有意义） 1：全双工 0：非全双工 对应寄存器 Reg4.12
phy_speed	I	2	PHY 的工作速度（PHY 模式有意义） 11：保留 10：1000 Mbps 01：100 Mbps 00：10 Mbps PHY 模式下 自协商开启时对应寄存器 Reg4.11:10 自协商关闭时对应寄存器{Reg0.6，Reg0.13} MAC 模式下 自协商开启时无意义 自协商关闭时对应寄存器{Reg0.6，Reg0.13}
unidir_en	I	1	单向模式使能 1：使能 0：不使能 对应寄存器 Reg0.5
an_restart	I	1	自协商重启控制 1：重启自协商 0：正常操作 对应寄存器 Reg0.9
an_enable	I	1	自协商使能控制 1：使能 0：不使能 对应寄存器 Reg0.12
loopback	I	1	PCS Core 内部环回控制 1：环回使能 0：环回不使能

11 寄存器快速配置只影响 Reg0 和 Reg4，不影响其他寄存器，详情请参考“2.5.3 快速配置接口”。

端口	I/O	位宽	描述
			对应寄存器 Reg0.14
MISC			
sgmii_clk	O	1	SGMII 工作时钟（125MHz，区域时钟网络）
tx_clken	O	1	TX 速率匹配时钟使能（高有效），与 PHY Device Speed 有关 Speed=11：保留 Speed=10：SGMII 1000 Mbps（全高电平） Speed=10：SGMII 100 Mbps（每 10 个时钟周期产生一个脉冲信号） Speed=00：SGMII 10 Mbps（每 100 个时钟周期产生一个脉冲信号）
rx_clken	O	1	RX 速率匹配时钟使能（高有效），与 PHY Device Speed 有关 Speed=11：保留 Speed=10：SGMII 1000 Mbps（全高电平） Speed=10：SGMII 100 Mbps（每 10 个时钟周期产生一个脉冲信号） Speed=00：SGMII 10 Mbps（每 100 个时钟周期产生一个脉冲信号）
tx_rstn_out	O	1	IP 给到用户侧 TX 逻辑的复位（低有效）
rx_rstn_out	O	1	IP 给到用户侧 RX 逻辑的复位（低有效）
cfg_rstn_out	O	1	输出的配置复位信号（低有效）
SGMII 接口			
TXP	O	1	SGMII TX 数据 P 端
TXN	O	1	SGMII TX 数据 N 端
RXP	I	1	SGMII RX 数据 P 端
RXN	I	1	SGMII RX 数据 N 端
GMII 接口			
gmii_rxd	O	8	GMII RXD[7:0]信号
gmii_rx_dv	O	1	GMII RX_DV 信号
gmii_rx_er	O	1	GMII RX_ER 信号
gmii_txd	I	8	GMII TXD[7:0]信号
gmii_tx_en	I	1	GMII TX_EN 信号
gmii_tx_er	I	1	GMII TX_ER 信号
状态指示			
status_vector	O	12	PCS Core 输出状态指示，各字段定义如下： Bit[11]：resolve_priority Controls the Invocation of the Priority Resolution Function。该信号在自协商的 IDLE_DETECT 状态和 LINK_OK 状态拉高，其他状态拉低 Bit[10]：an_complete 自协商完成指示 Bit[9]：an_page_rx 自协商收到新的配置数据

端口	I/O	位宽	描述
			Bit[8]：rxdisp_er 10B8B 解码极性错误 Bit[7]：rxdec_er 10B8B 解码数据错误 Bit[6]：remote_fault_encode 自协商接收到的 Link Partner 传过来的 Link 状态 SGMII MAC 模式下： 1：Link 异常 0：Link 正常 SGMII PHY 模式下： 固定为 0 Bit[5]：Duplex 1：Full Duplex 0：Half Duplex Bit[4:3]：speed[1:0] 11：Reserved 10：100Mbps 01：100Mbps 00：10Mbps Bit[2:1]：rx_unitdata_indicate[1:0] 01：INVALID,在接收 C 码或 I 码时发生了错误； 10：/C/，正在接收 C 码 11：/I/，正在接收 I 码 Bit[0]：link_status 自协商开启时： 1：同步成功且自协商完成 0：同步失败且自协商为完成 自协商关闭时： 1：同步成功 0：同步失败
init_cal_done	O	1	LVDS 接口初始化完成指示信号 1：接口初始化完成 0：接口初始化未完成
lsm_synced	O	1	同步状态机同步状态 1：同步 0：未完成同步
AN_CS	O	4	PCS Core 自协商状态机的当前状态
AN_NS	O	4	PCS Core 自协商状态机的下一状态
RS_CS	O	5	PCS Core 接收状态机当前状态
RS_NS	O	5	PCS Core 接收状态机下一状态
TS_CS	O	5	PCS Core 发送状态机当前状态
TS_NS	O	5	PCS Core 发送状态机下一状态
xmit	O	2	自协商状态机输出的 xmit 信号

端口	I/O	位宽	描述
			00：保留 01：CONFIGURATION 10：DATA 11：IDLE
rx_unitdata_indicate	O	2	PCS 接收到的数据类型信号 00：保留 01：invalid 10：/C/ 11：/I/
pcs_txk	I	1	指示当前 pcs 数据类型
pcs_tx_dispctrl	I	1	8B/10B 编码强制极性控制信号 {tx_dispctrl ,tx_dispsel} 00：default 01：用 I1 替换 I2 10：强制 disparity 为负 11：强制 disparity 为正
pcs_tx_dispsel	I	1	见 pcs_tx_dispctrl 信号说明
pcs_txd	I	8	PCS 发送的数据信号
pcs_rxk	I	1	指示 PCS 当前接收到数据类型
pcs_rdisp_er	I	1	10B/8B 解码极性错误指示信号 1：解码出现极性错误 0：解码极性正常
pcs_rdec_er	I	1	10B/8B 解码状态指示 1：数据解码出现无效码 0：数据解码正常
pcs_rxd	I	8	PCS rx_sm 接收的数据信号
transmitting	O	1	PCS 发送状态指示 1：PCS 处于发送状态 0：PCS 未处于发送状态
receiving	O	1	PCS 接收状态指示 1：PCS 处于接收状态 0：PCS 未处于接收状态
delayctrl_current	O	8	自动 Training 模式下主数据路径 IODELAY 延时级数（Debug 信号）
left_margin	O	8	采样位置距数据窗口左沿的延时级数（Debug 信号）
right_margin	O	8	采样位置距数据窗口右沿的延时级数（Debug 信号）
LVDS_CS	O	20	LVDS 接口时序训练状态机的 Current State（Debug 信号）
环回接口			
i_farend_loop	I	1	端口使能 LVDS 收发器远端环回 1：使能 0：不使能
i_nearend_loop	I	1	端口使能 LVDS 收发器远端环回

端口	I/O	位宽	描述
			1：使能 0：不使能

2.5.2 配置管理接口

SGMII over LVDS IP 提供两种配置管理接口—APB 接口和 MDIO 接口。通过界面配置“Enable MDIO”选择是否开启 MDIO 接口。详细描述请参见“2.3.1 2 配置 IP 参数”。

- MDIO 接口不使能时，SGMII over LVDS IP 通过 APB 接口对 PCS Core 的 Management 寄存器进行操作。
- MDIO 接口使能时，SGMII over LVDS IP 通过 MDIO 接口对 PCS Core 的 Management 寄存器进行操作。

1. APB 接口时序

(1) APB 写时序




图 2-10 APB 基本写时序

(2) APB 读时序




图 2-11 APB 基本读时序

2. MDIO 接口时序

(1) MDIO 写时序




图 2-12 MDIO 写时序

(2) MDIO 读时序




图 2-13 MDIO 读时序

2.5.3 快速配置接口

快速配置接口可以对寄存器 Reg0 和 Reg4 进行快速配置。快速配置使能信号有效时，可直接将配置信息写入对应的配置寄存器。时序要求如下：

- 快速配置使能信号至少保持一个配置管理接口时钟周期的高电平；
- 配置信息至少保持一个配置管理接口时钟周期的稳定。

快速配置使能信号有效时，Reg0 和 Reg4 以外的寄存器通过配置管理接口进行写入，所有寄存器通过配置管理接口进行读取；快速配置接口使能信号无效时，所有寄存器通过配置管理接口进行读写。

2.5.4 GMII 接口

1. GMII 发送时序




图 2-14 速率为 100Mbps 时 GMII 发送时序

注意：

- 速率为 10Mbps 时，tx_clken 每 100 个 125MHz 时钟周期拉高一次，每个数据持续 100 个 125MHz 时钟周期；
- 速率为 100Mbps 时，tx_clken 每 10 个 125MHz 时钟周期拉高一次，每个数据持续 10 个 125MHz 时钟周期；
- 速率为 1000Mbps 时，tx_clken 为全高，每个数据持续 1 个 125MHz 时钟周期。

---

2. GMII 接收时序




图 2-15 速率为 100Mbps 时 GMII 接收时序

注意：

- 速率为 10Mbps 时，rx_clken 每 100 个 125MHz 时钟周期拉高一次，每个数据持续 100 个 125MHz 时钟周期；
- 速率为 100Mbps 时，rx_clken 每 10 个 125MHz 时钟周期拉高一次，每个数据持续 10 个 125MHz 时钟周期；
- 速率为 1000Mbps 时，rx_clken 为全高，每个数据持续 1 个 125MHz 时钟周期。

2.6 IP 寄存器描述

SGMII over LVDS IP 寄存器可以通过配置管理接口（MDIO 接口或 APB 接口）来配置[12]，也可通过简易快速端口[13]配置。

2.6.1 寄存器说明

1. 寄存器定义

表 2-9 寄存器定义（自协商功能开启）

地址(5bit)	寄存器	描述
0x00	Control Register(Register 0)	配置 SGMII 模块功能的参数。
0x01	Status Register (Register 1)	SGMII 模块状态参数。
0x02	PHY Identifier Register2 (Register 2)	PHY ID。
0x03	PHY Identifier Register3 (Register 3)	PHY ID。
0x04	Auto-Negotiation Advertisement (Register 4)	本端设备的自协商能力值。
0x05	Auto-Negotiation Link Partner Ability Base (Register 5)	对端设备的自协商能力值。
0x06	Auto-Negotiation Expansion Register (Register 6)	自协商扩展寄存器。
0x0f	Extended Status Register (Register 15)	扩展状态寄存器。
0x10	Vender_spc Register (Register 16)	收发器延时/路径控制寄存器。
0x11	Vender_spc_1 Register (Register 17)	环回控制寄存器。

12 参见表 2-8 中的“MDIO 信号”及“APB 信号”。

13 参见表 2-8 中的“快速配置端口”。

表 2-10 寄存器定义（自协商功能关闭）

地址(5bit)	寄存器	描述
0x00	Control Register(Register 0)	配置 SGMII 模块功能的参数。
0x01	Status Register (Register 1)	SGMII 模块状态参数。
0x02	PHY Identifier Register2 (Register 2)	PHY ID。
0x03	PHY Identifier Registe3 (Register 3)	PHY ID。
0x0f	Extended Status Register (Register 15)	扩展状态寄存器。
0x10	Vender_spc Register (Register 16)	收发器延时/路径控制寄存器。
0x11	Vender_spc_1 Register (Register 17)	环回控制寄存器。

2. 寄存器列表

注意：

- 复位会将所有寄存器的值恢复为默认值。
- 寄存器属性里面包含“自清”的，通过寄存器管理接口配置后经过一个配置接口时钟周期，IP 可将寄存器值自动清零。使用快速端口配置自清寄存器时，自清不起作用，需要自行撤销端口配置。
- 寄存器属性里面包含“读清”的寄存器，通过管理配置接口读取该寄存器的之后，寄存器的值马上被清零。

---

(1) Register 0

表 2-11 Control Register(Register 0)

比特位	寄存器	描述	属性	默认值
0.15	Reset	1：Core 复位 0：正常工作	读/写/自清	1’b0
0.14	Loopback	1：使能 core 环回 0：不使能 core 环回 环回时，TX 仍向对端发送数据；	读/写	1’b0
0.13	Speed Selection(LSB)	0.6：0.13 11= Reserved 10= 1000 Mb/s 01= 100 Mb/s 00= 10 Mb/s	读/写	1’b0

比特位	寄存器	描述	属性	默认值
0.12	Auto-Negotiation Enable	自协商使能寄存器 1：使能自协商 0：不使能自协商	读/写	1’b1
0.11	Reserved	保留	读	1’b0
0.10	Reserved	保留	读	1’b1
0.9	Restart Auto-Negotiation	自协商重启寄存器 1：重启自协商 0：正常操作	读/写/自清	1’b0
0.8	Duplex Mode	1：全双工 0：半双工 IP 不支持半双工	读	1’b1
0.7	Reserved	保留	读	1’b0
0.6	Speed Selection(MSB)	0.6：0.13 11= Reserved 10= 1000 Mb/s 01= 100 Mb/s 00= 10 Mb/s	读/写	1’b1
0.5	Unidirectional enable	单向模式使能寄存器 1：单向模式使能，接收方向的状态不会影响发送方向的工作； 0：单向模式不使能，需在链路 Link 之后才会使能发送；	读/写	1’b0
0.4:0	Reserved	保留	读	5’b00000

(2) Register 1

表 2-12 Status Register (Register 1)

比特位	寄存器	描述	属性	默认值
1.15:9	Reserved	保留	读	7’b0000000
1.8	Extended Status	AN_Extened Status Register(reg15)支持状态	读	1’b1
1.7	Unidirectional ability	单向模式支持状态	读	1’b1
1.6	Reserved	保留	读	1’b0
1.5	Auto-Negotiation Complete	自协商完成指示 1：自协商完成 0：自协商未完成	读	1’b0
1.4	Remote Fault	MAC Side: 1：接收到的 PHY link status 为 0	读/读清/LH	mac mode: 1’b1;

		0：接收到的 PHY link status 为 1 PHY Side：恒为 0		phy mode: 1’b0;
1.3	Auto-Negotiation Ability	自协商能力支持状态	读	1’b1
1.2	Link Status	开启自协商： 1：同步且完成自协商 0：同步或自协商未完成 关闭自协商： 1：同步状态 0：同步失败	读/读清/LL	1’b0
1.1:0	Reserved	保留	读	1’b0

(3) Register2 & 3

表 2-13 PHY Identifier Register (Register 2 & 3)

比特位	寄存器	描述	属性	默认值
Reg2[15:0]	Organizationally Unique Identifier	Organizationally Unique Identifier[3:18]	读/写	16’h0000
Reg3[15:10]	Organizationally Unique Identifier	Organizationally Unique Identifier[19:24]	读/写	6’b000000
Reg3[9:4]	Manufacturer’s Model Number	Manufacturer’s Model Number	读/写	6’b000000
Reg3[3:0]	Revision Number	Revision Number	读/写	4’b0000

(4) Register4

表 2-14 Auto-Negotiation Advertisement PHY Mode (Register 4)

比特位	寄存器	描述	属性	默认值
4.15	PHY Link Status	phy_link 控制： 1 ： 连接成功 0 ： 连接失败	读/写	1’b0
4.14	Acknowledge	本端发送的应答位	只读	1’b0
4.13	reserved	保留	只读	1’b0
4.12	duplex mode	phy_duplex 控制 1：full duplex 0：half duplex IP 不支持半双工，但是可以通过这个寄存器将上层配置通过自协商传	读/写	1’b0

		到对端；		
4.11:10	speed	phy_speed 控制 11 ： Reserved 10 ： 1000Mb/s 01 ： 100Mb/s 00 ： 10Mb/s	读/写	2’b00
4.9:1	reserved	保留	只读	9’h000
4.0	reserved	保留	只读	1’b1

表 2-15 Auto-Negotiation Advertisement MAC Mode (Register 4)

比特位	寄存器	描述	属性	默认值
4.15:0	固定值	固定值	读	16’h4001

注意：

SGMII MAC Side 速度使用对端的速度，默认速度是 1000Mbps。

(5) Register5

表 2-16 Auto-Negotiation Link Partner ability register (Register 5)

比特位	寄存器	描述	属性	默认值
5.15	PHY Link Status	phy_link 控制 1 ： 连接成功 0 ： 连接失败	只读	1’b0
5.14	Acknowledge	1：应答，表明对端接收到了信息 0：无应答，对端未收到信息	只读	1’b0
5.13	reserved	保留	只读	1’b0
5.12	duplex mode	1：全双工 0：半双工	只读	1’b0
5.11:10	speed	对端速度 11 ： Reserved 10 ： 1000Mb/s 01 ： 100Mb/s 00 ： 10Mb/s	只读	2’b10
5.9:0	reserved	保留	只读	10’b0

(6) Register6

表 2-17 Auto-Negotiation Expansion register (Register 6)

比特位	寄存器	描述	属性	默认值
6.15:2	Reserved	保留	只读	14’d0
6.1	Page Received	1：接收到了一个新的 Page 信息 0：未接收到一个新的 Page 信息	只读	1’b0
6.0	reserved	保留	只读	1’b0

(7) Register15

表 2-18 Extended Status Register (Register 15)

比特位	寄存器	描述	属性	默认值
15.15	1000BASE-X Full Duplex	1000BASE-X 全双工(支持)	读	1’b1
15.14	1000BASE-X Half Duplex	1000BASE-X 半双工(不支持)	读	1’b0
15.13	1000BASE-T Full Duplex	1000BASE-T 全双工(不支持)	读	1’b0
15.12	1000BASE-T Half Duplex	1000BASE-T 半双工(不支持)	读	1’b0
15.11:0	Reserved	保留	读	12’h000

(8) Register16

表 2-19 Vender_spc Register (Register 16)

比特位	寄存器	描述	属性	默认值
16.15:8	mr_delayctrl_mannual	手动调节的数据路径 IODELAY 延时级数	读/写	8’h00
16.7:2	reserved	保留	读	6’b000000
16.1	mr_path_force	1：强制 Slave path 为主数据路径 0：强制 Master path 为主数据路径	读/写	1’b0
16.0	mr_mannual_ctrl_vld	1：手动控制使能 0：自动 Training	读/写	1’b0

(9) Register17

表 2-20 Vendor_Spec_1 Register (Register 17)

比特位	寄存器	描述	属性	默认值
17.15:2	reserved	保留	读	14'h000
17.1	mr_farend_lpbk	1：远端环回使能 0：关闭远端环回	读/写	1'b0
17.0	mr_nearend_lpbk	1：近端环回使能 0：关闭近端环回	读/写	1'b0

2.7 典型应用

2.7.1 单 Lane 典型应用

SGMII over LVDS IP 单 Lane 的典型应用请参见“0

Example Design”。

2.7.2 Multi Lane 典型应用

本节介绍 SGMII over LVDS Multi Lane 接口扩展方案。即在单 Lane SGMII over LVDS IP 的基础上，通过相应修改生成多个传输通道的 Multi Lane 工程。用户可参考该 Multi Lane 方案修改相关设计，以适应实际需求。

Multi Lane 方案示意图如图 2-16 所示。

- 相同时钟区域(CLK Region)内各通道的时钟及复位模块共用；
- 不同时钟区域(CLK Region)内各通道的时钟及复位模块不能复用；支持共用外部参考时钟及复位。
- 各通道的独立复位信号需要受复位模块的总复位控制。




图 2-16 Multi Lane 方案示意图

注意：

- Multi Lane 应用场景中，用户请根据 Clock Region 的资源占用情况确定允许扩展的通道数。
- 各通道的配置接口需根据需要增加片选信号或扩展配置地址。

2.8 说明与注意事项

2.8.1 时钟信号

IP 所需的多路时钟由位于.\example_design\rtl\clk_reset 下的时钟模块生成，clk_gen 模块中各时钟均已指定对应的时钟驱动，端口说明如表 2-21 所示。

表 2-21 clk_gen 接口信号列表

端口	I/O	位宽	描述
refclk_p	I	1	输入参考时钟 P 端，频率 125MHz
refclk_n	I	1	输入参考时钟 N 端，频率 125MHz
pll_rst_n	I	1	PPLL 复位信号： 0：PPLL 复位 1：PPLL 复位释放
pll_lock	O	1	PPLL 锁定状态指示信号
iol_serclk_625	O	1	625MHz 输出时钟，作用域为高速 IO 时钟网络
iol_clkdiv_208	O	1	208.333MHz 输出时钟，作用域为区域时钟网络
core_clk_125	O	1	125MHz 输出时钟，作用域为区域时钟网络

端口	I/O	位宽	描述
calib_clk_104	O	1	104.167MHz 输出时钟，作用域为区域时钟网络
clk_125_bufg	O	1	125MHz 输出时钟，作用域为全局时钟

2.8.2 复位信号

IP 的复位由位于.\example_design\rtl\clk_reset 下的复位模块生成，可产生 PPLL、TX、RX 及配置复位。

2.8.3 物理约束

- IP 使用的 PPLL 与接口必须位于相同的 CLK Region，建议对 PPLL 位置进行约束。
- 若接口接收端无外部差分阻抗，需使能 IO 的内部阻抗，约束示例如下：

```
define_attribute {p:RXP} {PAP_IO_DIFF_IN_TERM_MODE} {ON}
define_attribute {p:RXN} {PAP_IO_DIFF_IN_TERM_MODE} {ON}
```

- 勿将接口接收端管脚位置约束到全局时钟专用管脚。

2.8.4 LVDS 收发器模块




图 2-17 LVDS 收发器功能简图

LVDS 收发器基于 FPGA IO 逻辑资源实现，主要完成 PMA 对应的串并、并串及数据同步功能，可支持 LVDS25 及 LVDS18 两种差分电平传输。LVDS 收发器的功能简图如图 2-17 所示，相关 IO 逻辑硬件原语的功能请参考《*UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南*》[10]、《*UG050006_Titan2 系列 FPGA 输入输出接口（IO）*

用户指南》[12]、*《UG100006_Kosmo2 系列 SoPC 输入输出接口（IO）用户指南》*[15]。

PCS 发送的并行数据通过 OSERDES 进行并串转换，并通过输出驱动以 LVDS 电平串行输出。输入的串行数据可分两路各自通过图 2-17 中的 master path 和 slave path 完成采样及串并转换，并选择其中一路并行数据传输到 PCS。

收发器的接收端默认使用接口自动时序训练，通过调整路径延时单元 IODELAY 的级数实现 RX 串行数据的稳定采样。用户也可通过访问 IP Core 的寄存器(Register 16)强制修改数据路径及路径延时单元 IODELAY 的级数，实现手动控制 master_path 和 slave_path 的选择及串行数据采样时序。

注意：

- 手动调整通常仅用于接口调试。
- 手动调整完成后若需要重新进入自动时序训练模式，需要重新复位 RX。

2.8.5 环回模式

SGMII over LVDS IP 支持三种环回模式，如图 2-1 所示：

- PCS core Loopback
- 收发器近端并行环回
- 收发器远端并行环回

1. PCS core Loopback

该环回模式支持 2 种方式配置，分别是快速端口配置和寄存器配置。

表 2-22 PCS core Loopback 端口配置

配置项	配置说明
端口使能	pin_cfg_en =1，使能端口配置
环回配置	loopback=1
不环回配置	loopback=0

表 2-23 PCS core Loopback 端口配置

配置项	配置说明
寄存器使能	pin_cfg_en =0，使能寄存器配置
环回配置	Reg0.14 Loopback=1’b1
不环回配置	Reg0.14 Loopback=1’b0

2. 收发器近端并行环回

该环回模式支持 2 种方式配置，分别是端口配置和寄存器配置。

表 2-24 收发器近端环回端口配置

配置项	配置说明
环回配置	i_nearend_loop =1
不环回配置	i_nearend_loop =0

表 2-25 收发器近端环回寄存器配置

配置项	配置说明
环回配置	Reg17.0 mr_nearend_lpbk =1’b1
不环回配置	Reg17.0 mr_nearend_lpbk =1’b0

3. 收发器远端并行环回

该环回模式支持 2 种方式配置，分别是端口配置和寄存器配置。

表 2-26 收发器远端环回端口配置

配置项	配置说明
环回配置	i_farend_loop =1
不环回配置	i_farend_loop =0

表 2-27 收发器远端环回寄存器配置

配置项	配置说明
环回配置	Reg17.1 mr_farend_lpbk =1’b1
不环回配置	Reg17.1 mr_farend_lpbk =1’b0

2.8.6 IP 时钟方案

IP 时钟方案如图 2-18 所示，图中时钟驱动 BUFR、BUFG 及 IOCLKBUF 的相关功能请参考《*UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南*》[11]、《*UG050004_Titan2 系列 FPGA 时钟资源（Clock）用户指南*》[13]、《*UG100004_Kosmo2 系列 SoPC 时钟资源（Clock）用户指南*》[14]。




图 2-18 IP 时钟网络示意图

注意：

- 注意各时钟的作用域及时钟驱动对应关系；
- IP 的 clk_gen 模块提供了 125MHz 全局时钟(clk_125_bufg)，用户可使用该时钟将 GMII 接口信号由区域时钟域(sgmii_clk)同步至全局时钟域。

2.8.7 uart_ctrl_top 模块读写操作示例

1. 读操作

读取地址 0x000001 的数据：“0x000001”+“0x72”，为 0x00000172。

2. 写操作

向地址 0x000001 写入 0x02：“0x00000002”+“0x000001”+“0x77”，为 0x0000000200000177。

2.9 IP 调试手段

IP 提供部分端口用于监控接口工作状态，端口列表如表 2-28 所示。

表 2-28 调试端口及说明

端口	端口说明
status_vector	PCS Core 状态指示
init_cal_done	LVDS 接口初始化 Training 完成标志
lsm_synced	接口同步状态，1：同步；0：未完成同步；
delayctrl_current	自动 training 模式下，主数据路径 IODELAY 延时级数，Debug 信号
left_margin	当前采样位置距数据窗口左沿的延时级数，Debug 信号
right_margin	当前采样位置距数据窗口右沿的延时级数，Debug 信号
LVDS_CS	LVDS 接口时序训练状态机的 current state，Debug 信号

第3章 附录

3.1 参考文档

[1] Pango_Design_Suite_Quick_Start_Tutorial

[2] Pango_Design_Suite_User_Guide

[3] IP_Compiler_User_Guide

[4] Simulation_User_Guide

[5] User_Constraint_Editor_User_Guide

[6] Physical_Constraint_Editor_User_Guide

[7] Route_Constraint_Editor_User_Guide

[8] IEEE 802.3-2012 Specification

[9] Serial-GMII Specification-rev1.8

[10] UG040006_Logos2 系列 FPGA 输入输出接口（IO）用户指南

[11] UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南

[12] UG050006_Titan2 系列 FPGA 输入输出接口（IO）用户指南

[13] UG050004_Titan2 系列 FPGA 时钟资源（Clock）用户指南

[14] UG100004_Kosmo2 系列 SoPC 时钟资源（Clock）用户指南

[15] UG100006_Kosmo2 系列 SoPC 输入输出接口（IO）用户指南

3.2 术语表

A

APB	Advanced Peripheral Bus

G

GMII	Gigabit Media Independent Interface

L

LH	Latching High
LL	Latching Low
LVDS	Low Voltage Differential Signal

M

MDIO	Management Data Input/Output

P

PCS	Physical Code Sublayer
PLL	Phase Lock Loop
PMA	Physical Media Attachment

S

SGMII	Serial Gigabit Media Independent Interface

3.3 缩略语表

I

IPC	IP Compiler

P

PDS	Pango Design Suite

3.4 声明

3.4.1 版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

3.4.2 免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。