Logos2 系列 FPGA 可配置逻辑模块（CLM）用户指南

(UG040001, V1.0)

(2020.10.19)

深圳市紫光同创电子有限公司

版权所有侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V0.1	2020/02/14	初始版本
V1.0	2020/10/19	统一刷新格式

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
CLM	Configurable Logic Module	可配置逻辑模块
SRB	Singal Relay Block	信号互连模块

目录

一、总体介绍 1
二、功能描述 2
（一） CLM 结构简介 2
（二） LUT6A 和 LUT6S 的工作模式 3
（三） CLM 寄存器的工作模式 11
三、应用 13
(一) 常用 GTP 13
(二) CLM 的使用 17
免责声明 20

图目录

图 1 CLM 分布图 1
图 2 CLMA 逻辑框图 2
图 3 CLMS 逻辑框图 3
图 4 加法器实现示意图 4
图 5 RAM32X1SP 实现方式逻辑示意图 6
图 6 RAM64X1DP 实现方式逻辑示意图 6
图 7 RAM64X1SP 实现方式逻辑示意图 7
图 8 RAM64X1DP 实现方式逻辑示意图 7
图 9 RAM128X1SP 实现方式逻辑示意图 8
图 10 RAM128X1DP 实现方式逻辑示意图 9
图 11 RAM256X1SP 实现方式逻辑示意图 10
图 12 主寄存器示意图 11
图 13 附加寄存器示意图 12
图 14 多路选择器 GTP 端口示意图 13
图 15 进位链 GTP 端口示意图 14
图 16 RAM GTP 端口示意图 15
图 17 分布式单端口 RAM 时序图 16
图 18 分布式简单双口 RAM 时序图 16
图 19 ROM GTP 端口示意图 17
图 20 GTP_ROM256X1 波形示意图 17

表目录

表 1 1 位全加器真值表 4
表 2 CLM 支持的 ROM 模式 5
表 3 CLMS 支持的 RAM 模式 5
表 4 多路选择器 GTP 13
表 5 多路选择器的端口描述 13
表 6 多路选择器的真值表 13
表 7 进位链 GTP 参数说明 14
表 8 进位链 GTP 端口描述 14
表 9 RAM GTP 15
表 10 分布式 RAM GTP 参数说明 15
表 11 分布式 RAM GTP 端口描述 15
表 12 ROM GTP 16
表 13 分布式 ROM GTP 参数说明 17
表 14 分布式 ROM GTP 端口说明 17
表 15 存储资源约束方式 18

一、总体介绍

CLM（Configurable Logic Module，可配置逻辑模块）是 Logos2 系列产品的基本逻辑单元。CLM 在 Logos2 系列产品中按列分布，支持 CLMA 和 CLMS 两种形态。CLMA 和 CLMS 均可实现逻辑、算术、移位寄存器以及 ROM 功能，仅有 CLMS 支持分布式 RAM 功能，CLMA 与 CLMS 数量比例约为 3:1。CLM 与 CLM 之间、CLM 与其它片内资源之间通过信号互连模块（SRB）连结，如图 1 所示。




图 1 CLM 分布图

Logos2 系列 FPGA 产品的 CLM 主要特性包括:

- ✓ 采用创新的 LUT6 逻辑结构
- ✓ 每个 CLM 包含 4 个多功能 LUT6
- ✓ 每个 CLM 包含 8 个寄存器
- ✓ 支持算术功能模式
- ✓ 支持快速算术进位逻辑
- ✓ 可高效实现多路选择功能
- ✓ 可实现 ROM 功能
- ✓ 支持移位寄存器级联链
- ✓ **CLMS** 支持分布式 RAM 模式

二、功能描述

（一） CLM 结构简介

CLMA 的逻辑框图如图 2 所示，每个 CLMA 包含 4 个 6 输入 LUTs、8 个寄存器、多个扩展功能选择器、以及 4 条独立的级联链等。其中 LUT6A 采用了创新的架构设计，在 6 输入查找表的基础上集成了专用电路以实现 4:1 多路选择器功能和快速算术进位逻辑；扩展功能选择器主要用于实现宽位查找表和输出选择功能；级联链包括算术逻辑进位链（从 CIN 到 COUT），专用移位寄存器链（从 SHIFTIN 到 SHIFTOUT），寄存器复/置位级联链（从 RSIN 到 RSOUT）和寄存器 CE 级联链（从 CEIN 到 CEOUT）。




图 2 CLMA 逻辑框图

CLMS 是 CLMA 的扩展，它在支持 CLMA 所有功能的基础上增加了对分布式 RAM 的支持，其中的多功能 LUT6 称为 LUT6S。CLMS 可配置为大小为 64*4 的 SP (Single Port,单口) RAM 或大小为 64*3 的 SDP (Simple Dual Port，简单双口) RAM。CLMS 的逻辑框图如图 3 所示：




图 3 CLMS 逻辑框图

（二） LUT6A 和 LUT6S 的工作模式

LUT6A 和 LUT6S 可灵活配置，以支持基本逻辑，多路选择，算术逻辑，ROM 功能以及分布式 RAM 功能（仅限于 LUT6S）等不同功能。

1. 逻辑功能模式

在逻辑功能模式下，每个 LUT6A（或 LUT6S）可实现 1 个 LUT6，结合扩展功能选择器，每个 CLM 可支持实现 4 个 LUT6、2 个 LUT7 或 1 个 LUT8。

2. 多路选择器模式

在多路选择模式下，每个 LUT6A（或 LUT6S）可实现 1 个 4:1 多路选择器，每个 CLM 可支持 4 个 4:1 多路选择器。结合扩展功能选择器，每 2 个 LUT6A（或 LUT6S）可支持 1 个 8:1 多路选择器，每个 CLM 可支持 2 个 8:1 多路选择器；每 4 个 LUT6A（或 LUT6S）可支持 1 个 16:1 多路选择器，每个 CLM 可支持 1 个 16:1 多路选择器。更宽的多路数据选择可通过 CLM 组合产生。

3. 算数功能模式

在算术功能模式下，LUT6A(或 LUT6S)可实现加减法运算、计数器、比较器、快速异或逻辑运算以及宽位与逻辑运算等。

以加法器为例，实现一个全加器，其真值表如下表所示。

表 1 1 位全加器真值表

A	B	CIN	COUT	SUM
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

逻辑表达式为:

COUT=A⊕B*CIN+!(A⊕B)*B

SUM=A⊕B⊕CIN =A⊕B*!CIN+!(A⊕B)*CIN

CLM 的结构通过如下所示的硬件电路实现全加器。




图 4 加法器实现示意图

LUT5_A 配置成 A⊕B 功能，作为进位链 mux 的选择端，当其为高电平时选择 CIN，为低电平时选择 B 输入，其输出作为进位输出。全加器的 SUM 输出，CIN 作为 LUT6 MUX 的选择端口，CIN 为高电平选择 LUT5_B，CIN 为低电平选择 LUT5_A，其中 LUT5_B 配置成 A⊙B。

通过上述方式，实现加法器功能。

4. ROM 模式

在 ROM 模式下，LUT6A(或 LUT6S)可以用作 64*1 ROM，还可以通过内置的扩展功能选择器进行深度级联。ROM 数据的初始化在编程配置过程中完成。

支持的全部 ROM 模式如下表所示。

表 2 CLM 支持的 ROM 模式

ROM 模式	GTP	需要的 LUT 数量
32×1	GTP_ROM32X1	1
32×2	GTP_ROM32X2	1
64×1	GTP_ROM64X1	1
128×1	GTP_ROM128X1	2
256×1	GTP_ROM256X1	4

5. 分布式 RAM 模式

此模式只涉及 CLMS。单个 CLMS 可以根据需要配置成各种大小的 RAM 块，RAM 的地址与位宽根据配置会做调整。下表所列是 Logos2 能够支持的 RAM 模式。

表 3 CLMS 支持的 RAM 模式

RAM 模式	GTP	描述
RAM64X1SP	GTP_RAM64X1SP	一个 LUT6 配置成 64bits 的单端口 RAM
RAM32X1SP	GTP_RAM32X1SP	一个 LUT6 可以配置成两个 32bits 共享地址的单端口 RAM
RAM64X1DP	GTP_RAM64X1DP	一个 LUT6 可以配置成 64bits 的简单双端口 RAM
RAM32X1DP	GTP_RAM32X1DP	一个 LUT6 可以配置成两个 32bits 共享地址的简单双端口 RAM
RAM128X1SP	GTP_RAM128X1SP	两个 LUT6 配置成 128bits 的单端口 RAM
RAM128X1DP	GTP_RAM128X1DP	两个 LUT6 配置成 128bits 的简单双端口 RAM
RAM256X1SP	GTP_RAM256X1SP	四个 LUT6 配置成 256bits 的单端口 RAM

这里单端口指的是写地址与读地址共用，简单双端口是一端端口作为写地址进行同步写，另一端端口作为读地址进行异步读。

5.1 RAM32X1SP

以 LUT6A 为例实现一个 RAM32X1SP，写地址复用 LUT6D 的输入 D[4:0]，读地址是 LUT6A 本身的输入 A[4:0]，因为是单端口类型的 SRAM，需要把 A[4:0]与 D[4:0]连接在一起；写数据端口是

AD 输入，读数据输出端口是 Y0，写使能则是 WE 或者 CE。1 个 LUT6 可以例化 2 个 RAM32X1SP。




图 5 RAM32X1SP 实现方式逻辑示意图

5.2 RAM32X1DP

以 LUT6A 为例实现一个 RAM32X1DP，读写地址独立，复用 LUT6D 的输入端 D[4:0]作为 RAM 的写地址，读地址为 LUT6A 本身的输入 A[4:0]，写数据端口为 AD 输入，读数据输出端口为 Y0，写使能为 WE 或者 CE。一个 LUT6 可例化 2 个 RAM32X1DP。




图 6 RAM64X1DP 实现方式逻辑示意图

5.3 RAM64X1SP

以 LUT6A 为例实现一个 RAM64X1SP，写地址复用 LUT6D 的输入 D[5:0]，读地址是 LUT6A 本身的输入 A[5:0]，因为是单端口类型的 SRAM，需要把 A[5:0]与 D[5:0]连接在一起；写数据端口是 AD 输入，读数据输出端口是 Y0，写使能则是 WE 或者 CE。1 个 LUT6 可以例化 1 个 RAM64X1SP。




图 7 RAM64X1SP 实现方式逻辑示意图

5.4 RAM64X1DP

以 LUT6A 为例实现一个 RAM64X1DP，读写地址独立，复用 LUT6D 的 6 输入端 D[5:0]作为 RAM 的写地址，读地址为 LUT6A 本身的输入 A[5:0]，写数据端口为 AD 输入，读数据输出端口为 Y0，写使能为 WE 或者 CE。一个 LUT6 可以例化 1 个 RAM64X1DP，一个 CLMS 可例化 3 个 RAM64X1DP。




图 8 RAM64X1DP 实现方式逻辑示意图

5.5 RAM128X1SP

下图是一个 RAM128X1SP 的示意图，需要两个 LUT6 来实现。DI 分别是 RAM 的写数据，读地址和写地址需要连接在一起，这里读地址用到了 LUT7，所以最高位地址为 M0。一个 CLMS 可以例化两个 RAM128X1SP。




图 9 RAM128X1SP 实现方式逻辑示意图

5.6 RAM128X1DP

下图是一个 RAM128X1DP 的示意图，需要两个 LUT6 来实现。DI 分别是 RAM 的写数据，读地址复用 LUT6D 的输入 D[5:0]，并以 M1 作为读地址的最高位 WA[6]；写地址以 LUT6 本身的 6 位输入作为低六位，以 M0 作为读地址的最高位。一个 CLMS 可以例化 1 个 RAM128X1DP。




图 10 RAM128X1DP 实现方式逻辑示意图

5.7 RAM256X1SP

下图是一个 RAM256X1SP 的示意图，需要四个 LUT6 实现。DI 分别是 RAM 的写数据，读地址和写地址需要连接在一块，这里读地址用到了 LUT7，LUT8，最高位地址是 M2。




图 11 RAM256X1SP 实现方式逻辑示意图

（三） CLM 寄存器的工作模式

Logos2 系列 FPGA 的 CLM 共有 8 个寄存器，其可配置的属性主要包括：

- 灵活的数据输入选择；
- 支持同步复位，同步置位，异步复位或异步置位模式；
- 寄存器的时钟（CLK）、时钟使能（CE）、本地复位/置位（RS）信号均支持极性选择；
- 时钟使能（CE）、本地复位/置位（RS）信号均支持快速级联链；
- 支持移位寄存器的快速级联链。

按照寄存器的数据输入来源把寄存器分成两类，4 个主寄存器以及 4 个附加寄存器。现在分别介绍这两种寄存器。

1 主寄存器

主寄存器主要是存储 LUT6 的输出数据。其结构如下图所示。




图 12 主寄存器示意图

主寄存器的输入源有：LUT6 输出、LUT7/LUT8 输出、布线资源输出（M0/M1/M2/M3）、移位寄存器链输出。主寄存器输出到布线资源。

主寄存器功能特性如下：

- 数据输入来自LUT、布线资源输出、移位寄存器输出
- 可编程复位/置位 （同步/异步，CLM全局配置模式）
- 可编程时钟上升沿/下降沿触发器（CLM全局配置模式）
- 可用于逻辑功能模式、算术功能模式、ROM模式、分布式RAM模式
- 可编程时钟/时钟使能/本地复位置位控制信号极性（CLM全局配置模式）
- 全局复位/置位(GRS)时异步初始化0/1
- 可配置为移位寄存器（由4个主寄存器和4个附加寄存器共同组成）

2 附加寄存器




图 13 附加寄存器示意图

附加寄存器的输入源有：LUT5 输出、进位输出、布线资源输出（M0/M1/M2/M3）、移位寄存器链输出。附加寄存器输出到组合输出 CR，并通过它进入绕线资源。

附加寄存器功能特性如下：

- 数据输入来自LUT、布线资源输出、快速进位链、移位寄存器输出
- 可编程复位/置位（同步/异步，CLM全局配置模式）
- 可编程时钟上升沿/下降沿触发器（CLM全局配置模式）
- 可用于逻辑功能模式、算术功能模式、ROM模式、分布式RAM模式
- 可编程时钟/时钟使能/本地复位置位控制信号极性（CLM全局配置模式）
- 全局复位/置位(GRS)时异步初始化0/1
- 可配置为移位寄存器（由4个主寄存器和4个附加寄存器共同组成）

3 寄存器控制信号

在每个 CLM 中，所有的寄存器都共用时钟（CLK）、时钟使能（CE）、本地复位/置位（RS）信号，CLK、CE、RS 都由 CLM 全局控制极性。寄存器控制信号还具有如下特性：

- CE端口输入可禁止，即内部时钟一直处于有效状态
- RS端口输入可禁止，即内部寄存器本地复位/置位一直处于无效状态
- 8个寄存器组成8位移位寄存器链，时钟来自本地CLK
- CE、RS有内建控制级联链（基于CLM列，自下而上）

三、应用

(一) 常用 GTP

本节主要介绍几种常用的 CLM 的 GTP 原语，用户可以在设计中直接例化调用。

1 多路选择器 GTP

表 4 多路选择器 GTP

GTP	输入来源	硬件资源	描述
GTP_MUX2LUT7	LUT6 的输出	L7ABMUX 或 L7CDMUX	用于构建 LUT7、8:1 多路选择器等逻辑
GTP_MUX2LUT8	L7ABMUX 和 L7CDMUX 的输出	L8MUX	用于构建 LUT8、16:1 多路选择器等逻辑

GTP_MUX2LUT7 和 GTP_MUX2LUT8 的端口相同，示意图如下图所示。




图 14 多路选择器 GTP 端口示意图

多路选择器的端口描述如下表所示。

表 5 多路选择器的端口描述

Port	输入/输出	功能描述
I0	输入	输入信号
I1	输入	输入信号
S	输入	选择信号
Z	输出	输出信号

多路选择器的真值表如下表所示[1]。当选择信号 S 为 1’b0 时输出为 I0，S 为 1’b1 时输出为 I1。

表 6 多路选择器的真值表

输入			输出
I1	I0	S	Z
X	0	0	0
X	1	0	1
0	X	1	0
1	X	1	1

注[1]：X 表示任意值

2 进位链 GTP

进位链原语 GTP_LUT6CARRY 表征的是 CLM 中的快速进位逻辑，构建算术逻辑如加法器、乘法器等常用到此 GTP。

GTP_LUT6CARRY 是一个快速进位逻辑，不同的 INIT 参数值对应不同的功能，使用时必须指定对应的 INIT 参数。

表 7 进位链 GTP 参数说明

参数名称	参数类型	有效值	默认值	功能描述
INIT	<binary>	0~2^64-1	64'h0000_0000_0000_0000	输出配置参数
I5_TO_CARRY	<string>	"TRUE" or "FALSE"	"TRUE"	选择 I5、LUT5B 的参数
I5_TO_LUT	<string>	"TRUE" or "FALSE"	"FALSE"	选择 I5、CIN 的参数

GTP_LUT6CARRY 原语的端口示意图如下图所示。




图 15 进位链 GTP 端口示意图

GTP_LUT6CARRY 原语的端口描述见下表所示。

表 8 进位链 GTP 端口描述

Port	输入/输出	功能描述
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号
CIN	输入	输入信号，级联输入。
COUT	输出	级联输出
Z	输出	输出信号

3 分布式 RAM GTP

要使用 CLMS 中的分布式 RAM 资源可以采用例化分布式 RAM 原语的方式，Logos2 系列 FPGA 支持如下表所示的分布式 RAM GTP。

表 9 RAM GTP

GTP	容量	类型	地址输入
GTP_RAM32X1SP	32-bit	单端口	A0~4/B0~4/C0~4/D0~4（write/read）
GTP_RAM32X1DP	32-bit	简单双端口	D0~4（write） A0~4/B0~4/C0~4(read）
GTP_RAM64X1SP	64-bit	单端口	A0~5/B0~5/C0~5/D0~5（write/read）
GTP_RAM64X1DP	64-bit	简单双端口	D0~5（write） A0~5/B0~5/C0~5(read）
GTP_RAM128X1SP	128-bit	单端口	A0~5/B0~5/C0~5/D0~5 作为低 6 位地址，M0/M1 作为最高位地址（write/read）
GTP_RAM128X1DP	128-bit	简单双端口	D0~5 作为 write 的低 6 位地址，M1 作为 write 第 7 位地址；A0~5/B0~5/C0~5 作为 read 的低 6 位地址，M0 作为 read 的第 7 位地址
GTP_RAM256X1SP	256-bit	单端口	A0~5/B0~5/C0~5/D0~5 作为低 6 位地址，M0/M1 作为第 7 位地址，M2 作为最高位地址（write/read）

分布式 RAM 可以设置初始值参数，以 256bit RAM 为例，见下表。

表 10 分布式 RAM GTP 参数说明

参数名称	参数类型	有效值	默认值	功能描述
INIT	<binary>	256'h0~256'hffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff	256'h0	Memory 初始化配置参数

Logos2 系列 FPGA 支持的分布式单端口与简单双端口 RAM 的端口示意图如下图所示。




图 16 RAM GTP 端口示意图

Logos2 系列 FPGA 支持的分布式单端口与简单双端口 RAM 的端口说明如下表所示。

表 11 分布式 RAM GTP 端口描述

端口名	输入/输出	说明
DI	输入	写数据信号
DO	输出	读数据信号

[R/W]ADDR	输入	**单端口：** ADDR：地址信号，读写公用； **简单双端口：** WADDR：写地址 RADDR：读地址
WCLK	输入	时钟信号
WE	输入	写使能信号，高有效

Logos2 系列 FPGA 支持的分布式单端口 RAM 的端口时序图如下所示。




图 17 分布式单端口 RAM 时序图

Logos2 系列 FPGA 支持的分布式简单双端口 RAM 的端口时序图如下所示。




图 18 分布式简单双口 RAM 时序图

4 ROM GTP

要使用 CLM 作为只读存储器可以采用例化 ROM 原语的方式，Logos2 系列 FPGA 支持如下表所示的 ROM GTP。

表 12 ROM GTP

GTP	容量	地址输入
GTP_ROM32X1	32-bit	A0~4/B0~4/C0~4/D0~4
GTP_ROM32X2	64-bit	A0~4/B0~4/C0~4/D0~4
GTP_ROM64X1	64-bit	A0~5/B0~5/C0~5/D0~5
GTP_ROM128X1	128-bit	A0~5/B0~5/C0~5/D0~5 作为低 6 位地址，M0/M1 作为最高位地址
GTP_ROM256X1	256-bit	A0~5/B0~5/C0~5/D0~5 作为低 6 位地址，M0/M1 作为低第 7 位地址，M2 作为最高位地址

分布式 ROM 可以设置初始值参数，以 256bit ROM 为例，见下表。

表 13 分布式 ROM GTP 参数说明

参数名称	参数类型	有效值	默认值	功能描述
INIT	<binary>	256'h0~256'hffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff_ffff	256'h0	ROM 初始化配置参数

以 GTP_ROM256X1 为例，ROM GTP 的端口示意图如下图所示。




图 19 ROM GTP 端口示意图

GTP_ROM256X1 的端口描述见下表。

表 14 分布式 ROM GTP 端口说明

Port	输入/输出	功能描述
I0	输入	ROM 读地址 addr[0]
I1	输入	ROM 读地址 addr[1]
I2	输入	ROM 读地址 addr[2]
I3	输入	ROM 读地址 addr[3]
I4	输入	ROM 读地址 addr[4]
I5	输入	ROM 读地址 addr[5]
I6	输入	ROM 读地址 addr[6]
I7	输入	ROM 读地址 addr[7]
Z	输出	读出数据

该 GTP 实现存储 ROM 功能。输入 I7~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 20 GTP_ROM256X1 波形示意图

(二)CLM 的使用

CLM 的使用可通过深圳市紫光同创电子有限公司的软件 Pango Design Suite 来完成。可以以如下三种途径来使用 CLM。

① 通过 Pango Design Suite 内嵌的 IP Compiler 工具生成分布式 RAM IP，详见《Distributed RAM IP 用户指南》；

② 通过在设计中调用 GTP 原语来使用 CLM，常用的 CLM 原语的介绍见上一小节，也可以通过查阅 GTP 手册做详细了解，在软件安装目录的 arch\vendor\pango\verilog\simulation 子目录下，有各 GTP 的 Verilog 原码，供用户做设计时参考；

③ 用户可以在设计代码中添加属性，用来约束工具把相应的 instance 映射到 CLM。

对于实现数据存储的设计目的，可以分别用分布式存储器、块存储器、寄存器等资源来实现用户的设计，可以通过在代码中加参数来告诉工具设计者期望以哪种资源来实现设计。详细描述见下表。

表 15 存储资源约束方式

资源类型	约束命令	约束对象	属性	资源类型	用法
RAM	syn_ramstyle	module 或者 ram signal	block_ram	DRM	object /* synthesis syn_ramstyle= “block_ram” */
			select_ram	CLM	
			no_rw_check	寄存器	
ROM	syn_romstyle	module 或者 rom signal	block_rom	DRM	object /* synthesis syn_romstyle= “block_rom” */
			select_rom	CLM	

以一个 128×1 的 RAM 为例，约束对象为 module 的场景见如下代码。

```
module ipm_distributed_spram_v1_2_ram128x1
#(
parameter  ADDR_WIDTH   = 4 ,
parameter  DATA_WIDTH   = 4 ,
……
   )
   (
     input    wire  [DATA_WIDTH-1:0] wr_data ,
     input    wire  [ADDR_WIDTH-1:0] addr ,
     ……
   )/* synthesis syn_ramstyle = "select_ram" */;
    reg   [DATA_WIDTH-1:0]     mem [2**ADDR_WIDTH-1:0];
……
endmodule
```

以一个 128×1 的 RAM 为例，约束对象为 ram signal 的应用场景见如下代码。

```
module ipm_distributed_spram_v1_2_ram128x1
#(
parameter  ADDR_WIDTH   = 4 ,
parameter  DATA_WIDTH   = 4 ,
```

```
    ……
        )
        (
          input    wire  [DATA_WIDTH-1:0]        wr_data ,
          input    wire  [ADDR_WIDTH-1:0]        addr ,
          ……
        );
        reg [DATA_WIDTH-1:0] mem [2**ADDR_WIDTH-1:0]/* synthesis syn_ramstyle = "select_ram" */;
    ……
endmodule
```

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。