Logos2 系列 FPGA 专用 RAM 模块（DRM）用户指南

(UG040002, V 0.3)

(2021.1.26)

深圳市紫光同创电子有限公司

版权所有侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V0.1	2019/12/3	初始版本
V0.2	2020/4/30	修改地址和数据端口映射描述
V0.3	2021/1/26	1.第一章 第（一）节修正 ROM 最大位宽描述,功能特性列表修改； 2.修改第二章 第（三）节、第（四）节参数说明列表中参数 ALMOST_FULL_OFFSET/ALMOST_EMPTY_OFFSET 的取值范围； 3.第二章 第（四）节增加 GTP_FIFO18K_E1； 4.第三章 第（三）节增加注意事项：SDP 模式不可设置读写模式。 5.第三章 第（三）节 第 5 小节修改 36K 模式下 SP RAM（32/36/64/72 位宽）写模式描述； 6.第三章 第（四）节增加备注 x9(x8)写数据端口模式下不支持字节使能功能。 7.新增第五章 ECC 模式，文中 ECC 部分描述改到此章节，同时增加 FIFO 也支持 ECC 功能描述，增加 ECC 模式单双 bit 错误插入具体位置描述； 8.修改附录中表 24 中 9k 为 18k。

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
DRM	Dedicated RAM Module	专用 RAM 模块
SP	Single Port	单口
SDP	Simple Dual Port	简单双口
DP	True Dual Port	双口
NW	Normal-Write	普通写
RBW	Read-before-Write	先读后写
TW	Transparent-Write	透传写
OR	Output Register	输出寄存器
ECC	Error Correcting Code	纠错码

目录

关于本手册 1
一、 总体介绍 2
(一) 功能特性列表 3
(二) 资源规模 3
(三) DRM 支持的位宽组合 3
(四) Logos2 系列 FPGA DRM 使用规则 8
二、 GTP 说明 9
(一) GTP_DRM36K_E1 9
(二) GTP_DRM18K_E1 12
(三) GTP_FIFO36K_E1 15
(四) GTP_FIFO18K_E1 18
三、 端口模式 21
(一) 模式介绍 21
(二) 数据端口 22
(三) 读写操作 26
(四) Byte Write 模式 30
(五) 可选的输出寄存器 33
四、 FIFO 模式 34
(一) 端口介绍 34
(二) 读写时序 35
五、 ECC 模式 37
附录 38
地址和数据端口 Mapping 38
字节附加信息位 43
带 ECC 位宽模式 43
GTP_DRM36K_E1 例化模板 43
GTP_DRM18K_E1 例化模板 48
GTP_FIFO36K_E1 例化模板 50

GTP_FIFO18K_E1 例化模板..... 51

图目录

图 1 GTP_DRM36K_E1 结构图 9
图 2 GTP_DRM18K_E1 结构图 13
图 3 GTP_FIFO36K_E1 结构图 16
图 4 GTP_FIFO18K_E1 结构图 19
图 5 DP RAM 数据端口 23
图 6 简单双端口 RAM 数据端口 24
图 7 SP RAM 模式 25
图 8 ROM 模式 25
图 9 三种写操作模式输出时序图 26
图 10 Normal Write mode 读写时序图 27
图 11 Transparent Write mode 读写时序图 28
图 12 Read before Write mode 读写时序图 29
图 13 SP RAM 模式下 TW 和 RBW 模式地址线配置 30
图 14 地址 IR 时序 33
图 15 带输出寄存器的读时序图 33
图 16 异步 FIFO 模式 34
图 17 同步 FIFO 模式 35
图 18 写入空 FIFO 时序图 35
图 19 写入将满 FIFO 时序图 36
图 20 从满 FIFO 读出时序图 36
图 21 从将空 FIFO 读出时 37

表目录

表 1 功能特性列表 3
表 2 Logos2 资源规模 3
表 3 36Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合 5
表 4 36Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合 6
表 5 36Kb DRM 模式 Single Port RAM 模式和 ROM 模式列表 6
表 6 18Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合 7
表 7 18Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合 8
表 8 18Kb DRM 模式 Single Port RAM 模式和 ROM 模式列表 8
表 9 GTP_DRM36K_E1 端口说明 10
表 10 GTP_DRM36K_E1 参数说明 10
表 11 GTP_DRM18K_E1 端口说明 13
表 12 GTP_DRM18K_E1 参数说明 14
表 13 GTP_FIFO36K_E1 端口说明 16
表 14 GTP_FIFO36K_E1 参数说明 17
表 15 GTP_FIFO18K_E1 端口说明 19
表 16 GTP_FIFO18K_E1 参数说明 19
表 17 Byte Enable 信号控制 31
表 18 地址输入输出端口（数据位宽<64）映射表 38
表 19 地址输入输出端口（A 端口数据位宽=32/36 @ DP mode）映射表 38
表 20 地址输入输出端口（B 端口数据位宽=32/36 @ DP mode）映射表 38
表 21 地址输入输出端口（A 端口数据位宽=64/72 @ SDP mode）映射表 39
表 22 地址输入输出端口（B 端口数据位宽=64/72 @ SDP mode）映射表 39
表 23 数据输入输出端口映射表 40
表 24 18Kb DRM 模式下模块 1 的存储器对应的地址和数据端口 Mapping 41
表 25 不同位宽数据地址 Mapping（x1，x2，x4，x8，x16，x32 数据宽度） 42
表 26 不同位宽数据地址 Mapping（x9，x18，x36 数据宽度） 42
表 27 字节附加信息位列表 43

关于本手册

本手册为Logos2系列FPGA产品的DRM（Dedicated RAM Module，专用RAM模块）用户指南文档。DRM为Logos2系列产品提供了单个36Kbits或者两个18Kbits的存储空间。DRM支持多种工作模式：DP RAM模式，SDP RAM模式，SP RAM模式，ROM模式，ECC以及同步\异步FIFO模式。

一、 总体介绍

Logos2系列FPGA的DRM有高达36K bits的存储单元并且容量可被独立配置为2个18K bits或者1个36K bits。每个DRM都能支持DP（True Dual Port，双口）RAM模式，同时也以被配置为SP（Single Port，单口）RAM模式， SDP（Simple Dual Port，简单双口）RAM模式，ROM模式，以及同步\异步FIFO模式。DRM资源还支持输入寄存器（IR）、输出寄存器（OR），这使得DRM级联使用时拥有更加出色的性能表现。DRM的总数取决于Logos2系列器件类型。

嵌入的DP RAM、SP RAM、SDP RAM、ROM以及同步\异步FIFO模块的IP，都能便捷地通过深圳市紫光同创电子有限公司的软件Pango Design Suite内嵌的IP Compiler工具生成。

(一) 功能特性列表

如表 1 所示，为 Logos2 系列 FPGA 的 DRM 功能特性列表。

表 1 功能特性列表

功能	说明
存储容量	1 个 36K 或拆分为 2 个 18K，可拼成 72bit 位宽
硬级联	两个相邻 36Kbits 块级联支持 64Kx1（两个端口数据位宽相同）
写模式	DP 及 SP 支持 Normal-Write，Transparent-Write 及 Read-before-Write
Byte 写使能	支持
Rom 模式	最大 72 位数据宽度
FIFO 模式	异步及同步模式
SP RAM 模式	最大 72 位数据宽度
DP RAM 模式	最大 36 位数据宽度
SDP RAM 模式	最大 72 位数据宽度
ECC	仅在 36K(SDP/FIFO)512x72 模式下支持 1bit 纠错 2bit 检错
可选的输出寄存器	支持
输出寄存器同步/异步复位	支持

(二) 资源规模

表 2 Logos2 资源规模

器件	资源数量/36Kb
PG2L100H	155

(三) DRM 支持的位宽组合

DP RAM和SDP RAM均支持36Kb模式和18Kb模式。在DP RAM模式下，DRM有36-bit的数据最大位宽，DRM模块中A、B两个端口均可以独立进行读写操作，且均支持不同的时钟。而SDP RAM模式下，DRM数据位宽则增大至72 bits，A，B两个端口中一个端口专用于数据写入，另一个端口专用于数据读取，读写端口同样均支持不同的时钟。

在DP RAM模式下，两个端口的位宽可以独立地根据DRM资源进行配置。36 Kb DRM模式下的DP RAM配置，SDP RAM配置，以及18 Kb DRM模式下的DP RAM配置，SDP RAM配置已在表3和表4，表6，表7描述。

DRM 的端口位宽支持两种类型：一种是数据位宽为2^N（包括 1/2/4/8/16/32bit）。另一种是数据位宽为9×2^N（包括 9/18/36bit）。DP RAM 和 SDP RAM 模式支持混合数据位宽功能，即两个端口可以配置成不同位宽。例如，一个 SDP RAM，可以在写端口配置成 16Kx1，在读端口配置成 512x32，从而节约了从 1 比特到 32 比特的串并转换逻辑。

在 SP RAM 和 ROM 两种模式的 18Kb 模式下，DRM 包含两个端口，SP RAM 模式可以分别对这两个端口独立进行读写操作，而 ROM 模式下该端口只读；在两对端口共享情况下，DRM 仅包含一个端口。

SP RAM模式可以对该端口进行读写操作，而ROM模式下该端口只读。18 Kb模式下的SP RAM模式和ROM模式列表，以及36 Kb模式下的SP RAM模式和ROM模式列表已在表5和表8描述。

FIFO模式下，一个端口专用于数据写入另一个端口专用于数据读取，读写端口可以采用不同的时钟。

在SDP/FIFO512x72存储器模式下，支持72bits宽度数据ECC纠错，其中有效数据位为64bit，另外的8bits为ECC校验位存储。ECC模式下支持单bit纠错、两bits检错功能，同时输出ECC_SBITERR（单bit纠错指示标志位）、ECC_DBITERR（双bits检错指示标志）、ECC编码以及ECC模式下的读地址（ECC编码、读地址仅在SDP模式下支持）输出。

多个DRM可以通过级联扩展的方式组合成更大的DP RAM，SDP RAM, SP RAM，ROM或者FIFO。对此，DRM提供额外的3 bit地址扩展（CS[2:0]），常用于深度扩展的应用。

地址和数据端口Mapping详见附录。

1. 36 Kb DRM——True Dual Port RAM 模式

如表 3 所示为 36Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合。

表 3 36Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合

		B 端口								
		32Kx1	16Kx2	8Kx4	4Kx8	2Kx16	1Kx32	4Kx9	2Kx18	1Kx36
A 端口	32Kx1	√	√	√	√	√	√			
	16Kx2	√	√	√	√	√	√			
	8Kx4	√	√	√	√	√	√			
	4Kx8	√	√	√	√	√	√			
	2Kx16	√	√	√	√	√	√			
	1Kx32	√	√	√	√	√	√			
	4Kx9							√	√	√
	2Kx18							√	√	√
	1Kx36							√	√	√

注：√表示支持的位宽组合。

2. 36 Kb DRM——Simple Dual Port RAM 模式

如表 4 所示为 36Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合。

表 4 36Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合

		写端口										
		32Kx1	**16Kx2**	**8Kx4**	**4Kx8**	**2Kx16**	**1Kx32**	**512x64**	**4Kx9**	**2Kx18**	**1Kx36**	**512x72**
读端口	**32Kx1**	√	√	√	√	√	√	√				
	16Kx2	√	√	√	√	√	√	√				
	8Kx4	√	√	√	√	√	√	√				
	4Kx8	√	√	√	√	√	√	√				
	2Kx16	√	√	√	√	√	√	√				
	1Kx32	√	√	√	√	√	√	√				
	512x64	√	√	√	√	√	√	√				
	4Kx9								√	√	√	√
	2Kx18								√	√	√	√
	1Kx36								√	√	√	√
	512x72								√	√	√	√

注：√表示支持的位宽组合。

3. 36 Kb DRM——Single Port RAM 模式和 ROM 模式

如表 5 所示为 36Kb DRM 模式下 Single Port RAM 模式和 ROM 模式列表。

表 5 36Kb DRM 模式 Single Port RAM 模式和 ROM 模式列表

模式	**32Kx1**	**16Kx2**	**8Kx4**	**4Kx8**	**2Kx16**	**1Kx32**	**512x64**	**4Kx9**	**2Kx18**	**1Kx36**	**512x72**
SP RAM	√	√	√	√	√	√	√	√	√	√	√
ROM	√	√	√	√	√	√	√	√	√	√	√

注：√表示支持的位宽组合。

4. 18 Kb DRM——True Dual Port RAM 模式

如表 6 所示为 18Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合。

表 6 18Kb DRM 模式下 True Dual Port RAM 模式允许的位宽组合

		B 端口 0/1						
		16Kx1	8Kx2	4Kx4	2Kx8	1Kx16	2Kx9	1Kx18
A 端口 0/1	16Kx1	√	√	√	√	√		
	8Kx2	√	√	√	√	√		
	4Kx4	√	√	√	√	√		
	2Kx8	√	√	√	√	√		
	1Kx16	√	√	√	√	√		
	2Kx9						√	√
	1Kx18						√	√

注：√表示支持的位宽组合。

5. 18 Kb DRM——Simple Dual Port RAM 模式

如表 7 所示为 18Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合。

表 7 18Kb DRM 模式下 Simple Dual Port RAM 模式允许的位宽组合

		写端口 0/1								
		16Kx1	8Kx2	4Kx4	2Kx8	1Kx16	512x32	2Kx9	1Kx18	512x36
读端口 0/1	16Kx1	√	√	√	√	√	√			
	8Kx2	√	√	√	√	√	√			
	4Kx4	√	√	√	√	√	√			
	2Kx8	√	√	√	√	√	√			
	1Kx16	√	√	√	√	√	√			
	512x32	√	√	√	√	√	√			
	2Kx9							√	√	√
	1Kx18							√	√	√
	512x36							√	√	√

注：√表示支持的位宽组合。

6. 18 Kb DRM——Single Port RAM 模式和 ROM 模式

如表 8 所示为 18Kb DRM 模式下 Simple Port RAM 模式和 ROM 模式列表。

表 8 18Kb DRM 模式 Single Port RAM 模式和 ROM 模式列表

模式	16Kx1	8Kx2	4Kx4	2Kx8	1Kx16	512x32	2Kx9	1Kx18	512x36
SP RAM	√	√	√	√	√	√	√	√	√
ROM	√	√	√	√	√	√	√	√	√

注：√表示支持的位宽组合。

(四) Logos2 系列 FPGA DRM 使用规则

DP RAM模式和SDP RAM模式都有两个相对独立的端口，若同时通过两个端口对同一地址进行读写操作会引起冲突。同地址写写、读写冲突在DRM中属于非法操作，其当前操作不能正常完成，所以需要在实际应用中通过用户逻辑加以规避。

二、 GTP 说明

(一) GTP_DRM36K_E1

例化 GTP_DRM36K_E1 可实现 DP,SDP,SP,ROM 模式。GTP 结构框图见图 1。端口描述及参数描述见表 9，表 10。例化模板见附录。




图 1 GTP_DRM36K_E1 结构图

表 9 GTP_DRM36K_E1 端口说明

端口命名	输入/输出	描述
ADDRA[15:0]	输入	A 端口输入地址
ADDRA_HOLD	输入	A 端口地址输入选择
DIA[35:0]	输入	A 端口数据输入
CSA[2:0]	输入	A 端口地址扩展
WEA	输入	A 端口写使能
BWEA[7:0]	输入	A 端口字节写使能
CLKA	输入	A 端口时钟
CEA	输入	A 端口时钟使能
ORCEA	输入	A 端口输出寄存器使能
RSTA	输入	A 端口数据寄存器复位
DOA[35:0]	输出	A 端口数据输出
ADDRB[15:0]	输入	B 端口输入地址
ADDRB_HOLD	输入	B 端口地址输入选择
DIB[35:0]	输入	B 端口数据输入
CSB[2:0]	输入	B 端口地址扩展
WEB	输入	B 端口写使能
BWEB[3:0]	输入	B 端口字节写使能
CLKB	输入	B 端口时钟
CEB	输入	B 端口时钟使能
ORCEB	输入	B 端口输出寄存器使能
RSTB	输入	B 端口数据寄存器复位
CINA	输入	64Kx1 模式下做深度级联用，相邻 DRM A 端口数据输出级联输入
CINB	输入	64Kx1 模式下做深度级联用，相邻 DRM B 端口数据输出级联输入
INJECT_SBITERR	输入	ECC 模式单 bit 错误插入
INJECT_DBITERR	输入	ECC 模式双 bit 错误插入
DOB[35:0]	输出	B 端口数据输出
COUTA	输出	64Kx1 模式下做深度级联用，相邻 DRM A 端口数据输出级联输出
COUTB	输出	64Kx1 模式下做深度级联用，相邻 DRM B 端口数据输出级联输出
ECC_SBITERR	输出	ECC 模式单 bit 错误标志
ECC_DBITERR	输出	ECC 模式双 bits 错误标志
ECC_PARITY[7:0]	输出	ECC 编码校验位输出
ECC_RDADDR[8:0]	输出	ECC 解码读地址输出

表 10 GTP_DRM36K_E1 参数说明

参数名	描述	设置值
CSA_MASK[2:0]	A 端口地址扩展控制信号	0 ~ 7

CSB_MASK[2:0]	B 端口地址扩展控制信号	0 ~ 7
DATA_WIDTH_A	A 端口数据最大位宽	1、2、4、8、16、32、9、18、36、64、72
DATA_WIDTH_B	B 端口数据最大位宽	1、2、4、8、16、32、9、18、36、64、72
WRITE_MODE_A	A 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
WRITE_MODE_B	B 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
DOA_REG	A 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
DOB_REG	B 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
RST_TYPE	复位模式选择	SYNC：同步复位 ASYNC：异步复位
RAM_MODE	RAM 模式选择	TRUE_DUAL_PORT：双口 RAM SIMPLE_DUAL_PORT：简单双口 RAM SINGLE_PORT：单口 RAM ROM：ROM
GRS_EN	全局复位使能信号（芯片内部）	FALSE:不使能全局复位； TRUE:使能全局复位。
DOA_REG_CLKINV	A 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
DOB_REG_CLKINV	B 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
RSTA_VAL	A 端口输出置位/复位值	36'h0_0000_0000~36'hF_FFFF_FFFF
RSTB_VAL	B 端口输出置位/复位值	36'h0_0000_0000~36'hF_FFFF_FFFF
RAM_CASCADE	64Kx1 硬级联模式	“NONE”: 不进行硬级联 “UPPER”: 作为硬级联数据输出模块 “LOWER”: 作为硬级联附加模块
ECC_WRITE_EN	ECC 写模式使能	"FALSE": 使能 "TRUE": 不使能
ECC_READ_EN	ECC 读模式使能	"FALSE": 使能 "TRUE": 不使能

INIT_00 INIT_01 INIT_02 … INIT_7F	RAM 初始化配置参数	0 ~2^288-1
INIT_FILE	初始化文件	"NONE"：不指定初始化文件，则默认初始化数据全为零； "XXX"：XXX 表示具体初始化文件路径
BLOCK_X	RAM18K 级联时数据级联坐标	视器件 DRM 个数而定
BLOCK_Y	RAM18K 级联时地址级联坐标	视器件 DRM 个数而定
RAM_DATA_WIDTH	RAM 级联后的数据最大位宽	视器件 DRM 个数而定
RAM_ADDR_WIDTH	RAM 级联后的地址最大位宽	视器件 DRM 个数而定
INIT_FORMAT	初始化文件格式	"BIN"：二进制 "HEX"：十六进制

PS：SDP 模式不支持读写模式设置，使用 GTP 配置 DRM 为 SDP 模式时，不能手动修改设置读写模式参数 WRITE_MODE_A/B。

(二) GTP_DRM18K_E1

例化 GTP_DRM18K_E1 可实现 DP,SDP,SP,ROM 模式。GTP 结构框图见图 2。端口描述及参数描述见表 11，表 12。例化模板见附录。




图 2 GTP_DRM18K_E1 结构图

表 11 GTP_DRM18K_E1 端口说明

端口命名	输入/输出	描述
ADDRA[13:0]	输入	A 端口输入地址
ADDRA_HOLD	输入	A 端口地址输入选择
DIA[17:0]	输入	A 端口数据输入
WEA	输入	A 端口写使能
BWEA[3:0]	输入	A 端口字节写使能
CLKA	输入	A 端口时钟
CEA	输入	A 端口时钟使能
ORCEA	输入	A 端口输出寄存器使能

RSTA	输入	A 端口数据寄存器复位
DOA[17:0]	输出	A 端口数据输出
ADDRB[13:0]	输入	B 端口输入地址
ADDRB_HOLD	输入	B 端口地址输入选择
DIB[35:0]	输入	B 端口数据输入
WEB	输入	B 端口写使能
BWEB[1:0]	输入	B 端口字节写使能
CLKB	输入	B 端口时钟
CEB	输入	B 端口时钟使能
ORCEB	输入	B 端口输出寄存器使能
RSTB	输入	B 端口数据寄存器复位
DOB[17:0]	输出	B 端口数据输出

表 12 GTP_DRM18K_E1 参数说明

参数名	描述	设置值
DATA_WIDTH_A	A 端口数据最大位宽	1、2、4、8、16、32、9、18、36
DATA_WIDTH_B	B 端口数据最大位宽	1、2、4、8、16、32、9、18、36
WRITE_MODE_A	A 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
WRITE_MODE_B	B 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
DOA_REG	A 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
DOB_REG	B 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
RST_TYPE	复位模式选择	SYNC：同步复位 ASYNC：异步复位
RAM_MODE	RAM 模式选择	TRUE_DUAL_PORT：双口 RAM SIMPLE_DUAL_PORT：简单双口 RAM SINGLE_PORT：单口 RAM ROM：ROM
GRS_EN	全局复位使能信号（芯片内部）	FALSE:不使能全局复位； TRUE:使能全局复位。
DOA_REG_CLKINV	A 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
DOB_REG_CLKINV	B 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
RSTA_VAL	A 端口输出置位/复位值	18'h0_0000~18'h3_FFFF

RSTB_VAL	B 端口输出置位/复位值	18'h0_0000~18'h3_FFFF
INIT_00 INIT_01 INIT_02 … INIT_3F	RAM 初始化配置参数	0 ~2^288-1
INIT_FILE	初始化文件	"NONE"：不指定初始化文件，则默认初始化数据全为零； "XXX"：XXX 表示具体初始化文件路径
BLOCK_X	RAM18K 级联时数据级联坐标	视器件 DRM 个数而定
BLOCK_Y	RAM18K 级联时地址级联坐标	视器件 DRM 个数而定
RAM_DATA_WIDTH	RAM 级联后的数据最大位宽	视器件 DRM 个数而定
RAM_ADDR_WIDTH	RAM 级联后的地址最大位宽	视器件 DRM 个数而定
INIT_FORMAT	初始化文件格式	"BIN"：二进制 "HEX"：十六进制

PS：SDP 模式不支持读写模式设置，使用 GTP 配置 DRM 为 SDP 模式时，不能手动修改设置读写模式参数 WRITE_MODE_A/B。

(三) GTP_FIFO36K_E1

例化 GTP_FIFO36K_E1 可实现 FIFO 模式。GTP 结构框图见图 3。端口描述及参数描述见表 13，表 14。例化模板见附录。




图 3 GTP_FIFO36K_E1 结构图

表 13 GTP_FIFO36K_E1 端口说明

端口命名	输入/输出	描述
DI[71:0]	输入	数据写入
WCLK	输入	写时钟信号
RCLK	输入	读时钟信号
WCE	输入	写使能信号
RCE	输入	读使能信号
RST	输入	复位信号
ORCE	输入	输出寄存器使能信号
INJECT_SBITERR	输入	ECC 模式单 bit 错误插入
INJECT_DBITERR	输入	ECC 模式双 bit 错误插入
DO[71:0]	输出	数据读出

EMPTY	输出	读端口读空标志
FULL	输出	写端口写满标志
ALMOST_EMPTY	输出	读端口将空标志
ALMOST_FULL	输出	写端口将满标志
ECC_SBITERR	输出	ECC 模式单 bit 错误标志
ECC_DBITERR	输出	ECC 模式双 bits 错误标志

表 14 GTP_FIFO36K_E1 参数说明

参数名	描述	设置值
GRS_EN	全局复位使能信号（芯片内部）	TRUE:使能全局复位； FALSE:不使能全局复位。
DATA_WIDTH	FIFO 数据位宽	1、2、4、8、9、16、18、32、36、64、72
ALMOST_FULL_OFFSET	当 FIFO 将满且写指针与读指针位置之差值等于 ALMOST_FULL_OFFSET，产生 almost_full 标志。	DATA_WIDTH= 1bit: sync FIFO :1~32767 sync FIFO :1~32764 2bits: sync FIFO :1~16383 async FIFO:1~16380 4bits: sync FIFO :1~8191 async FIFO:1~8188 8/9bits: sync FIFO :1~4095 async FIFO: 1~4092 16/18bits: sync FIFO :1~2047 async FIFO :1~2044 32/36bits: sync FIFO : 1~1023 async FIFO : 1~1020 64/72bits: sync FIFO : 1~511 async FIFO : 1~508

ALMOST_EMPTY_OFFSET	当 FIFO 将空且读指针与写指针位置之差值等于 ALMOST_EMPTY_OFFSET, 产生 almost_empty 标志。	DATA_WIDTH= 1bit: sync FIFO :1~32767 sync FIFO :4~32764 2bits: sync FIFO :1~16383 async FIFO: 4~16383 4bits: sync FIFO :1~8191 async FIFO: 4~8191 8/9bits: sync FIFO :1~4095 async FIFO: 4~4095 16/18bits: sync FIFO :1~2047 async FIFO : 4~2047 32/36bits: sync FIFO : 1~1023 async FIFO : 4~1023 64/72bits: sync FIFO : 1~511 async FIFO : 4~511
SYNC_FIFO	异步/同步 FIFO 选择	TRUE:使用同步 FIFO; FALSE:使用异步 FIFO.
USE_EMPTY	使能读空标志	1:使能读空标志; 0:不使能读空标志。
USE_FULL	使能写满标志	1:使能写满标志; 0:不使能写满标志。
DO_REG	使能输出寄存器使能	1:使能; 0:不使能
ECC_WRITE_EN	写端口 ECC 模式使能	TRUE:使能; FALSE:不使能。
ECC_READ_EN	读端口 ECC 模式使能	TRUE:使能; FALSE:不使能。
RST_VAL	输出置位/复位值	72'h00_0000_0000_0000_0000~ 72'hFF_FFFF_FFFF_FFFF_FFFF

(四) GTP_FIFO18K_E1

例化 GTP_FIFO18K_E1 可实现 FIFO 模式。GTP 结构框图见图 4。端口描述及参数描述见表 15，表 16。例化模板见附录。




图 4 GTP_FIFO18K_E1 结构图

表 15 GTP_FIFO18K_E1 端口说明

端口命名	输入/输出	描述
DI[35:0]	输入	数据写入
WCLK	输入	写时钟信号
RCLK	输入	读时钟信号
WCE	输入	写使能信号
RCE	输入	读使能信号
RST	输入	复位信号
ORCE	输入	输出寄存器使能信号
DO[35:0]	输出	数据读出
EMPTY	输出	读端口读空标志
FULL	输出	写端口写满标志
ALMOST_EMPTY	输出	读端口将空标志
ALMOST_FULL	输出	写端口将满标志

表 16 GTP_FIFO18K_E1 参数说明

参数名	描述	设置值
GRS_EN	全局复位使能信号（芯片内部）	TRUE:使能全局复位； FALSE:不使能全局复位。
DATA_WIDTH	FIFO 数据位宽	1,2,4,8,9,16,18

ALMOST_FULL_OFFSET	当 FIFO 将满且写指针与读指针位置之差值等于 ALMOST_FULL_OFFSET，产生 almost_full 标志。	DATA_WIDTH= 1bit: sync FIFO :1~16383 async FIFO:1~16380 2bits: sync FIFO :1~8191 async FIFO:1~8188 4bits: sync FIFO :1~4095 async FIFO: 1~4092 8/9bits: sync FIFO :1~2047 async FIFO :1~2044 16/18bits: sync FIFO : 1~1023 async FIFO : 1~1020 32/36bits: sync FIFO : 1~511 async FIFO : 1~508
ALMOST_EMPTY_OFFSET	当 FIFO 将空且读指针与写指针位置之差值等于 ALMOST_EMPTY_OFFSET, 产生 almost_empty 标志。	DATA_WIDTH= 1bit: sync FIFO :1~16383 async FIFO: 4~16383 2bits: sync FIFO :1~8191 async FIFO: 4~8191 4bits: sync FIFO :1~4095 async FIFO: 4~4095 8/9bits: sync FIFO :1~2047 async FIFO : 4~2047 16/18bits: sync FIFO : 1~1023 async FIFO : 4~1023 32/36bits: sync FIFO : 1~511 async FIFO : 4~511
SYNC_FIFO	异步/同步 FIFO 选择	TRUE:使用同步 FIFO； FALSE:使用异步 FIFO.
USE_EMPTY	使能读空标志	1:使能读空标志； 0:不使能读空标志。
USE_FULL	使能写满标志	1:使能写满标志； 0:不使能写满标志。

DO_REG	使能输出寄存器使能	1:使能； 0:不使能
RST_VAL	输出置位/复位值	36'h0 – 36'hF_FFFF_FFFF

三、 端口模式

(一)模式介绍

DP RAM 支持：

- DP 读操作
- DP 写操作
- A/B端口读,B/A端口写操作
- 两端口有独立的位宽设置

SDP RAM 模式支持：

- 双端口读和写，但是其中一个端口作为读端口，另一个端口作为写端口。
- 任意一个端口不能同时做读或者写操作。
- 两端口有独立的位宽设置
- 18K 模式下 x32/x36 位宽以及 36K 模式下 x64/x72 位宽 A 端口固定为写入控制端口（WEA[0/1] 为高时（default 极性）有效），B 端口固定为读出控制端口（WEB[0/1] 为低时（default 极性）有效）。

SP RAM模式支持：

- 单端口读操作
- 单端口写操作
- 18K 模式下x32/x36 位宽以及36K模式下x64/x72位宽A端口固定为写入控制端口（WEA[0/1] 为高时（default极性）有效），B端口固定为读出控制端口（WEB[0/1] 为低时（default极性）有效）。

(二)数据端口

RAM 的端口模式 DP,SDP,SP 和 ROM 由 GTP 中的参数 RAM_MODE 决定。当 RAM_MODE 输入为 TRUE_DUAL_PORT 时，RAM 进入双口模式；当 RAM_MODE 输入为 SIMPLE_DUAL_PORT 时，RAM 进入简单双口模式；当 RAM_MODE 输入为 SINGLE_PORT 时，RAM 进入单口模式；当 RAM_MODE 输入为 ROM 时，RAM 进入 ROM 模式。

1. DP 模式

DP RAM 模式下，18Kb、36Kb 的 DP RAM 拥有除了共享 DRM 内容之外完全独立的两个端口：A 端口和 B 端口。它们的结构完全对称，图 5 展示了 36Kb DP RAM 的结构图。本文中将详细介绍 36Kb 的 RAM，18Kb 与 36Kb 结构与功能一致，仅位宽不同。




图 5 DP RAM 数据端口

2. SDP 模式

每个 18Kb、36Kb 的 DRM 也能被配置为 SDP（简单双口）RAM。在这个模式下，DRM 端口数据位宽增大至 72 bits，SDP RAM 模式包含两对端口（每对有 A，B 两个不同的端口），A、B 两个端口中一个端口专用于数据写入，另一个端口专用于数据读取，读写端口同样均支持不同的时钟。与 DP RAM 相同的是，若同时通过两个端口对同一地址进行读写操作会引起冲突。通过回读表 7 和表 4 可分别查看 18Kb、36Kb 模式下 SDP RAM 允许与不允许的组合模式。




图 6 简单双端口 RAM 数据端口

3. SP 模式

SP RAM 模式在 18Kb 模式下，DRM 包含两个端口，SP RAM 模式可以分别对这两个端口独立进行操作。

SP RAM 模式在两个端口共享情况下，DRM 仅包含一个端口，SP RAM 模式可以对这个端口进行读写操作。

如图 6 所示对 SP RAM 模式的数据流进行说明。




图 7 SP RAM 模式

4. ROM 模式

DRM 可以配置为 ROM，通过配置接口可以初始化 ROM 内容。由于没有内建逻辑去控制 ROM 模式，需要 PDS 软件禁止写操作。ROM 模式对 18Kb 及 36Kb 模式或两端口共享模式的端口只读。

如图 7 所示对 ROM 模式的数据流进行说明。




图 8 ROM 模式

(三)读写操作

根据数据写入时同一端口输出的数据的不同，DRM 的端口写操作支持 Normal Write mode（NW），Transparent Write mode（TW），Read before Write mode（RBW）三种模式[1-2]。如图 8 为三种写操作模式的时序图。




图 9 三种写操作模式输出时序图

注：1. DRM 的端口写操作模式仅适用于具有读写功能的端口，即 DP RAM 的 A/B 端口与 SP RAM 的端口。

2. 默认的写操作模式为 Normal Write。

3. SDP 模式不支持读写模式设置，在使用时禁止设置成 TW 或 RBW 模式，只能设置为默认的 NW 模式，否则 DRM 将进入非正常的写操作状态。

1. DP 及 SP 模式下 Normal Write mode

如图 8 三种写操作模式输出时序图的 normal write 或如图 10 Normal Write mode 读写时序图，当用户从 DRM 的一个端口写入数据时，此时该端口的输出数据不更新。




图 10 Normal Write mode 读写时序图

2. DP 及 SP 模式下 Transparent Write mode

图 8 三种写操作模式输出时序图的 transparent write 或如图 11 Transparent Write mode 读写时序图，当用户从 DRM 的一个端口写入数据时，写入数据在写入 RAM 的同时（即写操作的下一个时钟周期）直接输出到输出端口。




图 11 Transparent Write mode 读写时序图

3. DP 及 SP 模式下 Read before Write mode

如图 8 三种写操作模式输出时序图的 read before write 或如图 12 Read before Write mode 读写时序图，当用户从 DRM 的一个端口写入数据时，将首先读出该地址所引的原数据并在写操作的下一个时钟周期输出到输出端口。




图 12 Read before Write mode 读写时序图

4. 18K 模式下 SP RAM (x32/x36)模式下 TW 和 RBW 的实现

DRM 无法通过直接配置实现 32/36 bit SP 模式下的 TW（Transparent Write）和 RBW（Read before Write）模式（在使用时禁止设置成 TW 或 RBW 模式，否则 DRM 将进入非正常的写操作状态），需要额外的配置，具体实现方式如下：

a. Port A 和 Port B 同时配置为 16/18 bit DP 模式（分别针对 32/36 bit SP）；

b. Port A 和 Port B 配置为相同的写模式；其他配置位也需要相同。

c. Port A 和 Port B 的 CE，CS，WE，ADS，OCE，RST，CLK 等控制信号分别并联起来；

d. DA、DB 并联作为数据输入；QA、QB 并联作为数据输出；

e. Port A 和 Port B 地址输入端口需同时接地址输入；ADA[4]和 ADB[4]需分别接 0 或者 1（相反），如图 13 所示：




图 13 SP RAM 模式下 TW 和 RBW 模式地址线配置

f. Byte Enable 信号的连接需要分别参考两个端口 DP 16/18 bit 模式下的连接。

5. 36K 模式下 SP RAM 的写模式

DRM 无法通过直接配置实现 32/36/64/72 bit SP 模式下的 TW（Transparent Write）和 RBW（Read before Write）模式，需要额外的配置（可参考上一节）。

在使用时禁止设置成 TW 或 RBW 模式，否则 DRM 将进入非正常的写操作状态。

(四)Byte Write 模式

DRM 支持写操作的 Byte-Write 模式[1-2]，通过 BE 信号（高有效）实现对选定数据字节写入，同时屏蔽对同一地址索引的其它字节的写入。该模式主要应用于在限定数据总线宽度时，只对比较窄的数据总线进行操作。比如可以在 18 位数据总线上只对 9 位宽度数据操作。

当端口位宽为2^N bit，支持 16/32 bit 的写操作的 Byte Enable，此时每个字节包含 8 bit。当端口位宽为9×2^N bit 时，支持 18/36 bit 的写操作的 Byte Enable，此时每个字节包含 9 bit。例如，在端口数据位宽为 32 bit 时，BE 包含四个比特，BE[3]控制 data[31:24]；BE[2]控制 data[23:16]；依次类推。当 BE[3:0]=4'b0001 时，写操作有效时仅 data[7:0]被写入当前地址。设计时有以下两点需要考虑的地方：

- A 端口和 B 端口分别有独立的字节使能控制

  A0 端口：BEA0[1:0]，B0 端口：BEB0[1:0]

  A1 端口：BEA1[1:0]，B1 端口：BEB1[1:0]。
- 字节使能信号需要在 x18(16) / x36(32) / x72(x64)位数据宽度模式下总是有效，当不使用时，需要在 PDS 软件将该信号连接到“1”。

表 17 罗列了 Byte Enable 信号对写入数据位的控制

表 17 Byte Enable 信号控制

DRM 数据总线宽度	字节宽度	Byte EnBble 信号	实际写入数据位
18 位	18 位	BEA0[1:0]=2'b11	DA0[17:0]
		BEB0[1:0]=2'b11	DB0[17:0]
		BEA1[1:0]=2'b11	DA1[17:0]
		BEB1[1:0]=2'b11	DB1[17:0]
	9 位	BEA0[1:0]=2'b01	DA0[8:0]
		BEA0[1:0]=2'b10	DA0[17:9]
		BEB0[1:0]=2'b01	DB0[8:0]
		BEB0[1:0]=2'b10	DB0[17:9]
		BEA1[1:0]=2'b01	DA1[8:0]
		BEA1[1:0]=2'b10	DA1[17:9]
		BEB1[1:0]=2'b01	DB1[8:0]
		BEB1[1:0]=2'b10	DB1[17:9]
36 位	36 位	{BEB0,BEA0}=4'b1111	{DB0[17:0],DA0[17:0]}
		{BEB1,BEA1}=4'b1111	{DB1[17:0],DA1[17:0]}
	18 位	{BEB0,BEA0}=4'b0011	DA0[17:0]
		{BEB0,BEA0}=4'b1100	DB0[17:0]
		{BEB1,BEA1}=4'b0011	DA1[17:0]
		{BEB1,BEA1}=4'b1100	DB1[17:0]
	9 位	{BEB0,BEA0}=4'b0001	DA0[8:0]

		{BEB0,BEA0}=4'b0010	DA0[17:9]
		{BEB0,BEA0}=4'b0100	DB0[8:0]
		{BEB0,BEA0}=4'b1000	DB0[17:9]
		{BEB1,BEA1}=4'b0001	DA1[8:0]
		{BEB1,BEA1}=4'b0010	DA1[17:9]
		{BEB1,BEA1}=4'b0100	DB1[8:0]
		{BEB1,BEA1}=4'b1000	DB1[17:9]
72 位	72 位	{BEB1,BEA1，BEB0,BEA0}=8'b1111_1111	{DB1[17:0],DA1[17:0]，DB0[17:0],DA0[17:0]}
	36 位	{BEB0,BEA0}=4'b1111	{DB0[17:0],DA0[17:0]}
		{BEB1,BEA1}=4'b1111	{DB1[17:0],DA1[17:0]}
	18 位	{BEB0,BEA0}=4'b0011	DA0[17:0]
		{BEB0,BEA0}=4'b1100	DB0[17:0]
		{BEB1,BEA1}=4'b0011	DA1[17:0]
		{BEB1,BEA1}=4'b1100	DB1[17:0]
	9 位	{BEB0,BEA0}=4'b0001	DA0[8:0]
		{BEB0,BEA0}=4'b0010	DA0[17:9]
		{BEB0,BEA0}=4'b0100	DB0[8:0]
		{BEB0,BEA0}=4'b1000	DB0[17:9]
		{BEB1,BEA1}=4'b0001	DA1[8:0]
		{BEB1,BEA1}=4'b0010	DA1[17:9]
		{BEB1,BEA1}=4'b0100	DB1[8:0]
		{BEB1,BEA1}=4'b1000	DB1[17:9]

注[1].BW 写操作模式只支持 x18(16) / x36(32) / x72(x64) 写数据端口宽度，DRM 的写数据端口宽度为 x9(x8) 时不能使用 BW 写操作模式，此时字节使能功能与写使能功能重复，GTP 中字节使能信号无效。

[2].BW 写操作模式可以与 NW、TW 或 RBW 写操作模式共存

(五)可选的输出寄存器

DRM 支持输入寄存器（IR）、输出寄存器（OR）。

端口地址、数据、部分控制信号都有相应的输入寄存器（IR）。由 ADDRA_HOLD 控制使能。当使能 IR 时，输出保持为当前输出不变，时序如下图所示。




图 14 地址 IR 时序

针对数据输出端口，DRM 特别提供了可选的输出寄存器，以取得更好的时序性能。如图 15 所示，输出寄存器可由独立的使能信号 REG 控制，当 REG 为常量 1 时，输出寄存器的使用会把读操作的延迟从一个时钟周期增加到两个时钟周期（Case 1）；在具有流控功能的流水线设计应用中，用户也可以用逻辑灵活控制 REG（Case 2）。




图 15 带输出寄存器的读时序图

四、 FIFO 模式

(一)端口介绍

异步 FIFO 模式如图 15 所示，在该模式下，当写使能有效，且 FIFO 不为满时，在写时钟的上升沿向 FIFO 写入数据；当读使能有效，且 FIFO 不为空时，在读时钟的上升沿从 FIFO 读出数据。当 FIFO 写满时产生满信号，满信号同步于写时钟域。当 FIFO 读空时产生空信号，空信号同步于读时钟域。

同步 FIFO 模式如图 16 所示，在该模式下，读写时钟为同一个时钟。当写使能有效，且 FIFO 不为满时，在时钟的上升沿向 FIFO 写入数据；当读使能有效，且 FIFO 不为空时，在时钟的上升沿从 FIFO 读出数据。当 FIFO 写满时产生满信号，当 FIFO 读空时产生空信号。

DRM_FIFO 位宽模式详见附录。

异步 FIFO 模式下数据流如图所示：




图 16 异步 FIFO 模式

同步 FIFO 模式下数据流如图所示：




图 17 同步 FIFO 模式

(二)读写时序

1. 写入时序

empty 信号指示 FIFO 为空，当 wr_en 有效并且有效数据写入后，同步 FIFO 时，empty 信号在 1 个 clk 时钟周期后置“0”；写入异步 FIFO 时，empty 信号在 2 个 rclk 时钟周期后置零。当 wr_en 继续有效，almost_empty 信号根据 almost_empty_offset 的配置延迟置零。

写入空异步 FIFO 时序图如

图 18 所示：




图 18 写入空 FIFO 时序图

FIFO 将满时，根据 almost_full_offset 的配置，写指针与读指针位置之差值等于 ALMOST_FULL_OFFSET 时，almost_full 标志将在 wclk 的上升沿置 1。当 FIFO full 时，写指针不再增加。不再进行写入操作。

写入将满 FIFO 时序图如下所示：




图 19 写入将满 FIFO 时序图

2. 读出时序

full 信号指示 FIFO 为满，当 rd_en 有效读出数据后，full 信号置零。当 rd_en 继续有效，almost_full 信号根据 almost_full_offset 的配置延迟置零。从满 FIFO 读出时序图如下所示：




图 20 从满 FIFO 读出时序图

FIFO 将空时，根据 almost_empty_offset 的配置，写指针与读指针位置之差值等于 almost_empty_offset 时 almost_empty 提前置 1。当 FIFO empty 时，读指针不再增加。从将空 FIFO 读出时序图如下所示：




图 21 从将空 FIFO 读出时

五、 ECC 模式

仅当 DRM 在单 36K 模式下，配置为 SDP/FIFO 512x72 存储器模式下，支持 72bits 宽度数据 ECC 单 bit 纠错双 bit 检错，其中有效数据位为 64bit，另外的 8bits 为 ECC 校验位存储，同时输出 ECC_SBITERR（单 bit 纠错指示标志位）、ECC_DBITERR（双 bits 检错指示标志）、ECC 编码以及 ECC 模式下的读地址（ECC 编码、读地址仅在 SDP 模式下支持）输出

1. 当 ECC 编码和 ECC 解码使能时：

64 位数据读出时存在单 bit 错误时，可纠正错误并读出正确数据，同时 ECC_SBITERR 状态标志置位。

64 位数据读出时存在双 bit 错误时，不能纠正错误读出数据，ECC_DBITERR 状态标志置位。

ECC 错误状态标志以及 ECC 读数据和地址（地址仅在 SDP 模式下支持）都支持可配置的输出寄存器。

2. ECC 编码模块支持用户插入单 bit 或者双 bit 错误。

单 bit 错误插入到 DB0[15]（对应到写入数据 din[63:0]中则是 din[30]）。

双 bit 错误插入到 DB1[15]和 DB0[15] （对应到写入数据 din[63:0]中则分别是 din[62]和 din[30]）。

附录

地址和数据端口 Mapping

表 18~表 23 为 36Kb 对应的地址和数据端口 Mapping。Logos2 系列 DRM 具有单个 36Kbits 或者两个 18Kbits 存储空间。

表 18 地址输入输出端口（数据位宽<64）映射表

DRM 端口模式 (36K)	地址端口 Mapping			
	A 端口地址		B 端口地址	
	GTP	GRID	GTP	GRID
32K*1	ADA[14:0]	ADA0[14:0]	ADB[14:0]	ADB0[14:0]
16K*2	ADA[14:1]	ADA0[14:1]	ADB[14:1]	ADB0[14:1]
8K*4	ADA[14:2]	ADA0[14:2]	ADB[14:2]	ADB0[14:2]
4K*8(9)	ADA[14:3]	ADA0[14:3]	ADB[14:3]	ADB0[14:3]
2K*16(18)	ADA[14:4]	ADA0[14:4]	ADB[14:4]	ADB0[14:4]
1K*32(36) (SP/SDP mode)	ADA[14:5]	ADA0[14:5]	ADB[14:5]	ADB0[14:5]

当 A 端口为 DPx32/36 模式时，地址输入输出端口映射见下表

表 19 地址输入输出端口（A 端口数据位宽=32/36 @ DP mode）映射表

B 端口模式 (36K)	地址端口 Mapping			
	A 端口地址		B 端口地址	
	GTP	GRID	GTP	GRID
32K*1	ADA[14:5]	ADA0[13:4]	{ADB[4],ADB[14:5],ADB[3:0]}	{ADB0[4],ADB0[14:5],ADB0[3:0]}
16K*2			{ADB[4],ADB[14:5],ADB[3:1]}	{ADB0[4],ADB0[14:5],ADB0[3:1]}
8K*4			{ADB[4],ADB[14:5],ADB[3:2]}	{ADB0[4],ADB0[14:5],ADB0[3:2]}
4K*8(9)			{ADB[4],ADB[14:5],ADB[3]}	{ADB0[4],ADB0[14:5],ADB0[3]}
2K*16(18)			{ADB[4],ADB[14:5]}	{ADB0[4],ADB0[14:5]}
1K*32(36) (DP mode)			ADB[14:5]	ADB0[13:4]=ADB1[13:4]

当 B 端口为 DPx32/36 模式时，地址输入输出端口映射见下表

表 20 地址输入输出端口（B 端口数据位宽=32/36 @ DP mode）映射表

A 端口模式 (36K)	地址端口 Mapping			
	A 端口地址		B 端口地址	
	GTP	GRID	GTP	GRID
32K*1	{ADA[4],ADA[14:5],ADA[3:0]}	{ADA0[4],ADA0[14:5],ADA0[3:0]}	ADB[14:5]	ADB0[13:4]
16K*2	{ADA[4],ADA[14:5],ADA[3:1]}	{ADA0[4],ADA0[14:5],ADA0[3:1]}		

8K*4	{ADA[4],ADA[14:5],ADA[3:2]}	{ADA0[4],ADA0[14:5],ADA0[3:2]}		
4K*8(9)	{ADA[4],ADA[14:5],ADA[3]}	{ADA0[4],ADA0[14:5],ADA0[3]}		
2K*16(18)	{ADA[4],ADA[14:5]}	{ADA0[4],ADA0[14:5]}		
1K*32(36) (DP mode)	ADA[14:5]	ADA0[13:4]=ADA1[13:4]		

当 A 端口为 SDPx64/72 模式时，地址输入输出端口映射见下表。

表 21 地址输入输出端口（A 端口数据位宽=64/72 @ SDP mode）映射表

B 端口模式 (36K)	地址端口 Mapping			
	A 端口地址		B 端口地址	
	GTP	GRID	GTP	GRID
32K*1	ADA[14:6]	ADA0[13:5]	{ADB[5],ADB[14:6],ADB[4:0]}	{ADB0[5],ADB0[14:6],ADB0[4:0]}
16K*2			{ADB[5],ADB[14:6],ADB[4:1]}	{ADB0[5],ADB0[14:6],ADB0[4:1]}
8K*4			{ADB[5],ADB[14:6],ADB[4:2]}	{ADB0[5],ADB0[14:6],ADB0[4:2]}
4K*8(9)			{ADB[5],ADB[14:6],ADB[4:3]}	{ADB0[5],ADB0[14:6],ADB0[4:3]}
2K*16(18)			{ADB[5],ADB[14:6],ADB[4]}	{ADB0[5],ADB0[14:6],ADB0[4]}
1K*32(36) (SDP mode)			{ADB[5],ADB[14:6]}	{ADB0[5],ADB0[14:6]}
512*64	ADA[14:6]	ADA0[13:5]=ADA1[13:5]	ADB[14:6]	ADB0[13:5]=ADB1[13:5]

当 B 端口为 SDPx64/72 模式时，地址输入输出端口映射见下表。

表 22 地址输入输出端口（B 端口数据位宽=64/72 @ SDP mode）映射表

A 端口模式 (36K)	地址端口 Mapping			
	A 端口地址		B 端口地址	
	GTP	GRID	GTP	GRID
32K*1	{ADA[5],ADA[14:6],ADA[4:0]}	{ADA0[5],ADA0[14:6],ADA0[4:0]}	ADB[14:6]	ADB0[13:5]
16K*2	{ADA[5],ADA[14:6],ADA[4:1]}	{ADA0[5],ADA0[14:6],ADA0[4:1]}		
8K*4	{ADA[5],ADA[14:6],ADA[4:2]}	{ADA0[5],ADA0[14:6],ADA0[4:2]}		
4K*8(9)	{ADA[5],ADA[14:6],ADA[4:3]}	{ADA0[5],ADA0[14:6],ADA0[4:3]}		
2K*16(18)	{ADA[5],ADA[14:6],ADA[4]}	{ADA0[5],ADA0[14:6],ADA0[4]}		
1K*32(36) (SDP mode)	{ADA[5],ADA[14:6]}	{ADA0[5],ADA0[14:6]}		
512*64	ADA[14:6]	ADA0[13:5]=ADA1[13:5]	ADB[14:6]	ADB0[13:5]=ADB1[13:5]

数据输入输出端口见下表。

表23 数据输入输出端口映射表

DRM 端口模式 (36K)	数据端口映射							
	A 端口数据输入		B 端口数据输入		A 端口数据输出		B 端口数据输出	
	GTP	GRID	GTP	GRID	GTP	GRID	GTP	GRID
32K*1	DIA[0]	DA0[0]	DIB[0]	DB0[0]	DOA[X],X=16~9,7~0 中任意一位	QA0[X],X=16~9,7~0 中任意一位	DOB[X],X=16~9,7~0 中任意一位	QB0[X],X=16~9,7~0 中任意一位
16K*2	DIA[1:0]	DA0[1:0]	DIB[1:0]	DB0[1:0]	DOA[X+1:X],X=0,2,4,9,11,12,15	QA0[X+1:X],X=0,2,4,9,11,12,15	DOB[X+1:X],X=0,2,4,9,11,12,15	QB0[X+1:X],X=0,2,4,9,11,12,15
8K*4	DIA[3:0]	DA0[3:0]	DIB[3:0]	DB0[3:0]	DOA[X+3:X],X=0,4,9,12	QA0[X+3:X],X=0,4,9,12	DOB[X+3:X],X=0,4,9,12	QB0[X+3:X],X=0,4,9,12
4K*8	DIA[7:0]	DA0[7:0]	DIB[7:0]	DB0[7:0]	DOA[7:0] 或者 DOA[16:9]	QA0[7:0] 或者 QA0[16:9]	DOB[7:0] 或者 DOB[16:9]	QB0[7:0] 或者 QB0[16:9]
4K*9	DIA[8:0]	DA0[8:0]	DIB[8:0]	DB0[8:0]	DOA[8:0] 或者 DOA[17:9]	QA0[8:0] 或者 QA0[17:9]	DOB[8:0] 或者 DOB[17:9]	QB0[8:0] 或者 QB0[17:9]
2K*16	DIA[16:9,7:0]	DA0[16:9,7:0]	DIB[16:9,7:0]	DB0[16:9,7:0]	DOA[16:9,7:0]	QA0[16:9,7:0]	DOB[16:9,7:0]	QB0[16:9,7:0]
2K*18	DIA[17:0]	DA0[17:0]	DIB[17:0]	DB0[17:0]	DOA[17:0]	QA0[17:0]	DOB[17:0]	QB0[17:0]
1K*32(DP)	DIA[34,27,25:18,16,9,7:0]	{DA1[16:9,7:0],DA0[16:9,7:0]}	DIB[34,27,25:18,16,9,7:0]	{DB1[16:9,7:0],DB0[16:9,7:0]}	DOA[34,27,25:18,16,9,7:0]	{QA1[16:9],7:0],QA0[16:9,7:0]}	DOB[34,27,25:18,16,9,7:0]	{QB1[16:9],7:0],QB0[16:9,7:0]}
1K*36(DP)	DIA[35:0]	{DA1[17:0],DA0[17:0]}	DIB[35:0]	{DB1[17:0],DB0[17:0]}	DOA[35:0]	{QA1[17:0],QA0[17:0]}	DOB[35:0]	{QB1[17:0],QB0[17:0]}
1K*32(SP/SDP)	DIA[34,27,25:18,16,9,7:0]	{DB0[16:9,7:0],DA0[16:9,7:0]	N/A	N/A	N/A	N/A	DOB[34,27,25:18,16,9,7:0]	{QB0[16:9],7:0],QA0[16:9,7:0]}
1K*36(SP/SDP)	DIA[35:0]	{DB0[17:0],DA0[17	N/A	N/A	N/A	N/A	DOB[35:0]	{QB0[17:0],QA0[17:0]}

		:0]}						
512*64	{DIB[34:27,25:18,16,9,7:0],DIA[34:27,25:18,16,9,7:0]}	{DB1[16:9,7:0],DB0[16:9,7:0],DA1[16:9,7:0],DA0[16:9,7:0]}	N/A	N/A	N/A	N/A	{DOB[34:27,25:18,16,9,7:0],DOA[34:27,25:18,16,9,7:0]}	{QB1[16:9,7:0],QB0[16:9,7:0],QA1[16:9,7:0],QA0[16:9,7:0]}
512*72	{DIB,DIA}	{DB1[17:0],DB0[17:0],DA1[17:0],DA0[17:0]}	N/A	N/A	N/A	N/A	{DOB,DOA}	{QB1[17:0],QB0[17:0],QA1[17:0],QA0[17:0]}

表 24 18Kb DRM 模式下模块 1 的存储器对应的地址和数据端口 Mapping

组合模式	A 端口地址	B 端口地址	A 端口数据输入	B 端口数据输入	A 端口数据输出	B 端口数据输出
DRM 端口模式(18K 模块 1)						
16K*1	ADDRA1[13:0]	ADDRB1[13:0]	DIA1[0]	DIB1[0]	DOA1[X],X=16~9,7~0 中任意一位	DOB1[X],X=16~9,7~0 中任意一位
8K*2	ADDRA1[13:1]	ADDRB1[13:1]	DIA1 [1:0]	DIB1 [1:0]	DOA1 [X+1:X], X=0,2,4,9,11,12,15	DOB1 [X+1:X], X=0,2,4,9,11,12,15
4K*4	ADDRA1[13:2]	ADDRB1[13:2]	DIA1 [3:0]	DIB1 [3:0]	DOA1 [X+3:X], X=0,4,9,12	DOB1 [X+3:X], X=0,4,9,12
2K*8	ADDRA1[13:3]	ADDRB1[13:3]	DIA1 [7:0]	DIB1 [7:0]	DOA1 [7:0]或者 DOA1 [16:9]	DOB1 [7:0]或者 DOB1 [16:9]
2K*9	ADDRA1[13:3]	ADDRB1[13:3]	DIA1 [8:0]	DIB1 [8:0]	DOA1 [8:0]或者 DOA1 [17:9]	DOB1 [8:0]或者 DOB1 [17:9]
1K*16	ADDRA1[13:4]	ADDRB1[13:4]	DIA1 [16:9,7:0]	DIB1 [16:9,7:0]	DOA1 [16:9,7:0]	DOB1 [16:9,7:0]
1K*18	ADDRA1[13:4]	ADDRB1[13:4]	DIA1 [17:0]	DIB1 [17:0]	DOA1 [17:0]	DOB1 [17:0]
512*32	ADDRA1[13:5]	ADDRB1[13:5]	DIB1[16:9,7:0], DIA1 [16:9,7:0]}	N/A	N/A	DOB1 [16:9,7:0], DOA1[16:9,7:0]}
512*36	ADDRA1[13:5]	ADDRB1[13:5]	{DIB1[17:0], DIA1 [17:0]}	N/A	N/A	{ DOB1 [17:0], DOA1[17:0]}

*18Kb DRM 模式下模块 0 和模块 1 的存储器对应的地址和数据端口 Mapping 一致

如表 25、表 26 所示分别为 x1，x2，x4，x8，x16，x32 数据位宽和 x9，x18，x36 数据位宽的数据地址 Mapping。

表 25 不同位宽数据地址 Mapping（x1，x2，x4，x8，x16，x32 数据宽度）

数据位宽	最低位端口地址 (与最大数据宽度模式最低位端口地址比较)																															
32	0																															
16	1																0															
8	3				2								1								0											
4	7				6				5				4				3				2				1				0			
2	15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0	
1	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

表 26 不同位宽数据地址 Mapping（x9，x18，x36 数据宽度）

数据位宽	最低位端口地址 (与最大数据宽度模式最低位端口地址比较)																															
36	**0**																															
18	**1**																**0**															
9	**3**								**2**								**1**								**0**							
Index	**35**	**34**	**33**	**32**	**31**	**30**	**29**	**28**	**27**	**26**	**25**	**24**	**23**	**22**	**21**	**20**	**19**	**18**	**17**	**16**	**15**	**14**	**13**	**12**	**11**	**10**	**9**	**8**	**7**	**6**	**5**	**4**	**3**	**2**	**1**	**0**

字节附加信息位

在数据宽度为x9、x18、x36、x72模式下，对应每字节有一位附加信息存储位，如**错误!未找到引用源。**所示：

表 27 字节附加信息位列表

	数据输入		数据输入	
端口模式	字节	附加信息位	字节	附加信息位
A	DA0[7:0]	DA0[8]	QA0[7:0]	QA0[8]
	DA0[16:9]	DA0[17]	QA0[16:9]	QA0[17]
	DA1[7:0]	DA1[8]	QA1[7:0]	QA1[8]
	DA1[16:9]	DA1[17]	QA1[16:9]	QA1[17]
B	DB0[7:0]	DB0[8]	QB0[7:0]	QB0[8]
	DB0[16:9]	DB0[17]	QB0[16:9]	QB0[17]
	DB1[7:0]	DB1[8]	QB1[7:0]	QB1[8]
	DB1[16:9]	DB1[17]	QB1[16:9]	QB1[17]

带 ECC 位宽模式

如果使能 ECC，则 DRM 需要配置为 512*72 位宽模式（其中有效数据位宽 64）。

GTP_DRM36K_E1 例化模板

```
GTP_DRM36K_E1 #(
.GRS_EN("TRUE"),
.CSA_MASK(3'b000),
.CSB_MASK(3'b000),
.DATA_WIDTH_A(18),
.DATA_WIDTH_B(18),
.WRITE_MODE_A("NORMAL_WRITE"),
.WRITE_MODE_B("NORMAL_WRITE"),
.DOA_REG(0),
.DOB_REG(0),
.DOA_REG_CLKINV(0),
.DOB_REG_CLKINV(0),
.RSTA_VAL(36'b000000000000000000000000000000000000),
```

```
.RSTB_VAL(36'b000000000000000000000000000000000000),
.RST_TYPE("SYNC"),
.RAM_MODE("TRUE_DUAL_PORT"),
.RAM_CASCADE("NONE"),
.ECC_READ_EN("FALSE"),
.ECC_WRITE_EN("FALSE"),
.INIT_00(288'b0),
.INIT_01(288'b0),
.INIT_02(288'b0),
.INIT_03(288'b0),
.INIT_04(288'b0),
.INIT_05(288'b0),
.INIT_06(288'b0),
.INIT_07(288'b0),
.INIT_08(288'b0),
.INIT_09(288'b0),
.INIT_0A(288'b0),
.INIT_0B(288'b0),
.INIT_0C(288'b0),
.INIT_0D(288'b0),
.INIT_0E(288'b0),
.INIT_0F(288'b0),
.INIT_10(288'b0),
.INIT_11(288'b0),
.INIT_12(288'b0),
.INIT_13(288'b0),
.INIT_14(288'b0),
.INIT_15(288'b0),
.INIT_16(288'b0),
.INIT_17(288'b0),
.INIT_18(288'b0),
.INIT_19(288'b0),
.INIT_1A(288'b0),
.INIT_1B(288'b0),
.INIT_1C(288'b0),
.INIT_1D(288'b0),
.INIT_1E(288'b0),
.INIT_1F(288'b0),
.INIT_20(288'b0),
.INIT_21(288'b0),
.INIT_22(288'b0),
.INIT_23(288'b0),
.INIT_24(288'b0),
.INIT_25(288'b0),
```

```
.INIT_26(288'b0),
.INIT_27(288'b0),
.INIT_28(288'b0),
.INIT_29(288'b0),
.INIT_2A(288'b0),
.INIT_2B(288'b0),
.INIT_2C(288'b0),
.INIT_2D(288'b0),
.INIT_2E(288'b0),
.INIT_2F(288'b0),
.INIT_30(288'b0),
.INIT_31(288'b0),
.INIT_32(288'b0),
.INIT_33(288'b0),
.INIT_34(288'b0),
.INIT_35(288'b0),
.INIT_36(288'b0),
.INIT_37(288'b0),
.INIT_38(288'b0),
.INIT_39(288'b0),
.INIT_3A(288'b0),
.INIT_3B(288'b0),
.INIT_3C(288'b0),
.INIT_3D(288'b0),
.INIT_3E(288'b0),
.INIT_3F(288'b0),
.INIT_40(288'b0),
.INIT_41(288'b0),
.INIT_42(288'b0),
.INIT_43(288'b0),
.INIT_44(288'b0),
.INIT_45(288'b0),
.INIT_46(288'b0),
.INIT_47(288'b0),
.INIT_48(288'b0),
.INIT_49(288'b0),
.INIT_4A(288'b0),
.INIT_4B(288'b0),
.INIT_4C(288'b0),
.INIT_4D(288'b0),
.INIT_4E(288'b0),
.INIT_4F(288'b0),
.INIT_50(288'b0),
.INIT_51(288'b0),
```

```
.INIT_52(288'b0),
.INIT_53(288'b0),
.INIT_54(288'b0),
.INIT_55(288'b0),
.INIT_56(288'b0),
.INIT_57(288'b0),
.INIT_58(288'b0),
.INIT_59(288'b0),
.INIT_5A(288'b0),
.INIT_5B(288'b0),
.INIT_5C(288'b0),
.INIT_5D(288'b0),
.INIT_5E(288'b0),
.INIT_5F(288'b0),
.INIT_60(288'b0),
.INIT_61(288'b0),
.INIT_62(288'b0),
.INIT_63(288'b0),
.INIT_64(288'b0),
.INIT_65(288'b0),
.INIT_66(288'b0),
.INIT_67(288'b0),
.INIT_68(288'b0),
.INIT_69(288'b0),
.INIT_6A(288'b0),
.INIT_6B(288'b0),
.INIT_6C(288'b0),
.INIT_6D(288'b0),
.INIT_6E(288'b0),
.INIT_6F(288'b0),
.INIT_70(288'b0),
.INIT_71(288'b0),
.INIT_72(288'b0),
.INIT_73(288'b0),
.INIT_74(288'b0),
.INIT_75(288'b0),
.INIT_76(288'b0),
.INIT_77(288'b0),
.INIT_78(288'b0),
.INIT_79(288'b0),
.INIT_7A(288'b0),
.INIT_7B(288'b0),
.INIT_7C(288'b0),
.INIT_7D(288'b0),
```

```
.INIT_7E(288'b0),
.INIT_7F(288'b0),
.INIT_FILE("NONE"),
.BLOCK_X(0),
.BLOCK_Y(0),
.RAM_DATA_WIDTH(9),
.RAM_ADDR_WIDTH(12),
.INIT_FORMAT("BIN")
) GTP_DRM36K_E1_inst (
.DOA             (doa           ),
.DOB             (dob           ),
.ECC_PARITY      (ecc_parity    ),
.ECC_RDADDR      (ecc_rdaddr    ),
.ADDRA           (addra         ),
.ADDRB           (addrb         ),
.BWEA            (bwea          ),
.BWEB            (bweb          ),
.CSA             (csa           ),
.CSB             (csb           ),
.DIA             (dia           ),
.DIB             (dib           ),
.COUTA           (couta         ),
.COUTB           (coutb         ),
.ECC_DBITERR     (ecc_dbiterr   ),
.ECC_SBITERR     (ecc_sbiterr   ),
.ADDRA_HOLD      (addra_hold    ),
.ADDRB_HOLD      (addrb_hold    ),
.CEA             (cea           ),
.CEB             (ceb           ),
.CINA            (cina          ),
.CINB            (cinb          ),
.CLKA            (clka          ),
.CLKB            (clkb          ),
.INJECT_DBITERR (inject_dbiterr),
.INJECT_SBITERR (inject_sbiterr),
.ORCEA           (orcea         ),
.ORCEB           (orceb         ),
.RSTA            (rsta          ),
.RSTB            (rstb          ),
.WEA             (wea           ),
.WEB             (web           )
);
```

GTP_DRM18K_E1 例化模板

```
GTP_DRM18K_E1 #(
.GRS_EN("TRUE"),
.DATA_WIDTH_A(18),
.DATA_WIDTH_B(18),
.DOA_REG(0),
.DOB_REG(0),
.DOA_REG_CLKINV(0),
.DOB_REG_CLKINV(0),
.RSTA_VAL(18'b000000000000000000),
.RSTB_VAL(18'b000000000000000000),
.RST_TYPE("SYNC"),
.RAM_MODE("TRUE_DUAL_PORT"),
.WRITE_MODE_A("NORMAL_WRITE"),
.WRITE_MODE_B("NORMAL_WRITE"),
.INIT_00(288'b0),
.INIT_01(288'b0),
.INIT_02(288'b0),
.INIT_03(288'b0),
.INIT_04(288'b0),
.INIT_05(288'b0),
.INIT_06(288'b0),
.INIT_07(288'b0),
.INIT_08(288'b0),
.INIT_09(288'b0),
.INIT_0A(288'b0),
.INIT_0B(288'b0),
.INIT_0C(288'b0),
.INIT_0D(288'b0),
.INIT_0E(288'b0),
.INIT_0F(288'b0),
.INIT_10(288'b0),
.INIT_11(288'b0),
.INIT_12(288'b0),
.INIT_13(288'b0),
.INIT_14(288'b0),
.INIT_15(288'b0),
.INIT_16(288'b0),
.INIT_17(288'b0),
.INIT_18(288'b0),
.INIT_19(288'b0),
.INIT_1A(288'b0),
```

```
.INIT_1B(288'b0),
.INIT_1C(288'b0),
.INIT_1D(288'b0),
.INIT_1E(288'b0),
.INIT_1F(288'b0),
.INIT_20(288'b0),
.INIT_21(288'b0),
.INIT_22(288'b0),
.INIT_23(288'b0),
.INIT_24(288'b0),
.INIT_25(288'b0),
.INIT_26(288'b0),
.INIT_27(288'b0),
.INIT_28(288'b0),
.INIT_29(288'b0),
.INIT_2A(288'b0),
.INIT_2B(288'b0),
.INIT_2C(288'b0),
.INIT_2D(288'b0),
.INIT_2E(288'b0),
.INIT_2F(288'b0),
.INIT_30(288'b0),
.INIT_31(288'b0),
.INIT_32(288'b0),
.INIT_33(288'b0),
.INIT_34(288'b0),
.INIT_35(288'b0),
.INIT_36(288'b0),
.INIT_37(288'b0),
.INIT_38(288'b0),
.INIT_39(288'b0),
.INIT_3A(288'b0),
.INIT_3B(288'b0),
.INIT_3C(288'b0),
.INIT_3D(288'b0),
.INIT_3E(288'b0),
.INIT_3F(288'b0),
.INIT_FILE("NONE"),
.BLOCK_X(0),
.BLOCK_Y(0),
.RAM_DATA_WIDTH(9),
.RAM_ADDR_WIDTH(11),
.INIT_FORMAT("BIN")
) GTP_DRM18K_E1_inst (
```

```
.DOA          (doa        ),
.DOB          (dob        ),
.ADDRA        (addra      ),
.ADDRB        (addrb      ),
.BWEA         (bwea       ),
.BWEB         (bweb       ),
.DIA          (dia        ),
.DIB          (dib        ),
.ADDRA_HOLD   (addra_hold),
.ADDRB_HOLD   (addrb_hold),
.CEA          (cea        ),
.CEB          (ceb        ),
.CLKA         (clka       ),
.CLKB         (clkb       ),
.ORCEA        (orcea      ),
.ORCEB        (orceb      ),
.RSTA         (rsta       ),
.RSTB         (rstb       ),
.WEA          (wea        ),
.WEB          (web        )
);
```

GTP_FIFO36K_E1 例化模板

```
GTP_FIFO36K_E1 #(
.GRS_EN("TRUE"),
.DATA_WIDTH(18),
.DO_REG(0),
.ECC_READ_EN("FALSE"),
.ECC_WRITE_EN("FALSE"),
.ALMOST_FULL_OFFSET('b000000000000000),
.ALMOST_EMPTY_OFFSET('b000000000000000),
.RST_VAL('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.USE_EMPTY(0),
.USE_FULL(0),
.SYNC_FIFO("FALSE")
) GTP_FIFO36K_E1_inst (
.DO             (do            ),
.DI             (di            ),
.ALMOST_EMPTY   (almost_empty  ),
.ALMOST_FULL    (almost_full   ),
.ECC_DBITERR    (ecc_dbiterr   ),
```

```
.ECC_SBITERR    (ecc_sbiterr   ),
.EMPTY          (empty         ),
.FULL           (full          ),
.INJECT_DBITERR (inject_dbiterr),
.INJECT_SBITERR (inject_sbiterr),
.ORCE           (orce          ),
.RCE            (rce           ),
.RCLK           (rclk          ),
.RST            (rst           ),
.WCE            (wce           ),
.WCLK           (wclk          )
);
```

GTP_FIFO18K_E1 例化模板

```
GTP_FIFO18K_E1 #(
.GRS_EN("TRUE"),
.DATA_WIDTH(18),
.DO_REG(0),
.ALMOST_FULL_OFFSET('b000000000000000),
.ALMOST_EMPTY_OFFSET('b000000000000000),
.RST_VAL('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.USE_EMPTY(0),
.USE_FULL(0),
.SYNC_FIFO("FALSE")
) GTP_FIFO18K_E1_inst (
.DO             (do          ),
.DI             (di          ),
.ALMOST_EMPTY   (almost_empty),
.ALMOST_FULL    (almost_full ),
.EMPTY          (empty       ),
.FULL           (full        ),
.ORCE           (orce        ),
.RCE            (rce         ),
.RCLK           (rclk        ),
.RST            (rst         ),
.WCE            (wce         ),
.WCLK           (wclk        )
);
```