Logos2 系列产品 GTP 用户指南

(UG040007, V1.0)

(2020.6.22)

深圳市紫光同创电子有限公司

版权所有侵权必究

文档版本修订记录

版本号	发布日期	修订记录
2019/12/31	V0.1	初稿
2020/6/22	V1.0	1.修改触发器和锁存器的参数描述； 2.修改图 4 GTP_DFF_CE 结构图； 3.修改锁存器总体介绍； 4.修改 ROM 和 RAM 相关 GTP 框图输出端箭头方向； 5.补充表 287 GTP_IPAL_E1 端口说明； 6. 删除表 269 GTP_ISERDES_E2 的端口说明 ICLKB，OCLKB 以及图 101 和 GTP_ISERDES_E2 例化模板的 ICLKB，OCLKB 端口信号； 7. 删除表 272 GTP_OSERDES_E2 的端口说明 OCLKDIVB，SERCLKB，OCLKB 信号以及图 102 和 GTP_OSERDES_E2 例化模板的 OCLKDIVB，SERCLKB，OCLKB 信号； 8.修改 GTP_RAM32X1SP 功能介绍； 9.增加 GTP_RAM32X2SP 和 GTP_RAM32X2DP 章节 10.增加 BUF 参数列表的有效值详细描述； 11.修改 BUF 中不支持的电平标准； 12.修改 GTP_CLKBUFGCE 时序图； 13.修改图表题注格式；

名词术语解释

Abbreviations 缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释

目录

1. 触发器 GTP 使用说明 1

1.1. 总体介绍 1
1.2. GTP_DFF 使用说明 1
1.2.1. 支持器件 1
1.2.2. 功能介绍 1
1.2.3. 端口描述 1
1.2.4. 参数描述 1
1.2.5. 例化模板 2
1.3. GTP_DFF_C 使用说明 2
1.3.1. 支持器件 2
1.3.2. 功能介绍 2
1.3.3. 端口描述 2
1.3.4. 参数描述 3
1.3.5. 例化模板 3
1.4. GTP_DFF_E 使用说明 3
1.4.1. 支持器件 3
1.4.2. 功能介绍 3
1.4.3. 端口描述 4
1.4.4. 参数描述 4
1.4.5. 例化模板 4
1.5. GTP_DFF_CE 使用说明 4
1.5.1. 支持器件 4
1.5.2. 功能介绍 4
1.5.3. 端口描述 5
1.5.4. 参数描述 5
1.5.5. 例化模板 5
1.6. GTP_DFF_P 使用说明 6
1.6.1. 支持器件 6
1.6.2. 功能介绍 6
1.6.3. 端口描述 6
1.6.4. 参数描述 6
1.6.5. 例化模板 6
1.7. GTP_DFF_PE 使用说明 7
1.7.1. 支持器件 7
1.7.2. 功能介绍 7
1.7.3. 端口描述 7
1.7.4. 参数描述 8
1.7.5. 例化模板 8
1.8. GTP_DFF_R 使用说明 8
1.8.1. 支持器件 8
1.8.2. 功能介绍 8
1.8.3. 端口描述 9
1.8.4. 参数描述 9
1.8.5. 例化模板 9
1.9. GTP_DFF_RE 使用说明 9

1.9.1. 支持器件 9
1.9.2. 功能介绍 9
1.9.3. 端口描述 10
1.9.4. 参数描述 10
1.9.5. 例化模板 10
1.10. GTP_DFF_S 使用说明 11
1.10.1. 支持器件 11
1.10.2. 功能介绍 11
1.10.3. 端口描述 11
1.10.4. 参数描述 11
1.10.5. 例化模板 11
1.11. GTP_DFF_SE 使用说明 12
1.11.1. 支持器件 12
1.11.2. 功能介绍 12
1.11.3. 端口描述 12
1.11.4. 参数描述 13
1.11.5. 例化模板 13
2. 锁存器 GTP 使用说明 14
2.1. 总体介绍 14
2.2. GTP_DLATCH 使用说明 14
2.2.1. 支持器件 14
2.2.2. 功能介绍 14
2.2.3. 端口描述 14
2.2.4. 参数描述 14
2.2.5. 例化模板 15
2.3. GTP_DLATCH_E 使用说明 15
2.3.1. 支持器件 15
2.3.2. 功能介绍 15
2.3.3. 端口描述 15
2.3.4. 参数描述 16
2.3.5. 例化模板 16
2.4. GTP_DLATCH_C 使用说明 16
2.4.1. 支持器件 16
2.4.2. 功能介绍 16
2.4.3. 端口描述 17
2.4.4. 参数描述 17
2.4.5. 例化模板 17
2.5. GTP_DLATCH_CE 使用说明 17
2.5.1. 支持器件 17
2.5.2. 功能介绍 18
2.5.3. 端口描述 18
2.5.4. 参数描述 18
2.5.5. 例化模板 18
2.6. GTP_DLATCH_P 使用说明 19
2.6.1. 支持器件 19
2.6.2. 功能介绍 19
2.6.3. 端口描述 19

2.6.4. 参数描述 20
2.6.5. 例化模板 20
2.7. GTP_DLATCH_PE 使用说明 20
2.7.1. 支持器件 20
2.7.2. 功能介绍 20
2.7.3. 端口描述 21
2.7.4. 参数描述 21
2.7.5. 例化模板 21
3. LUT 相关 GTP 使用说明 22
3.1. GTP_ONE 使用说明 22
3.1.1. 支持器件 22
3.1.2. 功能介绍 22
3.1.3. 端口描述 22
3.1.4. 例化模板 22
3.2. GTP_ZERO 使用说明 22
3.2.1. 支持器件 22
3.2.2. 功能介绍 22
3.2.3. 端口描述 23
3.2.4. 例化模板 23
3.3. GTP_BUF 使用说明 23
3.3.1. 支持器件 23
3.3.2. 功能介绍 23
3.3.3. 端口描述 23
3.3.4. 例化模板 24
3.3.5. 详细功能说明 24
3.4. GTP_INV 使用说明 24
3.4.1. 支持器件 24
3.4.2. 功能介绍 24
3.4.3. 端口描述 24
3.4.4. 例化模板 24
3.5. GTP_LUT1 使用说明 25
3.5.1. 支持器件 25
3.5.2. 功能介绍 25
3.5.3. 端口描述 25
3.5.4. 参数描述 25
3.5.5. 例化模板 25
3.6. GTP_LUT2 使用说明 26
3.6.1. 支持器件 26
3.6.2. 功能介绍 26
3.6.3. 端口描述 26
3.6.4. 参数描述 26
3.6.5. 例化模板 27
3.7. GTP_LUT3 使用说明 27
3.7.1. 支持器件 27
3.7.2. 功能介绍 27
3.7.3. 端口描述 27
3.7.4. 参数描述 28

3.7.5. 例化模板 28
3.8. GTP_LUT4 使用说明 28
3.8.1. 支持器件 28
3.8.2. 功能介绍 28
3.8.3. 端口描述 29
3.8.4. 参数描述 29
3.8.5. 例化模板 29
3.9. GTP_LUT5 使用说明 30
3.9.1. 支持器件 30
3.9.2. 功能介绍 30
3.9.3. 端口描述 30
3.9.4. 参数描述 31
3.9.5. 例化模板 31
3.10. GTP_LUT6 使用说明 32
3.10.1. 支持器件 32
3.10.2. 功能介绍 32
3.10.3. 端口描述 32
3.10.4. 参数描述 34
3.10.5. 例化模板 34
3.11. GTP_LUT7 使用说明 34
3.11.1. 支持器件 34
3.11.2. 功能介绍 34
3.11.3. 端口描述 35
3.11.4. 参数描述 38
3.11.5. 例化模板 38
3.12. GTP_LUT8 使用说明 38
3.12.1. 支持器件 38
3.12.2. 功能介绍 39
3.12.3. 端口描述 39
3.12.4. 参数描述 45
3.12.5. 例化模板 45
3.13. GTP_LUT6CARRY 使用说明 45
3.13.1. 支持器件 45
3.13.2. 功能介绍 46
3.13.3. 端口描述 46
3.13.4. 参数描述 46
3.13.5. 例化模板 47
3.14. GTP_LUT6D 使用说明 47
3.14.1. 支持器件 47
3.14.2. 功能介绍 47
3.14.3. 端口描述 47
3.14.4. 参数描述 48
3.14.5. 例化模板 50
3.15. GTP_MUX2LUT7 使用说明 50
3.15.1. 支持器件 50
3.15.2. 功能介绍 51
3.15.3. 端口描述 51
3.15.4. 例化模板 51

3.16. GTP_MUX2LUT8 使用说明 51
3.16.1. 支持器件 51
3.16.2. 功能介绍 51
3.16.3. 端口描述 52
3.16.4. 例化模板 52
4. ROM 和 RAM 相关 GTP 使用说明 53
4.1. 总体介绍 53
4.2. GTP_ROM32X1 使用说明 53
4.2.1. 支持器件 53
4.2.2. 功能介绍 53
4.2.3. 端口描述 53
4.2.4. 参数描述 54
4.2.5. 例化模板 54
4.2.6. 详细功能说明 54
4.3. GTP_ROM32X2 使用说明 55
4.3.1. 支持器件 55
4.3.2. 功能介绍 55
4.3.3. 端口描述 55
4.3.4. 参数描述 55
4.3.5. 例化模板 56
4.3.6. 详细功能说明 56
4.4. GTP_ ROM64X1 使用说明 57
4.4.1. 支持器件 57
4.4.2. 功能介绍 57
4.4.3. 端口描述 57
4.4.4. 参数描述 57
4.4.5. 例化模板 58
4.4.6. 详细功能说明 58
4.5. GTP_ ROM128X1 使用说明 58
4.5.1. 支持器件 58
4.5.2. 功能介绍 59
4.5.3. 端口描述 59
4.5.4. 参数描述 59
4.5.5. 例化模板 60
4.5.6. 详细功能说明 60
4.6. GTP_ ROM256X1 使用说明 60
4.6.1. 支持器件 60
4.6.2. 功能介绍 61
4.6.3. 端口描述 61
4.6.4. 参数描述 61
4.6.5. 例化模板 62
4.6.6. 详细功能说明 62
4.7. GTP_RAM32X1SP 使用说明 62
4.7.1. 支持器件 62
4.7.2. 功能介绍 63
4.7.3. 端口描述 63
4.7.4. 参数描述 63

4.7.5. 例化模板 63
4.7.6. 详细功能说明 64
4.8. GTP_RAM32X1DP 使用说明 64
4.8.1. 支持器件 64
4.8.2. 功能介绍 64
4.8.3. 端口描述 65
4.8.4. 参数描述 65
4.8.5. 例化模板 65
4.8.6. 详细功能说明 66
4.9. GTP_RAM32X2SP 使用说明 66
4.9.1. 支持器件 66
4.9.2. 功能介绍 66
4.9.3. 端口描述 67
4.9.4. 参数描述 67
4.9.5. 例化模板 67
4.10. GTP_RAM32X2DP 使用说明 68
4.10.1. 支持器件 68
4.10.2. 功能介绍 68
4.10.3. 端口描述 68
4.10.4. 参数描述 69
4.10.5. 例化模板 69
4.11. GTP_RAM64X1SP 使用说明 69
4.11.1. 支持器件 69
4.11.2. 功能介绍 69
4.11.3. 端口描述 70
4.11.4. 参数描述 70
4.11.5. 例化模板 70
4.11.6. 详细功能说明 71
4.12. GTP_RAM64X1DP 使用说明 71
4.12.1. 支持器件 71
4.12.2. 功能介绍 71
4.12.3. 端口描述 72
4.12.4. 参数描述 72
4.12.5. 例化模板 72
4.12.6. 详细功能说明 72
4.13. GTP_RAM128X1SP 使用说明 73
4.13.1. 支持器件 73
4.13.2. 功能介绍 73
4.13.3. 端口描述 74
4.13.4. 参数描述 74
4.13.5. 例化模板 74
4.13.6. 详细功能说明 74
4.14. GTP_RAM128X1DP 使用说明 75
4.14.1. 支持器件 75
4.14.2. 功能介绍 75
4.14.3. 端口描述 75
4.14.4. 参数描述 76
4.14.5. 例化模板 76

4.14.6. 详细功能说明 76
4.15. GTP_RAM256X1SP 使用说明 77
4.15.1. 支持器件 77
4.15.2. 功能介绍 77
4.15.3. 端口描述 77
4.15.4. 参数描述 77
4.15.5. 例化模板 78
4.15.6. 详细功能说明 78
4.16. GTP_DRM36K_E1 使用说明 78
4.16.1. 支持器件 78
4.16.2. 功能介绍 78
4.16.3. 端口描述 79
4.16.4. 参数描述 80
4.16.5. 例化模板 81
4.17. GTP_DRM18K_E1 使用说明 90
4.17.1. 支持器件 90
4.17.2. 功能介绍 90
4.17.3. 端口描述 91
4.17.4. 参数描述 92
4.17.5. 例化模板 92
4.18. GTP_FIFO36K_E1 使用说明 97
4.18.1. 支持器件 97
4.18.2. 功能介绍 98
4.18.3. 端口描述 98
4.18.4. 参数描述 99
4.18.5. 例化模板 99
4.19. GTP_FIFO18K_E1 使用说明 100
4.19.1. 支持器件 100
4.19.2. 功能介绍 100
4.19.3. 端口描述 101
4.19.4. 参数描述 101
4.19.5. 例化模板 102
5. BUF 相关 GTP 使用说明 104
5.1. 总体介绍 104
5.2. GTP_INBUF 使用说明 104
5.2.1. 支持器件 104
5.2.2. 功能介绍 104
5.2.3. 端口描述 104
5.2.4. 参数描述 104
5.2.5. 例化模板 105
5.3. GTP_INBUFG 使用说明 105
5.3.1. 支持器件 105
5.3.2. 功能介绍 105
5.3.3. 端口描述 106
5.3.4. 参数描述 106
5.3.5. 例化模板 107
5.4. GTP_INBUFDS 使用说明 107

5.4.1. 支持器件 107
5.4.2. 功能介绍 107
5.4.3. 端口描述 107
5.4.4. 参数描述 107
5.4.5. 例化模板 108
5.5. GTP_INBUFGDS 使用说明 108
5.5.1. 支持器件 108
5.5.2. 功能介绍 108
5.5.3. 端口描述 109
5.5.4. 参数描述 109
5.5.5. 例化模板 110
5.6. GTP_INBUFE 使用说明 110
5.6.1. 支持器件 110
5.6.2. 功能介绍 110
5.6.3. 端口描述 110
5.6.4. 参数描述 111
5.6.5. 例化模板 111
5.7. GTP_INBUFEDS 使用说明 111
5.7.1. 支持器件 111
5.7.2. 功能介绍 111
5.7.3. 端口描述 112
5.7.4. 参数描述 112
5.7.5. 例化模板 112
5.8. GTP_ OUTBUF 使用说明 113
5.8.1. 支持器件 113
5.8.2. 功能介绍 113
5.8.3. 端口描述 113
5.8.4. 参数描述 113
5.8.5. 例化模板 114
5.9. GTP_OUTBUFT 使用说明 114
5.9.1. 支持器件 114
5.9.2. 功能介绍 114
5.9.3. 端口描述 115
5.9.4. 参数描述 115
5.9.5. 例化模板 116
5.10. GTP_OUTBUFDS 使用说明 116
5.10.1. 支持器件 116
5.10.2. 功能介绍 116
5.10.3. 端口描述 116
5.10.4. 参数描述 117
5.10.5. 例化模板 117
5.11. GTP_ OUTBUFTDS 使用说明 117
5.11.1. 支持器件 117
5.11.2. 功能介绍 117
5.11.3. 端口描述 117
5.11.4. 参数描述 118
5.11.5. 例化模板 118
5.12. GTP_ OUTBUFCO 使用说明 118

5.12.1. 支持器件 118
5.12.2. 功能介绍 118
5.12.3. 端口描述 118
5.12.4. 参数描述 119
5.12.5. 例化模板 119
5.13. GTP_ OUTBUFTCO 使用说明 119
5.13.1. 支持器件 119
5.13.2. 功能介绍 119
5.13.3. 端口描述 120
5.13.4. 参数描述 120
5.13.5. 例化模板 120
5.14. GTP_IOBUF 使用说明 120
5.14.1. 支持器件 120
5.14.2. 功能介绍 120
5.14.3. 端口描述 121
5.14.4. 参数描述 121
5.14.5. 例化模板 122
5.15. GTP_IOBUFCO 使用说明 122
5.15.1. 支持器件 122
5.15.2. 功能介绍 122
5.15.3. 端口描述 123
5.15.4. 参数描述 123
5.15.5. 例化模板 123
5.16. GTP_ IOBUFDS 使用说明 124
5.16.1. 支持器件 124
5.16.2. 功能介绍 124
5.16.3. 端口描述 124
5.16.4. 参数描述 125
5.16.5. 例化模板 125
5.17. GTP_IOBUF_RX_MIPI 使用说明 125
5.17.1. 支持器件 125
5.17.2. 功能介绍 125
5.17.3. 端口描述 126
5.17.4. 参数描述 126
5.17.5. 例化模板 127
5.18. GTP_IOBUFE 使用说明 127
5.18.1. 支持器件 127
5.18.2. 功能介绍 127
5.18.3. 端口描述 128
5.18.4. 参数描述 128
5.18.5. 例化模板 129
5.19. GTP_IOBUFECO 使用说明 129
5.19.1. 支持器件 129
5.19.2. 功能介绍 129
5.19.3. 端口描述 130
5.19.4. 参数描述 130
5.19.5. 例化模板 130
5.20. GTP_IOBUFEDS 使用说明 131

5.20.1. 支持器件 131
5.20.2. 功能介绍 131
5.20.3. 端口描述 131
5.20.4. 参数描述 132
5.20.5. 例化模板 132
6. 时钟相关 GTP 使用说明 133
6.1. GTP_CLKBUFG 133
6.1.1. 支持器件 133
6.1.2. 功能介绍 133
6.1.3. 端口描述 133
6.1.4. 例化模板 133
6.1.5. 详细功能介绍 133
6.2. GTP_CLKBUFGCE 133
6.2.1. 支持器件 133
6.2.2. 功能介绍 133
6.2.3. 端口描述 134
6.2.4. 参数描述 134
6.2.5. 例化模板 134
6.2.6. 详细功能介绍 134
6.3. GTP_CLKBUFGMUX 135
6.3.1. 支持器件 135
6.3.2. 功能介绍 135
6.3.3. 端口描述 135
6.3.4. 参数描述 135
6.3.5. 例化模板 136
6.3.6. 详细功能介绍 136
6.4. GTP_CLKBUFR 137
6.4.1. 支持器件 137
6.4.2. 功能介绍 137
6.4.3. 端口描述 137
6.4.4. 例化模板 137
6.4.5. 详细功能介绍 137
6.5. GTP_IOCLKBUF 137
6.5.1. 支持器件 137
6.5.2. 功能介绍 138
6.5.3. 端口描述 138
6.5.4. 参数描述 138
6.5.5. 例化模板 138
6.5.6. 详细功能介绍 138
6.6. GTP_IOCLKDIV_E2 139
6.6.1. 支持器件 139
6.6.2. 功能介绍 139
6.6.3. 端口描述 139
6.6.4. 参数描述 140
6.6.5. 例化模板 140
6.7. GTP_IOCLKDIV_E3 140
6.7.1. 支持器件 140

6.7.2. 功能介绍 140
6.7.3. 端口描述 141
6.7.4. 参数描述 141
6.7.5. 例化模板 141
6.8. GTP_ CLKBUFMCE 142
6.8.1. 支持器件 142
6.8.2. 功能介绍 142
6.8.3. 端口描述 142
6.8.4. 参数描述 142
6.8.5. 例化模板 143
6.9. GTP_ CLKBUFM 143
6.9.1. 支持器件 143
6.9.2. 功能介绍 143
6.9.3. 端口描述 143
6.9.4. 例化模板 143
6.10. GTP_ CLKBUFXCE 144
6.10.1. 支持器件 144
6.10.2. 功能介绍 144
6.10.3. 端口描述 144
6.10.4. 参数描述 144
6.10.5. 例化模板 145
6.11. GTP_ CLKBUFX 145
6.11.1. 支持器件 145
6.11.2. 功能介绍 145
6.11.3. 端口描述 145
6.11.4. 例化模板 145
6.12. GTP_GPLL 146
6.12.1. 支持器件 146
6.12.2. 功能介绍 146
6.12.3. 端口描述 146
6.12.4. 参数描述 148
6.12.5. 例化模板 151
6.12.6. 详细功能介绍 153
6.13. GTP_PPLL 153
6.13.1. 支持器件 153
6.13.2. 功能介绍 153
6.13.3. 端口描述 154
6.13.4. 参数描述 155
6.13.5. 例化模板 157
6.13.6. 详细功能介绍 159
6.14. GTP_DLL_E2 159
6.14.1. 支持器件 159
6.14.2. 功能介绍 159
6.14.3. 端口描述 159
6.14.4. 参数描述 160
6.14.5. 例化模板 160
6.15. GTP_CLKPD 161
6.15.1. 支持器件 161

6.15.2. 功能介绍 161
6.15.3. 端口描述 161
6.15.4. 例化模板 162
6.16. GTP_DDC_E2 162
6.16.1. 支持器件 162
6.16.2. 功能介绍 162
6.16.3. 端口描述 163
6.16.4. 参数描述 163
6.16.5. 例化模板 165
7. 其它 GTP 使用说明 166
7.1. GTP_APM_E2 166
7.1.1. 支持器件 166
7.1.2. 功能介绍 166
7.1.3. 端口描述 166
7.1.4. 参数描述 167
7.1.5. 例化模板 168
7.1.6. 详细功能介绍 169
7.2. GTP_ISERDES_E2 169
7.2.1. 支持器件 169
7.2.2. 功能介绍 169
7.2.3. 端口描述 170
7.2.4. 参数描述 171
7.2.5. 例化模板 173
7.3. GTP_OSERDES_E2 174
7.3.1. 支持器件 174
7.3.2. 功能介绍 174
7.3.3. 端口描述 175
7.3.4. 参数描述 175
7.3.5. 例化模板 178
7.4. GTP_IODELAY_E2 179
7.4.1. 支持器件 179
7.4.2. 功能介绍 179
7.4.3. 端口描述 180
7.4.4. 参数描述 180
7.4.5. 例化模板 180
7.5. GTP_ZEROHOLDDELAY 180
7.5.1. 支持器件 180
7.5.2. 功能介绍 181
7.5.3. 端口描述 181
7.5.4. 参数描述 181
7.5.5. 例化模板 181
7.6. GTP_GRS 182
7.6.1. 支持器件 182
7.6.2. 功能介绍 182
7.6.3. 端口描述 182
7.6.4. 例化模板 182
7.7. GTP_START_E1 182

7.7.1. 支持器件 182
7.7.2. 功能介绍 182
7.7.3. 端口描述 182
7.7.4. 例化模板 183
7.8. GTP_EFUSECODE 使用说明 183
7.8.1. 支持器件 183
7.8.2. 功能介绍 183
7.8.3. 端口描述 183
7.8.4. 参数描述 183
7.8.5. 例化模板 183
7.9. GTP_IPAL_E1 使用说明 184
7.9.1. 支持器件 184
7.9.2. 功能介绍 184
7.9.3. 端口描述 184
7.9.4. 参数描述 184
7.9.5. 例化模板 184
7.10. GTP_IPAL_E2 使用说明 185
7.10.1. 支持器件 185
7.10.2. 功能介绍 185
7.10.3. 端口描述 186
7.10.4. 参数描述 187
7.10.5. 例化模板 187
7.11. GTP_SCANCHAIN_E1 使用说明 187
7.11.1. 支持器件 187
7.11.2. 功能介绍 188
7.11.3. 端口描述 188
7.11.4. 参数描述 188
7.11.5. 例化模板 188
7.11.6. 详细功能说明 189
7.12. GTP_UDID 使用说明 189
7.12.1. 支持器件 189
7.12.2. 功能介绍 189
7.12.3. 端口描述 189
7.12.4. 参数描述 189
7.12.5. 例化模板 189
7.12.6. 详细功能说明 190
7.13. GTP_JTAGIF 使用说明 190
7.13.1. 支持器件 190
7.13.2. 功能介绍 190
7.13.3. 端口描述 190
7.13.4. 参数描述 191
7.13.5. 例化模板 191
7.14. GTP_KEYRAM 使用说明 191
7.14.1. 支持器件 191
7.14.2. 功能介绍 191
7.14.3. 端口描述 192
7.14.4. 例化模板 192
7.15. GTP_ADC_E2 使用说明 192

7.15.1. 支持器件 192
7.15.2. 功能介绍 192
7.15.3. 端口描述 192
7.15.4. 参数描述 193
7.15.5. 例化模板 194
7.16. GTP_OSC_E4 使用说明 196
7.16.1. 支持器件 196
7.16.2. 功能介绍 196
7.16.3. 端口描述 196
7.16.4. 例化模板 196
7.17. GTP_PCIEGEN2 使用说明 196
7.17.1. 支持器件 196
7.17.2. 功能介绍 197
7.17.3. 端口描述 197
7.17.4. 参数描述 211
7.17.5. 例化模板 212

表目录

表 1 GTP_DFF 器件支持情况 1
表 2 GTP_DFF 端口描述 1
表 3 GTP_DFF 参数描述 1
表 4 GTP_DFF_C 器件支持情况 2
表 5 GTP_DFF_C 端口描述 2
表 6 GTP_DFF_C 参数描述 3
表 7 GTP_DFF_E 器件支持情况 3
表 8 GTP_DFF_E 端口描述 4
表 9 GTP_DFF_E 参数描述 4
表 10 GTP_DFF_CE 器件支持情况 4
表 11 GTP_DFF_CE 端口描述 5
表 12 GTP_DFF_CE 参数描述 5
表 13 GTP_DFF_P 器件支持情况 6
表 14 GTP_DFF_P 端口描述 6
表 15 GTP_DFF_P 参数描述 6
表 16 GTP_DFF_PE 器件支持情况 7
表 17 GTP_DFF_PE 端口描述 7
表 18 GTP_DFF_PE 参数描述 8
表 19 GTP_DFF_R 器件支持情况 8
表 20 GTP_DFF_R 端口描述 9
表 21 GTP_DFF_R 参数描述 9
表 22 GTP_DFF_RE 器件支持情况 9
表 23 GTP_DFF_RE 端口描述 10
表 24 GTP_DFF_RE 参数描述 10
表 25 GTP_DFF_S 器件支持情况 11
表 26 GTP_DFF_S 端口描述 11
表 27 GTP_DFF_S 参数描述 11
表 28 GTP_DFF_SE 器件支持情况 12
表 29 GTP_DFF_SE 端口描述 12
表 30 GTP_DFF_SE 参数描述 13
表 31 GTP_DLATCH 器件支持情况 14
表 32 GTP_DLATCH 端口列表 14
表 33 GTP_DLATCH 参数描述 14
表 34 GTP_DLATCH_E 器件支持情况 15
表 35 GTP_DLATCH_E 端口列表 15
表 36 GTP_DLATCH_E 参数描述 16
表 37 GTP_DLATCH_C 器件支持情况 16
表 38 GTP_DLATCH_C 端口列表 17
表 39 GTP_DLATCH_E 参数描述 17
表 40 GTP_DLATCH_CE 器件支持情况 17
表 41 GTP_DLATCH_CE 端口列表 18
表 42 GTP_DLATCH_CE 参数描述 18
表 43 GTP_DLATCH 器件支持情况 19
表 44 GTP_DLATCH_P 端口列表 19
表 45 GTP_DLATCH_CE 参数描述 20
表 46GTP_DLATCH 器件支持情况 20

表 47 GTP_DLATCH_PE 端口列表 21
表 48 GTP_DLATCH_CE 参数描述 21
表 49 GTP_ONE 器件支持情况 22
表 50 GTP_ONE 端口列表 22
表 51 GTP_ZERO 器件支持情况 22
表 52 GTP_ZERO 端口列表 23
表 53 GTP_BUF 器件支持情况 23
表 54 GTP_BUF 端口列表 23
表 55 GTP_INV 器件支持情况 24
表 56 GTP_INV 端口列表 24
表 57 GTP_LUT1 器件支持情况 25
表 58 GTP_LUT1 端口列表 25
表 59 GTP_LUT1 真值表 25
表 60 GTP_LUT1 参数列表 25
表 61 GTP_LUT2 器件支持情况 26
表 62 GTP_LUT2 端口列表 26
表 63 GTP_LUT2 真值表 26
表 64 GTP_LUT2 参数列表 26
表 65 GTP_LUT3 器件支持情况 27
表 66 GTP_LUT3 端口列表 27
表 67 GTP_LUT3 真值表 27
表 68 GTP_LUT3 参数列表 28
表 69 GTP_LUT4 器件支持情况 28
表 70 GTP_LUT4 端口列表 29
表 71 GTP_LUT4 真值表 29
表 72 GTP_LUT4 参数列表 29
表 73 GTP_LUT5 器件支持情况 30
表 74 GTP_LUT5 端口列表 30
表 75 GTP_LUT5 真值表 30
表 76 GTP_LUT5 参数 31
表 77 GTP_LUT6 器件支持情况 32
表 78 GTP_LUT6 端口 32
表 79 GTP_LUT6 真值表 32
表 80 GTP_LUT6 参数 34
表 81 GTP_LUT7 器件支持情况 34
表 82 GTP_LUT7 端口 35
表 83 GTP_LUT7 真值表 35
表 84 GTP_LUT7 参数 38
表 85 GTP_LUT8 器件支持情况 38
表 86 GTP_LUT8 端口 39
表 87 GTP_LUT8 真值表 39
表 88 GTP_LUT8 参数 45
表 89 GTP_LUT6CARRY 器件支持情况 45
表 90 GTP_LUT6CARRY 端口 46
表 91 GTP_LUT6CARRY 参数 46
表 92 GTP_LUT6D 器件支持情况 47
表 93 GTP_LUT6D 端口 47
表 94 GTP_LUT6D 参数 48

表 95 GTP_LUT6D 参数真值表 48
表 96 GTP_MUX2LUT7 器件支持情况 50
表 97 GTP_MUX2LUT7 端口 51
表 98 GTP_MUX2LUT8 器件支持情况 51
表 99 GTP_MUX2LUT8 端口 52
表 100 GTP_ROM32X1 器件支持情况 53
表 101 GTP_ ROM32X1 端口列表 53
表 102 GTP_ ROM32X1 参数列表 54
表 103 GTP_ROM32X2 器件支持情况 55
表 104 GTP_ ROM32X2 端口列表 55
表 105 GTP_ ROM32X2 参数列表 55
表 106 GTP_ ROM64X1 器件支持情况 57
表 107 GTP_ ROM64X1 端口列表 57
表 108 GTP_ ROM64X1 参数列表 57
表 109 GTP_ ROM128X1 器件支持情况 58
表 110 GTP_ ROM128X1 端口列表 59
表 111 GTP_ ROM128X1 参数列表 59
表 112 GTP_ ROM256X1 器件支持情况 60
表 113 GTP_ ROM256X1 端口列表 61
表 114 GTP_ ROM256X1 参数列表 61
表 115 GTP_ RAM32X1SP 器件支持情况 62
表 116 GTP_ RAM32X1SP 端口列表 63
表 117 GTP_ RAM32X1SP 参数列表 63
表 118 GTP_RAM32X1DP 器件支持情况 64
表 119 GTP_ RAM32X1DP 端口列表 65
表 120 GTP_ RAM32X1DP 参数列表 65
表 121 GTP_RAM32X2SP 器件支持情况 66
表 122 GTP_ RAM32X2SP 端口列表 67
表 123 GTP_ RAM32X2SP 参数列表 67
表 124 GTP_RAM32X2DP 器件支持情况 68
表 125 GTP_ RAM32X2DP 端口列表 68
表 126 GTP_ RAM32X2DP 参数列表 69
表 127 GTP_ RAM64X1SP 器件支持情况 69
表 128 GTP_ RAM64X1SP 端口列表 70
表 129 GTP_ RAM64X1SP 参数列表 70
表 130 GTP_RAM64X1DP 器件支持情况 71
表 131 GTP_RAM64X1DP 端口列表 72
表 132 GTP_RAM64X1DP 参数列表 72
表 133 GTP_ RAM128X1SP 器件支持情况 73
表 134 GTP_ RAM128X1SP 端口列表 74
表 135 GTP_ RAM128X1SP 参数列表 74
表 136 GTP_RAM128X1DP 器件支持情况 75
表 137 GTP_RAM128X1DP 端口列表 75
表 138 GTP_RAM128X1DP 参数列表 76
表 139 GTP_RAM256X1SP 器件支持情况 77
表 140 GTP_ RAM256X1SP 端口列表 77
表 141 GTP_ RAM256X1SP 参数列表 77
表 142 GTP_DRM36K_E1 器件支持情况 78

表 143 GTP_ DRM36K_E1 端口列表 79
表 144 GTP_DRM36K_E1 参数列表 80
表 145 GTP_DRM18K_E1 器件支持情况 90
表 146 GTP_DRM18K_E1 端口列表 91
表 147 GTP_DRM18K_E1 参数列表 92
表 148 GTP_FIFO36K_E1 器件支持情况 97
表 149 GTP_FIFO36K_E1 端口列表 98
表 150 GTP_FIFO36K_E1 参数列表 99
表 151 GTP_FIFO18K_E1 器件支持情况 100
表 152 GTP_FIFO18K_E1 端口列表 101
表 153 GTP_FIFO18K_E1 参数列表 101
表 154 GTP_INBUF 器件支持情况 104
表 155 GTP_INBUF 端口列表描述 104
表 156 GTP_INBUF 参数列表 104
表 157 GTP_INBUF 参数配置列表 105
表 158 GTP_INBUFG 器件支持情况 105
表 159 GTP_INBUFG 端口列表描述 106
表 160 GTP_INBUFG 参数列表描述 106
表 161 GTP_INBUFG 参数有效值列表 106
表 162 GTP_INBUFDS 器件支持情况 107
表 163 GTP_INBUFDS 端口列表描述 107
表 164 GTP_INBUFDS 参数列表 107
表 165 GTP_INBUFDS 参数有效值列表 108
表 166 GTP_INBUFGDS 器件支持情况 108
表 167 GTP_INBUFGDS 端口列表描述 109
表 168 GTP_INBUFGDS 参数描述 109
表 169 GTP_INBUFGDS 参数有效值列表 109
表 170 GTP_INBUFE 器件支持情况 110
表 171 GTP_INBUFE 端口列表描述 110
表 172 GTP_INBUFE 参数列表描述 111
表 173 GTP_INBUFE 参数有效值列表 111
表 174 GTP_INBUFEDS 器件支持情况 111
表 175 GTP_INBUFEDS 端口列表描述 112
表 176 GTP_INBUFEDS 参数列表描述 112
表 177 GTP_INBUFEDS 参数有效值列表 112
表 178 GTP_OUTBUF 器件支持情况 113
表 179 GTP_OUTBUF 端口列表描述 113
表 180 GTP_OUTBUF 参数描述 113
表 181 GTP_OUTBUF 参数有效值列表 113
表 182 GTP_OUTBUFT 器件支持情况 114
表 183 GTP_OUTBUFT 端口列表描述 115
表 184 GTP_OUTBUFT 参数描述 115
表 185 GTP_OUTBUFT 参数有效值列表 115
表 186 GTP_OUTBUFDS 器件支持情况 116
表 187 GTP_OUTBUFDS 端口列表描述 116
表 188 GTP_OUTBUFDS 参数列表描述 117
表 189 GTP_OUTBUFTDS 器件支持情况 117
表 190 GTP_OUTBUFTDS 端口列表描述 117

表 191 GTP_OUTBUFTDS 参数描述 118
表 192 GTP_OUTBUFCO 器件支持情况 118
表 193 GTP_OUTBUFCO 端口列表信息 118
表 194 GTP_OUTBUFCO 参数列表信息 119
表 195 GTP_OUTBUFTCO 器件支持情况 119
表 196 GTP_OUTBUFTCO 端口列表描述 120
表 197 GTP_OUTBUFTCO 参数描述 120
表 198 GTP_IOBUF 器件支持情况 120
表 199 GTP_IOBUF 端口列表描述 121
表 200 GTP_IOBUF 参数列表描述 121
表 201 GTP_IOBUF 参数有效值列表 121
表 202 GTP_IOBUFCO 器件支持情况 122
表 203 GTP_IOBUFCO 端口列表描述 123
表 204 GTP_IOBUFCO 参数列表描述 123
表 205 GTP_IOBUFDS 器件支持情况 124
表 206 GTP_IOBUFDS 端口列表描述 124
表 207 GTP_IOBUFDS 参数列表描述 125
表 208GTP_IOBUF_RX_MIPI 器件支持情况 125
表 209 GTP_IOBUF_RX_MIPI 端口列表描述 126
表 210 GTP_IOBUF_RX_MIPI 参数列表描述 126
表 211 GTP_IOBUFE 器件支持情况 127
表 212 GTP_IOBUFE 端口列表描述 128
表 213 GTP_IOBUFE 参数列表描述 128
表 214 GTP_IOBUFE 参数有效值列表 128
表 215 GTP_IOBUFECO 器件支持情况 129
表 216 GTP_IOBUFECO 端口列表描述 130
表 217 GTP_IOBUFECO 参数列表描述 130
表 218 GTP_IOBUFECO 参数有效值列表 130
表 219 GTP_IOBUFEDS 器件支持情况 131
表 220 GTP_IOBUFEDS 端口列表描述 131
表 221 GTP_IOBUFEDS 参数列表描述 132
表 222 GTP_CLKBUFG 器件支持情况 133
表 223 GTP_CLKBUFG 的端口说明 133
表 224 GTP_CLKBUFGCE 器件支持情况 133
表 225 GTP_CLKBUFGCE 的端口说明 134
表 226 GTP_CLKBUFGCE 参数列表描述 134
表 227 GTP_CLKBUFGMUX 器件支持情况 135
表 228 GTP_CLKBUFGMUX 的端口说明 135
表 229 GTP_CLKBUFGMUX 的参数说明 135
表 230 GTP_CLKBUFR 器件支持情况 137
表 231 GTP_CLKBUFR 的端口说明 137
表 232 GTP_IOCLKBUF 器件支持情况 137
表 233 GTP_IOCLKBUF 端口说明 138
表 234 GTP_IOCLKBUF 的参数说明 138
表 235 GTP_IOCLKDIV_E2 器件支持情况 139
表 236 GTP_IOCLKDIV_E2 的端口说明 139
表 237 GTP_IOCLKDIV_E2 参数列表描述 140
表 238 GTP_IOCLKDIV_E3 器件支持情况 140

表 239 GTP_IOCLKDIV_E3 的端口说明 141
表 240 GTP_IOCLKDIV_E2 参数列表描述 141
表 241 GTP_CLKBUFMCE 器件支持情况 142
表 242 GTP_CLKBUFMCE 的端口说明 142
表 243 GTP_IOCLKDIV_E2 参数列表描述 142
表 244 GTP_CLKBUFM 器件支持情况 143
表 245 GTP_CLKBUFM 的端口说明 143
表 246 GTP_CLKBUFXCE 器件支持情况 144
表 247 GTP_CLKBUFXCE 的端口说明 144
表 248 GTP_CLKBUFXCE 参数列表描述 144
表 249 GTP_CLKBUFX 器件支持情况 145
表 250 GTP_CLKBUFX 的端口说明 145
表 251 GTP_GPLL 器件支持情况 146
表 252 GTP_GPLL 的端口说明 146
表 253 GTP_GPLL 参数列表描述 148
表 254 GTP_PPLL 器件支持情况 153
表 255 GTP_PPLL 的端口说明 154
表 256 GTP_PPLL 参数列表描述 155
表 257 GTP_DLL_E2 器件支持情况 159
表 258 GTP_DLL_E2 的端口说明 159
表 259 GTP_DLL_E2 参数列表描述 160
表 260 GTP_CLKPD 器件支持情况 161
表 261 GTP_CLKPD 的端口说明 161
表 262 GTP_DDC_E2 器件支持情况 162
表 263 GTP_DDC_E2 的端口说明 163
表 264 GTP_DDC_E2 参数列表描述 163
表 265 GTP_APM_E2 器件支持情况 166
表 266 GTP_APM_E2 的端口说明 166
表 267 GTP_APM_E2 参数列表描述 167
表 268 GTP_ISERDES_E2 器件支持情况 169
表 269 GTP_ISERDES_E2 的端口说明 170
表 270 GTP_ISERDES_E2 参数列表描述 171
表 271 GTP_OSERDES_E2 器件支持情况 174
表 272 GTP_OSERDES_E2 的端口说明 175
表 273 GTP_OSERDES_E2 参数列表描述 175
表 274 GTP_IODELAY_E2 器件支持情况 179
表 275 GTP_IODELAY_E2 的端口说明 180
表 276 GTP_IODELAY_E2 参数列表描述 180
表 277 GTP_ZEROHOLDDELAY 器件支持情况 180
表 278 GTP_ZEROHOLDDELAY 的端口说明 181
表 279 GTP_ZEROHOLDDELAY 参数列表描述 181
表 280 GTP_GRS 器件支持情况 182
表 281 GTP_GRS 的端口说明 182
表 282 GTP_GRS 器件支持情况 182
表 283 GTP_GRS 的端口说明 182
表 284 GTP_EFUSECODE 器件支持情况 183
表 285 GTP_EFUSECODE 端口列表 183
表 286 GTP_EFUSECODE 参数列表 183

表 287 GTP_IPAL_E1 器件支持情况 184
表 288 GTP_IPAL_E1 端口列表 184
表 289 GTP_IPAL_E1 参数列表 184
表 290 GTP_IPAL_E2 器件支持情况 185
表 291 GTP_IPAL_E2 仿真支持的配置寄存器 186
表 292 GTP_IPAL_E2 端口列表 186
表 293 GTP_IPAL_E2 参数列表 187
表 294 GTP_SCANCHAIN_E1 器件支持情况 187
表 295 GTP_SCANCHAIN_E1 端口列表 188
表 296 GTP_SCANCHAIN_E1 参数列表 188
表 297 GTP_UDID 器件支持情况 189
表 298 GTP_UDID 端口列表 189
表 299 GTP_UDID 参数列表 189
表 300 GTP_JTAGIF 器件支持情况 190
表 301 GTP_JTAGIF 仿真支持的配置寄存器 190
表 302 GTP_JTAGIF 端口列表 190
表 303 GTP_JTAGIF 参数列表 191
表 304 GTP_ KEYRAM 器件支持情况 191
表 305 GTP_KEYRAM 端口列表 192
表 306 GTP_ADC_E2 器件支持情况 192
表 307 GTP_ADC_E2 端口列表 192
表 308 GTP_ADC_E2 参数列表 193
表 309 GTP_OSC_E4 器件支持情况 196
表 310 GTP_OSC_E4 端口列表 196
表 311 GTP_PCIEGEN2 器件支持情况 196
表 312 GTP_PCIEGEN2 端口列表 197
表 313 GTP_ADC_E2 参数列表 211

图目录

图 1 GTP_DFF 1
图 2 GTP_DFF_C 2
图 3 GTP_DFF_E 3
图 4 GTP_DFF_CE 5
图 5 GTP_DFF_P 6
图 6 GTP_DFF_PE 7
图 7 GTP_DFF_R 8
图 8 GTP_DFF_RE 10
图 9 GTP_DFF_S 11
图 10 GTP_DFF_SE 12
图 11 GTP_DLATCH 示意图 14
图 12 GTP_DLATCH_E 示意图 15
图 13 GTP_DLATCH_C 示意图 17
图 14 GTP_DLATCH_CE 示意图 18
图 15 GTP_DLATCH_P 示意图 19
图 16 GTP_DLATCH_PE 示意图 20
图 17 GTP_ONE 结构图 22
图 18 GTP_ZERO 结构图 23
图 19 GTP_BUF 结构图 23
图 20 GTP_INV 结构图 24
图 21 GTP_LUT1 结构图 25
图 22 GTP_LUT2 结构图 26
图 23 GTP_LUT3 结构图 27
图 24 GTP_LUT4 结构图 28
图 25 GTP_LUT5 结构图 30
图 26 GTP_LUT6 结构图 32
图 27 GTP_LUT7 结构图 35
图 28 GTP_LUT8 结构图 39
图 29 GTP_LUT6CARRY 结构图 46
图 30 GTP_LUT6D 结构图 47
图 31 GTP_MUX2LUT7 结构图 51
图 32 GTP_MUX2LUT8 结构图 52
图 33 GTP_ ROM32X1 结构框图 53
图 34 GTP_ ROM32X1 波形示意图 54
图 35 GTP_ ROM32X2 结构框图 55
图 36 GTP_ ROM32X2 波形示意图 56
图 37 GTP_ ROM64X1 结构框图 57
图 38 GTP_ ROM64X1 波形示意图 58
图 39 GTP_ ROM128X1 结构框图 59
图 40 GTP_ ROM128X1 波形示意图 60
图 41 GTP_ ROM256X1 结构框图 61
图 42 GTP_ROM256X1 波形示意图 62
图 43 GTP_RAM32X1SP 结构框图 63
图 44 GTP_RAM32X1SP 波形示意图 64
图 45 GTP_RAM32X1DP 结构框图 65
图 46 GTP_RAM32X1DP 波形示意图 66

图 47 GTP_RAM32X2SP 结构框图 67
图 48 GTP_RAM32X2DP 结构框图 68
图 49 GTP_RAM64X1SP 结构框图 70
图 50 GTP_RAM64X1SP 波形示意图 71
图 51 GTP_RAM64X1DP 结构框图 71
图 52 GTP_RAM64X1DP 波形示意图 73
图 53 GTP_RAM128X1SP 结构框图 73
图 54 GTP_RAM128X1SP 波形示意图 74
图 55 GTP_RAM128X1DP 结构框图 75
图 56 GTP_RAM128X1DP 波形示意图 76
图 57 GTP_RAM256X1SP 结构框图 77
图 58 GTP_RAM256X1SP 波形示意图 78
图 59 GTP_DRM36K_E1 结构框图 79
图 60 GTP_DRM18K_E1 结构框图 91
图 61 GTP_FIFO36K 结构框图 98
图 62 GTP_FIFO18K 结构框图 101
图 63 GTP_INBUF 104
图 64 GTP_INBUFG 106
图 65 GTP_INBUFDS 107
图 66 GTP_INBUFGDS 109
图 67 GTP_INBUFE 110
图 68 GTP_INBUFEDS 112
图 69 GTP_OUTBUF 113
图 70 GTP_OUTBUFT 115
图 71 GTP_OUTBUFDS 116
图 72 GTP_OUTBUFTDS 117
图 73 GTP_OUTBUFCO 118
图 74 GTP_OUTBUFTCO 119
图 75 GTP_IOBUF 121
图 76 GTP_IOBUFCO 123
图 77 GTP_IOBUFDS 124
图 78 GTP_IOBUF_RX_MIPI 126
图 79 GTP_IOBUFE 127
图 80 GTP_IOBUFECO 129
图 81 GTP_IOBUFEDS 131
图 82 GTP_CLKBUFGCE 时序图（DEFAULT_VALUE=0） 134
图 83 GTP_CLKBUFGCE 时序图（DEFAULT_VALUE=1） 135
图 84 GTP_CLKBUFGMUX 的参数 TRIGGER_MODE="NORMAL"的时序图 136
图 85 GTP_CLKBUFGMUX 的参数 TRIGGER_MODE="NEGEDGE"的时序图 137
图 86 GTP_CLKBUFR 的时序图 137
图 87 GATEN="FALSE"的 GTP_IOCLKBUF 时序图 138
图 88 GATEN="TRUE "的 GTP_IOCLKBUF 时序图 139
图 89 GTP_IOCLKDIV_E2 结构图 139
图 90 GTP_IOCLKDIV_E3 结构图 141
图 91 GTP_CLKBUFMCE 结构图 142
图 92 GTP_CLKBUFM 结构图 143
图 93 GTP_CLKBUFXCE 结构图 144
图 94 GTP_CLKBUFX 结构图 145

图 95 GTP_GPLL 结构框图 146
图 96 GTP_PPLL 结构框图 153
图 97 GTP_DLL_E2 结构框图 159
图 98 GTP_CLKPD 结构框图 161
图 99 GTP_DDC_E2 结构框图 163
图 100 GTP_APM_E2 结构框图 166
图 101 GTP_ISERDES _E2 结构框图 170
图 102 GTP_OSERDES _E2 结构框图 174
图 103 GTP_IODELAY_E2 结构框图 180
图 104 GTP_ZEROHOLDDELAY 结构框图 181
图 105 GTP_IPAL_E2 结构图 185
图 106 GTP_JTAGIF 结构图 190
图 107 GTP_KEYRAM 结构框图 191
图 108 GTP_ADC_E2 结构图 192
图 109 GTP_OSC_E4 结构图 196
图 110 GTP_PCIEGEN2 结构图 197

1. 触发器 GTP 使用说明

1.1. 总体介绍

GTP_DFF 系列 GTP 主要实现触发器相关功能。

1.2. GTP_DFF 使用说明

1.2.1. 支持器件

表 1 GTP_DFF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.2.2. 功能介绍

GTP_DFF 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发，把输入信号传递给输出信号。上电输出为低。




图 1 GTP_DFF

1.2.3. 端口描述

表 2 GTP_DFF 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号

1.2.4. 参数描述

表 3 GTP_DFF 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.2.5. 例化模板

```
GTP_DFF #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_inst (
.Q  (qout),
.CLK(clk),
.D  (d)
);
```

1.3. GTP_DFF_C 使用说明

1.3.1. 支持器件

表 4 GTP_DFF_C 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.3.2. 功能介绍

GTP_DFF_C 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发，把输入信号传递给输出信号。异步清零。




图 2 GTP_DFF_C

1.3.3. 端口描述

表 5 GTP_DFF_C 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
C	输入	异步清零信号

1.3.4. 参数描述

表 6 GTP_DFF_C 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.3.5. 例化模板

```
GTP_DFF_C #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_C_inst (
.Q(qout),
.C(clear),
.CLK(clk),
.D(d)
);
```

1.4. GTP_DFF_E 使用说明

1.4.1. 支持器件

表 7 GTP_DFF_E 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.4.2. 功能介绍

GTP_DFF_E 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发且 CE 为高时，把输入信号传递给输出信号。




图 3 GTP_DFF_E

1.4.3. 端口描述

表 8 GTP_DFF_E 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
CE	输入	使能信号，高有效

1.4.4. 参数描述

表 9 GTP_DFF_E 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.4.5. 例化模板

```
GTP_DFF_E #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_E_inst (
.Q(q),
.CE(ce),
.CLK(clk),
.D(d)
);
```

1.5. GTP_DFF_CE 使用说明

1.5.1. 支持器件

表 10 GTP_DFF_CE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.5.2. 功能介绍

GTP_DFF_CE 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发且 CE 为高时，把输入信号传递给输出信号。异步清零。




图 4 GTP_DFF_CE

1.5.3. 端口描述

表 11 GTP_DFF_CE 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
C	输入	异步清零信号
CE	输入	使能信号，高有效

1.5.4. 参数描述

表 12 GTP_DFF_CE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.5.5. 例化模板

```
GTP_DFF_CE #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_CE_inst (
.Q      (q  ),
.C      (c  ),
.CE     (ce ),
.CLK    (clk),
.D      (d  )
);
```

1.6. GTP_DFF_P 使用说明

1.6.1. 支持器件

表 13 GTP_DFF_P 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.6.2. 功能介绍

GTP_DFF_P 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发，把输入信号传递给输出信号。异步置位。




图 5 GTP_DFF_P

1.6.3. 端口描述

表 14 GTP_DFF_P 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
P	输入	异步置位信号

1.6.4. 参数描述

表 15 GTP_DFF_P 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.6.5. 例化模板

```
GTP_DFF_P #(
```

```
.GRS_EN("TRUE"),
.INIT(1'b1)
) GTP_DFF_P_inst (
.Q(q),
.CLK(clk),
.D(d),
.P(p)
);
```

1.7. GTP_DFF_PE 使用说明

1.7.1. 支持器件

表 16 GTP_DFF_PE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.7.2. 功能介绍

GTP_DFF_PE 是一个带数据输入 D 和数据输出 Q 的 D 触发器，CE 为高时在时钟上升沿触发，把输入信号传递给输出信号。异步置位。




图 6 GTP_DFF_PE

1.7.3. 端口描述

表 17 GTP_DFF_PE 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
P	输入	异步置位信号
CE	输入	使能信号，高有效

1.7.4. 参数描述

表 18 GTP_DFF_PE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.7.5. 例化模板

```
GTP_DFF_PE #(
.GRS_EN("TRUE"),
.INIT(1'b1)
) GTP_DFF_PE_inst (
.Q(q),
.CE(ce),
.CLK(clk),
.D(d),
.P(p)
);
```

1.8. GTP_DFF_R 使用说明

1.8.1. 支持器件

表 19 GTP_DFF_R 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.8.2. 功能介绍

GTP_DFF_R 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发，把输入信号传递给输出信号。同步清零。




图 7 GTP_DFF_R

1.8.3. 端口描述

表 20 GTP_DFF_R 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
R	输入	同步清零信号

1.8.4. 参数描述

表 21 GTP_DFF_R 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.8.5. 例化模板

```
GTP_DFF_R #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_R_inst (
.Q(q),
.CLK(clk),
.D(d),
.R(r)
);
```

1.9. GTP_DFF_RE 使用说明

1.9.1. 支持器件

表 22 GTP_DFF_RE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.9.2. 功能介绍

GTP_DFF_RE 是一个带数据输入 D 和数据输出 Q 的 D 触发器，CE 为高时在时钟上升沿触发，把输入信号传递给输出信号。同步清零。




图 8 GTP_DFF_RE

1.9.3. 端口描述

表 23 GTP_DFF_RE 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
R	输入	同步清零信号
CE	输入	使能信号，高有效

1.9.4. 参数描述

表 24 GTP_DFF_RE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.9.5. 例化模板

```
GTP_DFF_RE #(
.GRS_EN("TRUE"),
.INIT(1'b0)
) GTP_DFF_RE_inst (
.Q(q),
.CE(ce),
.CLK(clk),
.D(d),
.R(r)
);
```

1.10. GTP_DFF_S 使用说明

1.10.1. 支持器件

表 25 GTP_DFF_S 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.10.2. 功能介绍

GTP_DFF_S 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发，把输入信号传递给输出信号。同步置位。




图 9 GTP_DFF_S

1.10.3. 端口描述

表 26 GTP_DFF_S 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
S	输入	同步置位信号

1.10.4. 参数描述

表 27 GTP_DFF_S 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.10.5. 例化模板

```
GTP_DFF_S #(
```

```
.GRS_EN("TRUE"),
.INIT(1'b1)
) GTP_DFF_S_inst (
.Q(q),
.CLK(clk),
.D(d),
.S(s)
);
```

1.11. GTP_DFF_SE 使用说明

1.11.1. 支持器件

表 28 GTP_DFF_SE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

1.11.2. 功能介绍

GTP_DFF_SE 是一个带数据输入 D 和数据输出 Q 的 D 触发器，时钟上升沿时触发且 CE 为高时，把输入信号传递给输出信号。同步置位。




图 10 GTP_DFF_SE

1.11.3. 端口描述

表 29 GTP_DFF_SE 端口描述

端口名称	方向	功能描述
CLK	输入	输入时钟
D	输入	触发器输入信号
Q	输出	触发器输出信号
S	输入	同步置位信号
CE	输入	使能信号，高有效

1.11.4. 参数描述

表 30 GTP_DFF_SE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由全局复位信号异步触发

1.11.5. 例化模板

```
GTP_DFF_SE #(
.GRS_EN("TRUE"),
.INIT(1'b1)
) GTP_DFF_SE_inst (
.Q(q),
.CE(ce),
.CLK(clk),
.D(d),
.S(s)
);
```

2. 锁存器 GTP 使用说明

2.1. 总体介绍

GTP_DLATCH 系列 GTP 主要实现锁存器相关功能。

2.2. GTP_DLATCH 使用说明

2.2.1. 支持器件

表 31 GTP_DLATCH 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.2.2. 功能介绍

GTP_DLATCH 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平的时候，把输入信号传递给输出信号。




图 11 GTP_DLATCH 示意图

2.2.3. 端口描述

表 32 GTP_DLATCH 端口列表

端口名称	方向	功能描述
G	输入	电平输入
D	输入	触发器输入信号
Q	输出	触发器输出信号

2.2.4. 参数描述

表 33 GTP_DLATCH 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能

INIT	<binary>	1'b0, 1'b1	1'b0	初值，由 GRS_N 来控制

2.2.5. 例化模板

```
GTP_DLATCH#(
.INIT(1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
GTP_DLATCH_inst (
.Q (q),
.D (d),
.G (g)
);
```

2.3. GTP_DLATCH_E 使用说明

2.3.1. 支持器件

表 34 GTP_DLATCH_E 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.3.2. 功能介绍

GTP_DLATCH_E 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平且 GE 为高时，把输入信号传递给输出信号。




图 12 GTP_DLATCH_E 示意图

2.3.3. 端口描述

表 35 GTP_DLATCH_E 端口列表

端口名称	方向	功能描述
G	输入	输入电平
D	输入	触发器输入信号

Q	输出	触发器输出信号
GE	输入	使能信号，高有效

2.3.4. 参数描述

表 36 GTP_DLATCH_E 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值

2.3.5. 例化模板

```
GTP_DLATCH_E#(
.INIT (1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
GTP_DLATCH_E_inst (
.Q (q),
.D (d),
.G (g),
.GE (en)
);
```

2.4. GTP_DLATCH_C 使用说明

2.4.1. 支持器件

表 37 GTP_DLATCH_C 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.4.2. 功能介绍

GTP_DLATCH_C 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平时，把输入信号传递给输出信号。异步清零。




图 13 GTP_DLATCH_C 示意图

2.4.3. 端口描述

表 38 GTP_DLATCH_C 端口列表

端口名称	方向	功能描述
G	输入	输入电平
D	输入	触发器输入信号
Q	输出	触发器输出信号
C	输入	异步清零信号

2.4.4. 参数描述

表 39 GTP_DLATCH_E 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由 GRS_N 来控制

2.4.5. 例化模板

```
GTP_DLATCH_C#(
.INIT(1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
GTP_DLATCH_C_inst (
.Q (q),
.D (d),
.G (g),
.C (c)
);
```

2.5. GTP_DLATCH_CE 使用说明

2.5.1. 支持器件

表 40 GTP_DLATCH_CE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.5.2. 功能介绍

GTP_DLATCH_CE 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平且 GE 为高时，把输入信号传递给输出信号。异步清零。




图 14 GTP_DLATCH_CE 示意图

2.5.3. 端口描述

表 41 GTP_DLATCH_CE 端口列表

端口名称	方向	功能描述
G	输入	输入电平
D	输入	触发器输入信号
Q	输出	触发器输出信号
C	输入	异步清零信号
GE	输入	使能信号，高有效

2.5.4. 参数描述

表 42 GTP_DLATCH_CE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由 GRS_N 来控制

2.5.5. 例化模板

```
GTP_DLATCH_CE#(
.INIT(1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
```

```
GTP_DLATCH_CE_inst (
.Q (q),
.D (d),
.G (g),
.C (c),
.GE (ge)
);
```

2.6. GTP_DLATCH_P 使用说明

2.6.1. 支持器件

表 43 GTP_DLATCH 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.6.2. 功能介绍

GTP_DLATCH_P 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平时，把输入信号传递给输出信号。异步置位。




图 15 GTP_DLATCH_P 示意图

2.6.3. 端口描述

表 44 GTP_DLATCH_P 端口列表

端口名称	方向	功能描述
G	输入	输入电平
D	输入	触发器输入信号
Q	输出	触发器输出信号
P	输入	异步置位信号

2.6.4. 参数描述

表 45 GTP_DLATCH_CE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由 GRS_N 来控制

2.6.5. 例化模板

```
GTP_DLATCH_P#(
.INIT(1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
GTP_DLATCH_P_inst (
.Q (q),
.D (d),
.G (g),
.P (p)
);
```

2.7. GTP_DLATCH_PE 使用说明

2.7.1. 支持器件

表 46GTP_DLATCH 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

2.7.2. 功能介绍

GTP_DLATCH_PE 是一个带数据输入 D 和数据输出 Q 的锁存器，G 为高电平且 GE 为高时，把输入信号传递给输出信号。异步置位。




图 16 GTP_DLATCH_PE 示意图

2.7.3. 端口描述

表 47 GTP_DLATCH_PE 端口列表

端口名称	方向	功能描述
G	输入	输入电平
D	输入	触发器输入信号
Q	输出	触发器输出信号
P	输入	异步置位信号
GE	输入	使能信号，高有效

2.7.4. 参数描述

表 48 GTP_DLATCH_CE 参数描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	"TRUE"，"FALSE"	"TRUE"	全局复位信号使能
INIT	<binary>	1'b0, 1'b1	1'b0	初值，由 GRS_N 来控制

2.7.5. 例化模板

```
GTP_DLATCH_PE#(
.INIT(1'b0),
.GRS_EN("TURE")//"TURE"; "FALSE"
)
GTP_DLATCH_PE_inst (
.Q (q),
.D (d),
.G (g),
.P (p),
.GE (en)
);
```

3. LUT 相关 GTP 使用说明

3.1. GTP_ONE 使用说明

3.1.1. 支持器件

表 49 GTP_ONE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.1.2. 功能介绍

GTP_ONE 输出高电平。如下图所示：




图 17 GTP_ONE 结构图

3.1.3. 端口描述

表 50 GTP_ONE 端口列表

端口名称	方向	功能描述
Z	输出	高电平输出

3.1.4. 例化模板

```
GTP_ONE GTP_ONE_inst (
.Z  (Z)
);
```

3.2. GTP_ZERO 使用说明

3.2.1. 支持器件

表 51 GTP_ZERO 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.2.2. 功能介绍

GTP_ZERO 输出低电平。结构图如下所示：




图 18 GTP_ZERO 结构图

3.2.3. 端口描述

表 52 GTP_ZERO 端口列表

端口名称	方向	功能描述
Z	输出	低电平输出

3.2.4. 例化模板

```
GTP_ZERO GTP_ZERO_inst (
.Z  (z)
);
```

3.3. GTP_BUF 使用说明

3.3.1. 支持器件

表 53 GTP_BUF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.3.2. 功能介绍

GTP_BUF 是一个通用的 1bit 的 BUFFER，结构图如下所示：




图 19 GTP_BUF 结构图

3.3.3. 端口描述

表 54 GTP_BUF 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I	输入	输入信号

3.3.4. 例化模板

```
GTP_BUF GTP_BUF_inst (
.I  (I),
.Z  (Z)
);
```

3.3.5. 详细功能说明

这个 GTP 并不是必须的，MAP 后软件会优化掉 GTP_BUF。

3.4. GTP_INV 使用说明

3.4.1. 支持器件

表 55 GTP_INV 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.4.2. 功能介绍

GTP_INV 是一个反向器。结构图如下所示：




图 20 GTP_INV 结构图

3.4.3. 端口描述

表 56 GTP_INV 端口列表

端口名称	方向	功能描述
Z	输出	反向输出信号
I	输入	输入信号

3.4.4. 例化模板

```
GTP_INV  GTP_INV_inst (
.I  (i),
.Z  (z)
);
```

3.5. GTP_LUT1 使用说明

3.5.1. 支持器件

表 57 GTP_LUT1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.5.2. 功能介绍

GTP_LUT1 是 1bit 输入 1bit 输出的查找表。其结构框图如下所示：




图 21 GTP_LUT1 结构图

3.5.3. 端口描述

表 58 GTP_LUT1 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号

真值表：

表 59 GTP_LUT1 真值表

输入	输出
I0	Z
0	INIT[0]
1	INIT[1]

3.5.4. 参数描述

表 60 GTP_LUT1 参数列表

参数名称	描述	默认值	有效值
INIT	输出配置参数	2'h0	0~3

3.5.5. 例化模板

```
GTP_LUT1
#(
.INIT       (2'h0)
)GTP_LUT1_inst (
.Z          (z),
.I0         (i0)
);
```

3.6. GTP_LUT2 使用说明

3.6.1. 支持器件

表 61 GTP_LUT2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.6.2. 功能介绍

GTP_LUT2 是一个两输入查找表，不同的 INIT 参数值对应 LUT2 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 22 GTP_LUT2 结构图

3.6.3. 端口描述

表 62 GTP_LUT2 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号

真值表：

表 63 GTP_LUT2 真值表

输入		输出
I1	I0	Z
0	0	INIT[0]
0	1	INIT[1]
1	0	INIT[2]
1	1	INIT[3]

3.6.4. 参数描述

表 64 GTP_LUT2 参数列表

参数名称	描述	默认值	有效值
INIT	输出配置参数	4'h0	0~15

3.6.5. 例化模板

```
GTP_LUT2
#(
.INIT    (4'h0)
)GTP_LUT2_inst (
.Z       (z),
.I0      (i0),
.I1      (i1)
);
```

3.7. GTP_LUT3 使用说明

3.7.1. 支持器件

表 65 GTP_LUT3 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.7.2. 功能介绍

GTP_LUT3 是一个三输入查找表，不同的 INIT 参数值对应 LUT3 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 23 GTP_LUT3 结构图

3.7.3. 端口描述

表 66 GTP_LUT3 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号

真值表：

表 67 GTP_LUT3 真值表

输入			输出
I2	I1	I0	Z
0	0	0	INIT[0]
0	0	1	INIT[1]
0	1	0	INIT[2]

0	1	1	INIT[3]
1	0	0	INIT[4]
1	0	1	INIT[5]
1	1	0	INIT[6]
1	1	1	INIT[7]

3.7.4. 参数描述

表 68 GTP_LUT3 参数列表

参数名称	描述	默认值	有效值
INIT	输出配置参数	8'h00	0~255

3.7.5. 例化模板

```
GTP_LUT3
#(
.INIT        (8'h00)
)GTP_LUT3_inst (
.Z           (z),
.I0          (i0),
.I1          (i1),
.I2          (i2)
);
```

3.8. GTP_LUT4 使用说明

3.8.1. 支持器件

表 69 GTP_LUT4 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.8.2. 功能介绍

GTP_LUT4 是一个 4 输入查找表，不同的 INIT 参数值对应 LUT4 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 24 GTP_LUT4 结构图

3.8.3. 端口描述

表 70 GTP_LUT4 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号

真值表：

表 71 GTP_LUT4 真值表

输入				输出
I3	I2	I1	I0	Z
0	0	0	0	INIT[0]
0	0	0	1	INIT[1]
0	0	1	0	INIT[2]
0	0	1	1	INIT[3]
0	1	0	0	INIT[4]
0	1	0	1	INIT[5]
0	1	1	0	INIT[6]
0	1	1	1	INIT[7]
1	0	0	0	INIT[8]
1	0	0	1	INIT[9]
1	0	1	0	INIT[10]
1	0	1	1	INIT[11]
1	1	0	0	INIT[12]
1	1	0	1	INIT[13]
1	1	1	0	INIT[14]
1	1	1	1	INIT[15]

3.8.4. 参数描述

表 72 GTP_LUT4 参数列表

参数名称	描述	默认值	有效值
INIT	输出配置参数	16'h0000	0~2^16-1

3.8.5. 例化模板

```
GTP_LUT4
#(
.INIT    (16'h0000)
)GTP_LUT4_inst (
.Z       (z),
.I0      (i0),
.I1      (i1),
.I2      (i2),
.I3      (i3)
);
```

3.9. GTP_LUT5 使用说明

3.9.1. 支持器件

表 73 GTP_LUT5 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.9.2. 功能介绍

GTP_LUT5 是一个 5 输入查找表，不同的 INIT 参数值对应 LUT5 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 25 GTP_LUT5 结构图

3.9.3. 端口描述

表 74 GTP_LUT5 端口列表

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号

真值表：

表 75 GTP_LUT5 真值表

输入					输出
I4	I3	I2	I1	I0	Z
0	0	0	0	0	INIT[0]
0	0	0	0	1	INIT[1]
0	0	0	1	0	INIT[2]
0	0	0	1	1	INIT[3]
0	0	1	0	0	INIT[4]
0	0	1	0	1	INIT[5]
0	0	1	1	0	INIT[6]
0	0	1	1	1	INIT[7]
0	1	0	0	0	INIT[8]
0	1	0	0	1	INIT[9]

0	1	0	1	0	INIT[10]
0	1	0	1	1	INIT[11]
0	1	1	0	0	INIT[12]
0	1	1	0	1	INIT[13]
0	1	1	1	0	INIT[14]
0	1	1	1	1	INIT[15]
1	0	0	0	0	INIT[16]
1	0	0	0	1	INIT[17]
1	0	0	1	0	INIT[18]
1	0	0	1	1	INIT[19]
1	0	1	0	0	INIT[20]
1	0	1	0	1	INIT[21]
1	0	1	1	0	INIT[22]
1	0	1	1	1	INIT[23]
1	1	0	0	0	INIT[24]
1	1	0	0	1	INIT[25]
1	1	0	1	0	INIT[26]
1	1	0	1	1	INIT[27]
1	1	1	0	0	INIT[28]
1	1	1	0	1	INIT[29]
1	1	1	1	0	INIT[30]
1	1	1	1	1	INIT[31]

3.9.4. 参数描述

表 76 GTP_LUT5 参数

参数名	描述	默认值	设置值
INIT	输出配置参数	32'h0000_0000	0 ~ 2^32-1

3.9.5. 例化模板

```
GTP_LUT5
#(
.INIT    (32'h0000_0000)
)GTP_LUT5_inst (
.Z       (z),
.I0      (i0),
.I1      (i1),
.I2      (i2),
.I3      (i3),
.I4      (i4)
);
```

3.10. GTP_LUT6 使用说明

3.10.1. 支持器件

表 77 GTP_LUT6 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.10.2. 功能介绍

GTP_LUT6 是一个 6 输入查找表，不同的 INIT 参数值对应 LUT6 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 26 GTP_LUT6 结构图

3.10.3. 端口描述

表 78 GTP_LUT6 端口

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号

真值表：

表 79 GTP_LUT6 真值表

输入						输出
I5	I4	I3	I2	I1	I0	Z
0	0	0	0	0	0	INIT[0]
0	0	0	0	0	1	INIT[1]
0	0	0	0	1	0	INIT[2]
0	0	0	0	1	1	INIT[3]
0	0	0	1	0	0	INIT[4]
0	0	0	1	0	1	INIT[5]
0	0	0	1	1	0	INIT[6]
0	0	0	1	1	1	INIT[7]
0	0	1	0	0	0	INIT[8]

0	0	1	0	0	1	INIT[9]
0	0	1	0	1	0	INIT[10]
0	0	1	0	1	1	INIT[11]
0	0	1	1	0	0	INIT[12]
0	0	1	1	0	1	INIT[13]
0	0	1	1	1	0	INIT[14]
0	0	1	1	1	1	INIT[15]
0	1	0	0	0	0	INIT[16]
0	1	0	0	0	1	INIT[17]
0	1	0	0	1	0	INIT[18]
0	1	0	0	1	1	INIT[19]
0	1	0	1	0	0	INIT[20]
0	1	0	1	0	1	INIT[21]
0	1	0	1	1	0	INIT[22]
0	1	0	1	1	1	INIT[23]
0	1	1	0	0	0	INIT[24]
0	1	1	0	0	1	INIT[25]
0	1	1	0	1	0	INIT[26]
0	1	1	0	1	1	INIT[27]
0	1	1	1	0	0	INIT[28]
0	1	1	1	0	1	INIT[29]
0	1	1	1	1	0	INIT[30]
0	1	1	1	1	1	INIT[31]
1	0	0	0	0	0	INIT[32]
1	0	0	0	0	1	INIT[33]
1	0	0	0	1	0	INIT[34]
1	0	0	0	1	1	INIT[35]
1	0	0	1	0	0	INIT[36]
1	0	0	1	0	1	INIT[37]
1	0	0	1	1	0	INIT[38]
1	0	0	1	1	1	INIT[39]
1	0	1	0	0	0	INIT[40]
1	0	1	0	0	1	INIT[41]
1	0	1	0	1	0	INIT[42]
1	0	1	0	1	1	INIT[43]
1	0	1	1	0	0	INIT[44]
1	0	1	1	0	1	INIT[45]
1	0	1	1	1	0	INIT[46]
1	0	1	1	1	1	INIT[47]
1	1	0	0	0	0	INIT[48]
1	1	0	0	0	1	INIT[49]
1	1	0	0	1	0	INIT[50]
1	1	0	0	1	1	INIT[51]
1	1	0	1	0	0	INIT[52]
1	1	0	1	0	1	INIT[53]
1	1	0	1	1	0	INIT[54]
1	1	0	1	1	1	INIT[55]

1	1	1	0	0	0	INIT[56]
1	1	1	0	0	1	INIT[57]
1	1	1	0	1	0	INIT[58]
1	1	1	0	1	1	INIT[59]
1	1	1	1	0	0	INIT[60]
1	1	1	1	0	1	INIT[61]
1	1	1	1	1	0	INIT[62]
1	1	1	1	1	1	INIT[63]

3.10.4. 参数描述

表 80 GTP_LUT6 参数

参数名	描述	默认值	设置值
INIT	输出配置参数	64'h0000_0000_0000_0000	0 ~ 2^64-1

3.10.5. 例化模板

```
GTP_LUT6
#(
.INIT    (64'h0000_0000_0000_0000)
)GTP_LUT6_inst (
.Z       (z),
.I0      (i0),
.I1      (i1),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.I5      (i5)
);
```

3.11. GTP_LUT7 使用说明

3.11.1. 支持器件

表 81 GTP_LUT7 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.11.2. 功能介绍

GTP_LUT7 是一个 7 输入查找表，不同的 INIT 参数值对应 LUT7 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 27 GTP_LUT7 结构图

3.11.3. 端口描述

表 82 GTP_LUT7 端口

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号
I6	输入	输入信号

真值表：

表 83 GTP_LUT7 真值表

输入							输出
I6	I5	I4	I3	I2	I1	I0	Z
0	0	0	0	0	0	0	INIT[0]
0	0	0	0	0	0	1	INIT[1]
0	0	0	0	0	1	0	INIT[2]
0	0	0	0	0	1	1	INIT[3]
0	0	0	0	1	0	0	INIT[4]
0	0	0	0	1	0	1	INIT[5]
0	0	0	0	1	1	0	INIT[6]
0	0	0	0	1	1	1	INIT[7]
0	0	0	1	0	0	0	INIT[8]
0	0	0	1	0	0	1	INIT[9]
0	0	0	1	0	1	0	INIT[10]
0	0	0	1	0	1	1	INIT[11]
0	0	0	1	1	0	0	INIT[12]
0	0	0	1	1	0	1	INIT[13]
0	0	0	1	1	1	0	INIT[14]
0	0	0	1	1	1	1	INIT[15]
0	0	1	0	0	0	0	INIT[16]
0	0	1	0	0	0	1	INIT[17]
0	0	1	0	0	1	0	INIT[18]
0	0	1	0	0	1	1	INIT[19]
0	0	1	0	1	0	0	INIT[20]
0	0	1	0	1	0	1	INIT[21]

0	0	1	0	1	1	0	INIT[22]
0	0	1	0	1	1	1	INIT[23]
0	0	1	1	0	0	0	INIT[24]
0	0	1	1	0	0	1	INIT[25]
0	0	1	1	0	1	0	INIT[26]
0	0	1	1	0	1	1	INIT[27]
0	0	1	1	1	0	0	INIT[28]
0	0	1	1	1	0	1	INIT[29]
0	0	1	1	1	1	0	INIT[30]
0	0	1	1	1	1	1	INIT[31]
0	1	0	0	0	0	0	INIT[32]
0	1	0	0	0	0	1	INIT[33]
0	1	0	0	0	1	0	INIT[34]
0	1	0	0	0	1	1	INIT[35]
0	1	0	0	1	0	0	INIT[36]
0	1	0	0	1	0	1	INIT[37]
0	1	0	0	1	1	0	INIT[38]
0	1	0	0	1	1	1	INIT[39]
0	1	0	1	0	0	0	INIT[40]
0	1	0	1	0	0	1	INIT[41]
0	1	0	1	0	1	0	INIT[42]
0	1	0	1	0	1	1	INIT[43]
0	1	0	1	1	0	0	INIT[44]
0	1	0	1	1	0	1	INIT[45]
0	1	0	1	1	1	0	INIT[46]
0	1	0	1	1	1	1	INIT[47]
0	1	1	0	0	0	0	INIT[48]
0	1	1	0	0	0	1	INIT[49]
0	1	1	0	0	1	0	INIT[50]
0	1	1	0	0	1	1	INIT[51]
0	1	1	0	1	0	0	INIT[52]
0	1	1	0	1	0	1	INIT[53]
0	1	1	0	1	1	0	INIT[54]
0	1	1	0	1	1	1	INIT[55]
0	1	1	1	0	0	0	INIT[56]
0	1	1	1	0	0	1	INIT[57]
0	1	1	1	0	1	0	INIT[58]
0	1	1	1	0	1	1	INIT[59]
0	1	1	1	1	0	0	INIT[60]
0	1	1	1	1	0	1	INIT[61]
0	1	1	1	1	1	0	INIT[62]
0	1	1	1	1	1	1	INIT[63]
1	0	0	0	0	0	0	INIT[64]
1	0	0	0	0	0	1	INIT[65]
1	0	0	0	0	1	0	INIT[66]
1	0	0	0	0	1	1	INIT[67]
1	0	0	0	1	0	0	INIT[68]

1	0	0	0	1	0	1	INIT[69]
1	0	0	0	1	1	0	INIT[70]
1	0	0	0	1	1	1	INIT[71]
1	0	0	1	0	0	0	INIT[72]
1	0	0	1	0	0	1	INIT[73]
1	0	0	1	0	1	0	INIT[74]
1	0	0	1	0	1	1	INIT[75]
1	0	0	1	1	0	0	INIT[76]
1	0	0	1	1	0	1	INIT[77]
1	0	0	1	1	1	0	INIT[78]
1	0	0	1	1	1	1	INIT[79]
1	0	1	0	0	0	0	INIT[80]
1	0	1	0	0	0	1	INIT[81]
1	0	1	0	0	1	0	INIT[82]
1	0	1	0	0	1	1	INIT[83]
1	0	1	0	1	0	0	INIT[84]
1	0	1	0	1	0	1	INIT[85]
1	0	1	0	1	1	0	INIT[86]
1	0	1	0	1	1	1	INIT[87]
1	0	1	1	0	0	0	INIT[88]
1	0	1	1	0	0	1	INIT[89]
1	0	1	1	0	1	0	INIT[90]
1	0	1	1	0	1	1	INIT[91]
1	0	1	1	1	0	0	INIT[92]
1	0	1	1	1	0	1	INIT[93]
1	0	1	1	1	1	0	INIT[94]
1	0	1	1	1	1	1	INIT[95]
1	1	0	0	0	0	0	INIT[96]
1	1	0	0	0	0	1	INIT[97]
1	1	0	0	0	1	0	INIT[98]
1	1	0	0	0	1	1	INIT[99]
1	1	0	0	1	0	0	INIT[100]
1	1	0	0	1	0	1	INIT[101]
1	1	0	0	1	1	0	INIT[102]
1	1	0	0	1	1	1	INIT[103]
1	1	0	1	0	0	0	INIT[104]
1	1	0	1	0	0	1	INIT[105]
1	1	0	1	0	1	0	INIT[106]
1	1	0	1	0	1	1	INIT[107]
1	1	0	1	1	0	0	INIT[108]
1	1	0	1	1	0	1	INIT[109]
1	1	0	1	1	1	0	INIT[110]
1	1	0	1	1	1	1	INIT[111]
1	1	1	0	0	0	0	INIT[112]
1	1	1	0	0	0	1	INIT[113]
1	1	1	0	0	1	0	INIT[114]
1	1	1	0	0	1	1	INIT[115]

1	1	1	0	1	0	0	INIT[116]
1	1	1	0	1	0	1	INIT[117]
1	1	1	0	1	1	0	INIT[118]
1	1	1	0	1	1	1	INIT[119]
1	1	1	1	0	0	0	INIT[120]
1	1	1	1	0	0	1	INIT[121]
1	1	1	1	0	1	0	INIT[122]
1	1	1	1	0	1	1	INIT[123]
1	1	1	1	1	0	0	INIT[124]
1	1	1	1	1	0	1	INIT[125]
1	1	1	1	1	1	0	INIT[126]
1	1	1	1	1	1	1	INIT[127]

3.11.4. 参数描述

表 84 GTP_LUT7 参数

参数名	描述	默认值	设置值
INIT	输出配置参数	128'h00000000_00000000_00000000_00000000	0 ~ 2^128-1

3.11.5. 例化模板

```
GTP_LUT7
#(
.INIT    (128'h00000000_00000000_00000000_00000000)
)GTP_LUT7_inst (
.Z       (z),
.I0      (i0),
.I1      (i1),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.I5      (i5),
.I6      (i6)
);
```

3.12. GTP_LUT8 使用说明

3.12.1. 支持器件

表 85 GTP_LUT8 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.12.2. 功能介绍

GTP_LUT8 是一个 8 输入查找表，不同的 INIT 参数值对应 LUT8 不同的功能，使用时必须指定对应的 INIT 参数。其结构框图如下所示：




图 28 GTP_LUT8 结构图

3.12.3. 端口描述

表 86 GTP_LUT8 端口

端口名称	方向	功能描述
Z	输出	输出信号
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号
I6	输入	输入信号
I7	输入	输入信号

真值表：

表 87 GTP_LUT8 真值表

输入								输出
I7	I6	I5	I4	I3	I2	I1	I0	Z
0	0	0	0	0	0	0	0	INIT[0]
0	0	0	0	0	0	0	1	INIT[1]
0	0	0	0	0	0	1	0	INIT[2]
0	0	0	0	0	0	1	1	INIT[3]
0	0	0	0	0	1	0	0	INIT[4]
0	0	0	0	0	1	0	1	INIT[5]
0	0	0	0	0	1	1	0	INIT[6]
0	0	0	0	0	1	1	1	INIT[7]
0	0	0	0	1	0	0	0	INIT[8]
0	0	0	0	1	0	0	1	INIT[9]
0	0	0	0	1	0	1	0	INIT[10]
0	0	0	0	1	0	1	1	INIT[11]
0	0	0	0	1	1	0	0	INIT[12]
0	0	0	0	1	1	0	1	INIT[13]
0	0	0	0	1	1	1	0	INIT[14]

输入								输出
0	0	0	0	1	1	1	1	INIT[15]
0	0	0	1	0	0	0	0	INIT[16]
0	0	0	1	0	0	0	1	INIT[17]
0	0	0	1	0	0	1	0	INIT[18]
0	0	0	1	0	0	1	1	INIT[19]
0	0	0	1	0	1	0	0	INIT[20]
0	0	0	1	0	1	0	1	INIT[21]
0	0	0	1	0	1	1	0	INIT[22]
0	0	0	1	0	1	1	1	INIT[23]
0	0	0	1	1	0	0	0	INIT[24]
0	0	0	1	1	0	0	1	INIT[25]
0	0	0	1	1	0	1	0	INIT[26]
0	0	0	1	1	0	1	1	INIT[27]
0	0	0	1	1	1	0	0	INIT[28]
0	0	0	1	1	1	0	1	INIT[29]
0	0	0	1	1	1	1	0	INIT[30]
0	0	0	1	1	1	1	1	INIT[31]
0	0	1	0	0	0	0	0	INIT[32]
0	0	1	0	0	0	0	1	INIT[33]
0	0	1	0	0	0	1	0	INIT[34]
0	0	1	0	0	0	1	1	INIT[35]
0	0	1	0	0	1	0	0	INIT[36]
0	0	1	0	0	1	0	1	INIT[37]
0	0	1	0	0	1	1	0	INIT[38]
0	0	1	0	0	1	1	1	INIT[39]
0	0	1	0	1	0	0	0	INIT[40]
0	0	1	0	1	0	0	1	INIT[41]
0	0	1	0	1	0	1	0	INIT[42]
0	0	1	0	1	0	1	1	INIT[43]
0	0	1	0	1	1	0	0	INIT[44]
0	0	1	0	1	1	0	1	INIT[45]
0	0	1	0	1	1	1	0	INIT[46]
0	0	1	0	1	1	1	1	INIT[47]
0	0	1	1	0	0	0	0	INIT[48]
0	0	1	1	0	0	0	1	INIT[49]
0	0	1	1	0	0	1	0	INIT[50]
0	0	1	1	0	0	1	1	INIT[51]
0	0	1	1	0	1	0	0	INIT[52]
0	0	1	1	0	1	0	1	INIT[53]
0	0	1	1	0	1	1	0	INIT[54]
0	0	1	1	0	1	1	1	INIT[55]
0	0	1	1	1	0	0	0	INIT[56]
0	0	1	1	1	0	0	1	INIT[57]
0	0	1	1	1	0	1	0	INIT[58]
0	0	1	1	1	0	1	1	INIT[59]
0	0	1	1	1	1	0	0	INIT[60]

输入								输出
0	0	1	1	1	1	0	1	INIT[61]
0	0	1	1	1	1	1	0	INIT[62]
0	0	1	1	1	1	1	1	INIT[63]
0	1	0	0	0	0	0	0	INIT[64]
0	1	0	0	0	0	0	1	INIT[65]
0	1	0	0	0	0	1	0	INIT[66]
0	1	0	0	0	0	1	1	INIT[67]
0	1	0	0	0	1	0	0	INIT[68]
0	1	0	0	0	1	0	1	INIT[69]
0	1	0	0	0	1	1	0	INIT[70]
0	1	0	0	0	1	1	1	INIT[71]
0	1	0	0	1	0	0	0	INIT[72]
0	1	0	0	1	0	0	1	INIT[73]
0	1	0	0	1	0	1	0	INIT[74]
0	1	0	0	1	0	1	1	INIT[75]
0	1	0	0	1	1	0	0	INIT[76]
0	1	0	0	1	1	0	1	INIT[77]
0	1	0	0	1	1	1	0	INIT[78]
0	1	0	0	1	1	1	1	INIT[79]
0	1	0	1	0	0	0	0	INIT[80]
0	1	0	1	0	0	0	1	INIT[81]
0	1	0	1	0	0	1	0	INIT[82]
0	1	0	1	0	0	1	1	INIT[83]
0	1	0	1	0	1	0	0	INIT[84]
0	1	0	1	0	1	0	1	INIT[85]
0	1	0	1	0	1	1	0	INIT[86]
0	1	0	1	0	1	1	1	INIT[87]
0	1	0	1	1	0	0	0	INIT[88]
0	1	0	1	1	0	0	1	INIT[89]
0	1	0	1	1	0	1	0	INIT[90]
0	1	0	1	1	0	1	1	INIT[91]
0	1	0	1	1	1	0	0	INIT[92]
0	1	0	1	1	1	0	1	INIT[93]
0	1	0	1	1	1	1	0	INIT[94]
0	1	0	1	1	1	1	1	INIT[95]
0	1	1	0	0	0	0	0	INIT[96]
0	1	1	0	0	0	0	1	INIT[97]
0	1	1	0	0	0	1	0	INIT[98]
0	1	1	0	0	0	1	1	INIT[99]
0	1	1	0	0	1	0	0	INIT[100]
0	1	1	0	0	1	0	1	INIT[101]
0	1	1	0	0	1	1	0	INIT[102]
0	1	1	0	0	1	1	1	INIT[103]
0	1	1	0	1	0	0	0	INIT[104]
0	1	1	0	1	0	0	1	INIT[105]
0	1	1	0	1	0	1	0	INIT[106]

输入								输出
0	1	1	0	1	0	1	1	INIT[107]
0	1	1	0	1	1	0	0	INIT[108]
0	1	1	0	1	1	0	1	INIT[109]
0	1	1	0	1	1	1	0	INIT[110]
0	1	1	0	1	1	1	1	INIT[111]
0	1	1	1	0	0	0	0	INIT[112]
0	1	1	1	0	0	0	1	INIT[113]
0	1	1	1	0	0	1	0	INIT[114]
0	1	1	1	0	0	1	1	INIT[115]
0	1	1	1	0	1	0	0	INIT[116]
0	1	1	1	0	1	0	1	INIT[117]
0	1	1	1	0	1	1	0	INIT[118]
0	1	1	1	0	1	1	1	INIT[119]
0	1	1	1	1	0	0	0	INIT[120]
0	1	1	1	1	0	0	1	INIT[121]
0	1	1	1	1	0	1	0	INIT[122]
0	1	1	1	1	0	1	1	INIT[123]
0	1	1	1	1	1	0	0	INIT[124]
0	1	1	1	1	1	0	1	INIT[125]
0	1	1	1	1	1	1	0	INIT[126]
0	1	1	1	1	1	1	1	INIT[127]
1	0	0	0	0	0	0	0	INIT[128]
1	0	0	0	0	0	0	1	INIT[129]
1	0	0	0	0	0	1	0	INIT[130]
1	0	0	0	0	0	1	1	INIT[131]
1	0	0	0	0	1	0	0	INIT[132]
1	0	0	0	0	1	0	1	INIT[133]
1	0	0	0	0	1	1	0	INIT[134]
1	0	0	0	0	1	1	1	INIT[135]
1	0	0	0	1	0	0	0	INIT[136]
1	0	0	0	1	0	0	1	INIT[137]
1	0	0	0	1	0	1	0	INIT[138]
1	0	0	0	1	0	1	1	INIT[139]
1	0	0	0	1	1	0	0	INIT[140]
1	0	0	0	1	1	0	1	INIT[141]
1	0	0	0	1	1	1	0	INIT[142]
1	0	0	0	1	1	1	1	INIT[143]
1	0	0	1	0	0	0	0	INIT[144]
1	0	0	1	0	0	0	1	INIT[145]
1	0	0	1	0	0	1	0	INIT[146]
1	0	0	1	0	0	1	1	INIT[147]
1	0	0	1	0	1	0	0	INIT[148]
1	0	0	1	0	1	0	1	INIT[149]
1	0	0	1	0	1	1	0	INIT[150]
1	0	0	1	0	1	1	1	INIT[151]
1	0	0	1	1	0	0	0	INIT[152]

输入								输出
1	0	0	1	1	0	0	1	INIT[153]
1	0	0	1	1	0	1	0	INIT[154]
1	0	0	1	1	0	1	1	INIT[155]
1	0	0	1	1	1	0	0	INIT[156]
1	0	0	1	1	1	0	1	INIT[157]
1	0	0	1	1	1	1	0	INIT[158]
1	0	0	1	1	1	1	1	INIT[159]
1	0	1	0	0	0	0	0	INIT[160]
1	0	1	0	0	0	0	1	INIT[161]
1	0	1	0	0	0	1	0	INIT[162]
1	0	1	0	0	0	1	1	INIT[163]
1	0	1	0	0	1	0	0	INIT[164]
1	0	1	0	0	1	0	1	INIT[165]
1	0	1	0	0	1	1	0	INIT[166]
1	0	1	0	0	1	1	1	INIT[167]
1	0	1	0	1	0	0	0	INIT[168]
1	0	1	0	1	0	0	1	INIT[169]
1	0	1	0	1	0	1	0	INIT[170]
1	0	1	0	1	0	1	1	INIT[171]
1	0	1	0	1	1	0	0	INIT[172]
1	0	1	0	1	1	0	1	INIT[173]
1	0	1	0	1	1	1	0	INIT[174]
1	0	1	0	1	1	1	1	INIT[175]
1	0	1	1	0	0	0	0	INIT[176]
1	0	1	1	0	0	0	1	INIT[177]
1	0	1	1	0	0	1	0	INIT[178]
1	0	1	1	0	0	1	1	INIT[179]
1	0	1	1	0	1	0	0	INIT[180]
1	0	1	1	0	1	0	1	INIT[181]
1	0	1	1	0	1	1	0	INIT[182]
1	0	1	1	0	1	1	1	INIT[183]
1	0	1	1	1	0	0	0	INIT[184]
1	0	1	1	1	0	0	1	INIT[185]
1	0	1	1	1	0	1	0	INIT[186]
1	0	1	1	1	0	1	1	INIT[187]
1	0	1	1	1	1	0	0	INIT[188]
1	0	1	1	1	1	0	1	INIT[189]
1	0	1	1	1	1	1	0	INIT[190]
1	0	1	1	1	1	1	1	INIT[191]
1	1	0	0	0	0	0	0	INIT[192]
1	1	0	0	0	0	0	1	INIT[193]
1	1	0	0	0	0	1	0	INIT[194]
1	1	0	0	0	0	1	1	INIT[195]
1	1	0	0	0	1	0	0	INIT[196]
1	1	0	0	0	1	0	1	INIT[197]
1	1	0	0	0	1	1	0	INIT[198]

输入								输出
1	1	0	0	0	1	1	1	INIT[199]
1	1	0	0	1	0	0	0	INIT[200]
1	1	0	0	1	0	0	1	INIT[201]
1	1	0	0	1	0	1	0	INIT[202]
1	1	0	0	1	0	1	1	INIT[203]
1	1	0	0	1	1	0	0	INIT[204]
1	1	0	0	1	1	0	1	INIT[205]
1	1	0	0	1	1	1	0	INIT[206]
1	1	0	0	1	1	1	1	INIT[207]
1	1	0	1	0	0	0	0	INIT[208]
1	1	0	1	0	0	0	1	INIT[209]
1	1	0	1	0	0	1	0	INIT[210]
1	1	0	1	0	0	1	1	INIT[211]
1	1	0	1	0	1	0	0	INIT[212]
1	1	0	1	0	1	0	1	INIT[213]
1	1	0	1	0	1	1	0	INIT[214]
1	1	0	1	0	1	1	1	INIT[215]
1	1	0	1	1	0	0	0	INIT[216]
1	1	0	1	1	0	0	1	INIT[217]
1	1	0	1	1	0	1	0	INIT[218]
1	1	0	1	1	0	1	1	INIT[219]
1	1	0	1	1	1	0	0	INIT[220]
1	1	0	1	1	1	0	1	INIT[221]
1	1	0	1	1	1	1	0	INIT[222]
1	1	0	1	1	1	1	1	INIT[223]
1	1	1	0	0	0	0	0	INIT[224]
1	1	1	0	0	0	0	1	INIT[225]
1	1	1	0	0	0	1	0	INIT[226]
1	1	1	0	0	0	1	1	INIT[227]
1	1	1	0	0	1	0	0	INIT[228]
1	1	1	0	0	1	0	1	INIT[229]
1	1	1	0	0	1	1	0	INIT[230]
1	1	1	0	0	1	1	1	INIT[231]
1	1	1	0	1	0	0	0	INIT[232]
1	1	1	0	1	0	0	1	INIT[233]
1	1	1	0	1	0	1	0	INIT[234]
1	1	1	0	1	0	1	1	INIT[235]
1	1	1	0	1	1	0	0	INIT[236]
1	1	1	0	1	1	0	1	INIT[237]
1	1	1	0	1	1	1	0	INIT[238]
1	1	1	0	1	1	1	1	INIT[239]
1	1	1	1	0	0	0	0	INIT[240]
1	1	1	1	0	0	0	1	INIT[241]
1	1	1	1	0	0	1	0	INIT[242]
1	1	1	1	0	0	1	1	INIT[243]
1	1	1	1	0	1	0	0	INIT[244]

输入								输出
1	1	1	1	0	1	0	1	INIT[245]
1	1	1	1	0	1	1	0	INIT[246]
1	1	1	1	0	1	1	1	INIT[247]
1	1	1	1	1	0	0	0	INIT[248]
1	1	1	1	1	0	0	1	INIT[249]
1	1	1	1	1	0	1	0	INIT[250]
1	1	1	1	1	0	1	1	INIT[251]
1	1	1	1	1	1	0	0	INIT[252]
1	1	1	1	1	1	0	1	INIT[253]
1	1	1	1	1	1	1	0	INIT[254]
1	1	1	1	1	1	1	1	INIT[255]

3.12.4. 参数描述

表 88 GTP_LUT8 参数

参数名	描述	默认值	设置值
INIT	输出配置参数	256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000	0 ~ 2^256-1

3.12.5. 例化模板

```
GTP_LUT8
#(
.INIT    (256'h0000000000000000_0000000000000000_0000000000000000_0000000000000000)
)GTP_LUT8_inst (
.Z       (z),
.I0      (i0),
.I1      (i1),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.I5      (i5),
.I6      (i6),
.I7      (i7)
);
```

3.13. GTP_LUT6CARRY 使用说明

3.13.1. 支持器件

表 89 GTP_LUT6CARRY 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.13.2. 功能介绍

GTP_LUT6CARRY 是一个快速进位逻辑，典型应用有加减法运算、可置数的 counter 计数、4 选 1 数据选择器 MUX41、数值比较器、优先编码器等。其结构图如下所示：




图 29 GTP_LUT6CARRY 结构图

3.13.3. 端口描述

表 90 GTP_LUT6CARRY 端口

端口名称	方向	功能描述
I0	输入	输入信号
I1	输入	输入信号
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号
CIN	输入	输入信号,级联输入
COUT	输出	级联输出
Z	输出	输出信号

3.13.4. 参数描述

表 91 GTP_LUT6CARRY 参数

参数名称	参数类型	有效值	默认值	功能描述
INIT	<binary>	0~2^64-1	64’h0000_0000_0000_0000	输出配置参数
I5_TO_CARRY	<string>	"TRUE" or "FALSE"	"TRUE"	选择 I5、LUT5B 的参数
I5_TO_LUT	<string>	"TRUE" or "FALSE"	"FALSE"	选择 I5、CIN 的参数

3.13.5. 例化模板

```
GTP_LUT6CARRY #(
.INIT(64'h0000_0000_0000_0000),
.I5_TO_CARRY("TRUE"),
.I5_TO_LUT("FALSE")
) GTP_LUT6CARRY_inst (
.COUT(cout),
.Z(z),
.CIN(cin),
.I0(i0),
.I1(i1),
.I2(i2),
.I3(i3),
.I4(i4),
.I5(i5)
);
```

3.14. GTP_LUT6D 使用说明

3.14.1. 支持器件

表 92 GTP_LUT6D 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.14.2. 功能介绍

GTP_LUT6D 是由一个 6 输入的查找表构成，具有 2 个输出端口。不同的 INIT 参数值对应 LUT6D 不同的功能，使用时必须指定对应的 INIT 参数。根据输入的 I5, I4, I3, I2, I1, I0 值，Z 可以输出 INIT 每一个位，而 Z5 只能输出 INIT 的低 32 位




图 30 GTP_LUT6D 结构图

3.14.3. 端口描述

表 93 GTP_LUT6D 端口

端口名称	方向	功能描述
I0	输入	输入信号
I1	输入	输入信号

端口名称	方向	功能描述
I2	输入	输入信号
I3	输入	输入信号
I4	输入	输入信号
I5	输入	输入信号
Z5	输出	输出信号
Z	输出	输出信号

3.14.4. 参数描述

表 94 GTP_LUT6D 参数

参数名称	参数类型	有效值	默认值	功能描述
INIT	<binary>	0~2^64-1	64'h0000_0000_0000_0000	输出配置参数

表 95 GTP_LUT6D 参数真值表

输入						输出	
I5	I4	I3	I2	I1	I0	Z	Z5
0	0	0	0	0	0	INIT[0]	INIT[0]
0	0	0	0	0	1	INIT[1]	INIT[1]
0	0	0	0	1	0	INIT[2]	INIT[2]
0	0	0	0	1	1	INIT[3]	INIT[3]
0	0	0	1	0	0	INIT[4]	INIT[4]
0	0	0	1	0	1	INIT[5]	INIT[5]
0	0	0	1	1	0	INIT[6]	INIT[6]
0	0	0	1	1	1	INIT[7]	INIT[7]
0	0	1	0	0	0	INIT[8]	INIT[8]
0	0	1	0	0	1	INIT[9]	INIT[9]
0	0	1	0	1	0	INIT[10]	INIT[10]
0	0	1	0	1	1	INIT[11]	INIT[11]
0	0	1	1	0	0	INIT[12]	INIT[12]
0	0	1	1	0	1	INIT[13]	INIT[13]
0	0	1	1	1	0	INIT[14]	INIT[14]
0	0	1	1	1	1	INIT[15]	INIT[15]
0	1	0	0	0	0	INIT[16]	INIT[16]

输入						输出	
0	1	0	0	0	1	INIT[17]	INIT[17]
0	1	0	0	1	0	INIT[18]	INIT[18]
0	1	0	0	1	1	INIT[19]	INIT[19]
0	1	0	1	0	0	INIT[20]	INIT[20]
0	1	0	1	0	1	INIT[21]	INIT[21]
0	1	0	1	1	0	INIT[22]	INIT[22]
0	1	0	1	1	1	INIT[23]	INIT[23]
0	1	1	0	0	0	INIT[24]	INIT[24]
0	1	1	0	0	1	INIT[25]	INIT[25]
0	1	1	0	1	0	INIT[26]	INIT[26]
0	1	1	0	1	1	INIT[27]	INIT[27]
0	1	1	1	0	0	INIT[28]	INIT[28]
0	1	1	1	0	1	INIT[29]	INIT[29]
0	1	1	1	1	0	INIT[30]	INIT[30]
0	1	1	1	1	1	INIT[31]	INIT[31]
1	0	0	0	0	0	INIT[32]	INIT[0]
1	0	0	0	0	1	INIT[33]	INIT[1]
1	0	0	0	1	0	INIT[34]	INIT[2]
1	0	0	0	1	1	INIT[35]	INIT[3]
1	0	0	1	0	0	INIT[36]	INIT[4]
1	0	0	1	0	1	INIT[37]	INIT[5]
1	0	0	1	1	0	INIT[38]	INIT[6]
1	0	0	1	1	1	INIT[39]	INIT[7]
1	0	1	0	0	0	INIT[40]	INIT[8]
1	0	1	0	0	1	INIT[41]	INIT[9]
1	0	1	0	1	0	INIT[42]	INIT[10]
1	0	1	0	1	1	INIT[43]	INIT[11]
1	0	1	1	0	0	INIT[44]	INIT[12]
1	0	1	1	0	1	INIT[45]	INIT[13]
1	0	1	1	1	0	INIT[46]	INIT[14]
1	0	1	1	1	1	INIT[47]	INIT[15]

输入						输出	
1	1	0	0	0	0	INIT[48]	INIT[16]
1	1	0	0	0	1	INIT[49]	INIT[17]
1	1	0	0	1	0	INIT[50]	INIT[18]
1	1	0	0	1	1	INIT[51]	INIT[19]
1	1	0	1	0	0	INIT[52]	INIT[20]
1	1	0	1	0	1	INIT[53]	INIT[21]
1	1	0	1	1	0	INIT[54]	INIT[22]
1	1	0	1	1	1	INIT[55]	INIT[23]
1	1	1	0	0	0	INIT[56]	INIT[24]
1	1	1	0	0	1	INIT[57]	INIT[25]
1	1	1	0	1	0	INIT[58]	INIT[26]
1	1	1	0	1	1	INIT[59]	INIT[27]
1	1	1	1	0	0	INIT[60]	INIT[28]
1	1	1	1	0	1	INIT[61]	INIT[29]
1	1	1	1	1	0	INIT[62]	INIT[30]
1	1	1	1	1	1	INIT[63]	INIT[31]

3.14.5. 例化模板

```
GTP_LUT6D #(
.INIT(64'h0000_0000_0000_0000)
) GTP_LUT6D_inst (
.Z(z),
.Z5(z5),
.I0(i0),
.I1(i1),
.I2(i2),
.I3(i3),
.I4(i4),
.I5(i5)
);
```

3.15. GTP_MUX2LUT7 使用说明

3.15.1. 支持器件

表 96 GTP_MUX2LUT7 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.15.2. 功能介绍

GTP_MUX2LUT7是GTP_LUT7专用两输入选择器，其中I0、I1为数据输入，S为选择信号，当S为1’b0时输出I0，S为1’b1时输出I1。其结构框图如下所示。GTP_MUX2LUT7的功能是选择两个LUT6的输出，形成一个LUT7，因此必须与LUT6同时使用。




图 31 GTP_MUX2LUT7 结构图

3.15.3. 端口描述

表 97 GTP_MUX2LUT7 端口

端口名称	方向	功能描述
I0	输入	输入信号
I1	输入	输入信号
S	输入	选择信号
Z	输出	输出信号

3.15.4. 例化模板

```
GTP_MUX2LUT7 GTP_MUX2LUT7_inst (
.Z(lut7_out),
.I0(lut6a_out),
.I1(lut6b_out),
.S(i6)
);
```

3.16. GTP_MUX2LUT8 使用说明

3.16.1. 支持器件

表 98 GTP_MUX2LUT8 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

3.16.2. 功能介绍

GTP_MUX2LUT8是GTP_LUT8专用两输入选择器，其中I0、I1为数据输入，S为选择信号，当S为1’b0时输出I0，S为1’b1时输出I1。其结构框图如下所示。GTP_MUX2LUT8的功能是选择两个LUT7的输出，形成一个LUT8，因此必须与LUT7同时使用。




图 32 GTP_MUX2LUT8 结构图

3.16.3. 端口描述

表 99 GTP_MUX2LUT8 端口

端口名称	方向	功能描述
I0	输入	输入信号
I1	输入	输入信号
S	输入	选择信号
Z	输出	输出信号

3.16.4. 例化模板

```
GTP_MUX2LUT8 GTP_MUX2LUT8_inst (
.Z(lut8_out),
.I0(lut7ab_out),
.I1(lut7cd_out),
.S(i7)
);
```

4. ROM 和 RAM 相关 GTP 使用说明

4.1. 总体介绍

ROM&RAM 相关 GTP 主要实现了各类寄存器。GTP_RAM 系列实现单/双输入端口简单寄存器。GTP_DRM 系列实现双口/简单双口/单端口的寄存器，并且实现三种不同的写模式，NW,TW 和 RBW 模式。GTP_FIFO 实现提示空满状态，且具有丢包重发功能的寄存器。

4.2. GTP_ROM32X1 使用说明

4.2.1. 支持器件

表 100 GTP_ROM32X1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.2.2. 功能介绍

GTP_ ROM32X1 是一个地址深度为 32，数据位宽为 1bit 的存储 ROM。结构框图如下所示。




图 33 GTP_ ROM32X1 结构框图

4.2.3. 端口描述

表 101 GTP_ ROM32X1 端口列表

端口名称	方向	功能描述
I0	输入	ROM读地址addr[0]
I1	输入	ROM读地址addr[1]
I2	输入	ROM读地址addr[2]

端口名称	方向	功能描述
I3	输入	ROM读地址addr[3]
I4	输入	ROM读地址addr[4]
Z	输出	读数据

4.2.4. 参数描述

表 102 GTP_ ROM32X1 参数列表

参数名称	参数类型	设置值	默认值	描述
INIT	<binary>	32'h00000000~32'hffffffff	32'h00000000	ROM初始化配置参数

4.2.5. 例化模板

```
GTP_ROM32X1  #(
.INIT        (32'h00000000)
)
GTP_ROM32X1_inst(
.I0      (i0),
.I1      (ii),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.Z       (z )
);
```

4.2.6. 详细功能说明

该 GTP 实现存储 ROM 功能。输入 I4~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 34 GTP_ ROM32X1 波形示意图

4.3. GTP_ROM32X2 使用说明

4.3.1. 支持器件

表 103 GTP_ROM32X2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.3.2. 功能介绍

GTP_ROM32X2 为一个地址深度为 32，数据位宽为 2bit 的存储 ROM,结构框图如下所示：




图 35 GTP_ ROM32X2 结构框图

4.3.3. 端口描述

表 104 GTP_ ROM32X2 端口列表

端口名称	方向	功能描述
I0	输入	ROM读地址addr[0]
I1	输入	ROM读地址addr[1]
I2	输入	ROM读地址addr[2]
I3	输入	ROM读地址addr[3]
I4	输入	ROM读地址addr[4]
Z	输出	读数据

4.3.4. 参数描述

表 105 GTP_ ROM32X2 参数列表

参数名称	参数类型	设置值	默认值	描述

INIT_0	<binary>	32'h0~32'hffffffff	32'h0	ROM 初始化配置参数
INIT_1	<binary>	32'h0~32'hffffffff	32'h0	ROM 初始化配置参数

4.3.5. 例化模板

```
GTP_ROM32X2  #(
.INIT        (32'h00000000)
)
GTP_ROM32X1_inst(
.I0      (i0),
.I1      (ii),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.Z       (z )
);
```

4.3.6. 详细功能说明

该 GTP 实现存储 ROM 功能。输入 I4~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 36 GTP_ ROM32X2 波形示意图

4.4. GTP_ ROM64X1 使用说明

4.4.1. 支持器件

表 106 GTP_ ROM64X1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.4.2. 功能介绍

GTP_ ROM64X1 是一个地址深度为 64，数据位宽为 1bit 的存储 ROM。结构框图如下所示。




图 37 GTP_ ROM64X1 结构框图

4.4.3. 端口描述

表 107 GTP_ ROM64X1 端口列表

端口名称	方向	功能描述
I0	输入	ROM读地址addr[0]
I1	输入	ROM读地址addr[1]
I2	输入	ROM读地址addr[2]
I3	输入	ROM读地址addr[3]
I4	输入	ROM读地址addr[4]
I5	输入	ROM读地址addr[5]
Z	输出	读数据

4.4.4. 参数描述

表 108 GTP_ ROM64X1 参数列表

参数名称	参数类型	设置值	默认值	功能描述

INIT	<binary>	64'h0~64'hffffffff_ffffffff	64'h0	ROM初始化配置参数

4.4.5. 例化模板

```
GTP_ROM64X1#(
.INIT        (64'h00000000_00000000)
)
GTP_ROM64X1_inst(
.I0     (i0),
.I1     (ii),
.I2     (i2),
.I3     (i3),
.I4     (i4),
.I5     (i5),
.Z      (z )
);
```

4.4.6. 详细功能说明

该 GTP 实现存储 ROM 功能。输入 I5~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 38 GTP_ ROM64X1 波形示意图

4.5. GTP_ ROM128X1 使用说明

4.5.1. 支持器件

表 109 GTP_ ROM128X1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.5.2. 功能介绍

GTP_ ROM128X1 是一个地址深度为 128，数据位宽为 1bit 的存储 ROM。结构框图如下所示。




图 39 GTP_ ROM128X1 结构框图

4.5.3. 端口描述

表 110 GTP_ ROM128X1 端口列表

端口名称	方向	功能描述
I0	输入	ROM读地址addr[0]
I1	输入	ROM读地址addr[1]
I2	输入	ROM读地址addr[2]
I3	输入	ROM读地址addr[3]
I4	输入	ROM读地址addr[4]
I5	输入	ROM读地址addr[5]
I6	输入	ROM读地址addr[6]
Z	输出	读数据

4.5.4. 参数描述

表 111 GTP_ ROM128X1 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	128'h00000000_00000000_00000000_00000000~128'hffffffff_ffffffff_ffffffff_ffffffff	128'h00000000_00000000_00000000_00000000	ROM初始化配置参数

4.5.5. 例化模板

```
GTP_ROM128X1  #(
.INIT        (128'h00000000_00000000_00000000_00000000)
)
GTP_ROM128X1_inst(
.I0      (i0),
.I1      (ii),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.I5      (i5),
.I6      (i6),
.Z       (z )
);
```

4.5.6. 详细功能说明

该 GTP 实现存储 ROM 功能。输入 I6~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 40 GTP_ ROM128X1 波形示意图

4.6. GTP_ ROM256X1 使用说明

4.6.1. 支持器件

表 112 GTP_ ROM256X1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.6.2. 功能介绍

GTP_ROM256X1 是一个地址深度为 256，数据位宽为 1bit 的存储 ROM。结构框图如下所示。




图 41 GTP_ ROM256X1 结构框图

4.6.3. 端口描述

表 113 GTP_ ROM256X1 端口列表

端口名称	方向	功能描述
I0	输入	ROM读地址addr[0]
I1	输入	ROM读地址addr[1]
I2	输入	ROM读地址addr[2]
I3	输入	ROM读地址addr[3]
I4	输入	ROM读地址addr[4]
I5	输入	ROM读地址addr[5]
I6	输入	ROM读地址addr[6]
I7	输入	ROM读地址addr[7]
Z	输出	读数据

4.6.4. 参数描述

表 114 GTP_ ROM256X1 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	256'h0~256'hffffffff_ffffffff_ffffffff_ffffffff_ffffffff_ffffffff_ffffffff_ffffffff	256'h0	ROM初始化配置参数

4.6.5. 例化模板

```
GTP_ROM256X1  #(
.INIT    (256'h0)
)
GTP_ROM256X1_inst(
.I0      (i0),
.I1      (ii),
.I2      (i2),
.I3      (i3),
.I4      (i4),
.I5      (i5),
.I6      (i6),
.I7      (i7),
.Z       (z )
);
```

4.6.6. 详细功能说明

该 GTP 实现存储 ROM 功能。输入 I7~I0 构成读取数据地址，读取 ROM 初始配置参数的指定位的数值。




图 42 GTP_ROM256X1 波形示意图

4.7. GTP_RAM32X1SP 使用说明

4.7.1. 支持器件

表 115 GTP_ RAM32X1SP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.7.2. 功能介绍

GTP_RAM32X1SP 是一个数据位宽为 1，地址深度为 32 的单端口随机存储模块。结构框图如下所示。




图 43 GTP_RAM32X1SP 结构框图

4.7.3. 端口描述

表 116 GTP_ RAM32X1SP 端口列表

端口名称	方向	功能描述
DI	输入	数据输入端口
ADDR	输入	读写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	数据输出端口

4.7.4. 参数描述

表 117 GTP_ RAM32X1SP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数

4.7.5. 例化模板

```
GTP_RAM32X1SP#(
.INIT            (32'h00000000)
)
GTP_RAM32X1SP_inst(
```

```
.DO     (do   ),
.DI     (di   ),
.ADDR   (addr ),
.WCLK   (wclk ),
.WE     (we   )
);
```

4.7.6. 详细功能说明

该 GTP 实现单口 RAM 功能，仅在 WE 为高电平时，进行写操作。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入当前地址 ADDR 中，并且将输入数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将当前地址 ADDR 中的数据从 DO 端口读出，不进行写入操作。如下图所示。




图 44 GTP_RAM32X1SP 波形示意图

4.8. GTP_RAM32X1DP 使用说明

4.8.1. 支持器件

表 118 GTP_RAM32X1DP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.8.2. 功能介绍

GTP_RAM32X1DP 是一个数据位宽为 1，地址深度为 32 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 45 GTP_RAM32X1DP 结构框图

4.8.3. 端口描述

表 119 GTP_ RAM32X1DP 端口列表

端口名称	方向	功能描述
DI	输入	数据输入端口
RADDR	输入	读地址
WADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	数据输出端口

4.8.4. 参数描述

表 120 GTP_ RAM32X1DP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数

4.8.5. 例化模板

```
GTP_RAM32X1DP  #(
.INIT        (32'h0  )
)
GTP_RAM32X1DP_inst(
```

```
.DO         (do     ),
.DI         (di     ),
.RADDR      (raddr  ),
.WADDR      (waddr  ),
.WCLK       (wclk   ),
.WE         (we     )
);
```

4.8.6. 详细功能说明

该 GTP 实现双口 RAM 功能，读写地址互相独立。仅当 WE 为高电平时，将输入数据写入 RAM。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入写地址 WADDR 中，将读地址 RADDR 中的数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将读地址 RADDR 中的数据从 DO 端口读出，不进行写入操作。

读写为异步进行，在同一时刻读写地址不能相同，防止读写冲突。如下图所示。




图 46 GTP_RAM32X1DP 波形示意图

4.9. GTP_RAM32X2SP 使用说明

4.9.1. 支持器件

表 121 GTP_RAM32X2SP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.9.2. 功能介绍

GTP_RAM32X2SP 是一个数据位宽为 2，地址深度为 32 的单端口随机存储模块,结构框图如下所示。




图 47 GTP_RAM32X2SP 结构框图

4.9.3. 端口描述

表 122 GTP_ RAM32X2SP 端口列表

端口名称	方向	功能描述
DI[1:0]	输入	数据输入端口
ADDR	输入	读写地址
WCLK	输入	写时钟
WE	输入	写使能
DO[1:0]	输出	数据输出端口

4.9.4. 参数描述

表 123 GTP_ RAM32X2SP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT_0	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数
INIT_1	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数

4.9.5. 例化模板

```
GTP_RAM32X2SP#(
.INIT_0(32'h0),
.INIT_1(32'h0)
)
GTP_RAM32X2SP_inst(
.DO     (do   ),
.DI     (di   ),
```

```
.ADDR    (addr ),
.WCLK    (wclk ),
.WE      (we   )
);
```

4.10. GTP_RAM32X2DP 使用说明

4.10.1. 支持器件

表 124 GTP_RAM32X2DP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.10.2. 功能介绍

GTP_RAM32X2DP 是一个数据位宽为 2，地址深度为 32 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 48 GTP_RAM32X2DP 结构框图

4.10.3. 端口描述

表 125 GTP_ RAM32X2DP 端口列表

端口名称	方向	功能描述
DI	输入	数据输入端口
RADDR	输入	读地址
WADDR	输入	写地址

WCLK	输入	写时钟
WE	输入	写使能
DO	输出	数据输出端口

4.10.4. 参数描述

表 126 GTP_ RAM32X2DP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT_0	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数
INIT_1	<binary>	32'h0~32'hffffffff	32'h0	Memory初始化配置参数

4.10.5. 例化模板

```
GTP_RAM32X2DP  #(
.INIT_0     (32'h0  ),
.INIT_1     (32'h0  )
)
GTP_RAM32X2DP_inst(
.DO         (do     ),
.DI         (di     ),
.RADDR      (raddr  ),
.WADDR      (waddr  ),
.WCLK       (wclk   ),
.WE         (we     )
);
```

4.11. GTP_RAM64X1SP 使用说明

4.11.1. 支持器件

表 127 GTP_ RAM64X1SP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.11.2. 功能介绍

GTP_RAM64X1SP 是一个数据位宽为 1，地址深度为 64 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 49 GTP_RAM64X1SP 结构框图

4.11.3. 端口描述

表 128 GTP_ RAM64X1SP 端口列表

端口名称	方向	功能描述
DI	输入	写数据
ADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	读数据

4.11.4. 参数描述

表 129 GTP_ RAM64X1SP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	64'h0~64'hffffffffffffffff	64'h0	Memory初始化配置参数

4.11.5. 例化模板

```
GTP_RAM64X1SP#(
.INIT        (64'h0  )
)
GTP_RAM64X1SP_inst(
.DO          (do     ),
.DI          (di     ),
.ADDR        (addr   ),
.WCLK        (wclk   ),
.WE          (we     )
);
```

4.11.6. 详细功能说明

该 GTP 实现单口 RAM 功能，仅在 WE 为高电平时，进行写操作。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入当前地址 ADDR 中，并且将输入数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将当前地址 ADDR 中的数据从 DO 端口读出，不进行写入操作。如下图所示。




图 50 GTP_RAM64X1SP 波形示意图

4.12. GTP_RAM64X1DP 使用说明

4.12.1. 支持器件

表 130 GTP_RAM64X1DP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.12.2. 功能介绍

GTP_RAM64X1DP 是一个数据位宽为 1，地址深度为 64 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 51 GTP_RAM64X1DP 结构框图

4.12.3. 端口描述

表 131 GTP_RAM64X1DP 端口列表

端口名称	方向	功能描述
DI	输入	写数据
RADDR	输入	读地址
WADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	读数据

4.12.4. 参数描述

表 132 GTP_RAM64X1DP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	64'h0~64'hffffffffffffffff	64'h00000000	Memory初始化配置参数

4.12.5. 例化模板

```
GTP_RAM64X1DP  #(
.INIT        (64'h0)
)
GTP_RAM64X1DP_inst(
.DO          (do     ),
.DI          (di     ),
.RADDR       (raddr  ),
.WADDR       (waddr  ),
.WCLK        (wclk   ),
.WE          (we     )
);
```

4.12.6. 详细功能说明

该 GTP 实现双口 RAM 功能，读写地址互相独立。仅当 WE 为高电平时，将输入数据写入 RAM。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入写地址 WADDR 中，将读地址 RADDR 中的数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将读地址 RADDR 中的数据从 DO 端口读出，不进行写入操作。

读写为异步进行，在同一时刻读写地址不能相同，防止读写冲突。如下图所示。




图 52 GTP_RAM64X1DP 波形示意图

4.13. GTP_RAM128X1SP 使用说明

4.13.1. 支持器件

表 133 GTP_ RAM128X1SP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.13.2. 功能介绍

GTP_RAM128X1SP 是一个数据位宽为 1，地址深度为 128 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 53 GTP_RAM128X1SP 结构框图

4.13.3. 端口描述

表 134 GTP_ RAM128X1SP 端口列表

端口名称	方向	功能描述
DI	输入	写数据
ADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	读数据

4.13.4. 参数描述

表 135 GTP_ RAM128X1SP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	128'h0~128'hffffffffffffffffffffffffffffffff	128'h0	Memory初始化配置参数

4.13.5. 例化模板

```
GTP_RAM128X1SP#(
.INIT            (128'h00000000000000000000000000000000000000000000000000000000000000000000)
)
GTP_RAM64X1SP_inst(
.DO     (do     ),
.DI     (di     ),
.ADDR   (addr   ),
.WCLK   (wclk   ),
.WE     (we     )
);
```

4.13.6. 详细功能说明

该 GTP 实现单口 RAM 功能，仅在 WE 为高电平时，进行写操作。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入当前地址 ADDR 中，并且将输入数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将当前地址 ADDR 中的数据从 DO 端口读出，不进行写入操作。如下图所示。




图 54 GTP_RAM128X1SP 波形示意图

4.14. GTP_RAM128X1DP 使用说明

4.14.1. 支持器件

表 136 GTP_RAM128X1DP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.14.2. 功能介绍

GTP_RAM128X1DP 是一个数据位宽为 1，地址深度为 128 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 55 GTP_RAM128X1DP 结构框图

4.14.3. 端口描述

表 137 GTP_RAM128X1DP 端口列表

端口名称	方向	功能描述
DI	输入	写数据
RADDR	输入	读地址
WADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	读数据

4.14.4. 参数描述

表 138 GTP_RAM128X1DP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	128'h0~128'hffffffffffffffffffffffffffffffff	128'h0	Memory初始化配置参数

4.14.5. 例化模板

```
GTP_RAM128X1DP  #(
.INIT        (128'h0)
)
GTP_RAM128X1DP_inst(
.DO          (do     ),
.DI          (di     ),
.RADDR       (raddr  ),
.WADDR       (waddr  ),
.WCLK        (wclk   ),
.WE          (we     )
);
```

4.14.6. 详细功能说明

该 GTP 实现双口 RAM 功能，读写地址互相独立。仅当 WE 为高电平时，将输入数据写入 RAM。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入写地址 WADDR 中，将读地址 RADDR 中的数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将读地址 RADDR 中的数据从 DO 端口读出，不进行写入操作。

读写为异步进行，在同一时刻读写地址不能相同，防止读写冲突。如下图所示。




图 56 GTP_RAM128X1DP 波形示意图

4.15. GTP_RAM256X1SP 使用说明

4.15.1. 支持器件

表 139 GTP_RAM256X1SP 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.15.2. 功能介绍

GTP_RAM256X1SP 是一个数据位宽为 1，地址深度为 256 的双端口随机存储模块,读写地址分别由两个独立的端口输入。结构框图如下所示。




图 57 GTP_RAM256X1SP 结构框图

4.15.3. 端口描述

表 140 GTP_ RAM256X1SP 端口列表

端口名称	方向	功能描述
DI	输入	写数据
ADDR	输入	写地址
WCLK	输入	写时钟
WE	输入	写使能
DO	输出	读数据

4.15.4. 参数描述

表 141 GTP_ RAM256X1SP 参数列表

参数名称	参数类型	设置值	默认值	功能描述
INIT	<binary>	256'h0~256'hffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffffff	128'h0	Memory初始化配置参数

4.15.5. 例化模板

```
GTP_RAM256X1SP#(
.INIT        (256'h0)
)
GTP_RAM64X1SP_inst(
.DO          (do     ),
.DI          (di     ),
.ADDR        (addr   ),
.WCLK        (wclk   ),
.WE          (we     )
);
```

4.15.6. 详细功能说明

该 GTP 实现单口 RAM 功能，仅在 WE 为高电平时，进行写操作。当 WE 为高电平时，在 WCLK 上升沿时将输入数据 DI 写入当前地址 ADDR 中，并且将输入数据从 DO 端口读出。当 WE 为低电平时，在 WCLK 上升沿时将当前地址 ADDR 中的数据从 DO 端口读出，不进行写入操作。如下图所示。




图 58 GTP_RAM256X1SP 波形示意图

4.16. GTP_DRM36K_E1 使用说明

4.16.1. 支持器件

表 142 GTP_DRM36K_E1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.16.2. 功能介绍

GTP_DRM36K_E1 有 36K bits 存储单元，其支持多种工作模式，包括双口（DP，True Dual Port）RAM，简单双口（SDP，Simple Dual Port）RAM，单口（SP，Single Port） RAM 或 ROM 模式，DRM 支持可配置的数据位宽，并在 DP RAM 和 SDP RAM 模式下支持双端口混合数据位宽。结构框图如下所示。




图 59 GTP_DRM36K_E1 结构框图

4.16.3. 端口描述

表 143 GTP_ DRM36K_E1 端口列表

端口名称	方向	功能描述
ADDRA	输入	A 端口输入地址
ADDRA_HOLD	输入	A 端口地址输入选择
DIA	输入	A 端口数据输入
CSA	输入	A 端口地址扩展
WEA	输入	A 端口写使能
BWEA	输入	A 端口字节写使能
CLKA	输入	A 端口时钟
CEA	输入	A 端口时钟使能
ORCEA	输入	A 端口输出寄存器使能
RSTA	输入	A 端口数据寄存器复位
DOA	输出	A 端口数据输出
ADDRB	输入	B 端口输入地址
ADDRB_HOLD	输入	B 端口地址输入选择
DIB	输入	B 端口数据输入
CSB	输入	B 端口地址扩展
WEB	输入	B 端口写使能
BWEB	输入	B 端口字节写使能
CLKB	输入	B 端口时钟
CEB	输入	B 端口时钟使能
ORCEB	输入	B 端口输出寄存器使能
RSTB	输入	B 端口数据寄存器复位
CINA	输入	相邻 DRM A 端口数据输出级联输入
CINB	输入	相邻 DRM B 端口数据输出级联输入
INJECT_SBITERR	输入	ECC 模式单 bit 错误插入
INJECT_DBITERR	输入	ECC 模式双 bit 错误插入
DOB	输出	B 端口数据输出

端口名称	方向	功能描述
COUTA	输出	相邻 DRM A 端口数据输出级联输出
COUTB	输出	相邻 DRM B 端口数据输出级联输出
ECC_SBITERR	输出	ECC 模式单 bit 错误标志
ECC_DBITERR	输出	ECC 模式双 bits 错误标志
ECC_PARITY[7:0]	输出	ECC 编码校验位输出
ECC_RDADDR[8:0]	输出	ECC 解码读地址输出

4.16.4. 参数描述

表 144 GTP_DRM36K_E1 参数列表

参数名称	设置值	功能描述
CSA_MASK[2:0]	0 ~ 7	A 端口地址扩展控制信号
CSB_MASK[2:0]	0 ~ 7	B 端口地址扩展控制信号
DATA_WIDTH_A	1、2、4、8、16、32、9、18、36、64、72	A 端口数据最大位宽
DATA_WIDTH_B	1、2、4、8、16、32、9、18、36、64、72	B 端口数据最大位宽
WRITE_MODE_A	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE	A 端口写模式
WRITE_MODE_B	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE	B 端口写模式
DOA_REG	0：不使能输出寄存 1：使能输出寄存	A 端口输出寄存
DOB_REG	0：不使能输出寄存 1：使能输出寄存	B 端口输出寄存
RST_TYPE	SYNC：同步复位 ASYNC：异步复位	复位模式选择
RAM_MODE	TRUE_DUAL_PORT：双口 RAM SIMPLE_DUAL_PORT：简单双口 RAM SINGLE_PORT：单口 RAM ROM：ROM	RAM 模式选择
GRS_EN	FALSE:不使能全局复位； TRUE:使能全局复位。	全局复位使能信号（芯片内部）
DOA_REG_CLKINV	0：时钟不翻转 1：时钟翻转	A 端口输出寄存器时钟翻转
DOB_REG_CLKINV	0：时钟不翻转 1：时钟翻转	B 端口输出寄存器时钟翻转
RSTA_VAL	36'h0_0000_0000~36'hF_FFFF_FFFF	A 端口输出置位/复位值
RSTB_VAL	36'h0_0000_0000~36'hF_FFFF_FFFF	B 端口输出置位/复位值
RAM_CASCADE	"NONE": 不进行硬级联 "UPPER": 作为硬级联数据输出模块 "LOWER": 作为硬级联附加模块	64Kx1 硬级联模式
ECC_WRITE_EN	"FALSE": 使能 "TRUE": 不使能	ECC 写模式使能
ECC_READ_EN	"FALSE": 使能 "TRUE": 不使能	ECC 读模式使能
INIT_00 INIT_01	0 ~2^288-1	RAM 初始化配置参数

INIT_02 … INIT_7F		
INIT_FILE	"NONE"：不指定初始化文件，则默认初始化数据全为零； "XXX"：XXX 表示具体初始化文件路径	初始化文件
BLOCK_X	视器件 DRM 个数而定	RAM18K 级联时数据级联坐标
BLOCK_Y	视器件 DRM 个数而定	RAM18K 级联时地址级联坐标
RAM_DATA_WIDTH	视器件 DRM 个数而定	RAM 级联后的数据最大位宽
RAM_ADDR_WIDTH	视器件 DRM 个数而定	RAM 级联后的地址最大位宽
INIT_FORMAT	"BIN"：二进制 "HEX"：十六进制	初始化文件格式

4.16.5. 例化模板

```
GTP_DRM36K_E1 #(
.GRS_EN("TRUE"),
.CSA_MASK('b000),
.CSB_MASK('b000),
.DATA_WIDTH_A(18),
.DATA_WIDTH_B(18),
.WRITE_MODE_A("NORMAL_WRITE"),
.WRITE_MODE_B("NORMAL_WRITE"),
.DOA_REG(0),
.DOB_REG(0),
.DOA_REG_CLKINV(0),
.DOB_REG_CLKINV(0),
.RSTA_VAL('b00000000000000000000000000000000),
.RSTB_VAL('b00000000000000000000000000000000),
.RST_TYPE("SYNC"),
.RAM_MODE("TRUE_DUAL_PORT"),
.RAM_CASCADE("NONE"),
.ECC_READ_EN("FALSE"),
.ECC_WRITE_EN("FALSE"),
.INIT_00('b0000000000000000000000000000000
```

.INIT_04('b0000000000

.INIT_14('b0000000000

.INIT_24('b0000000000

.INIT_34('b0000000000

.INIT_44('b0000000000

.INIT_54('b0000000000

.INIT_64('b0000000000

```
.INIT_74('b0000000000
```

```
.ADDRB          (addrb          ),
.BWEA           (bwea           ),
.BWEB           (bweb           ),
.CSA            (csa            ),
.CSB            (csb            ),
.DIA            (dia            ),
.DIB            (dib            ),
.COUTA          (couta          ),
.COUTB          (coutb          ),
.ECC_DBITERR    (ecc_dbiterr    ),
.ECC_SBITERR    (ecc_sbiterr    ),
.ADDRA_HOLD     (addra_hold     ),
.ADDRB_HOLD     (addrb_hold     ),
.CEA            (cea            ),
.CEB            (ceb            ),
.CINA           (cina           ),
.CINB           (cinb           ),
.CLKA           (clka           ),
.CLKB           (clkb           ),
.INJECT_DBITERR (inject_dbiterr),
.INJECT_SBITERR (inject_sbiterr),
.ORCEA          (orcea          ),
.ORCEB          (orceb          ),
.RSTA           (rsta           ),
.RSTB           (rstb           ),
.WEA            (wea            ),
.WEB            (web            )
);
```

4.17. GTP_DRM18K_E1 使用说明

4.17.1. 支持器件

表 145 GTP_DRM18K_E1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.17.2. 功能介绍

GTP_DRM18K_E1 有 18K bits 存储单元，其支持多种工作模式，包括双口（DP，True Dual Port）RAM，简单双口（SDP，Simple Dual Port）RAM，单口（SP，Single Port） RAM 或 ROM 模式，DRM 支持可配置的数据位宽，并在 DP RAM 和 SDP RAM 模式下支持双端口混合数据位宽。结构框图如下所示：




图 60 GTP_DRM18K_E1 结构框图

4.17.3. 端口描述

表 146 GTP_DRM18K_E1 端口列表

端口名称	方向	功能描述
ADDRA	输入	A端口输入地址
ADDRA_HOLD	输入	A端口地址输入选择
DIA	输入	A端口数据输入
WEA	输入	A端口写使能
CLKA	输入	A端口时钟
CEA	输入	A端口时钟使能
ORCEA	输入	A端口输出寄存器使能
RSTA	输入	A端口数据寄存器复位
BWEA	输入	A端口字节写使能
DOA	输出	A端口数据输出
ADDRB	输入	B端口输入地址
ADDRB_HOLD	输入	B端口地址输入选择
DIB	输入	B端口数据输入
WEB	输入	B端口写使能
CLKB	输入	B端口时钟
CEB	输入	B端口时钟使能
ORCEB	输入	B端口输出寄存器使能
RSTB	输入	B端口数据寄存器复位
BWEB	输入	B端口字节写使能
DOB	输出	B端口数据输出

4.17.4. 参数描述

表 147 GTP_DRM18K_E1 参数列表

参数名称	设置值	功能描述
DATA_WIDTH_A	A 端口数据最大位宽	1、2、4、8、16、32、9、18、36
DATA_WIDTH_B	B 端口数据最大位宽	1、2、4、8、16、32、9、18、36
WRITE_MODE_A	A 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
WRITE_MODE_B	B 端口写模式	NORMAL_WRITE TRANSPARENT_WRITE READ_BEFORE_WRITE
DOA_REG	A 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
DOB_REG	B 端口输出寄存	0：不使能输出寄存 1：使能输出寄存
RST_TYPE	复位模式选择	SYNC：同步复位 ASYNC：异步复位
RSTA_VAL	A 端口输出置位/复位值	18'h0_0000~18'h3_FFFF
RSTB_VAL	B 端口输出置位/复位值	18'h0_0000~18'h3_FFFF
RAM_MODE	RAM 模式选择	TRUE_DUAL_PORT：双口 RAM SIMPLE_DUAL_PORT：简单双口 RAM SINGLE_PORT：单口 RAM ROM：ROM
GRS_EN	全局复位使能信号（芯片内部）	FALSE:不使能全局复位; TRUE:使能全局复位。
DOA_REG_CLKINV	A 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
DOB_REG_CLKINV	B 端口输出寄存器时钟翻转	0：时钟不翻转 1：时钟翻转
INIT_00 INIT_01 INIT_02 … INIT_3F	RAM 初始化配置参数	0~2^288-1
INIT_FILE	初始化文件	"NONE"：不指定初始化文件，则默认初始化数据全为零; "XXX"：XXX 表示具体初始化文件路径
BLOCK_X	RAM18K 级联时数据级联坐标	视器件 DRM 个数而定
BLOCK_Y	RAM18K 级联时地址级联坐标	视器件 DRM 个数而定
RAM_DATA_WIDTH	RAM 级联后的数据最大位宽	视器件 DRM 个数而定
RAM_ADDR_WIDTH	RAM 级联后的地址最大位宽	视器件 DRM 个数而定
INIT_FORMAT	初始化文件格式	"BIN"：二进制 "HEX"：十六进制

4.17.5. 例化模板

```
GTP_DRM18K_E1 #(
```

```
.GRS_EN("TRUE"),
.DATA_WIDTH_A(18),
.DATA_WIDTH_B(18),
.DOA_REG(0),
.DOB_REG(0),
.DOA_REG_CLKINV(0),
.DOB_REG_CLKINV(0),
.RSTA_VAL('b000000000000000000),
.RSTB_VAL('b000000000000000000),
.RST_TYPE("SYNC"),
.RAM_MODE("TRUE_DUAL_PORT"),
.WRITE_MODE_A("NORMAL_WRITE"),
.WRITE_MODE_B("NORMAL_WRITE"),
.INIT_00('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_01('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_02('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_03('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_04('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_05('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_06('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_07('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_08('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_09('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0A('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0B('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
```

0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0C('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0D('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0E('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_0F('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_10('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_11('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_12('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_13('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_14('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_15('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_16('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_17('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_18('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_19('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1A('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1B('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000

0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1C('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1D('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1E('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_1F('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_20('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_21('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_22('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_23('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_24('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_25('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_26('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_27('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_28('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_29('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2A('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2B('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000

0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2C('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2D('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2E('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_2F('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_30('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_31('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_32('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_33('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_34('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_35('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_36('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_37('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_38('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_39('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3A('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3B('b0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000

```
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3C('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3D('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3E('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_3F('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000
000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.INIT_FILE("NONE"),
.BLOCK_X(0),
.BLOCK_Y(0),
.RAM_DATA_WIDTH(9),
.RAM_ADDR_WIDTH(11),
.INIT_FORMAT("BIN")
) GTP_DRM18K_E1_inst (
.DOA         (doa       ),
.DOB         (dob       ),
.ADDRA       (addra     ),
.ADDRB       (addrb     ),
.BWEA        (bwea      ),
.BWEB        (bweb      ),
.DIA         (dia       ),
.DIB         (dib       ),
.ADDRA_HOLD  (addra_hold),
.ADDRB_HOLD  (addrb_hold),
.CEA         (cea       ),
.CEB         (ceb       ),
.CLKA        (clka      ),
.CLKB        (clkb      ),
.ORCEA       (orcea     ),
.ORCEB       (orceb     ),
.RSTA        (rsta      ),
.RSTB        (rstb      ),
.WEA         (wea       ),
.WEB         (web       )
);
```

4.18. GTP_FIFO36K_E1 使用说明

4.18.1. 支持器件

表 148 GTP_FIFO36K_E1 器件支持情况

器件型号	PG2L100H

是否支持该GTP	支持

4.18.2. 功能介绍

GTP_FIFO36K_E1 支持 36K bits 存储单元，可以配置成 32K*1, 16K*2, 8K*4, 4K*9(8), 2K*18(16), 1K*36(32), 512*72(64)数据位宽模式；GTP_FIFO36K_E1 不支持混合位宽和 Byte enable 写操作。

使用 GTP_FIFO36K_E1 时 DRM 配置成 SDP 模式，且不支持混合位宽，不支持 Byte enable 的写操作，其中 DRM 的一个端口专用于 FIFO 数据写入，另一个端口专用于 FIFO 数据读取，异步 FIFO 模式下读写端口可以采用不同的时钟；

其结构框图如下所示：




图 61 GTP_FIFO36K 结构框图

4.18.3. 端口描述

表 149 GTP_FIFO36K_E1 端口列表

端口名称	方向	功能描述
DI	输入	数据写入
WCLK	输入	写时钟信号
RCLK	输入	读时钟信号
WCE	输入	写使能信号
RCE	输入	读使能信号
RST	输入	复位信号
ORCE	输入	输出寄存器使能信号
INJECT_SBITERR	输入	ECC模式单bit错误插入
INJECT_DBITERR	输入	ECC模式双bit错误插入
DO	输出	数据读出
EMPTY	输出	读端口读空标志
FULL	输出	写端口写满标志
ALMOST_EMPTY	输出	读端口将空标志
ALMOST_FULL	输出	写端口将满标志
ECC_SBITERR	输出	ECC 模式单 bit 错误标志

ECC_DBITERR	输出	ECC 模式双 bits 错误标志

4.18.4. 参数描述

表 150 GTP_FIFO36K_E1 参数列表

参数名称	设置值	功能描述
GRS_EN	TRUE:使能全局复位； FALSE:不使能全局复位。	全局复位使能信号（芯片内部）
DATA_WIDTH	1、2、4、8、9、16、18、32、36、64、72	FIFO数据位宽
ALMOST_FULL_OFFSET	DATA_WIDTH= 1：1~32766 2：1~16382 4：1~8190 8/9：1~4094 16/18：1~2046 32/36：1~1022 64/72：1~510	当FIFO将满且写指针与读指针位置之差值等于ALMOST_FULL_OFFSET，产生almost_full标志。
ALMOST_EMPTY_OFFSET	DATA_WIDTH= 1：1~32766 2：1~16382 4：1~8190 8/9：1~4094 16/18：1~2046 32/36：1~1022 64/72：1~510	当 FIFO 将空且读指针与写指针位置之差值等于 ALMOST_EMPTY_OFFSET, 产生 almost_empty 标志。
SYNC_FIFO	TRUE:使用同步 FIFO; FALSE:使用异步FIFO.	异步/同步 FIFO 选择
USE_EMPTY	1:使能读空标志； 0:不使能读空标志。	使能读空标志
USE_FULL	1:使能写满标志； 0:不使能写满标志。	使能写满标志
DO_REG	1:使能； 0:不使能	使能输出寄存器使能
ECC_WRITE_EN	TRUE:使能； FALSE:不使能。	写端口ECC模式使能
ECC_READ_EN	TRUE:使能； FALSE:不使能。	读端口ECC模式使能
RST_VAL	72'h00_0000_0000_0000_0000~ 72'hFF_FFFF_FFFF_FFFF_FFFF	输出置位/复位值

4.18.5. 例化模板

```
GTP_FIFO36K_E1 #(
.GRS_EN("TRUE"),
.DATA_WIDTH(18),
.DO_REG(0),
```

```
.ECC_READ_EN("FALSE"),
.ECC_WRITE_EN("FALSE"),
.ALMOST_FULL_OFFSET('b000000000000000),
.ALMOST_EMPTY_OFFSET('b000000000000000),
.RST_VAL('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.USE_EMPTY(0),
.USE_FULL(0),
.SYNC_FIFO("FALSE")
) GTP_FIFO36K_E1_inst (
.DO             (do            ),
.DI             (di            ),
.ALMOST_EMPTY   (almost_empty  ),
.ALMOST_FULL    (almost_full   ),
.ECC_DBITERR    (ecc_dbiterr   ),
.ECC_SBITERR    (ecc_sbiterr   ),
.EMPTY          (empty         ),
.FULL           (full          ),
.INJECT_DBITERR (inject_dbiterr),
.INJECT_SBITERR (inject_sbiterr),
.ORCE           (orce          ),
.RCE            (rce           ),
.RCLK           (rclk          ),
.RST            (rst           ),
.WCE            (wce           ),
.WCLK           (wclk          )
);
```

4.19. GTP_FIFO18K_E1 使用说明

4.19.1. 支持器件

表 151 GTP_FIFO18K_E1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

4.19.2. 功能介绍

GTP_FIFO18K_E1 支持 18K bits 存储单元，可以配置成 16K*1, 8K*2, 4K*4, 2K*9(8), 1K*18(16) 数据位宽模式；

使用 GTP_FIFO18K_E1 时 DRM 配置成 SDP 模式，且不支持混合位宽，不支持 Byte enable 的写操作，其中 DRM 的一个端口专用于 FIFO 数据写入，另一个端口专用于 FIFO 数据读取，异步 FIFO 模式下读写端口可以采用不同的时钟；

其结构框图如下所示：




图 62 GTP_FIFO18K 结构框图

4.19.3. 端口描述

表 152 GTP_FIFO18K_E1 端口列表

端口名称	方向	功能描述
ALMOST_EMPTY	输出	读端口将空标志
ALMOST_FULL	输出	写端口将满标志
EMPTY	输出	读端口读空标志
FULL	输出	写端口写满标志
DO[35:0]	输出	数据读出
DI[35:0]	输入	数据写入
WCLK	输入	写时钟
RCLK	输入	读时钟
WCE	输入	写使能
RCE	输入	读使能
ORCE	输入	输出寄存器使能信号
RST	输入	复位，高电平有效

4.19.4. 参数描述

表 153 GTP_FIFO18K_E1 参数列表

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	string	"TRUE" "FALSE"	"TRUE"	全局复位使能
DATA_WIDTH	integer	1,2,4,8,9,16,18	18	FIFO 数据位宽
DO_REG	integer	0, 1	0	输出寄存器使能 1：使能 0：不使能
ALMOST_FULL_OFFSET	binary	14’h0000 – 14’hFFFF	14’h0	当 FIFO 将满且写指针与读指针位置之差值等

参数名称	参数类型	设置值	默认值	功能描述
				于 ALMOST_FULL_OFFSET，产生 ALMOST_FULL 标志。
ALMOST_EMPTY_OFFSET	binary	14'h0000 – 14'hFFFF	14'h0	当 FIFO 将空且读指针与写指针位置之差值等于 ALMOST_EMPTY_OFFSET,产生 ALMOST_EMPTY 标志。
RST_VAL	binary	36'h0 – 36'hF_FFFF_FFFF	36'h0	输出复位/置位值
USE_EMPTY	integer	0, 1	0	1：使能读空标志 0：不使能读空标志
USE_FULL	integer	0, 1	0	1：使能写满标志 0：不使能写满标志
SYNC_FIFO	string	"TRUE" "FALSE"	"FALSE"	"TRUE"：使能同步 FIFO "FALSE"：使能异步 FIFO

4.19.5. 例化模板

```
GTP_FIFO18K_E1 #(
.GRS_EN("TRUE"),
.DATA_WIDTH(18),
.DO_REG(0),
.ALMOST_FULL_OFFSET('b0000000000000000),
.ALMOST_EMPTY_OFFSET('b0000000000000000),
.RST_VAL('b000000000000000000000000000000000000000000000000000000000000000000000000000000000000),
.USE_EMPTY(0),
.USE_FULL(0),
.SYNC_FIFO("FALSE")
) GTP_FIFO18K_E1_inst (
.DO             (do          ),
.DI             (di          ),
```

```
.ALMOST_EMPTY   (almost_empty),
.ALMOST_FULL    (almost_full ),
.EMPTY          (empty       ),
.FULL           (full        ),
.ORCE           (orce        ),
.RCE            (rce         ),
.RCLK           (rclk        ),
.RST            (rst         ),
.WCE            (wce         ),
.WCLK           (wclk        )
);
```

5. BUF 相关 GTP 使用说明

5.1. 总体介绍

5.2. GTP_INBUF 使用说明

5.2.1. 支持器件

表 154 GTP_INBUF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.2.2. 功能介绍

GTP_INBUF 是一个输入 BUFFER。如下图：




图 63 GTP_INBUF

5.2.3. 端口描述

表 155 GTP_INBUF 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
O	输出	输出信号

5.2.4. 参数描述

表 156 GTP_INBUF 参数列表

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 157	"DEFAULT"	IO 标准
TERM_DDR	见表 157	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭

表 157 GTP_INBUF 参数配置列表

GTP_INBUF	
IOSTANDARD	TERM_DDR
LVTTL33	无
PCI33	
LVCMOS33	
LVCMOS25	
LVCMOS18	
LVCMOS15	
LVCMOS12	
SSTL18_I	OFF/ON
SSTL18_II	OFF/ON
SSTL15_I	OFF/ON
SSTL15_II	OFF/ON
HSTL18_I	OFF/ON
HSTL18_II	OFF/ON
HSTL15_I	OFF/ON
SSTL15_I	OFF/ON
SSTL15_II	OFF/ON
HSTL15_I	OFF/ON

5.2.5. 例化模板

```
GTP_INBUF#(
.IOSTANDARD ("DEFAULT"),
.TERM_DDR      ("ON")
)
GTP_INBUF_inst (
.I  (i),
.O  (o)
);
```

5.3. GTP_INBUFG 使用说明

5.3.1. 支持器件

表 158 GTP_INBUFG 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.3.2. 功能介绍

GTP_INBUFG 是一个时钟输入 BUFFER。如下图:




图 64 GTP_INBUFG

5.3.3. 端口描述

表 159 GTP_INBUFG 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
O	输出	输出信号

5.3.4. 参数描述

表 160 GTP_INBUFG 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 161	"DEFAULT"	IO 标准
TERM_DDR	见表 161	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭

表 161 GTP_INBUFG 参数有效值列表

GTP_INBUFG	
IOSTANDARD	TERM_DDR
LVCMOS33	无
LVCMOS25	
LVCMOS18	
LVCMOS15	
LVCMOS12	
SSTL18_I	OFF/ON
SSTL18_II	OFF/ON
SSTL15_I	OFF/ON
SSTL15_II	OFF/ON
HSTL18_I	OFF/ON
HSTL18_II	OFF/ON
HSTL15_I	OFF/ON
SSTL15_I	OFF/ON
SSTL15_II	OFF/ON
HSTL15_I	OFF/ON

5.3.5. 例化模板

```
GTP_INBUFG#(
.IOSTANDARD ("DEFAULT"),
. TERM_DDR ("ON")
)
GTP_INBUFG_inst (
.I  (i),
.O  (o)
);
```

5.4. GTP_INBUFDS 使用说明

5.4.1. 支持器件

表 162 GTP_INBUFDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.4.2. 功能介绍

GTP_INBUFDS 是一个差分输入 BUFFER。如下图:




图 65 GTP_INBUFDS

5.4.3. 端口描述

表 163 GTP_INBUFDS 端口列表描述

端口名称	方向	功能描述
I	输入	差分 P 输入信号
IB	输入	差分 N 输入信号
O	输出	输出信号

5.4.4. 参数描述

表 164 GTP_INBUFDS 参数列表

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 165	"DEFAULT"	IO 标准
TERM_DIFF	见表 165	"ON"	差分输入时， 内置 terminal resistor 开启或关闭

表 165 GTP_INBUFDS 参数有效值列表

GTP_INBUFDS	
IOSTANDARD	TERM_DIFF
LVDS	OFF/ON
MINI-LVDS	OFF/ON
SSTL18D_I	OFF/ON
SSTL18D_II	OFF/ON
SSTL15D_I	OFF/ON
SSTL15D_II	OFF/ON
HSTL18D_I	OFF/ON
HSTL18D_II	OFF/ON
HSTL15D_I	OFF/ON
RSDS	OFF/ON
PPDS	OFF/ON
TMDS	OFF/ON
BLVDS	NA
SSTL15D_I	OFF/ON
SSTL15D_II	OFF/ON
HSTL15D_I	OFF/ON

5.4.5. 例化模板

```
GTP_INBUFDS#(
.IOSTANDARD ("DEFAULT"),
.TERM_DIFF("ON")
)
 GTP_INBUFDS_inst (
.I      (i),
.IB     (ib),
.O      (o)
);
```

5.5. GTP_INBUFGDS 使用说明

5.5.1. 支持器件

表 166 GTP_INBUFGDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.5.2. 功能介绍

GTP_INBUFGDS 是一个差分时钟输入 BUFFER。如下图:




图 66 GTP_INBUFGDS

5.5.3. 端口描述

表 167 GTP_INBUFGDS 端口列表描述

端口名称	方向	功能描述
I	输入	差分 P 输入信号
IB	输入	差分 N 输入信号
O	输出	输出信号

5.5.4. 参数描述

表 168 GTP_INBUFGDS 参数描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 169	"DEFAULT"	IO 标准
TERM_DIFF	见表 169	"ON"	差分输入时，内置 terminal resistor 开启或关闭

表 169 GTP_INBUFGDS 参数有效值列表

GTP_INBUFGDS	
IOSTANDARD	TERM_DIFF
LVDS	OFF/ON
MINI-LVDS	OFF/ON
SSTL18D_I	OFF/ON
SSTL18D_II	OFF/ON
SSTL15D_I	OFF/ON
SSTL15D_II	OFF/ON
HSTL18D_I	OFF/ON
HSTL18D_II	OFF/ON
HSTL15D_I	OFF/ON
HSUL12D	NA
RSDS	OFF/ON
PPDS	OFF/ON
TMDS	OFF/ON
BLVDS	NA
SSTL15D_I	OFF/ON
SSTL15D_II	OFF/ON
HSTL15D_I	OFF/ON

5.5.5. 例化模板

```
GTP_INBUFGDS#(
.IOSTANDARD ("DEFAULT"),
.TERM_DIFF ("ON")
)
 GTP_INBUFGDS_inst (
.I  (i),
.IB (ib ),
.O  (o)
);
```

5.6. GTP_INBUFE 使用说明

5.6.1. 支持器件

表 170 GTP_INBUFE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.6.2. 功能介绍

GTP_INBUFE 支持单端输入驱动功能。




图 67 GTP_INBUFE

5.6.3. 端口描述

表 171 GTP_INBUFE 端口列表描述

端口名称	方向	功能描述
I	输入	单端信号输入
O	输出	输入buffer输出，送入芯片内部
EN	输入	为0时关闭输入buffer.

5.6.4. 参数描述

表 172 GTP_INBUFE 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 173	"DEFAULT"	输入 IO 标准
TERM_DDR	见表 173	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭

表 173 GTP_INBUFE 参数有效值列表

GTP_INBUFE	
IOSTANDARD	**TERM_DDR**
LVTTL33	无
PCI33	
LVCMOS33	
LVCMOS25	
LVCMOS18	
LVCMOS15	
LVCMOS12	

5.6.5. 例化模板

```
GTP_INBUFE #(
.IOSTANDARD("DEFAULT"),
.TERM_DDR("ON")
) GTP_INBUFE_inst (
.O(),
.EN(),
.I()
);
```

5.7. GTP_INBUFEDS 使用说明

5.7.1. 支持器件

表 174 GTP_INBUFEDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.7.2. 功能介绍

GTP_INBUFEDS 支持输入功能。除了增加 STANDBY 信号，可以关闭输入 buffer，其它的与 GTP_INBUFDS 保持一致。




图 68 GTP_INBUFEDS

5.7.3. 端口描述

表 175 GTP_INBUFEDS 端口列表描述

端口名称	方向	功能描述
I	输入	同相差分输入
IB	输入	反相差分输入
O	输出	差分输出，送到芯片内部
EN	输入	为0时关闭输入buffer.

5.7.4. 参数描述

表 176 GTP_INBUFEDS 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 177	"DEFAULT"	输入 IO 标准
TERM_DIFF	见表 177	"ON"	差分输入时，内置 terminal resistor 开启或关闭

表 177 GTP_INBUFEDS 参数有效值列表

GTP_INBUFGDS	
IOSTANDARD	**TERM_DDR**
LVDS	OFF/ON
LVPECL	OFF/ON
RSDS	OFF/ON
PPDS	OFF/ON

5.7.5. 例化模板

```
GTP_INBUFEDS #(
.IOSTANDARD("DEFAULT"),
.TERM_DIFF("ON")
) GTP_INBUFEDS_inst (
.O(),
```

```
.EN(),
.I(),
.IB()
);
```

5.8. GTP_ OUTBUF 使用说明

5.8.1. 支持器件

表 178 GTP_OUTBUF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.8.2. 功能介绍

GTP_OUTBUF 是一个输出 BUFFER。如下图:




图 69 GTP_OUTBUF

5.8.3. 端口描述

表 179 GTP_OUTBUF 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
O	输出	输出信号

5.8.4. 参数描述

表 180 GTP_OUTBUF 参数描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 181	"DEFAULT"	IO 标准
SLEW_RATE	"FAST", "SLOW"	"SLOW"	Slew rate 属性
DRIVE_STRENGTH	2, 4, 6, 8, 12, 16, 24	"8"	输出驱动

表 181 GTP_OUTBUF 参数有效值列表

GTP_OUTBUF		
IOSTANDARD	SLEW_RATE	DRIVE_STRENGTH
PCI33	FAST/SLOW	"1.5"
LVTTL33	FAST/SLOW	"4", "6", "12", "16", "24"
LVCMOS33	FAST/SLOW	
LVCMOS25	FAST/SLOW	"4", "8", "12", "16"

GTP_OUTBUF		
IOSTANDARD	SLEW_RATE	DRIVE_STRENGTH
LVCMOS18	FAST/SLOW	
LVCMOS15	FAST/SLOW	"4", "8", "12",
LVCMOS12	FAST/SLOW	"2", "6",
SSTL18_I	FAST/SLOW	无
SSTL18_II	FAST/SLOW	
SSTL15_I	FAST/SLOW	
SSTL15_II	FAST/SLOW	
HSTL18_I	FAST/SLOW	
HSTL18_II	FAST/SLOW	
HSTL15_I	FAST/SLOW	
SSTL15_I	FAST/SLOW	
SSTL15_II	FAST/SLOW	
HSTL15_I	FAST/SLOW	

5.8.5. 例化模板

```
GTP_OUTBUF#(
.IOSTANDARD ("DEFAULT"),
.SLEW_RATE ("SLOW"),
.DRIVE_STRENGTH (8)
)
 GTP_OUTBUF_inst (
.I  (i),
.O  (o)
);
```

5.9. GTP_OUTBUFT 使用说明

5.9.1. 支持器件

表 182 GTP_OUTBUFT 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.9.2. 功能介绍

GTP_OUTBUFT 是一个三态输出 BUFFER。如下图:




图 70 GTP_OUTBUFT

5.9.3. 端口描述

表 183 GTP_OUTBUFT 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
O	输出	输出信号
T	输入	三态使能输入，低有效

5.9.4. 参数描述

表 184 GTP_OUTBUFT 参数描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 185	"DEFAULT"	输入 IO 标准
SLEW_RATE	"FAST", "SLOW"	"SLOW"	"FAST", "SLOW"
DRIVE_STRENGTH	"2", "4", "6", "8", "12", "16", "24"	"8"	2, 4, 6, 8, 12, 16, 24

表 185 GTP_OUTBUFT 参数有效值列表

GTP_OUTBUFT		
IOSTANDARD	SLEW_RATE	DRIVE_STRENGTH
PCI33	FAST/SLOW	"1.5"
LVTTL33	FAST/SLOW	"4", "6", "12", "16", "24"
LVCMOS33	FAST/SLOW	
LVCMOS25	FAST/SLOW	"4", "8", "12", "16"
LVCMOS18	FAST/SLOW	
LVCMOS15	FAST/SLOW	"4", "8", "12",
LVCMOS12	FAST/SLOW	"2", "6",
SSTL18_I	FAST/SLOW	无
SSTL18_II	FAST/SLOW	
SSTL15_I	FAST/SLOW	
SSTL15_II	FAST/SLOW	
HSTL18_I	FAST/SLOW	
HSTL18_II	FAST/SLOW	
HSTL15_I	FAST/SLOW	
SSTL15_I	FAST/SLOW	
SSTL15_II	FAST/SLOW	
HSTL15_I	FAST/SLOW	

5.9.5. 例化模板

```
GTP_OUTBUFT#(
.IOSTANDARD ("DEFAULT"),
.SLEW_RATE ("SLOW "),
.DRIVE_STRENGTH (8)
)
 GTP_OUTBUFT_inst (
.I  (i),
.O  (o),
.T  (t)
);
```

5.10. GTP_OUTBUFDS 使用说明

5.10.1. 支持器件

表 186 GTP_OUTBUFDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.10.2. 功能介绍

GTP_OUTBUFDS 是一个真差分输出 buffer 如下图:




图 71 GTP_OUTBUFDS

5.10.3. 端口描述

表 187 GTP_OUTBUFDS 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
OB	输出	差分 N 端输出信号
O	输出	差分 P 端输出信号

5.10.4. 参数描述

表 188 GTP_OUTBUFDS 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"LVDS","MINI-LVDS","SUB-LVDS","TMDS"	"DEFAULT"	输入 IO 标准

5.10.5. 例化模板

```
GTP_OUTBUFDS#(
.IOSTANDARD ("DEFAULT")
)
 GTP_OUTBUFDS_inst (
.I  (i),
.OB(ob ),
.O  (o)
);
```

5.11. GTP_ OUTBUFTDS 使用说明

5.11.1. 支持器件

表 189 GTP_OUTBUFTDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.11.2. 功能介绍

GTP_OUTBUFTDS 是一个三态输出真差分 BUFFER。如下图:




图 72 GTP_OUTBUFTDS

5.11.3. 端口描述

表 190 GTP_OUTBUFTDS 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
OB	输出	差分 N 端输出信号
O	输出	差分 P 端输出信号
T	输入	三态使能输入，低有效

5.11.4. 参数描述

表 191 GTP_OUTBUFTDS 参数描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"LVDS","MINI-LVDS", "SUB-LVDS","TMDS"	"DEFAULT"	输入 IO 标准

5.11.5. 例化模板

```
GTP_OUTBUFTDS#(
.IOSTANDARD ("DEFAULT")
)
 GTP_ OUTBUFTDS_inst (
.I  (i),
.T  (t),
.OB (ob ),
.O  (o)
);
```

5.12. GTP_ OUTBUFCO 使用说明

5.12.1. 支持器件

表 192 GTP_OUTBUFCO 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.12.2. 功能介绍

GTP_OUTBUFCO 是一个伪差分输出 buffer。如下图:




图 73 GTP_OUTBUFCO

5.12.3. 端口描述

表 193 GTP_OUTBUFCO 端口列表信息

端口名称	方向	功能描述
I	输入	输入信号
OB	输出	差分 N 输出信号
O	输出	差分 P 输出信号

5.12.4. 参数描述

表 194 GTP_OUTBUFCO 参数列表信息

参数名称	设置值	默认值	功能描述
IOSTANDARD	"SSTL18D_I"，"SSTL18D_II"，"SSTL15D_I"，"SSTL15D_II","HSTL15D_I"，"SSTL15D_I"，"SSTL15D_II"，"HSTL15D"，"HSUL12D"，"RSDS"，"PPDS"，"BLVDS"	"DEFAULT"	输入 IO 标准

5.12.5. 例化模板

```
GTP_OUTBUFCO#(
.IOSTANDARD ("LVCMOS33")
)
 GTP_OUTBUFCO_inst (
.I  (i),
.OB(ob ),
.O  (o)
);
```

5.13. GTP_ OUTBUFTCO 使用说明

5.13.1. 支持器件

表 195 GTP_OUTBUFTCO 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.13.2. 功能介绍

GTP_OUTBUFTCO 是一个三态输出伪差分 BUFFER。如下图:




图 74 GTP_OUTBUFTCO

5.13.3. 端口描述

表 196 GTP_OUTBUFTCO 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
OB	输出	差分 N 端输出信号
O	输出	差分 P 端输出信号
T	输入	三态使能输入，低有效

5.13.4. 参数描述

表 197 GTP_OUTBUFTCO 参数描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"SSTL18D_I"，"SSTL18D_II"，"SSTL15D_I"， "SSTL15D_II"，"HSTL15D_I"，"SSTL15D"，"HSTL15D"， "HSUL12D"，"RSDS"，"PPDS"，"BLVDS"	"DEFAULT"	输入 IO 标准

5.13.5. 例化模板

```
GTP_OUTBUFTCO#(
.IOSTANDARD ("DEFAULT")
)
 GTP_OUTBUFTCO_inst (
.I  (i),
.T  (t),
.OB(ob ),
.O  (o)
);
```

5.14. GTP_IOBUF 使用说明

5.14.1. 支持器件

表 198 GTP_IOBUF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.14.2. 功能介绍

GTP_IOBUF 是一个双向单信号 BUFFER，连接外部双向引脚和内部逻辑电路。如下图:




图 75 GTP_IOBUF

5.14.3. 端口描述

表 199 GTP_IOBUF 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
T	输入	三态输入使能，低有效
O	输出	输出信号
IO	输入输出	输入输出信号（inout）

5.14.4. 参数描述

表 200 GTP_IOBUF 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 201	"DEFAULT"	输入 IO 标准
TERM_DDR	"ON", "OFF"	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭
SLEW_RATE	"SLOW", "FAST"	"SLOW"	摆率
DRIVE_STRENGTH	"2", "4", "6", "8", "12", "16", "24"	"8"	驱动电流强度

表 201 GTP_IOBUF 参数有效值列表

GTP_IOBUF			
IOSTANDARD	SLEW_RATE	TERM_DDR	DRIVE_STRENGTH
PCI33	FAST/SLOW	无	"1.5"
LVTTL33			"4", "6", "12", "16", "24"
LVCMOS33			
LVCMOS25			"4", "8", "12", "16"
LVCMOS18			
LVCMOS15			"4", "8", "12",
LVCMOS12			"2", "6",
SSTL18_I		OFF/ON	无
SSTL18_II		OFF/ON	

GTP_IOBUF			
IOSTANDARD	SLEW_RATE	TERM_DDR	DRIVE_STRENGTH
SSTL15_I		OFF/ON	
SSTL15_II		OFF/ON	
HSTL18_I		OFF/ON	
HSTL18_II		OFF/ON	
HSTL15_I		OFF/ON	
SSTL15_I		OFF/ON	
SSTL15_II		OFF/ON	
HSTL15_I		OFF/ON	

5.14.5. 例化模板

```
GTP_IOBUF#(
.IOSTANDARD ("DEFAULT"),
.SLEW_RATE ("SLOW"),
.DRIVE_STRENGTH ("8"),
.TERM_DDR("ON")
)
 GTP_IOBUF_inst (
.I  (i),
.T  (t),
.IO (io ),
.O  (o)
);
```

5.15. GTP_IOBUFCO 使用说明

5.15.1. 支持器件

表 202 GTP_IOBUFCO 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.15.2. 功能介绍

GTP_IOBUFCO 是一个双向伪差分缓冲器，其只支持伪差分电平（与 GTP_IOBUFDS 相对应，GTP_IOBUFDS 只支持真差分电平）。其结构框图如下所示：




图 76 GTP_IOBUFCO

5.15.3. 端口描述

表 203 GTP_IOBUFCO 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
T	输入	三态使能信号
IO	输入/输出	差分 P 端输入/输出
IOB	输入/输出	差分 Q 端输入/输出
O	输出	输出信号

5.15.4. 参数描述

表 204 GTP_IOBUFCO 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"SSTL18D_I"，"SSTL18D_II"，"SSTL15D_I"，"SSTL15D_II","HSTL15D_I"，"SSTL15D_I"，"SSTL15D_II"，"HSTL15D"，"HSUL12D"，"RSDS"，"PPDS"，"BLVDS"	"DEFAULT"	输入 IO 标准
TERM_DDR	"ON", "OFF"	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭

5.15.5. 例化模板

```
GTP_IOBUFCO#(
.IOSTANDARD ("DEFAULT"),
.TERM_DDR  ("ON")
)
 GTP_IOBUFCO_inst(
.I  (i),
```

```
.T  (t),
.IO (io),
.IOB(iob),
.O  (o)
);
```

5.16. GTP_ IOBUFDS 使用说明

5.16.1. 支持器件

表 205 GTP_IOBUFDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.16.2. 功能介绍

GTP_IOBUFDS 是一个双向单信号差分输入 BUFFER。如下图:




图 77 GTP_IOBUFDS

5.16.3. 端口描述

表 206 GTP_IOBUFDS 端口列表描述

端口名称	方向	功能描述
I	输入	输入信号
T	输入	三态输入使能,低有效
O	输出	输出信号
IO	输入输出	差分 P 输入输出（inout）
IOB	输入输出	差分 N 输入输出

5.16.4. 参数描述

表 207 GTP_IOBUFDS 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"LVDS", "MINI-LVDS", "SUB-LVDS", "TMDS"	"DEFAULT"	输入 IO 标准
TERM_DIFF	"ON", "OFF"	"ON"	LVDS 等标准输入时，内置差分 terminal resistor 开启或关闭

5.16.5. 例化模板

```
GTP_IOBUFDS#(
.IOSTANDARD ("DEFAULT"),
.TERM_DIFF("ON")
)
GTP_IOBUFDS_inst (
.I      (i),
.T      (t),
.IO     (io),
.IOB    (iob),
.O      (o)
);
```

5.17. GTP_IOBUF_RX_MIPI 使用说明

5.17.1. 支持器件

表 208GTP_IOBUF_RX_MIPI 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.17.2. 功能介绍

GTP_IOBUF_RX_MIPI 支持 MIPI DPHY 高速输入，及低功耗模式（LP）下单端输入、输出。




图 78 GTP_IOBUF_RX_MIPI

5.17.3. 端口描述

表 209 GTP_IOBUF_RX_MIPI 端口列表描述

端口名称	方向	功能描述
I_LP	输入	LP 模式下单端输出 buffer 的输入信号
IB_LP	输入	LP 模式下单端输出 buffer 的输入信号
M	输入	模式选择信号. 1: HS 模式，差分输入；0：LP 模式
T	输入	单端输出使能信号
TB	输入	单端输出使能信号
O_HS	输出	差分输出(HS)到 fabric
O_LP	输出	单端（LP）输出
OB_LP	输出	单端（LP）输出
IO	双向	同相差分输入（HS）和输入/输出（LP）
IOB	双向	反向差分输入（HS）和输入/输出（LP）

5.17.4. 参数描述

表 210 GTP_IOBUF_RX_MIPI 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"DEFAULT","MIPI"	"DEFAULT"	输入 IO 标准
DRIVE_STRENGTH	"2", "6"	"6"	
SLEW_RATE	"SLOW" , "FAST"	"SLOW"	

5.17.5. 例化模板

```
GTP_IOBUF_RX_MIPI #
(
.IOSTANDARD     ( "DEFAULT" ),//"MIPI","DEFAULT"
.TERM_DIFF      ( "ON"      )
)
GTP_IOBUF_RX_MIPI _inst (
.O_LP           ( O_LP      ),
.OB_LP          ( OB_LP     ),
.O_HS           ( O_HS      ),
.IO             ( IO        ),
.IOB            ( IOB       ),
.I_LP           ( I_LP      ),
.IB_LP          ( IB_LP     ),
.T              ( T         ),
.TB             ( TB        ),
.M              ( M         )
);
```

5.18. GTP_IOBUFE 使用说明

5.18.1. 支持器件

表 211 GTP_IOBUFE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.18.2. 功能介绍

GTP_IOBUFE 支持单端输入输出驱动功能。如下图:




图 79 GTP_IOBUFE

5.18.3. 端口描述

表 212 GTP_IOBUFE 端口列表描述

端口名称	方向	功能描述
I	输入	单端信号输入
O	输出	输入buffer的输出，送入芯片内部
T	输入	使能输出buffer
IO	双向	PAD
EN	输入	为0时关闭输入buffer.

5.18.4. 参数描述

表 213 GTP_IOBUFE 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 214	"DEFAULT"	输入 IO 标准
TERM_DDR	"ON", "OFF"	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭
SLEW_RATE	"SLOW", "FAST"	"SLOW"	摆率
DRIVE_STRENGTH	"2", "4", "6", "8", "12", "16", "24"	"8"	驱动电流强度

表 214 GTP_IOBUFE 参数有效值列表

GTP_IOBUFE			
IOSTANDARD	SLEW_RATE	TERM_DDR	DRIVE_STRENGTH
PCI33	FAST/SLOW	无	"4", "6", "12", "16", "24"
LVTTL33			
LVCMOS33			
LVCMOS25			"4", "8", "12", "16"
LVCMOS18			
LVCMOS15			"4", "8", "12",
LVCMOS12			"2", "6",
SSTL18_I		OFF/ON	无
SSTL18_II		OFF/ON	
SSTL15_I		OFF/ON	
SSTL15_II		OFF/ON	
HSTL18_I		OFF/ON	
HSTL18_II		OFF/ON	
HSTL15_I		OFF/ON	
SSTL15_I		OFF/ON	
SSTL15_II		OFF/ON	
HSTL15_I		OFF/ON	

5.18.5. 例化模板

```
GTP_IOBUFE #(
.IOSTANDARD("DEFAULT"),
.SLEW_RATE("SLOW"),
.DRIVE_STRENGTH("8"),
.TERM_DDR("ON")
) GTP_IOBUFE_inst (
.IO (io),
.O  (o ),
.EN (en),
.I  (i ),
.T  (t )
);
```

5.19. GTP_IOBUFECO 使用说明

5.19.1. 支持器件

表 215 GTP_IOBUFECO 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.19.2. 功能介绍

GTP_IOBUFECO 支持单端输入、伪差分输出驱动功能。如下图:




图 80 GTP_IOBUFECO

5.19.3. 端口描述

表 216 GTP_IOBUFECO 端口列表描述

端口名称	方向	功能描述
I	输入	单端信号输入
O	输出	输入buffer输出，送入芯片内部
T	输入	使能输出buffer
IO	双向	第一个IO
IOB	双向	第二个IO，它的值是IO的反
EN	输入	为0时关闭输入buffer.

5.19.4. 参数描述

表 217 GTP_IOBUFECO 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	见表 218	"DEFAULT"	输入 IO 标准
TERM_DDR	"ON", "OFF"	"ON"	HSTL、SSTL 标准输入时，内置 terminal resistor 开启或关闭

表 218 GTP_IOBUFECO 参数有效值列表

IOSTANDARD	TERM_DDR
SSTL18D_I	OFF/ON
SSTL18D_II	OFF/ON
SSTL15D_I	OFF/ON
SSTL15D_II	OFF/ON
HSTL15D_I	OFF/ON
RSDS	OFF/ON
PPDS	OFF/ON
BLVDS	OFF/ON

5.19.5. 例化模板

```
GTP_IOBUFECO #(
.IOSTANDARD("DEFAULT"),
.TERM_DDR("ON")
) GTP_IOBUFECO_inst (
.IO     (io ),
.IOB    (iob),
.O      (o  ),
.EN     (en ),
.I      (i  ),
.T      (t  )
);
```

5.20. GTP_IOBUFEDS 使用说明

5.20.1. 支持器件

表 219 GTP_IOBUFEDS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

5.20.2. 功能介绍

GTP_IOBUFEDS 为真差分 Buffer。如下图，LVDS 等标准下的差分输出（输入为 I，输出为 IO/IOB），同时，可配置为输入(图中 IO、IOB > O 路径)




图 81 GTP_IOBUFEDS

5.20.3. 端口描述

表 220 GTP_IOBUFEDS 端口列表描述

端口名称	方向	功能描述
I	输入	单端信号输入
O	输出	输入buffer输出，送入芯片内部
T	输入	使能信号
IO	双向	IO的PAD
IOB	双向	IO的PAD，与IO的值相反
EN	输入	为0时关闭输入buffer.

5.20.4. 参数描述

表 221 GTP_IOBUFEDS 参数列表描述

参数名称	设置值	默认值	功能描述
IOSTANDARD	"LVDS","MINI-LVDS","SUB-LVDS","TMDS"	"DEFAULT"	输入 IO 标准
TERM_DIFF	"ON", "OFF"	"ON"	LVDS 等标准输入时，内置差分 terminal resistor 开启或关闭
SLEW_RATE	"SLOW", "FAST"	"SLOW"	摆率
DRIVE_STRENGTH	"2", "4", "6", "8", "12", "16", "24"	"8"	驱动电流强度

5.20.5. 例化模板

```
GTP_IOBUFEDS #(
.IOSTANDARD("DEFAULT"),
.TERM_DIFF("ON")
) GTP_IOBUFEDS_inst (
.IO     (io ),
.IOB    (iob),
.O      (o  ),
.EN     (en ),
.I      (i  ),
.T      (t  )
);
```

6. 时钟相关 GTP 使用说明

6.1. GTP_CLKBUFG

6.1.1. 支持器件

表 222 GTP_CLKBUFG 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.1.2. 功能介绍

GTP_CLKBUFG 提供了简单的时钟 BUFFER 功能，时钟上全局可以通过例化 GTP_CLKBUFG 来实现。

6.1.3. 端口描述

表 223 GTP_CLKBUFG 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟
CLKOUT	输出	输出时钟

6.1.4. 例化模板

```
GTP_CLKBUFG U_CLKBUFG (
.CLKOUT     (clkout),
.CLKIN      (clkin )
);
```

6.1.5. 详细功能介绍

GTP_CLKBUFG 提供了简单的时钟 BUFFER 功能，时钟上全局可以通过例化 GTP_CLKBUFG 来实现。

6.2. GTP_CLKBUFGCE

6.2.1. 支持器件

表 224 GTP_CLKBUFGCE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.2.2. 功能介绍

GTP_CLKBUFGCE 属于带有使能控制端口的时钟 BUFFER，时钟上全局也可以通过例化

GTP_CLKBUFGCE 来实现。

6.2.3. 端口描述

表 225 GTP_CLKBUFGCE 的端口说明

端口信号	输入/输出	说明
CLKIN	输入	输入时钟
CE	输入	时钟使能，高有效使能
CLKOUT	输出	输出时钟

6.2.4. 参数描述

表 226 GTP_CLKBUFGCE 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
DEFAULT_VALUE	字符	1’b0，1’b1	1’b0	CE=0 时，输出 DEFAULT_VALUE； CE=1 时，输出 CLKIN；

6.2.5. 例化模板

```
GTP_CLKBUFGCE
#(.DEFAULT_VALUE          (1'b0        )    //1'b0; 1'b1
) I_GTP_CLKBUFGCE    (
.CLKIN       (clk    ),
.CE          (ce     ),
.CLKOUT      (clkout )
);
```

6.2.6. 详细功能介绍

当 CE=1，输出时钟等于输入时钟。当 CE 发生跳变，从高电平切换到低电平，需要检测两次 CLKIN 的下降沿后，CLKOUT 输出低电平。直至下一次 CE 切换回高电平，然后也需要再检测两次 CLKIN 下降沿，CLKOUT 输出从低电平切换到 CLKIN。

当 DEFAULT_VALUE=1’b0 时，时序图如下所示：




图 82 GTP_CLKBUFGCE 时序图（DEFAULT_VALUE=0）

当 DEFAULT_VALUE=1’b1 时，时序图如下所示：




图 83 GTP_CLKBUFGCE 时序图（DEFAULT_VALUE=1）

6.3. GTP_CLKBUFGMUX

6.3.1. 支持器件

表 227 GTP_CLKBUFGMUX 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.3.2. 功能介绍

GTP_CLKBUFGMUX 可实现在两个全局时钟输入源之间的动态切换，用户可以根据需要选择强制切换（对应 TRIGGER_MODE="NORMAL"），或者由时钟下降沿触发的去毛刺切换（对应 TRIGGER_MODE=" NEGEDGE "）。值得注意的是强制切换可能会引入毛刺，切换后用户需对相关逻辑复位，以实现预期功能。

6.3.3. 端口描述

表 228 GTP_CLKBUFGMUX 的端口说明

端口信号	输入/输出	说明
CLKIN0	输入	输入时钟CLKIN0
CLKIN1	输入	输入时钟CLKIN1
SEL	输入	时钟选择信号，0选择CLKIN0；1选择CLKIN1；
CLKOUT	输出	输出时钟

6.3.4. 参数描述

表 229 GTP_CLKBUFGMUX 的参数说明

参数名称	参数类型	设置值	默认值	功能描述
TRIGGER_MODE	<string>	"NORMAL" "NEGEDGE" "POSEDGE"	"NORMAL"	（1）"NORMAL"：此模式下，自由切换输入时钟（CLKIN0 和 CLKIN1），不提供 GLITCHLESS 功能 （2）"NEGEDGE"：此模式下，自由切换输入时钟（CLKIN0 和 CLKIN1），提供 GLITCHLESS 功能，由时钟下降沿触发。 （3）"POSEDGE"：此模式下，自由切换输入时钟（CLKIN0 和 CLKIN1），提供 GLITCHLESS 功能，

参数名称	参数类型	设置值	默认值	功能描述
				由时钟上升沿触发。
SIM_DEVICE	string	" TITAN " " LOGOS " "COMPACT" "LOGOS2"	" TITAN "	仿真模型器件识别 " TITAN ": 在上升沿或者下降沿触发时，时钟打 2 拍就切换 " LOGOS ""COMPACT""LOGOS2" : 在上升沿或者下降沿触发时，时钟打 4 拍才切换

注：LOGOS2 系列支持"NORMAL"，"NEGEDGE"，"POSEDGE"三种模式，其它器件支持情况请参考对应的用户指南。

6.3.5. 例化模板

```
GTP_CLKBUFGMUX
#(
.TRIGGER_MODE ("NORMAL")  // "NORMAL", "NEGEDGE"
)I_CLKBUFGMUX        (
.CLKIN0      (clkin0 ),
.CLKIN1      (clkin1 ),
.SEL         (sel    ),
.CLKOUT      (clkout )
);
```

6.3.6. 详细功能介绍

例化 GTP_CLKBUFGMUX 可实现在两个全局时钟输入源之间的动态切换，用户可以根据需要选择强制切换（对应 TRIGGER_MODE="NORMAL"），或者由时钟下降沿触发的去毛刺切换（对应 TRIGGER_MODE=" NEGEDGE "）。值得注意的是强制切换可能会引入毛刺，切换后用户需对相关逻辑复位，以实现预期功能。当参数 TRIGGER_MODE 值为 "NORMAL"，"NEGEDGE"时对应的时序图如下




图 84 GTP_CLKBUFGMUX 的参数 TRIGGER_MODE="NORMAL"的时序图




图 85 GTP_CLKBUFGMUX 的参数 TRIGGER_MODE="NEGEDGE"的时序图

6.4. GTP_CLKBUFR

6.4.1. 支持器件

表 230 GTP_CLKBUFR 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.4.2. 功能介绍

GTP_CLKBUFR 是一个区域时钟的 BUFFER，区域时钟驱动某一个区域的单元逻辑。

6.4.3. 端口描述

表 231 GTP_CLKBUFR 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟
CLKOUT	输出	输出时钟

6.4.4. 例化模板

```
GTP_CLKBUFR  U_BUFR(
.CLKOUT      (clkout),
.CLKIN       (clkin )
);
```

6.4.5. 详细功能介绍

GTP_CLKBUFR 是一个区域时钟的 BUFFER，区域时钟驱动某一个区域的单元逻辑。下图所示的是 GTP_CLKBUFR 的输入输出时序图




图 86 GTP_CLKBUFR 的时序图

6.5. GTP_IOCLKBUF

6.5.1. 支持器件

表 232 GTP_IOCLKBUF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.5.2. 功能介绍

GTP_IOCLKBUF 相当于 gate 功能，例化 GTP_IOCLKBUF 来关闭或者开启 IO 时钟。

6.5.3. 端口描述

表 233 GTP_IOCLKBUF 端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟
DI	输入	使能信号
CLKOUT	输出	输出时钟

6.5.4. 参数描述

表 234 GTP_IOCLKBUF 的参数说明

参数名称	参数类型	设置值	默认值	功能描述
GATE_EN	<string>	<" FALSE "," TRUE ">	<"FALSE">	控制是否需要实现寄存器功能

注：Logos2 系列 GATE_EN 参数仅支持"FALSE"

6.5.5. 例化模板

```
GTP_IOCLKBUF
#(
.GATE_EN     ("FALSE")    //FALSE; TRUE
) u_IOCLKBUF     (
.CLKOUT      (clkout ),
.CLKIN       (clin   ),
.DI          (di     )
);
```

6.5.6. 详细功能介绍

GTP_IOCLKBUF 相当于 gate 功能，例化 GTP_IOCLKBUF 来关闭或者开启 IO 时钟。当参数 GATE_EN 为 "TRUE" 或 "FALSE" 时，其对应的时序图如下两图。




图 87 GATEN="FALSE"的 GTP_IOCLKBUF 时序图




图 88 GATEN="TRUE "的 GTP_IOCLKBUF 时序图

6.6. GTP_IOCLKDIV_E2

6.6.1. 支持器件

表 235 GTP_IOCLKDIV_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.6.2. 功能介绍

GTP_IOCLKDIV_E2 有 3 个输入端 CLKIN、RST_N、CE 和 1 个输出端 CLKDIVOUT 和 1 个参数 DIV_FACTOR。通过控制 DIV_FACTOR，可实现 1 分频、2 分频、3 分频、4 分频、5 分频、6 分频、7 分频、8 分频和直通模式（BYPASS）。在奇分频模式下，高脉宽比低脉宽少一个输入时钟周期。

CE 为异步使能控制，当 CE = 0 时，CLKDIVOUT 保持当前电平；当 CE = 1 时，CLKDIVOUT 输出有效分频；

RST_N 是复位信号，支持异步复位，同步释放。当 RST_N = 0 时，对输出时钟清零；

BYPASS 模式不受 CE 或 RST_N 的影响。




图 89 GTP_IOCLKDIV_E2 结构图

6.6.3. 端口描述

表 236 GTP_IOCLKDIV_E2 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟

RST_N	输入	复位信号，低电平有效
CE	输入	使能控制： CE = 1，输出分频后的时钟信号 CE = 0，输出时钟保持当前电平
CLKDIVOUT	输出	输出时钟

6.6.4. 参数描述

表 237 GTP_IOCLKDIV_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
DIV_FACTOR	<string>	"BYPASS" "1" "2" "3" "4" "5""6" "7" "8"	"BYPASS"	模式选择，包括直通模式和 1~8 分频模式

6.6.5. 例化模板

```
GTP_IOCLKDIV_E2 #(
.DIV_FACTOR("BYPASS")
) GTP_IOCLKDIV_E2_inst (
.CLKDIVOUT  (clkdivout),
.CE         (ce       ),
.CLKIN      (clkin    ),
.RST_N      (rst_n    )
);
```

6.7. GTP_IOCLKDIV_E3

6.7.1. 支持器件

表 238 GTP_IOCLKDIV_E3 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.7.2. 功能介绍

该 GTP 的功能为对 PLL IOCLK 时钟树传来的时钟进行分频以产生 DDRPHY 的系统时钟，分频系数为四分频、八分频可调。




图 90 GTP_IOCLKDIV_E3 结构图

6.7.3. 端口描述

表 239 GTP_IOCLKDIV_E3 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	来自PLL IOCLK时钟树
RST	输入	本地控制信号，高电平有效
CLKDIVOUT	输出	DDRPHY系统时钟

6.7.4. 参数描述

表 240 GTP_IOCLKDIV_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
PHASE_SHIFT	<string>	"0" "1" "2" "3" "4" "5""6" "7"	<“0”>	PHASE_SHIFT表示RST解除后，CLKDIVOUT延迟多少CLKIN的周期。PHASE_SHIFT的值需小于分频系数DIV_FACTOR。
DIV_FACTOR	<string>	"4" "8"	"8"	分频系数 "4"：四分频 "8"：八分频

6.7.5. 例化模板

```
GTP_IOCLKDIV_E3 #(
.DIV_FACTOR     ( "8"   ),
.PHASE_SHIFT    ( "0"   )
) GTP_IOCLKDIV_E2_inst (
.CLKDIVOUT      (clkdivout),
.CLKIN          (clkin    ),
```

```
.RST_N          (rst      )
);
```

6.8. GTP_ CLKBUFMCE

6.8.1. 支持器件

表 241 GTP_CLKBUFMCE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.8.2. 功能介绍

GTP_CLKBUFMCE 包含 2 个输入端 CLKIN 和 CE，1 个输出端 CLKOUT，3 个配置参数 CE_TYPE、TRIGGER_MODE 和 CE_INV。




图 91 GTP_CLKBUFMCE 结构图

6.8.3. 端口描述

表 242 GTP_CLKBUFMCE 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟信号
CE	输入	时钟使能端
CLKOUT	输出	输出时钟信号

6.8.4. 参数描述

表 243 GTP_IOCLKDIV_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
CE_TYPE	<string>	"SYNC", "ASYNC"	"SYNC"	CE_TYPE= "SYNC"，支持同步使能。 CE_TYPE="ASYNC"，支持异步使能。
TRIGGER_MODE	<string>	"POSEDGE", "NEGEDGE"	"POSEDGE"	TRIGGER_MODE = "POSEDGE"，支持时钟输出初始值等于 1’b1，上升沿触发。 TRIGGER_MODE ="NEGEDGE"，支持时钟输出初始值等于 1’b0，下降沿触发。

参数名称	参数类型	设置值	默认值	功能描述
CE_INV	<string>	"TRUE","FALSE"	"FALSE"	EN_INV= "FALSE"，默认 CE 高电平有效。 EN_INV="TRUE"，默认 CE 低电平有效。

6.8.5. 例化模板

```
GTP_CLKBUFMCE #(
.CE_TYPE("SYNC"),
.CE_INV("FALSE"),
.TRIGGER_MODE("POSEDGE")
) GTP_CLKBUFMCE_inst (
.CLKOUT     (clkout),
.CE         (ce    ),
.CLKIN      (clkin )
);
```

6.9. GTP_ CLKBUFM

6.9.1. 支持器件

表 244 GTP_CLKBUFM 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.9.2. 功能介绍

GTP_CLKBUFM 是跨时钟区域的时钟缓冲器，有一个输入端 CLKIN 和一个输出端 CLKOUT，没有任何参数。




图 92 GTP_CLKBUFM 结构图

6.9.3. 端口描述

表 245 GTP_CLKBUFM 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟
CLKOUT	输出	输出时钟

6.9.4. 例化模板

```
GTP_CLKBUFM GTP_CLKBUFM_inst (
.CLKOUT(clkout),
```

```
.CLKIN(clkin)
);
```

6.10. GTP_ CLKBUFXCE

6.10.1. 支持器件

表 246 GTP_CLKBUFXCE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.10.2. 功能介绍

GTP_CLKBUFXCE 包含 2 个输入端 CLKIN 和 CE，1 个输出端 CLKOUT，3 个配置参数 CE_TYPE、TRIGGER_MODE 和 CE_INV。




图 93 GTP_CLKBUFXCE 结构图

6.10.3. 端口描述

表 247 GTP_CLKBUFXCE 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟信号
CE	输入	时钟使能端
CLKOUT	输出	输出时钟信号

6.10.4. 参数描述

表 248 GTP_CLKBUFXCE 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
CE_TYPE	<string>	"SYNC", "ASYNC"	"SYNC"	CE_TYPE= "SYNC"，支持同步使能。 CE_TYPE="ASYNC"，支持异步使能。
TRIGGER_MODE	<string>	"POSEDGE", "NEGEDGE"	"POSEDGE"	TRIGGER_MODE = "POSEDGE"，支持时钟输出初始值等于 1’b1，上升沿触发。 TRIGGER_MODE ="NEGEDGE"，支持时钟输出初始值等于 1’b0，下降沿触发。

CE_INV	<string>	"TRUE","FALSE"	"FALSE"	EN_INV= "FALSE", 默认 CE 高电平有效。 EN_INV="TRUE", 默认 CE 低电平有效。

6.10.5. 例化模板

```
GTP_CLKBUFXCE #(
.CE_TYPE("SYNC"),
.CE_INV("FALSE"),
.TRIGGER_MODE("POSEDGE")
) GTP_CLKBUFXCE_inst (
.CLKOUT (clkout),
.CE     (ce    ),
.CLKIN  (clkin )
);
```

6.11. GTP_ CLKBUFX

6.11.1. 支持器件

表 249 GTP_CLKBUFX 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.11.2. 功能介绍

GTP_CLKBUFX 是跨时钟区域的时钟缓冲器，有一个输入端 CLKIN 和一个输出端 CLKOUT，没有任何参数。




图 94 GTP_CLKBUFX 结构图

6.11.3. 端口描述

表 250 GTP_CLKBUFX 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	输入时钟
CLKOUT	输出	输出时钟

6.11.4. 例化模板

```
GTP_CLKBUFX GTP_CLKBUFX_inst (
```

```
.CLKOUT(clkout),
.CLKIN(clkin)
);
```

6.12. GTP_GPLL

6.12.1. 支持器件

表 251 GTP_GPLL 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.12.2. 功能介绍

GPLL 结构框图如下所示。




图 95 GTP_GPLL 结构框图

6.12.3. 端口描述

表 252 GTP_GPLL 的端口说明

端口信号	输入/输出	描述
CLKOUT0	输出	PLL 第 0 路正相输出时钟；
CLKOUT0N	输出	PLL 第 0 路反相输出时钟；
CLKOUT1	输出	PLL 第 1 路正相输出时钟；

端口信号	输入/输出	描述
CLKOUT1N	输出	PLL 第 1 路反相输出时钟；
CLKOUT2	输出	PLL 第 2 路正相输出时钟；
CLKOUT2N	输出	PLL 第 2 路反相输出时钟；
CLKOUT3	输出	PLL 第 3 路正相输出时钟；
CLKOUT3N	输出	PLL 第 3 路反相输出时钟；
CLKOUT4	输出	PLL 第 4 路输出时钟；
CLKOUT5	输出	PLL 第 5 路输出时钟；
CLKOUT6	输出	PLL 第 6 路输出时钟；
CLKOUTF	输出	PLL 反馈正相输出时钟；
CLKOUTFN	输出	PLL 反馈反相输出时钟；
LOCK	输出	PLL 频率锁定指示信号，为异步信号； 信号拉高时，指示 PLL 反馈时钟信号已锁定到输入时钟信号；
DPS_DONE	输出	动态插值相移调整指示信号；
APB_RDATA[15:0]	输出	PLL APB 接口数据总线数据输出；
APB_READY	输出	PLL APB 接口数据总线握手信号；表示一个正常的总线周期结束；
CLKIN1	输入	PLL 参考输入时钟 1；
CLKIN2	输入	PLL 参考输入时钟 2；
CLKFB	输入	PLL 反馈时钟；
CLKIN_SEL	输入	输入时钟选择信号；
DPS_CLK	输入	动态插值相移调整时钟；
DPS_EN	输入	动态插值相移调整使能；高电平有效；
DPS_DIR	输入	选择动态插值相移调整方向；1’b0：滞后，1’b1：超前；
PLL_PWD	输入	PLL Power Down；高电平有效；
RST	输入	PLL 复位信号，高电平有效；
CLKOUT0_SYN	输入	CLKOUT0/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT1_SYN	输入	CLKOUT1/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT2_SYN	输入	CLKOUT2/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT3_SYN	输入	CLKOUT3/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT4_SYN	输入	CLKOUT4 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT5_SYN	输入	CLKOUT5 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT6_SYN	输入	CLKOUT6 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTF_SYN	输入	CLKOUTF/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
APB_CLK	输入	PLL APB 接口数据总线时钟；
APB_RST_N	输入	PLL APB 接口数据总线异步复位信号，低电平有效；
APB_ADDR	输入	PLL APB 接口数据总线地址；
APB_SEL	输入	PLL APB 接口数据总线选择信号，选择从设备；
APB_EN	输入	PLL APB 接口数据总线使能信号；指示传输的第二个和之后的周期；
APB_WRITE	输入	PLL APB 接口数据总线写使能信号；1’b0：读操作，1’b1：写操作；
APB_WDATA[15:0]	输入	PLL APB 接口数据总线数据输入；

6.12.4. 参数描述

表 253 GTP_GPLL 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
CLKIN_FREQ	real	10~800	50.0	输入时钟频率配置，MHz；
LOCK_MODE	binary	1'b0,1'b1	1'b0	PLL 频率检测模式配置； 1'b0：实时监测 PLL 工作状态； 1'b1：PLL 锁定后 LOCK 一直保持，除非复位或 Power Down；
STATIC_RATIOI	interger	1-80	1	输入 divider ratio 静态配置；
STATIC_RATIOM	interger	1-128	1	反馈 M divider ratio 静态配置；
STATIC_RATIO0	real	1-128 or 2.000~128.000， step 0.125	1.0	输出 divider0 ratio 静态配置； 整数分频模式，支持 1~128； 分数分频模式，支持 2.000~128.000；
STATIC_RATIO1	interger	1-128	1	输出 divider1 ratio 静态配置；
STATIC_RATIO2	interger	1-128	1	输出 divider2 ratio 静态配置；
STATIC_RATIO3	interger	1-128	1	输出 divider3 ratio 静态配置；
STATIC_RATIO4	interger	1-128	1	输出 divider4 ratio 静态配置；
STATIC_RATIO5	interger	1-128	1	输出 divider5 ratio 静态配置；
STATIC_RATIO6	interger	1-128	1	输出 divider6 ratio 静态配置；
STATIC_RATIOF	real	1-128 or 2.000~128.000 step 0.125	1.0	反馈 F divider ratio 静态配置； 整数分频模式，支持 1~128； 分数分频模式，支持 2.000~128.000；
STATIC_DUTY0	interger	2~255	2	输出 divider0 duty 静态配置；
STATIC_DUTY1	interger	2~255	2	输出 divider1 duty 静态配置；
STATIC_DUTY2	interger	2~255	2	输出 divider2 duty 静态配置；
STATIC_DUTY3	interger	2~255	2	输出 divider3 duty 静态配置；
STATIC_DUTY4	interger	2~255	2	输出 divider4 duty 静态配置；
STATIC_DUTY5	interger	2~255	2	输出 divider5 duty 静态配置；
STATIC_DUTY6	interger	2~255	2	输出 divider6 duty 静态配置；
STATIC_DUTYF	interger	2~255	2	反馈 F divider duty 静态配置；

参数名称	参数类型	设置值	默认值	功能描述
STATIC_PHASE	interger	0-63	0	插值相移 phase 静态配置；
STATIC_PHASE0	interger	0-7	0	输出 divider0 fine phase 静态配置；
STATIC_PHASE1	interger	0-7	0	输出 divider1 fine phase 静态配置；
STATIC_PHASE2	interger	0-7	0	输出 divider2 fine phase 静态配置；
STATIC_PHASE3	interger	0-7	0	输出 divider3 fine phase 静态配置；
STATIC_PHASE4	interger	0-7	0	输出 divider4 fine phase 静态配置；
STATIC_PHASE5	interger	0-7	0	输出 divider5 fine phase 静态配置；
STATIC_PHASE6	interger	0-7	0	输出 divider6 fine phase 静态配置；
STATIC_PHASEF	interger	0-7	0	反馈 F divider fine phase 静态配置；
STATIC_CPHASE0	interger	0-127	0	输出 divider0 coarse phase 静态配置；
STATIC_CPHASE1	interger	0-127	0	输出 divider1 coarse phase 静态配置；
STATIC_CPHASE2	interger	0-127	0	输出 divider2 coarse phase 静态配置；
STATIC_CPHASE3	interger	0-127	0	输出 divider3 coarse phase 静态配置；
STATIC_CPHASE4	interger	0-127	0	输出 divider4 coarse phase 静态配置；
STATIC_CPHASE5	interger	0-127	0	输出 divider5 coarse phase 静态配置；
STATIC_CPHASE6	interger	0-127	0	输出 divider6 coarse phase 静态配置；
STATIC_CPHASEF	interger	0-127	0	反馈 F divider coarse phase 静态配置；
CLK_DPS0_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider0 插值相移使能；
CLK_DPS1_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider1 插值相移使能；
CLK_DPS2_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider2 插值相移使能；
CLK_DPS3_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider3 插值相移使能；
CLK_DPS4_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider4 插值相移使能；
CLK_DPS5_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider5 插值相移使能；
CLK_DPS6_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider6 插值相移使能；
CLK_DPSF_EN	string	"FALSE","TRUE"	"FALSE"	反馈 F divider 插值相移使能；
CLK_CAS5_EN	string	"FALSE","TRUE"	"FALSE"	输出 divider5 时钟级联使能；
CLKOUT0_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT0_SYN 信号使能配置；
CLKOUT1_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT1_SYN 信号使能配置；
CLKOUT2_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT2_SYN 信号使能配置；
CLKOUT3_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT3_SYN 信号使能配置；

参数名称	参数类型	设置值	默认值	功能描述
CLKOUT4_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT4_SYN 信号使能配置；
CLKOUT5_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT5_SYN 信号使能配置；
CLKOUT6_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT6_SYN 信号使能配置；
CLKOUTF_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUTF_SYN 信号使能配置；
SSC_MODE	string	"DOWN_LOW", "DOWN_HIGH", "CENTER_LOW", "CENTER_HIGH", "DISABLE"	"DISABLE"	SSC 模式配置；
SSC_FREQ	real	25~250	50.0	SSC 调制频率配置，KHz；
INTERNAL_FB	string	"CLKOUT0", "CLKOUT1", "CLKOUT2", "CLKOUT3", "CLKOUT4", "CLKOUT5", "CLKOUT6", "CLKOUTF", "DISABLE"	"CLKOUTF"	内部反馈路径选择；
EXTERNAL_FB	string	"CLKOUT0", "CLKOUT1" "CLKOUT2", "CLKOUT3", "CLKOUT4", "CLKOUT5" "CLKOUT6", "CLKOUTF", "DISABLE"	"DISABLE"	外部反馈路径选择；
BANDWIDTH	string	"LOW","HIGH" "OPTIMIZED"	"OPTIMIZED"	带宽选择配置；

（1）参数 CLK_DPS5_EN 和参数 CLK_CAS5_EN 不能同时配置为"TRUE"；

（2）参数 INTERNAL_FB 和参数 EXTERNAL_FB 不能同时配置为"DISABLE"；

6.12.5. 例化模板

```
GTP_GPLL #(
.CLKIN_FREQ(50),
.LOCK_MODE(0),
.STATIC_RATIOI(1),
.STATIC_RATIOM(1),
.STATIC_RATIO0(1),
.STATIC_RATIO1(1),
.STATIC_RATIO2(1),
.STATIC_RATIO3(1),
.STATIC_RATIO4(1),
.STATIC_RATIO5(1),
.STATIC_RATIO6(1),
.STATIC_RATIOF(1),
.STATIC_DUTY0(2),
.STATIC_DUTY1(2),
.STATIC_DUTY2(2),
.STATIC_DUTY3(2),
.STATIC_DUTY4(2),
.STATIC_DUTY5(2),
.STATIC_DUTY6(2),
.STATIC_DUTYF(2),
.STATIC_PHASE(0),
.STATIC_PHASE0(0),
.STATIC_PHASE1(0),
.STATIC_PHASE2(0),
.STATIC_PHASE3(0),
.STATIC_PHASE4(0),
.STATIC_PHASE5(0),
.STATIC_PHASE6(0),
.STATIC_PHASEF(0),
.STATIC_CPHASE0(0),
.STATIC_CPHASE1(0),
.STATIC_CPHASE2(0),
.STATIC_CPHASE3(0),
.STATIC_CPHASE4(0),
.STATIC_CPHASE5(0),
.STATIC_CPHASE6(0),
.STATIC_CPHASEF(0),
.CLK_DPS0_EN("FALSE"),
.CLK_DPS1_EN("FALSE"),
.CLK_DPS2_EN("FALSE"),
.CLK_DPS3_EN("FALSE"),
.CLK_DPS4_EN("FALSE"),
.CLK_DPS5_EN("FALSE"),
```

```
.CLK_DPS6_EN("FALSE"),
.CLK_DPSF_EN("FALSE"),
.CLK_CAS5_EN("FALSE"),
.CLKOUT0_SYN_EN("FALSE"),
.CLKOUT1_SYN_EN("FALSE"),
.CLKOUT2_SYN_EN("FALSE"),
.CLKOUT3_SYN_EN("FALSE"),
.CLKOUT4_SYN_EN("FALSE"),
.CLKOUT5_SYN_EN("FALSE"),
.CLKOUT6_SYN_EN("FALSE"),
.CLKOUTF_SYN_EN("FALSE"),
.SSC_MODE("DISABLE"),
.SSC_FREQ(50),
.INTERNAL_FB("CLKOUTF"),
.EXTERNAL_FB("DISABLE"),
.BANDWIDTH("OPTIMIZED")
) GTP_GPLL_inst (
.APB_RDATA   (apb_rdata  ),
.APB_ADDR    (apb_addr   ),
.APB_WDATA   (apb_wdata  ),
.APB_READY   (apb_ready  ),
.CLKOUT0     (clkout0    ),
.CLKOUT0N    (clkout0n   ),
.CLKOUT1     (clkout1    ),
.CLKOUT1N    (clkout1n   ),
.CLKOUT2     (clkout2    ),
.CLKOUT2N    (clkout2n   ),
.CLKOUT3     (clkout3    ),
.CLKOUT3N    (clkout3n   ),
.CLKOUT4     (clkout4    ),
.CLKOUT5     (clkout5    ),
.CLKOUT6     (clkout6    ),
.CLKOUTF     (clkoutf    ),
.CLKOUTFN    (clkoutfn   ),
.DPS_DONE    (dps_done   ),
.LOCK        (lock       ),
.APB_CLK     (apb_clk    ),
.APB_EN      (apb_en     ),
.APB_RST_N   (apb_rst_n  ),
.APB_SEL     (apb_sel    ),
.APB_WRITE   (apb_write  ),
.CLKFB       (clkfb      ),
.CLKIN1      (clkin1     ),
.CLKIN2      (clkin2     ),
.CLKIN_SEL   (clkin_sel  ),
.CLKOUT0_SYN(clkout0_syn),
.CLKOUT1_SYN(clkout1_syn),
.CLKOUT2_SYN(clkout2_syn),
```

```
.CLKOUT3_SYN(clkout3_syn),
.CLKOUT4_SYN(clkout4_syn),
.CLKOUT5_SYN(clkout5_syn),
.CLKOUT6_SYN(clkout6_syn),
.CLKOUTF_SYN(clkoutf_syn),
.DPS_CLK     (dps_clk    ),
.DPS_DIR     (dps_dir    ),
.DPS_EN      (dps_en     ),
.PLL_PWD     (pll_pwd    ),
.RST         (rst        )
);
```

6.12.6. 详细功能介绍

详细功能介绍请参考《UG040004_Logos2 系列 FPGA 时钟资源（Clock）用户指南》。

6.13. GTP_PPLL

6.13.1. 支持器件

表 254 GTP_PPLL 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.13.2. 功能介绍

GTP_PPLL结构框图如下图所示。




图 96 GTP_PPLL 结构框图

6.13.3. 端口描述

表 255 GTP_PPLL 的端口说明

端口信号	输入/输出	描述
CLKOUT0	输出	PLL 第 0 路正相输出时钟；
CLKOUT0N	输出	PLL 第 0 路反相输出时钟；
CLKOUT1	输出	PLL 第 1 路正相输出时钟；
CLKOUT1N	输出	PLL 第 1 路反相输出时钟；
CLKOUT2	输出	PLL 第 2 路正相输出时钟；
CLKOUT2N	输出	PLL 第 2 路反相输出时钟；
CLKOUT3	输出	PLL 第 3 路正相输出时钟；
CLKOUT3N	输出	PLL 第 3 路反相输出时钟；
CLKOUT4	输出	PLL 第 4 路正相输出时钟；
CLKOUTPHY	输出	PLL 给 DDR PHY 正相输出时钟；
CLKOUTPHYN	输出	PLL 给 DDR PHY 反相输出时钟；
CLKOUTF	输出	PLL 反馈正相输出时钟；
CLKOUTFN	输出	PLL 反馈反相输出时钟；
LOCK	输出	PLL 频率锁定指示信号，为异步信号； 信号拉高时，指示 PLL 反馈时钟信号已锁定到输入时钟信号；
APB_RDATA[15:0]	输出	PLL APB 接口数据总线数据输出；
APB_READY	输出	PLL APB 接口数据总线握手信号；表示一个正常的总线周期结束；
CLKIN1	输入	PLL 参考输入时钟 1；
CLKIN2	输入	PLL 参考输入时钟 2；
CLKFB	输入	PLL 反馈时钟；
CLKIN_SEL	输入	输入时钟选择信号；
PLL_PWD	输入	PLL Power Down；高电平有效；
RST	输入	PLL 复位信号，高电平有效；
CLKOUT0_SYN	输入	CLKOUT0/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT1_SYN	输入	CLKOUT1/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT2_SYN	输入	CLKOUT2/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT3_SYN	输入	CLKOUT3/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUT4_SYN	输入	CLKOUT4 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTPHY_SYN	输入	CLKOUTPHY 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
CLKOUTF_SYN	输入	CLKOUTF/N 输出时钟使能控制；高电平有效；高电平关闭，低电平使能；
APB_CLK	输入	PLL APB 接口数据总线时钟；
APB_RST_N	输入	PLL APB 接口数据总线异步复位信号，低电平有效；
APB_ADDR	输入	PLL APB 接口数据总线地址；
APB_SEL	输入	PLL APB 接口数据总线选择信号，选择从设备；
APB_EN	输入	PLL APB 接口数据总线使能信号；指示传输的第二个和之后的周期；
APB_WRITE	输入	PLL APB 接口数据总线写使能信号；1’b0：读操作，1’b1：写操作；
APB_WDATA[15:0]	输入	PLL APB 接口数据总线数据输入；

6.13.4. 参数描述

表 256 GTP_PPLL 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
CLKIN_FREQ	real	19~800	50.0	输入时钟频率配置，MHz；
LOCK_MODE	binary	1’b0,1’b1	1’b0	PLL 频率检测模式配置； 1’b0：实时监测 PLL 工作状态； 1’b1：PLL 锁定后 LOCK 一直保持，除非复位或 Power Down；
STATIC_RATIOI	interger	1-40	1	输入 divider ratio 静态配置；
STATIC_RATIOM	interger	1-128	1	反馈 M divider ratio 静态配置；
STATIC_RATIO0	interger	1-128	1	输出 divider0 ratio 静态配置；
STATIC_RATIO1	interger	1-128	1	输出 divider1 ratio 静态配置；
STATIC_RATIO2	interger	1-128	1	输出 divider2 ratio 静态配置；
STATIC_RATIO3	interger	1-128	1	输出 divider3 ratio 静态配置；
STATIC_RATIO4	interger	1-128	1	输出 divider4 ratio 静态配置；
STATIC_RATIOPHY	interger	1-128	1	输出 dividerphy ratio 静态配置；
STATIC_RATIOF	interger	1-128	1	反馈 F divider ratio 静态配置；
STATIC_DUTY0	interger	2~255	2	输出 divider0 duty 静态配置；
STATIC_DUTY1	interger	2~255	2	输出 divider1 duty 静态配置；
STATIC_DUTY2	interger	2~255	2	输出 divider2 duty 静态配置；
STATIC_DUTY3	interger	2~255	2	输出 divider3 duty 静态配置；
STATIC_DUTY4	interger	2~255	2	输出 divider4 duty 静态配置；
STATIC_DUTYPHY	interger	2~255	2	输出 dividerphy duty 静态配置；
STATIC_DUTYF	interger	2~255	2	反馈 F divider duty 静态配置；
STATIC_PHASE0	interger	0-7	0	输出 divider0 fine phase 静态配置；
STATIC_PHASE1	interger	0-7	0	输出 divider1 fine phase 静态配置；
STATIC_PHASE2	interger	0-7	0	输出 divider2 fine phase 静态配置；
STATIC_PHASE3	interger	0-7	0	输出 divider3 fine phase 静态配置；
STATIC_PHASE4	interger	0-7	0	输出 divider4 fine phase 静态配置；

STATIC_PHASEPHY	interger	0-7	0	输出 dividerphy fine phase 静态配置；
STATIC_PHASEF	interger	0-7	0	反馈 F divider fine phase 静态配置；
STATIC_CPHASE0	interger	0-127	0	输出 divider0 coarse phase 静态配置；
STATIC_CPHASE1	interger	0-127	0	输出 divider1 coarse phase 静态配置；
STATIC_CPHASE2	interger	0-127	0	输出 divider2 coarse phase 静态配置；
STATIC_CPHASE3	interger	0-127	0	输出 divider3 coarse phase 静态配置；
STATIC_CPHASE4	interger	0-127	0	输出 divider4 coarse phase 静态配置；
STATIC_CPHASEPHY	interger	0-127	0	输出 dividerphy coarse phase 静态配置；
STATIC_CPHASEF	interger	0-127	0	反馈 F divider coarse phase 静态配置；
CLKOUT0_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT0_SYN 信号使能配置；
CLKOUT1_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT1_SYN 信号使能配置；
CLKOUT2_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT2_SYN 信号使能配置；
CLKOUT3_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT3_SYN 信号使能配置；
CLKOUT4_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUT4_SYN 信号使能配置；
CLKOUTPHY_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUTPHY_SYN 信号使能配置；
CLKOUTF_SYN_EN	string	"FALSE","TRUE"	"FALSE"	CLKOUTF_SYN 信号使能配置；
INTERNAL_FB	string	"CLKOUT0", "CLKOUT1", "CLKOUT2", "CLKOUT3", "CLKOUT4", "CLKOUTF", "DISABLE"	"CLKOUTF"	内部反馈路径选择；

EXTERNAL_FB	string	"CLKOUT0", "CLKOUT1" "CLKOUT2", "CLKOUT3", "CLKOUT4", "CLKOUTF", "DISABLE"	"DISABLE"	外部反馈路径选择；
BANDWIDTH	string	"LOW","HIGH" "OPTIMIZED"	"OPTIMIZED"	带宽选择配置；

（1）参数 INTERNAL_FB 和参数 EXTERNAL_FB 不能同时配置为"DISABLE"；

6.13.5. 例化模板

```
GTP_PPLL #(
.CLKIN_FREQ(50),
.LOCK_MODE(0),
.STATIC_RATIOI(1),
.STATIC_RATIOM(1),
.STATIC_RATIO0(1),
.STATIC_RATIO1(1),
.STATIC_RATIO2(1),
.STATIC_RATIO3(1),
.STATIC_RATIO4(1),
.STATIC_RATIOPHY(1),
.STATIC_RATIOF(1),
.STATIC_DUTY0(2),
.STATIC_DUTY1(2),
.STATIC_DUTY2(2),
.STATIC_DUTY3(2),
.STATIC_DUTY4(2),
.STATIC_DUTYPHY(2),
.STATIC_DUTYF(2),
.STATIC_PHASE0(0),
.STATIC_PHASE1(0),
.STATIC_PHASE2(0),
.STATIC_PHASE3(0),
.STATIC_PHASE4(0),
.STATIC_PHASEPHY(0),
.STATIC_PHASEF(0),
.STATIC_CPHASE0(0),
.STATIC_CPHASE1(0),
.STATIC_CPHASE2(0),
.STATIC_CPHASE3(0),
```

```
.STATIC_CPHASE4(0),
.STATIC_CPHASEPHY(0),
.STATIC_CPHASEF(0),
.CLKOUT0_SYN_EN("FALSE"),
.CLKOUT1_SYN_EN("FALSE"),
.CLKOUT2_SYN_EN("FALSE"),
.CLKOUT3_SYN_EN("FALSE"),
.CLKOUT4_SYN_EN("FALSE"),
.CLKOUTPHY_SYN_EN("FALSE"),
.CLKOUTF_SYN_EN("FALSE"),
.INTERNAL_FB("CLKOUTF"),
.EXTERNAL_FB("DISABLE"),
.BANDWIDTH("OPTIMIZED")
) GTP_PPLL_inst (
.APB_RDATA      (apb_rdata    ),
.APB_ADDR       (apb_addr     ),
.APB_WDATA      (apb_wdata    ),
.APB_READY      (apb_ready    ),
.CLKOUT0        (clkout0      ),
.CLKOUT0N       (clkout0n     ),
.CLKOUT1        (clkout1      ),
.CLKOUT1N       (clkout1n     ),
.CLKOUT2        (clkout2      ),
.CLKOUT2N       (clkout2n     ),
.CLKOUT3        (clkout3      ),
.CLKOUT3N       (clkout3n     ),
.CLKOUT4        (clkout4      ),
.CLKOUT4N       (clkout4n     ),
.CLKOUTF        (clkoutf      ),
.CLKOUTFN       (clkoutfn     ),
.CLKOUTPHY      (clkoutphy    ),
.CLKOUTPHYN     (clkoutphyn   ),
.LOCK           (lock         ),
.APB_CLK        (apb_clk      ),
.APB_EN         (apb_en       ),
.APB_RST_N      (apb_rst_n    ),
.APB_SEL        (apb_sel      ),
.APB_WRITE      (apb_write    ),
.CLKFB          (clkfb        ),
.CLKIN1         (clkin1       ),
.CLKIN2         (clkin2       ),
.CLKIN_SEL      (clkin_sel    ),
.CLKOUT0_SYN    (clkout0_syn  ),
.CLKOUT1_SYN    (clkout1_syn  ),
.CLKOUT2_SYN    (clkout2_syn  ),
.CLKOUT3_SYN    (clkout3_syn  ),
.CLKOUT4_SYN    (clkout4_syn  ),
.CLKOUTF_SYN    (clkoutf_syn  ),
```

```
.CLKOUTPHY_SYN  (clkoutphy_syn),
.PLL_PWD        (pll_pwd      ),
.RST            (rst          )
);
```

6.13.6. 详细功能介绍

详细功能介绍请参考《UG040004_Logos2系列FPGA时钟资源（Clock）用户指南》。

6.14. GTP_DLL_E2

6.14.1. 支持器件

表 257 GTP_DLL_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.14.2. 功能介绍

GTP_DLL_E2的结构框图如下所示。




图 97 GTP_DLL_E2 结构框图

6.14.3. 端口描述

表 258 GTP_DLL_E2 的端口说明

端口信号	输入/输出	描述
CLKIN	输入	来自 IOCLK tree，快速时钟
SYS_CLK	输入	来自 PPLL/SRB，DLL FSM 时钟
UPDATE_N	输入	请求更新 DLL 的 delay step，低有效
RST	输入	高有效复位信号
PWD	输入	高有效 power down 信号
DELAY_STEP	输出	DLL 输出的 90 度延迟控制码
DELAY_STEP1	输出	DLL 输出的 45 度延迟控制码
LOCK	输出	LOCK 标志信号，高有效表示已经 LOCK

6.14.4. 参数描述

表 259 GTP_DLL_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	<"TRUE", "FALSE">	<"TRUE">	全局复位使能信号
CAL_INIT	<interger>	<8’b00000000 ~ 8’b11111111>	<8’b00011111>	校准码
FAST_LOCK	<string>	<"TRUE", "FALSE">	<"TRUE">	DLL LOCK 模式选择
DELAY_STEP_OFFSET	<interger>	<-4, -3, -2, -1, 0, 1, 2, 3, 4>	<0>	DLL 输出的 code 码相移控制
DLY_2X	<interger>	<0, 1>	<0>	DLL 延时链
FDIV	<interger>	<2’b00> <2’b01> <2’b10> <2’b11>	<2’b10>	分频配置，在 DDR2/3 和 QDR 应用时，CP_FDIV 只能设置 2’b10。
INT_CLK	<interger>	<0, 1>	<0>	DLL FSM SYSCLK source
UPD_DLY	<interger>	2’b00: 2 ioclk_2x cycles 2’b01: 4 ioclk_2x cycles 2’b10: 8 ioclk_2x cycles 2’b11: 16 ioclk_2x cycles	<2’b00>	DLL FSM calibration code dly_cal_therm_dly<63:0> update delay

6.14.5. 例化模板

```
GTP_DLL_E2 #(
.GRS_EN("TRUE"),
.CAL_INIT('b00011111),
.DELAY_STEP_OFFSET("0"),
.DLY_2X(0),
.FAST_LOCK("FALSE"),
.FDIV(1),
.INT_CLK(0),
.UPD_DLY(0)
) GTP_DLL_E2_inst (
.DELAY_STEP     (delay_step ),
.DELAY_STEP1    (delay_step1),
.LOCK           (lock       ),
.CLKIN          (clkin      ),
```

```
.PWD            (pwd        ),
.RST            (rst        ),
.SYS_CLK        (sys_clk    ),
.UPDATE_N       (update_n   )
);
```

6.15. GTP_CLKPD

6.15.1. 支持器件

表 260 GTP_CLKPD 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.15.2. 功能介绍

CLKPD 的主要功能是检测 MEMORY CONTROLLER 软核时钟与 DDR_PHY 系统时钟间的相位差，向 SRB 输出 FLAG_PD 信号。软核会根据转换该信号至 DPS 接口以调整 GPLL 的输出相位。FLAG_PD 将在 0 与 1 之间抖动直至相位锁定，此时 LOCK 变为 1，即表示软核时钟与系统时钟现了相位锁定。

结构框图如下所示：




图 98 GTP_CLKPD 结构框图

6.15.3. 端口描述

表 261 GTP_CLKPD 的端口说明

端口信号	输入/输出	描述
RST	输入	CLKPD local reset控制信号，低电平有效
CLK_SAMPLE	输入	FLAG_PD采样时钟
CLK_CTRL	输入	MEMORY CONTROLLER软核时钟
CLK_PHY	输入	DDR_PHY 系统时钟
DONE	输入	CLKPD_DONE信号，在LOCK由0变为1后亦变为高电平，并将CLKPD模块锁定。
FLAG_PD	输出	"1"为控制GPLL增加延迟；"0"为控制GPLL减少延迟
LOCK	输出	在检测到FLAG_PD在0与1之间抖动时，切换到高电平

6.15.4. 例化模板

```
GTP_CLKPD
gtp_cpd_a (
.FLAG_PD (cpd_up_dnb),
.LOCK (cpd_lock),
.RST (cpd_rstn),
.CLK_SAMPLE (clk_io_2x),
.CLK_CTRL (clk_fb),
.CLK_PHY (pll_sysclk),
.DONE (cpd_done)
);
```

6.16. GTP_DDC_E2

6.16.1. 支持器件

表 262 GTP_DDC_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

6.16.2. 功能介绍

DQSL的主要功能是为DDR memory存储器产生写操作时钟；支持DDR3的write leveing过程，在quad/half rate模式时，支持时钟关断操作，且关断时间为4个CLKA周期的整数倍；将读操作中的DQSI信号进行~90度相移，以捕获输入数据，并产生gate正确标识信号DGTS；对DQS进行漂移检测，并将检测结果送到update逻辑做进一步处理；为输入FIFO产生读写指向操作信号；并为core逻辑产生读操作有效判断信号。

结构框图如下所示：




图 99 GTP_DDC_E2 结构框图

6.16.3. 端口描述

表 263 GTP_DDC_E2 的端口说明

端口信号	输入/输出	描述
RST	输入	DQS local reset控制信号，极性受GRS_EN控制
RST_TRAINING_N	输入	用于在dqs gate training结束时对DQSL的读写指针生成和读指针控制逻辑的复位信号复位，低电平有效
CLKA	输入	时钟源为IOCLK tree
CLKA_GATE	输入	用于gate clka时钟
CLKB	输入	来自PPLL/SRB的system clock时钟
DQSI	输入	读时钟信号
DQSIB	输入	读时钟信号
DELAY_STEP0[7:0]	输入	用于write leveling training的code码, controlled by soft calibration logic.
DELAY_STEP1[7:0]	输入	用于Read DQSi even eye training的code码
DELAY_STEP2[7:0]	输入	用于Read DQSi odd eye training的code码
DELAY_STEP3[7:0]	输入	45L的延迟控制码，来自DLL
DELAY_STEP4[7:0]	输入	用于DQ/DQS training的code码
DQS_GATE_CTRL[3:0]	输入	用于控制DQS gate时机
GATE_SEL	输入	DQS GATE 粗调选择信号，"1"时选择的信号比"0"时选择的信号延迟一个时钟周期
CLK_GATE_CTRL[1:0]	输入	DQS GATE 细调控制信号，每个值之间相位差为 90°
WCLK	输出	DQS Write clock
WCLK_DELAY	输出	WCLK相移270K_CLK的时钟信号
DQSI_DELAY	输出	DQSI信号~90I相移信号，用以捕获输入数据
DQSIB_DELAY	输出	DQSIB信号~90I相移信号，用以捕获输入数据
DGTS	输出	DQS gate状态标识，"1"gate正确，"0"gate错误
DQS_DRIFT[1:0]	输出	DQS延时变化检测信号，update逻辑记录该信号并判断是否执行gate窗口位置update调整
DRIFT_DETECT_ERR	输出	DQS延时变化检测出错标识，高电平触发PHY执行update training操作
DQS_DRIFT_STATUS	输出	DQS延时超出范围标识信号，高电平触发PHY执行update training操作
READ_VALID	输出	读IFIFO操作有效判断信号，高电平有效
IFIFO_WADDR	输出	IFIFO写指针，用格雷码表示
IFIFO_RADDR	输出	IFIFO读指针，用格雷码表示
DQS_SAMPLE	输出	软核training逻辑使用的DQS门采样

6.16.4. 参数描述

表 264 GTP_DDC_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
GRS_EN	<string>	<"TRUE","FALSE">	<"TRUE">	"TRUE"全局 RSTdisable，"FALSE"全局

				RST 有效
DDC_MODE	<string>	<"HALF_RATE", "QUAD_RATE">	<"QUAD_RATE">	DQS 工作模式选择信号 "HALF_RATE":x2 模式；支持 write leveling "QUAD_RATE":x4 模式；支持 write leveling
CLKA_GATE_EN	<string>	<"TRUE","FALSE">	<"FALSE">	"TRUE":GATE 功能使能，关断 CLKA，导致在 QUAD/HALF_RATE 模式下整个 DQS 不能工作； "FALSE"：GATE 功能 disable，不对 CLKA 做关断处理；
R_EXTEND	<string>	<"TRUE","FALSE">	<"FALSE">	DQS gate 窗口位置控制信号 "TRUE"时 gate 窗口位置比"FALSE"时 gate 窗口位置有延迟： "QUAD_RATE"时延迟 1 个 wclk 周期; "HALF_RATE"时延迟 1 个 wclk 周期;
IFIFO_GENERIC	<string>	<"TRUE","FALSE">	<"FALSE">	读写 fifo 模式控制信号 "TRUE": GENERIC mode； "FALSE": DDR MEM mode;
RADDR_INIT	<bit>	<3’b000~3’b111>	<3’b111>	Generic 模式时读地址初始值
WCLK_DELAY_SEL	<string>	<"TRUE","FALSE">	<"FALSE">	CLK_W_DEL 来源选择信号 "FALSE"选择~dqsw90，与 CLK_W 之间相移为 270 度； "TRUE"选择 dqsw90，与 CLK_W 之间相移为 90 度；
DELAY_SEL	<bit>	<1’b1，1’b0>	<1’b0 >	对 800MHz 以下的低速接口增加延迟链的延迟 1’b0:1x delay range; 1’b1: 2x delay range
DATA_RATE	<bit>	<2’b00，2’b01,2’b10，2’b11>	<2’b00>	根据不同速率调整 LDO 输出电压 2’b00: 1066-2133Mbps 2’b01: 966-1066Mbps 2’b10: 800-966Mbps 2’b11: 400-800Mbps

6.16.5. 例化模板

```
GTP_DDC_E2 #
(
.CLKA_GATE_EN ("FALSE"),
.WCLK_DELAY_SEL ("FALSE"),
.DDC_MODE ("QUAD_RATE"),
.R_EXTEND ("FALSE"),
.DELAY_SEL (1'b0),
.GRS_EN ("TRUE"),
.IFIFO_GENERIC ("FALSE"),
.RADDR_INIT (3'b000),
.DATA_RATE (2'b00)
) gtp_dqsl_a (
.WCLK (clk_w),
.WCLK_DELAY (clk_w_del),
.DGTS (dgts),
.DESI_DELAY (clk_dqsi_del),
.DQSIB_DELAY (clk_dqsib_del),
.READ_VALID (read_valid),
.IFIFO_WADDR (ififo_waddr),
.IFIFO_RADDR (ififo_raddr),
.DQS_DRIFT (dqs_drift),
.DRIFT_DETECT_ERR (drift_detect_err),
.DQS_DRIFT_STATUS (dqs_drift_status),
.DQS_SAMPLE (dqs_sample),
.CLKA (clk_io_2x),
.CLKA_GATE (gatei),
.CLKB (clk_regional),
.DQSI (clk_dqsi),
.DQSIB (clk_dqsib),
.DELAY_STEP0 (wl_step),
.DELAY_STEP1 (dll_even_step),
.DELAY_STEP2 (dll_odd_step),
.DELAY_STEP3 (dll_45_step),
.DELAY_STEP4 (wl_p_dllcode),
.GATE_SEL (gate_sel),
.READ_CLK_CTRL (read_clk_ctrl),
.CLK_GATE_SEL (clk_gate_sel),
.RST_TRAINING_N (rst_training_n),
.RST (rst_dqs)
);
```

7. 其它 GTP 使用说明

7.1. GTP_APM_E2

7.1.1. 支持器件

表 265 GTP_APM_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.1.2. 功能介绍

GTP_APM_E2为逻辑运算单元，支持多种类型的逻辑运算，包括乘法运算，乘累加运算，通用乘加运算，宽位累加和加法运算以及FIR逻辑运算。结构框图如下所示：




图 100 GTP_APM_E2 结构框图

7.1.3. 端口描述

表 266 GTP_APM_E2 的端口说明

端口信号	输入/输出	描述
X[29:0]	输入	并行数据输入 X
CXI[29:0]	输入	级联 X 输入
CXBI[24:0]	输入	级联 H 输入
XB[24:0]	输入	并行数据输入 XB
Y[17:0]	输入	并行数据输入 Y
Z[47:0]	输入	并行数据输入 Z
CPI[47:0]	输入	级联 P 输入
CIN	输入	级联 CIN 输入
MODEY[2:0]	输入	APM 动态 Y 端控制操作符
MODEZ[3:0]	输入	APM 动态 Z 端控制操作符
MODEIN[4:0]	输入	APM 动态输入控制操作符
CLK	输入	Clock input for DSP MU 0
CEX1	输入	Clock X REG1 enable input
CEX2	输入	Clock X REG2 enable input
CEX3	输入	Clock X REG3 enable input
RSTX	输入	高有效的 X Reset input
CEXB	输入	Clock XB enable input

端口信号	输入/输出	描述
RSTXB	输入	高有效的 XB Reset input
CEY1	输入	Clock Y REG1 enable input
CEY2	输入	Clock Y REG2 enable input
RSTY	输入	高有效的 Y Reset input
CEZ	输入	Clock Z enable input
RSTZ	输入	高有效的 Z Reset input
CEPRE	输入	Clock PRE enable input
RSTPRE	输入	高有效的 PRE Reset input
CEM	输入	Clock M enable input
RSTM	输入	高有效的 M Reset input
CEP	输入	Clock P enable input
RSTP	输入	高有效的 P Reset input
CEMODEIN	输入	Clock MODEIN enable input
RSTMODEIN	输入	高有效的 MODEIN Reset input
CEMODEY	输入	Clock MODEY enable input
RSTMODEY	输入	高有效的 MODEY Reset input
CEMODEZ	输入	Clock MODEZ enable input
RSTMODEZ	输入	高有效的 MODEZ Reset input
P[47:0]	输出	并行数据输出
CPO[47:0]	输出	级联 P 输出
COUT	输出	级联 CIN 输出
CXO[29:0]	输出	级联 X 输出
CXBO[24:0]	输出	级联 XB 输出

7.1.4. 参数描述

表 267 GTP_APM_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
USE_POSTADD	int	0,1	0	post adder enable
USE_PREADD	int	0,1	0	pre-adder enable
CXO_REG	int	0,1,2,3	0	X cascade out reg latency
X_REG	int	0,1,2,3	0	X_REG register enable
XB_REG	int	0,1	0	XB_REG register enable
Y_REG	int	0,1,2,3	0	Y_REG register enable
Z_REG	int	0,1	0	Z_REG register enable
PREADD_REG	int	0,1	0	preadd register enable
MULT_REG	int	0,1	0	mult register enable
P_REG	int	0,1	0	postadd register enable
MODEIN_REG	int	0,1	0	MODEIN_REG register enable
MODEY_REG	int	0,1	0	MODEY_REG register enable
MODEZ_REG	int	0,1	0	MODEZ_REG register enable
X_SEL	int	0,1	0	mult X input select
XB_SEL	int	0,1,2,3	0	X back propagate mux select
ASYNC_RST	int	0,1	0	async reset enable
USE_SIMD	int	0,1	0	mode selector
P_INIT0	binary	48'h0-48'hfff	48'h0	P constant input0

P_INIT1	binary	48'h0-48'hfff	48'h0	P constant input1
ROUNDMODE_SEL	int	0,1	0	Roundmode selection
CPO_REG	int	0,1	0	PO,PCO use register output enable
USE_ACCLOW	int	0,1	0	acc use lower 18-bit feedback only enable
CIN_SEL	int	0,1	0	select PCI for postadder carry in
GRS_EN	string	"TRUE","FALSE"	"TRUE"	Global Reset enable

7.1.5. 例化模板

```
GTP_APM_E2 #(
.GRS_EN("TRUE"),
.ASYNC_RST(0),
.X_REG(0),
.XB_REG(0),
.Y_REG(0),
.Z_REG(0),
.P_REG(0),
.CXO_REG(0),
.CPO_REG(0),
.MULT_REG(0),
.PREADD_REG(0),
.MODEIN_REG(0),
.MODEY_REG(0),
.MODEZ_REG(0),
.X_SEL(0),
.XB_SEL(0),
.CIN_SEL(0),
.ROUNDMODE_SEL(0),
.USE_SIMD(0),
.USE_ACCLOW(0),
.USE_PREADD(0),
.USE_POSTADD(0),
.P_INIT0('b000000000000000000000000000000000000000000000000),
.P_INIT1('b000000000000000000000000000000000000000000000000)
) GTP_APM_E2_inst (
.CPO        (cpo      ),
.CXBO       (cxbo     ),
.CXO        (cxo      ),
.P          (p        ),
.CPI        (cpi      ),
.CXBI       (cxbi     ),
.CXI        (cxi      ),
.MODEIN     (modein   ),
.MODEY      (modey    ),
.MODEZ      (modez    ),
.X          (x        ),
.XB         (xb       ),
.Y          (y        ),
```

```
.Z          (z        ),
.COUT       (cout     ),
.CEM        (cem      ),
.CEMODEIN   (cemodein ),
.CEMODEY    (cemodey  ),
.CEMODEZ    (cemodez  ),
.CEP        (cep      ),
.CEPRE      (cepre    ),
.CEX1       (cex1     ),
.CEX2       (cex2     ),
.CEX3       (cex3     ),
.CEXB       (cexb     ),
.CEY1       (cey1     ),
.CEY2       (cey2     ),
.CEZ        (cez      ),
.CIN        (cin      ),
.CLK        (clk      ),
.RSTM       (rstm     ),
.RSTMODEIN  (rstmodein),
.RSTMODEY   (rstmodey ),
.RSTMODEZ   (rstmodez ),
.RSTP       (rstp     ),
.RSTPRE     (rstpre   ),
.RSTX       (rstx     ),
.RSTXB      (rstxb    ),
.RSTY       (rsty     ),
.RSTZ       (rstz     )
);
```

7.1.6. 详细功能介绍

详细用法请参考《UG040003_Logos2 系列 FPGA 算术处理模块（APM）用户指南》

7.2. GTP_ISERDES_E2

7.2.1. 支持器件

表 268 GTP_ISERDES_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.2.2. 功能介绍

IOL 灵活支持各种应用接口，除了常用的直接输入/输出和输入/输出寄存器之外，IOL 具有数据输入输出速率转换功能。GTP_ISERDES_E2 用作输入方向的数据处理，支持直接输入输出、ILATCH、IDFF、networking SDR/DDR、oversample、Low-Speed MEMORY DDR、High-Speed MEMORY DDR，并支持 SDR1TO2、SDR1TO3、SDR1TO4、SDR1TO5、SDR1TO6、SDR1TO7、SDR1TO8、

DDR1TO2_SAME_PIPELINED、DDR1TO2_SAME_EDGE、DDR1TO2_OPPOSITE_EDGE、DDR1TO4、DDR1TO6、DDR1TO8、DDR1TO10、DDR1TO14、HMDDR1TO4、HMDDR1TO8、LMDDR1TO4、LMDDR1TO8 和 OVERSAMPLE 模式的速率转换。其结构框图如下所示：




图 101 GTP_ISERDES _E2 结构框图

7.2.3. 端口描述

表 269 GTP_ISERDES_E2 的端口说明

端口信号	输入/输出	描述
DI	输入	数据输入
BITSLIP	输入	数据输入
ISHIFTIN0	输入	级联输入信号
ISHIFTIN1	输入	级联输入信号
IFIFO_WADDR	输入	FIFO 写地址（格雷码）
IFIFO_RADDR	输入	FIFO 读地址（格雷码）
RST	输入	ILOGIC 的本地复位信号
DESCLK	输入	ILOGIC 解串高速时钟
ICLKDIV	输入	ILOGIC 低速时钟
ICLK	输入	ILOGIC 第一级高速时钟
OCLK	输入	OLOGIC 输出级高速时钟
ICE0	输入	ILOGIC 的时钟使能信号
ICE1	输入	ILOGIC 的时钟使能信号
DO	输出	解串后输出信号
ISHIFTOUT0	输出	级联输出信号
ISHIFTOUT1	输出	级联输出信号

7.2.4. 参数描述

表 270 GTP_ISERDES_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
ISERDES_MODE	String	"SDR1TO2" "SDR1TO3" "SDR1TO4" "SDR1TO5" "SDR1TO6" "SDR1TO7" "SDR1TO8" "ILATCH "IDFF" "DDR1TO2_SAME_PIPELINED" "DDR1TO2_SAME_EDGE" "DDR1TO2_OPPOSITE_EDGE" "DDR1TO4" "DDR1TO6" "DDR1TO8" "DDR1TO10" "DDR1TO14" "HMDDR1TO4" "HMDDR1TO8" "LMDDR1TO4" "LMDDR1TO8" "OVERSAMPLE"	SDR1TO4	"SDR1TO2": networking SDR 1:2 解串模式 "SDR1TO3": networking SDR 1:3 解串模式 "SDR1TO4": networking SDR 1:4 解串模式 "SDR1TO5": networking SDR 1:5 解串模式 "SDR1TO6": networking SDR 1:6 解串模式 "SDR1TO7": networking SDR 1:7 解串模式 "SDR1TO8": networking SDR 1:8 解串模式 "ILATCH" 锁存器输入模式 "IDFF" 寄存器输入模式 "DDR1TO2_same_piplelined":networking DDR 1:2 same pipelined 解串模式 "DDR1TO2_SAME_EDGE":networking DDR 1:2 SAME_EDGE 解串模式 "DDR1TO2_OPPOSITE_EDGE":networking DDR 1:2 OPPOSITE_EDGE 解串模式 "DDR1TO4": networking DDR 1:4 解串模式 "DDR1TO6": networking DDR 1:6 解串模式 "DDR1TO8": networking DDR 1:8 解串模式

参数名称	参数类型	设置值	默认值	功能描述
				"DDR1TO10": networking DDR 1:10 解串模式 "DDR1TO14": networking DDR 1:14 解串模式 "HMDDR1TO4": High-Speed Memory DDR 1:4 解串模式 "HMDDR1TO8": High-Speed Memory DDR 1:8 解串模式 "LMDDR1TO4": Low-Speed Memory DDR 1:4 解串模式 "LMDDR1TO8": Low-Speed Memory DDR 1:8 解串模式 "OVERSAMPLE" 解串模式
CASCADE_MODE	String	"MASTER" "SLAVE"	"MASTER"	解串级联主模式
BITSLIP_EN	String	"FALSE" "TRUE"	"FALSE"	bitslip 使能
GRS_EN	String	"TRUE" "FALSE"	"TRUE"	全局复位/置位使能
NUM_ICE	Constance	1’b0 1’b1	1’b0	ice 数目选择
GRS_TYPE_Q0	String	"RESET" "SET"	"RESET"	ILOGIC gear 中 DFF0 全局异步复位/置位结果;
GRS_TYPE_Q1	String	"RESET" "SET"	"RESET"	ILOGIC gear 中 DFF1 全局异步复位/置位结果;
GRS_TYPE_Q2	String	"RESET" "SET"	"RESET"	ILOGIC gear 中 DFF2 全局异步复位/置位结果;
GRS_TYPE_Q3	String	"RESET" "SET"	"RESET"	ILOGIC gear 中 DFF3 全局异步复位/置位结果;
LRS_TYPE_Q0	String	"ASYNC_RESET" "ASYNC_SET"	"ASYNC_RESET"	ILOGIC gear 中 DFF0 本地异步/同步/复位/置位结果

参数名称	参数类型	设置值	默认值	功能描述
		"SYNC_RESET" "SYNC_SET"		
LRS_TYPE_Q1	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	ILOGIC gear 中 DFF1 本地异步/同步/复位/置位结果
LRS_TYPE_Q2	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	ILOGIC gear 中 DFF2 本地异步/同步/复位/置位结果
LRS_TYPE_Q3	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	ILOGIC gear 中 DFF3 本地异步/同步/复位/置位结果

7.2.5. 例化模板

```
GTP_ISERDES_E2 #
(
.ISERDES_MODE    ("SDR1TO4"      ),
.CASCADE_MODE    ("MASTER"       ),
.BITSLIP_EN      ("FALSE"        ),
.GRS_EN          ("TRUE"         ),
.NUM_ICE         (1'b0           ),
.GRS_TYPE_Q0     ("RESET"        ),
.GRS_TYPE_Q1     ("RESET"        ),
.GRS_TYPE_Q2     ("RESET"        ),
.GRS_TYPE_Q3     ("RESET"        ),
.LRS_TYPE_Q0     ("ASYNC_RESET"  ),
.LRS_TYPE_Q1     ("ASYNC_RESET"  ),
.LRS_TYPE_Q2     ("ASYNC_RESET"  ),
.LRS_TYPE_Q3     ("ASYNC_RESET"  )
) gtp_iserdes_inst (
.RST             (rst        ),
.ICE0            (ice0       ),
.ICE1            (ice1       ),
.DESCLK          (desclk     ),
.ICLK            (iclk       ),
.OCLK            (oclk       ),
.ICLK DIV        (iclkdiv    ),
```

```
.DI             (di         ),
.BITSLIP        (bitslip    ),
.ISHIFTIN0      (ishiftin0  ),
.ISHIFTIN1      (ishiftin1  ),
.IFIFO_WADDR    (ififo_waddr),
.IFIFO_RADDR    (ififo_raddr),
.DO             (DO         ),
.ISHIFTOUT0     (ishiftout0 ),
.ISHIFTOUT1     (ishiftout1 )
);
```

7.3. GTP_OSERDES_E2

7.3.1. 支持器件

表 271 GTP_OSERDES_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.3.2. 功能介绍

IOL 灵活支持各种应用接口，除了常用的直接输入/输出和输入/输出寄存器之外，IOL 具有数据输入输出速率转换功能。GTP_OSERDES_E2 数据输出转换模块支持 SDR2TO1、SDR3TO1、SDR4TO1、SDR5TO1、SDR6TO1、SDR7TO1、SDR8TO1、DDR2TO1_SAME_EDGE、DDR2TO1_OPPOSITE_EDGE、DDR4TO1、DDR6TO1、DDR8TO1、DDR10TO1，DDR14TO1、HMSDR2TO1、HMSDR4TO1、HMSDR8TO1、OLATCH、ODFF 模式的速率转换。其结构框图如下所示：




图 102 GTP_OSERDES _E2 结构框图

7.3.3. 端口描述

表 272 GTP_OSERDES_E2 的端口说明

端口信号	输入/输出	描述
RST	输入	本地复位信号
OCE	输入	输出模块时钟使能信号
TCE	输入	三态模块时钟使能信号
OCLKDIV	输入	OLOGIC 低速时钟
SERCLK	输入	OLOGIC 串化时钟
OCLK	输入	OLOGIC 输出级高速时钟
MIPI_CTRL	输入	输出 mipi（低速/高速）控制信号
UPD0_SHIFT	输入	OLOGIC 的 UPD0 位置移动
UPD1_SHIFT	输入	OLOGIC 的 UPD1 位置移动
OSHIFTIN0	输入	级联输入信号
OSHIFTIN1	输入	级联输入信号
DI	输入	并行输入数据信号
TI	输入	并行输入三态控制信号
TBYTE_IN	输入	可控制一个 byte 的三态控制输入信号
OSHIFTOUT0	输出	级联输入信号
OSHIFTOUT1	输出	级联输入信号
DO	输出	数据输出
TQ	输出	三态控制输出 *注：TQ 不能连接 IOB 的 I 端

7.3.4. 参数描述

表 273 GTP_OSERDES_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
OSERDES_MODE	String	"SDR2TO1"	SDRTO14	"SDR2TO1": Generic SDR 2:1 串化模式
		"SDR3TO1"		"SDR3TO1": Generic SDR 3:1 串化模式
		"SDR4TO1"		"SDR4TO1": Generic SDR 4:1 串化模式
		"SDR5TO1"		"SDR5TO1": Generic SDR 5:1 串化模式
		"SDR6TO1"		"SDR6TO1": Generic SDR 6:1 串化模式
		"SDR7TO1"		"SDR7TO1": Generic SDR 7:1 串化模式
		"SDR8TO1"		"SDR8TO1": Generic SDR 8:1 串化模式

参数名称	参数类型	设置值	默认值	功能描述
		"OLATCH" "ODFF" "DDR2TO1_SAME_EDGE" "DDR2TO1_OPPOSITE_EDGE" "DDR4TO1" "DDR6TO1" "DDR8TO1" "DDR10TO1" "DDR14TO1" "HMSDR4TO1" "HMSDR8TO1"		"OLATCH": 锁存器输出模式 "ODFF" 寄存器输出模式 "DDR2TO1_SAME_EDGE": Generic DDR 2:1 串化模式 "DDR2TO1_OPPOSITE_EDGE": Generic DDR 2:1 串化模式 "DDR4TO1": Generic DDR 4:1 串化模式 "DDR6TO1": Generic DDR 6:1 串化模式 "DDR8TO1": Generic DDR 8:1 串化模式 "DDR10TO1": Generic DDR 10:1 串化模式 "DDR14TO1": Generic DDR 14:1 串化模式 "HMSDR4TO1": High-Speed Memory DDR 4:1 串化模式 "HMSDR8TO1": High-Speed Memory DDR 8:1 串化模式
GRS_EN	String	"TRUE" "FALSE"	"TRUE"	全局复位/置位使能
UPD0_SHIFT_EN	String	"FALSE" "TRUE"	"FALSE"	OLOGIC 中 upd0 位置控制使能
UPD1_SHIFT_EN	String	"FALSE" "TRUE"	"FALSE"	OLOGIC 中 upd1 位置控制使能
INIT_SET[1:0]	Constance	2'b00, 2'b01, 2’b10, 2'b11	2'b00	OLOGIC 中 upd0、upd1 位置静态控制 2'b00: 默认位置； 2'b01:前移一个周期; 2'b10:前移两个周期； 2'b11:前移三个周期；
GRS_TYPE_DQ	String	"RESET" "SET"	"RESET"	OLOGIC 数据 gear 中、DFF0、DFF1、DFF2、DFF3、DFF4 全局复位结果;
LRS_TYPE_DQ0	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET"	"ASYNC_RESET"	OLOGIC 数据 gear 中 DFF0、DFF4 本地复位/置位结果;

参数名称	参数类型	设置值	默认值	功能描述
		"SYNC_SET"		
LRS_TYPE_DQ1	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 数据 gear 中 DFF1 本地复位/置位结果;
LRS_TYPE_DQ2	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 数据 gear 中 DFF2 本地复位/置位结果;
LRS_TYPE_DQ3	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 数据 gear 中 DFF3 本地复位/置位结果;
GRS_TYPE_TQ	String	"RESET" "SET"	"RESET"	OLOGIC 三态 gear 中 DFF0、DFF1、DFF2、DFF3、DFF4 全局复位结果;
LRS_TYPE_TQ0	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 三态 gear 中 DFF0 本地复位/置位结果;
LRS_TYPE_TQ1	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 三态 gear 中 DFF1 本地复位/置位结果;
LRS_TYPE_TQ2	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 三态 gear 中 DFF2 本地复位/置位结果;
LRS_TYPE_TQ3	String	"ASYNC_RESET" "ASYNC_SET" "SYNC_RESET" "SYNC_SET"	"ASYNC_RESET"	OLOGIC 三态 gear 中 DFF3 本地复位/置位结果;

参数名称	参数类型	设置值	默认值	功能描述
TSERDES_EN	String	“FALSE” “TRUE”	“FALSE”	TSERDES 使能 *注：oserdes 和 tserdes 配合使用时，oserdes 的 TSERDES_EN =“FALSE”； tserdes 的 TSERDES_EN =“TRUE”；只使用 oserdes 时，TSERDES_EN =“FALSE”
TRI_EN	String	"FALSE" "TRUE"	"FALSE"	三态控制使能 *注：oserdes 和 tserdes 配合使用时，oserdes 的 TRI_EN =“TRUE”； tserdes 的 TRI_EN =“FALSE”；只使用 oserdes 时，开启三态功能 TRI_EN =“TRUE”，不开启三态功能 TRI_EN =“FALSE”。
TBYTE_EN	String	"FALSE" "TRUE"	"FALSE"	BYTE 控制使能 *注：oserdes 和 tserdes 配合使用时，oserdes 的 TBYTE_EN="TRUE" ， tserdes 的 TBYTE_EN="FALSE"
MIPI _EN	String	"FALSE" "TRUE"	"FALSE"	MIPI 使能。*注：使能时，OSERDES_MODE 只能选 DDR 类型，并由 MIPI_CTRL 输入信号控制。
OCASCADE_EN	String	"FALSE" "TRUE"	"FALSE"	OSERDES 扩展使能

7.3.5. 例化模板

```
GTP_OSERDES_E2 #
(
.GRS_EN ("TRUE"),
.OSERDES_MODE ("SDR4TO1"),
.UPD0_SHIFT_EN ("FALSE"),
.UPD1_SHIFT_EN ("FALSE"),
.INIT_SET (2'b00),
.GRS_TYPE_DQ ("RESET"),
.LRS_TYPE_DQ0 ("ASYNC_RESET"),
.LRS_TYPE_DQ1 ("ASYNC_RESET"),
.LRS_TYPE_DQ2 ("ASYNC_RESET"),
.LRS_TYPE_DQ3 ("ASYNC_RESET"),
.GRS_TYPE_TQ ("RESET"),
.LRS_TYPE_TQ0 ("ASYNC_RESET"),
```

```
.LRS_TYPE_TQ1 ("ASYNC_RESET"),
.LRS_TYPE_TQ2 ("ASYNC_RESET"),
.LRS_TYPE_TQ3 ("ASYNC_RESET"),
.TRI_EN ("FALSE"),
.TSERDES_EN ( “FALSE” ),
.TBYTE_EN ("FALSE"),
.MIPI _EN ("FALSE"),
.OCASCADE_EN ("FALSE")
) GTP_OSERDES_E2_INST (
.RST         (rst         ),
.OCE         (oce         ),
.TCE         (tce         ),
.OCLKDIV     (oclkdiv     ),
.SERCLK      (serclk      ),
.OCLK        (oclk        ),
.MIPI_CTRL   (mipi_ctrl   ),
.UPD0_SHIFT  (upd0_shift  ),
.UPD1_SHIFT  (upd1_shift  ),
.OSHIFTIN0   (oshiftin0   ),
.OSHIFTIN1   (oshiftin1   ),
.DI          (di          ),
.TI          (ti          ),
.TBYTE_IN    (tbyte_in    ),
.OSHIFTOUT0  (oshiftout0  ),
.OSHIFTOUT1  (oshiftout1  ),
.DO          (do          ),
.TQ          (tq          )
);
```

7.4. GTP_IODELAY_E2

7.4.1. 支持器件

表 274 GTP_IODELAY_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.4.2. 功能介绍

GTP_IODELAY_E2 是数据延迟单元，支持动态或者静态延迟控制，包括粗调和细调，最大支持 64 个 step 的延迟，共 248 种延迟组合。其结构框图如下所示：




图 103 GTP_IODELAY_E2 结构框图

7.4.3. 端口描述

表 275 GTP_IODELAY_E2 的端口说明

端口信号	输入/输出	位宽	描述
DI	输入	1 bit	数据输入
DELAY_SEL	输入	1 bit	级联选择
DELAY_STEP	输入	8 bit	idelay 延迟控制码配置(格雷码)
DO	输出	1 bit	数据输出

7.4.4. 参数描述

表 276 GTP_IODELAY_E2 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
DELAY_STEP_SEL	String	"PARAMETER" "PORT"	"PARAMETER"	"PARAMETER":选择静态配置; "PORT":动态配置
DELAY_STEP_VALUE	Constant	8'h00~8'hF7	8'h00	idelay 延迟控制码静态配置(格雷码)

7.4.5. 例化模板

```
GTP_IODELAY_E2 #
(
.DELAY_STEP_SEL ("PARAMETER"),
.DELAY_STEP_VALUE( 8' h00 )
) GTP_IODELAY_E2_inst (
.DI (di),
.DELAY_SEL (delay_sel),
.DELAY_STEP (delay_step),
.DO (do)
);
```

7.5. GTP_ZEROHOLDDELAY

7.5.1. 支持器件

表 277 GTP_ZEROHOLDDELAY 器件支持情况

器件型号	PG2L100H

是否支持该GTP	支持

7.5.2. 功能介绍

GTP_ZEROHOLDDELAY 是数据延迟单元，支持静态延迟控制，最大支持 15 个 step 的延迟，共 16 种延迟组合。其结构框图如下所示：



图 104 GTP_ZEROHOLDDELAY 结构框图

7.5.3. 端口描述

表 278 GTP_ZEROHOLDDELAY 的端口说明

端口信号	输入/输出	描述
DI	输入	数据输入
DO	输出	数据输出

7.5.4. 参数描述

表 279 GTP_ZEROHOLDDELAY 参数列表描述

参数名称	参数类型	设置值	默认值	功能描述
ZHOLD_SET	String	"NODELAY"、"100ps"、"200ps"、"300ps"、"400ps"、"500ps"、"600ps"、"700ps"、"800ps"、"900ps"、"1000ps"、"1100ps"、"1200ps"、"1300ps"、"1400ps"、 "1500ps"	"NODELAY"	zeroholddelay 延迟控制码

7.5.5. 例化模板

```
GTP_ZEROHOLDDELAY #
(
.ZHOLD_SET ("NODELAY")
) GTP_ZEROHOLDDELAY_inst (
```

```
.DI (di),
.DO (do)
);
```

7.6. GTP_GRS

7.6.1. 支持器件

表 280 GTP_GRS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.6.2. 功能介绍

该 GTP 用来控制全局复位信号。

7.6.3. 端口描述

表 281 GTP_GRS 的端口说明

端口信号	输入/输出	描述
GRS_N	input	全局复位

7.6.4. 例化模板

```
GTP_START_E1 GTP_IOCLKDIV_E2_inst (
.WAKEUP_OVER    (wakeup_over),
.CLK            (clk        ),
.GOE            (goe        ),
.GRS_N          (grs_n      ),
.GWE            (gwe        )
);
```

7.7. GTP_START_E1

7.7.1. 支持器件

表 282 GTP_GRS 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.7.2. 功能介绍

该 GTP 用来描述唤醒操作的全局信号释放过程。

7.7.3. 端口描述

表 283 GTP_GRS 的端口说明

端口信号	输入/输出	描述

端口信号	输入/输出	描述
CLK	input	唤醒时钟
GOE	input	全局IO输出使能
GRS_N	input	全局复位
GWE_N	input	存储器写使能
WAKEUP_OVER	Output	唤醒结束标识信号

7.7.4. 例化模板

```
GTP_GRS GTP_GRS_inst (
.GRS_N()
);
```

7.8. GTP_EFUSECODE 使用说明

7.8.1. 支持器件

表 284 GTP_EFUSECODE 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.8.2. 功能介绍

该 GTP 用来读取 EFUSECODE。

7.8.3. 端口描述

表 285 GTP_EFUSECODE 端口列表

端口名称	方向	功能描述
EFUSE_CODE[31:0]	输出	Efusecode 输出数据总线

7.8.4. 参数描述

表 286 GTP_EFUSECODE 参数列表

参数名称	参数类型	有效值	默认值	功能描述
SIM_EFUSE_VALUE	Binary	0~32'hffffffff;	32'h12345678	Efusecode 值

7.8.5. 例化模板

```
GTP_EFUSECODE#(
.SIM_EFUSE_VALUE     (32'h12345678)
) GTP_EFUSECODE_inst(
.EFUSE_CODE          (efuse   )
);
```

7.9. GTP_IPAL_E1 使用说明

7.9.1. 支持器件

表 287 GTP_IPAL_E1 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.9.2. 功能介绍

通过 IPAL 接口，配置或回读位流。

7.9.3. 端口描述

表 288 GTP_IPAL_E1 端口列表

端口名称	方向	功能描述
RST_N	输入	复位
CLK	输入	时钟
CS_N	输入	片选使能信号
RW_SEL	输入	读写选择
BUSY	输出	回读，内部数据总线忙
DI	输入	输入数据
DO	输出	输出数据
RBCRC_ERR	输出	回读 crc 错误
RBCRC_VALID	输出	回读 crc 有效
ECC_VALID	输出	ECC 有效标志，高有效
ECC_INDEX	输出	单比特错误的地址索引
SERROR	输出	SEU 检测的单比特错误标志
DERROR	输出	SEU 检测的双比特错误标志

7.9.4. 参数描述

表 289 GTP_IPAL_E1 参数列表

参数名称	参数类型	有效值	默认值	功能描述
IDCODE	binary	0~32'hffffffff	32'haaaa5555	芯片 IDCODE
DATA_WIDTH	String	X8 X16 X32	"X8"	位宽选择
MEM_DEPTH	Integer		1616	仿真存储地址深度

7.9.5. 例化模板

```
GTP_IPAL#(
.DATA_WIDTH ("X8"),
.IDCODE     (32'haaaa5555),
.MEM_DEPTH  (1616)
    )
GTP_IPAL_inst(
.RST_N      (rstn       ),
```

```
.CLK         (clk         ),
.DI          (din         ),
.CS_N        (cs_n        ),
.RW_SEL      (rw_sel      ),
.DO          (dout        ),
.BUSY        (busy        ),
.RBCRC_ERR   (rbcrc_err   ),
.RBCRC_VALID(rbcrc_valid),
.ECC_VALID   (ecc_valid   ),
.ECC_INDEX   (ecc_index   ),
.SERROR      (serror      ),
.DERROR      (derror      )
);
```

7.10. GTP_IPAL_E2 使用说明

7.10.1. 支持器件

表 290 GTP_IPAL_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.10.2. 功能介绍

GTP_IPAL_E2为内部从并接口功能，用来实现对回读的数据进行CRC检测或者SEU检测。向配置存储器写一帧数据的时候，必须要先写高位，再写低位。所以回读出来的时候，是先读出高位，再读低位。在X16模式下，一个32位的字是先读高16位，再读低16位。X8模式同理。




图 105 GTP_IPAL_E2 结构图

表 291 GTP_IPAL_E2 仿真支持的配置寄存器

名称	方向	地址	功能描述
IDR	R/W	00001	IDCODE寄存器
CMDR	R/W	00010	命令寄存器
CMEMIR	W	00101	帧数据输入寄存器
CMEMOR	R	00111	帧数据输出寄存器
ADRR	R/W	01011	帧地址寄存器
SEUR	R/W	01101	SEU控制寄存器
SEUSTATUSR	R	01110	SEU状态寄存器

7.10.3. 端口描述

表 292 GTP_IPAL_E2 端口列表

端口名称	方向	功能描述
RST_N	输入	复位，低电平有效
CLK	输入	内部并行接口时钟
CS_N	输入	片选信号，低电平有效
RW_SEL	输入	读写选择：0写，1读
DI[31:0]	输入	数据输入
DO[31:0]	输出	数据输出
RBCRC_ERR	输出	回读CRC错误标志
RBCRC_VALID	输出	回读CRC有效标志
ECC_VALID	输出	ECC有效标志
ECC_INDEX[11:0]	输出	单比特错误的地址索引
SERROR	输出	SEU检测的单比特错误标志
DERROR	输出	SEU检测的双比特错误标志
SEU_FRAME_ADDR[7:0]	输出	SEU检测的当前帧地址
SEU_COLUMN_ADDR[7:0]	输出	SEU检测的当前列地址
SEU_REGION_ADDR[4:0]	输出	SEU检测的当前区地址
SEU_FRAME_NADDR[7:0]	输出	SEU检测的下一帧地址
SEU_COLUMN_NADDR[7:0]	输出	SEU检测的下一列地址
SEU_REGION_NADDR[4:0]	输出	SEU检测的下一区地址
PRCFG_OVER	输出	局部重配结束标志
PRCFG_ERR	输出	局部重配错误标志

端口名称	方向	功能描述
DRCFG_OVER	输出	动态重配结束标志
DRCFG_ERR	输出	动态重配错误标志

7.10.4. 参数描述

表 293 GTP_IPAL_E2 参数列表

参数名称	参数类型	有效值	默认值	功能描述
IDCODE	<binary>	32'h0~32'hFFFF_FFFF	32'haaaa5555	器件 IDCODE
DATA_WIDTH	<string>	"X8" "X16" "X32"	"X8"	输入数据的位宽选择

7.10.5. 例化模板

```
GTP_IPAL_E2 #(
.DATA_WIDTH("X8"),
.IDCODE('b10101010101010100101010101010101)
) GTP_IPAL_E2_inst (
.DO                 (do              ),
.ECC_INDEX          (ecc_index       ),
.SEU_COLUMN_ADDR    (seu_column_addr ),
.SEU_COLUMN_NADDR   (seu_column_naddr),
.SEU_FRAME_ADDR     (seu_frame_addr  ),
.SEU_FRAME_NADDR    (seu_frame_naddr ),
.SEU_REGION_ADDR    (seu_region_addr ),
.SEU_REGION_NADDR   (seu_region_naddr),
.DI                 (di              ),
.DERROR             (derror          ),
.ECC_VALID          (ecc_valid       ),
.PRCFG_ERR          (prcfg_err       ),
.PRCFG_OVER         (prcfg_over      ),
.RBCRC_ERR          (rbcrc_err       ),
.RBCRC_VALID        (rbcrc_valid     ),
.SERROR             (serror          ),
.CLK                (clk             ),
.CS_N               (cs_n            ),
.RST_N              (rst_n           ),
.RW_SEL             (rw_sel          )
);
```

7.11. GTP_SCANCHAIN_E1 使用说明

7.11.1. 支持器件

表 294 GTP_SCANCHAIN_E1 器件支持情况

器件型号	PG2L100H

是否支持该GTP	支持

7.11.2. 功能介绍

通过 JTAG 接口，读取用户数据寄存器的值。

7.11.3. 端口描述

表 295 GTP_SCANCHAIN_E1 端口列表

端口名称	方向	功能描述
TDI	输入	Jtag 接口
TDO	输出	Jtag 接口
TMS	输入	Jtag 接口
TCK	输入	Jtag 接口
RST	输出	Jtag 软复位输出
CAPDR	输出	Jtag capturedr 状态指示
SHFTDR	输出	Shiftdr 状态指示
UPDR	输出	Updatedr 状态指示
JCLK	输出	Shiftdr 以为时钟
FLG_USER	输出	用户指令指示
TDI_USER	输出	用户寄存器数据输入
TDO_USER	输入	用户寄存器数据输出
JRTI	输出	Run/test idle 状态指示
TCK_USER	输出	Tck to user
TMS_USER	输出	Tms to user

7.11.4. 参数描述

表 296 GTP_SCANCHAIN_E1 参数列表

参数名称	参数类型	有效值	默认值	功能描述
IDCODE	Binary	0~32'hffffffff ;	32'haaaa5555	IDCODE
CHAIN_NUM	Integer	1、2、3、4	1	用户 DR 编号

7.11.5. 例化模板

```
GTP_SCANCHAIN
#(
.IDCODE      (32'haaaa5555),
.CHAIN_NUM   (1)
)
GTP_SCANCHAIN_inst(
.TCK         (tck         ),
.TDI         (tdi         ),
.TMS         (tms         ),
.TDO         (tdo         ),
.CAPDR       (capture     ),
.JCLK        (jclk        ),
.RST         (rst         ),
```

```
.FLG_USER    (flg_user    ),
.SHFTDR      (shift       ),
.TDI_USER    (tdi_user    ),
.TMS_USER    (tms_user    ),
.JRTI        (jrti        ),
.UPDR        (update      ),
.TDO_USER    (tdo_user    )
);
```

7.11.6. 详细功能说明

用户可读取芯片 IDCODE；可通过 JTAG 接口分别读写多个用户逻辑数据寄存器值。

7.12. GTP_UDID 使用说明

7.12.1. 支持器件

表 297 GTP_UDID 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.12.2. 功能介绍

该 GTP 用来读取 UDID CODE 值。

7.12.3. 端口描述

表 298 GTP_UDID 端口列表

端口名称	方向	功能描述
DI	输入	串行数据输入
DO	输出	串行数据输出
SE	输入	数据移位使能
LOAD	输入	数据寄存器并行加载 UID CODE
CLK	输入	时钟

7.12.4. 参数描述

表 299 GTP_UDID 参数列表

参数名称	参数类型	有效值	默认值	功能描述
UDID_CODE	Binary	0~64'hffffffff ffffffff;	0	芯片身份标识码

7.12.5. 例化模板

```
GTP_UDID#(
.UDID_CODE (0)
)
GTP_UDID _inst(
```

```
.DI      (di),
.DO (do),
.LOAD    (load),
.SE      (se),
.CLK     (clk)
);
```

7.12.6. 详细功能说明

向用户串行输出 64bit 芯片身份标识识别码数据。

7.13. GTP_JTAGIF 使用说明

7.13.1. 支持器件

表 300 GTP_JTAGIF 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.13.2. 功能介绍

GTP_JTAGIF有三个输入端口: TCK、TMS和TDI, 一个输出端口TDO，一个参数USERCODE，实现用户JTAG接口功能。仿真只支持JTAG指令操作、读写配置寄存器和读写配置存储器。




图 106 GTP_JTAGIF 结构图

表 301 GTP_JTAGIF 仿真支持的配置寄存器

名称	方向	地址	功能描述
IDR	R/W	00001	IDCODE寄存器
CMDR	R/W	00010	命令寄存器
CMEMIR	W	00101	帧数据输入寄存器
CMEMOR	R	00111	帧数据输出寄存器
ADRR	R/W	01011	帧地址寄存器

7.13.3. 端口描述

表 302 GTP_JTAGIF 端口列表

端口名称	方向	功能描述

TCK	输入	用户JTAG时钟
TMS	输入	用户JTAG测试模式选择
TDI	输入	用户JTAG测试数据输入
TDO	输出	用户JTAG测试数据输出

7.13.4. 参数描述

表 303 GTP_JTAGIF 参数列表

参数名称	参数类型	有效值	默认值	功能描述
USERCODE	binary	32'h0~32'hFFFF_FFFF	32'hFFFF_FFFF	USERCODE
IDCODE	binary	32'h0~32'hFFFF_FFFF	32'h5555_AAAA	IDCODE(提供仿真，但是不映射)

7.13.5. 例化模板

```
GTP_JTAGIF #(
.USERCODE(32'hFFFF_FFFF)
.IDCODE(32'h5555_AAAA)
) GTP_JTAGIF_inst (
.TDO(tdo),
.TCK(tck),
.TDI(tdi),
.TMS(tms)
);
```

7.14. GTP_KEYRAM 使用说明

7.14.1. 支持器件

表 304 GTP_ KEYRAM 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.14.2. 功能介绍

GTP_KEYRAM 功能为清零内部存储器，结构框图如下。




图 107 GTP_KEYRAM 结构框图

7.14.3. 端口描述

表 305 GTP_KEYRAM 端口列表

端口名称	方向	功能描述
ERASE_KEY_N	输入	清零，低电平有效。

7.14.4. 例化模板

```
GTP_KEYRAM
) GTP_KEYRAM_inst (
.ERASE_KEY_N (key_n)
);
```

7.15. GTP_ADC_E2 使用说明

7.15.1. 支持器件

表 306 GTP_ADC_E2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.15.2. 功能介绍

GTP_ADC_E2用于实现ADC功能，其结构框图如下图所示，详细功能请参考《UG040009_Logos2系列FPGA模数转换模块（ADC）用户指南》。




图 108 GTP_ADC_E2 结构图

7.15.3. 端口描述

表 307 GTP_ADC_E2 端口列表

端口名称	方向	功能描述
VA	输入	专用模拟输入端口

端口名称	方向	功能描述
VAUX[15:0]	输入	复用模拟输入端口，复用IOB
DCLK	输入	APB时钟（1M~100MHz）
DADDR[7:0]	输入	APB操作地址位
DEN	输入	操作使能，高电平时启动一次读/写操作
SECEN	输入	指示第二个和后续循环的传输信号
DWE	输入	写操作使能：0读，1写
DI[15:0]	输入	APB数据输入
CONVST	输入	主动控制信号
RST_N	输入	系统复位信号，低有效
LOADSC_N	输入	系统控制寄存器下载静态配置值信号
DO[15:0]	输出	APB数据输出
DRDY	输出	Jtag操作标志，指示Jtag正在通过JAPB指令进行APB操作
OVER_TEMP	输出	Over temperature指示信号
LOGIC_DONE_A	输出	ADC状态寄存器更新的信号
LOGIC_DONE_B	输出	ADC状态寄存器更新的信号
ADC_CLK_OUT	输出	传输给SRB的ADC工作时钟
DMODIFIED	输出	控制寄存器改动标志，指示控制寄存器被Jtag-APB写过后，还未进行APB操作
ALARM[4:0]	输出	Alarm指示信号

7.15.4. 参数描述

表 308 GTP_ADC_E2 参数列表

参数名称	参数类型	有效值	默认值	功能描述
CREG_00H[15:0]	<binary>	16’h0~16’hFFFF	16’h0001	详见《UG040009_Logos2 系列 FPGA 模数转换模块（ADC）用户指南》
CREG_01H[15:0]	<binary>	16’h0~16’hFFFF	16’hC83F	
CREG_02H[15:0]	<binary>	16’h0~16’hFFFF	16’h0009	
CREG_31H[13:0]	<binary>	14’h0~14’h3FFF	14’h0	
CREG_03H[15:0]	<binary>	16’h0~16’hFFFF	16’h0	Enable channel: 1 enable; 0 disable
CREG_04H[15:0]	<binary>	16’h0~16’hFFFF	16’h0	Enable channel: 1 enable; 0 disable
CREG_0AH[15:0]	<binary>	16’h0~16’hFFFF	16’h0	Enable channel: 1 enable; 0 disable
CREG_05H[15:0]	<binary>	16’h0~16’hFFFF	16’h0	选择扫描模式:

参数名称	参数类型	有效值	默认值	功能描述
				1 bipolar; 0 unipolar
CREG_06H[15:0]	<binary>	16'h0~16'hFFFF	16'h0	选择扫描模式: 1 bipolar; 0 unipolar
CREG_0CH[15:0]	<binary>	16'h0~16'hFFFF	16'h0	选择扫描模式: 1 bipolar; 0 unipolar
CREG_07H[15:0]	<binary>	16'h0~16'hFFFF	16'h0	是否使能求平均: 1 enable; 0 disable
CREG_08H[15:0]	<binary>	16'h0~16'hFFFF	16'h0	是否使能求平均: 1 enable; 0 disable
CREG_0EH[15:0]	<binary>	16'h0~16'hFFFF	16'h0	是否使能求平均: 1 enable; 0 disable
CREG_20H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部温度传感器阈值上限设置
CREG_21H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部温度传感器阈值下限设置
CREG_22H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC 阈值上限设置
CREG_23H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC 阈值下限设置
CREG_24H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCCA 阈值上限设置
CREG_25H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCCA 阈值下限设置
CREG_26H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC_DRM 阈值上限设置
CREG_27H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC_DRM 阈值下限设置
CREG_28H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC_CRAM 阈值上限设置
CREG_29H[11:0]	<binary>	12'h0~12'hFFF	12'h0	内部电压 VCC_CRAM 阈值下限设置
CREG_2AH[11:0]	<binary>	12'h0~12'hFFF	12'hCC2	Over temperatur 阈值上限设置
CREG_2BH[11:0]	<binary>	12'h0~12'hFFF	12'hA5B	Over temperatur 阈值下限设置

7.15.5. 例化模板

```
GTP_ADC_E2 #(
.CREG_00H('b0000000000000000),
```

```
.CREG_01H('b0000000000000000),
.CREG_02H('b0000000000000000),
.CREG_31H('b00000000000000),
.CREG_03H('b0000000000000000),
.CREG_04H('b0000000000000000),
.CREG_0AH('b0000000000000000),
.CREG_05H('b0000000000000000),
.CREG_06H('b0000000000000000),
.CREG_0CH('b0000000000000000),
.CREG_07H('b0000000000000000),
.CREG_08H('b0000000000000000),
.CREG_0EH('b0000000000000000),
.CREG_20H('b000000000000),
.CREG_21H('b000000000000),
.CREG_22H('b000000000000),
.CREG_23H('b000000000000),
.CREG_24H('b000000000000),
.CREG_25H('b000000000000),
.CREG_26H('b000000000000),
.CREG_27H('b000000000000),
.CREG_28H('b000000000000),
.CREG_29H('b000000000000),
.CREG_2AH('b000000000000),
.CREG_2BH('b000000000000)
) GTP_ADC_E2_inst (
.ALARM          (alarm       ),
.DO             (do          ),
.DADDR          (daddr       ),
.DI             (di          ),
.VAUX           (vaux        ),
.ADC_CLK_OUT    (adc_clk_out ),
.DMODIFIED      (dmodified   ),
.DRDY           (drdy        ),
.LOGIC_DONE_A   (logic_done_a),
.LOGIC_DONE_B   (logic_done_b),
.OVER_TEMP      (over_temp   ),
.CONVST         (convst      ),
.DCLK           (dclk        ),
.DEN            (den         ),
.DWE            (dwe         ),
.LOADSC_N       (loadsc_n    ),
.RST_N          (rst_n       ),
.SECEN          (secen       ),
.VA             (va          )
);
```

7.16. GTP_OSC_E4 使用说明

7.16.1. 支持器件

表 309 GTP_OSC_E4 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.16.2. 功能介绍

当EN_N = 1时，CLKOUT输出低电平；当EN_N = 0时，CLKOUT输出固定50MHz的时钟给CCS做系统时钟，结构框图如下所示。




图 109 GTP_OSC_E4 结构图

7.16.3. 端口描述

表 310 GTP_OSC_E4 端口列表

端口名称	方向	功能描述
EN_N	输入	输出时钟使能，低有效
CLKOUT	输出	输出50MHz时钟

7.16.4. 例化模板

```
GTP_OSC_E4 GTP_OSC_E4_inst (
.CLKOUT(clkout),
.EN_N(en_n)
);
```

7.17. GTP_PCIEGEN2 使用说明

7.17.1. 支持器件

表 311 GTP_PCIEGEN2 器件支持情况

器件型号	PG2L100H
是否支持该GTP	支持

7.17.2. 功能介绍

GTP_PCIEGEN2 (Peripheral Component Interconnect Express)高速串行接口模块兼容PCIE2.1协议。主要特性包括：支持Gen1和Gen2两种速率（2.5Gb/s or 5Gb/s）；支持EP和RC两种模式并同时支持x1, x2和x4；TLP包max_payload可在128Bytes，256 Bytes，512 Bytes，1024 Bytes间灵活配置；BAR寄存器可配置；同时支持Legacy, MSI和MSIX三种中断机制；Power Management，Lane Reversal，Lane Polarity Inversion均可实现。结构简要框图如下所示：




图 110 GTP_PCIEGEN2 结构图

7.17.3. 端口描述

表 312 GTP_PCIEGEN2 端口列表

端口名称	方向	位宽	功能描述
PCLK	输入	1	PIPE clock from external PHY DFT 模式下复用为 test_clk Gen1: 125Mhz Gen2: 250Mhz
PCLK_DIV2	输入	1	pclk_div2 clock from external PHY, two divided from PCLK DFT 模式下复用为 test_clk Gen1: 62.5Mhz Gen2: 125Mhz
MEM_CLK	输入	1	用于接收 memory 的时钟，与 pclk 同源。
BUTTON_RST	输入	1	Button reset, Active high
POWER_UP_RST	输入	1	Warm reset, Active high
PERST	输入	1	Reset from Socket, Active high
CORE_RST_N	输出	1	Resets the controller, except for the PMC module, It is recommended that you reset your application logic together with the controller, Active low
TRAINING_RST_N	输出	1	Hot reset from upstream component, Actice low

端口名称	方向	位宽	功能描述
APP_INIT_RST	输入	1	Request from your application to send a hot reset to the upstream port; Active high
PHY_RST_N	输出	1	For phy rst, Active low
DEVICE_TYPE	输入	3	Device/port type. Indicates the specific type of this PCI Express function. 3'b000: PCI Express endpoint 3'b001: Legacy PCI Express endpoint 3'b100: Root port of PCI Express root complex
RX_LANE_FLIP_EN	输入	1	Performs manual lane reversal for receive lanes.
TX_LANE_FLIP_EN	输入	1	Performs manual lane reversal for transmit lanes
APP_LTSSM_ENABLE	输入	1	Driven low by your application after cold, warm or hot reset to hold the LTSSM in the Detect state until your application is ready for the link training to begin.
SMLH_LINK_UP	输出	1	PHY Link up/down indicator
RDLH_LINK_UP	输出	1	Data link layer up/down indicator
APP_REQ_RETRY_EN	输入	1	Provides a capability to defer incoming configuration requests until initialization is complete
SMLH_LTSSM_STATE	输出	5	Current state of the LTSSM
AXIS_MASTER_TVALID	输出	1	Active high to indicate that the ctrl is driving a valid transfer
AXIS_MASTER_TREADY	输入	1	Active high to indicate that the user can accept a transfer in the current cycle
AXIS_MASTER_TDATA	输出	128	Primary payload provide to user logic
AXIS_MASTER_TKEEP	输出	4	Ativie high to enable related DW in axis_master_tdata; axis_master_tkeep[3] control axis_master_tdata[127:96]; axis_master_tkeep[2] control axis_master_tdata[95:64]; axis_master_tkeep[1] control axis_master_tdata[63:32]; axis_master_tkeep[0] control axis_master_tdata[31:0]; Note：和 AXIS 标准的区别是这里一个 bit 对应了 4 个 byte 的 enable
AXIS_MASTER_TLAST	输出	1	Active high to indicate last valid transfer of a packet from ctrl
AXIS_MASTER_TUSER	输出	8	Sideband information transmitted alongside axis_master_tdata: 0: radm_trgt1_tlp_abort (Indicates to your application to drop the TLP because of malformed TLP on TRGT1, ECRC error, or completion lookup failures) 1: radm_trgt1_dllp_abort (Indicates to your application to drop the TLP on TRGT1 because of a Data Link Layer error such as LCRC or otherwise) 2: radm_trgt1_ecrc_err (Indicates to your application to drop the TLP because of an ECRC error in the received TLP on TRGT1) 3: radm_trgt1_cpl_last: Indicates the last completion

端口名称	方向	位宽	功能描述
			TLP of a split completion transaction. [6:4]: radm_trgt1_in_membar_range[2:0] (Indicates which of the configured BARs contains the target address in the received TLP) 7: radm_trgt1_rom_in_range (Indicates that the target address in the received TLP in range of the expansion ROM)
TRGT1_RADM_PKT_HALT	输入	3	Halts the transfer of packets from individual queues. There is one bit of trgt1_radm_pkt_halt for each TLP type for each configured VC: Bit 0: Halt posted TLPs for VC0 Bit 1: Halt non-posted TLPs for VC0 Bit 2: Halt CPL TLPs for VC0
RADM_GRANT_TLP_TYPE	输出	6	Indicates that a particular VC and type transaction has been granted to output from the receive queue. There is one bit for each TLP type for each configured VC: Bit [1:0]: Grant posted TLPs for VC0 Bit [3:2]: Grant non-posted TLPs for VC0 Bit [5:4]: Grant CPL TLPs for VC0
AXIS_SLAVE0/1/2_TREADY	输出	1	Active high to indicate that the ctrl can accept a transfer in the current cycle
AXIS_SLAVE0/1/2_TVALID	输入	1	Active high to indicate that the user is driving a valid transfer
AXIS_SLAVE0/1/2_TDATA	输入	128	Primary payload provide to ctrl
AXIS_ SLAVE0/1/2_TLAST	输入	1	Active high to indicate last valid transfer of a packet to ctrl
AXIS_ SLAVE0/1/2_TUSER	输入	1	Sideband information transmitted alongside axis_slave_tdata: Bit 0: client0/1/2_tlp_bad_eot，Indicates that the current TLP must be nullified.
DBI_ADDR	输入	32	Address of the configuration register for the current DBI access [31:2] register address,必须 dword-aligned [1] not used [0] DBI access direction,0: internal register 1: external register via ELBI
DBI_DIN	输入	32	Write data bus to the selected configuration register
DBI_CS	输入	1	Chip select input to access the CDM or ELBI
DBI_CS2	输入	1	Additional chip select that enables writing to BAR mask registers
DBI_WR	输入	4	Indicates the configuration register access type (read or write).
APP_DBI_RO_WR_DISABLE	输入	1	DBI Read-only Write Disable 0: MISC_CONTROL_1_OFF.DBI_RO_WR_EN register field is read-write. 1: MISC_CONTROL_1_OFF.DBI_RO_WR_EN

端口名称	方向	位宽	功能描述
			register field is forced to 0 and is read-only.
LBC_DBI_ACK	输出	1	Indicates that the requested read or write operation to the selected configuration register is complete.
LBC_DBI_DOUT	输出	32	Read data bus from the selected configuration register.
SEDI	输入	1	串行信号输入，由 slave 驱动
SEDI_ACK	输入	1	串行信号输入 ACK，由 slave 驱动
SEDO	输出	1	串行信号输出，由 master 驱动
SEDO_EN	输出	1	串行信号输出使能，由 master 驱动
CFG_INT_DISABLE	输出	1	When high a functions ability to generate INTx messages is Disabled
SYS_INT	输入	1	When sys_int goes from low to high, the controller generates an Assert_INTx Message
INTA_GRT_MUX	输出	1	EP： 0->1：The signal indicates that the controller sent an Assert_INTA Message to the upstream device. 1->0：The signal indicates that the controller sent an Deassert_INTA Message to the upstream device. RC： 0->1: The signal indicates that the controller received an Assert_INTA Message from the downstream device 1->0: The signal indicates that the controller received an Deassert_INTA Message from the downstream device
INTB_GRT_MUX	输出	1	EP:Not used RC： 0->1: The signal indicates that the controller received an Assert_INTB Message from the downstream device 1->0: The signal indicates that the controller received an Deassert_INTB Message from the downstream device
INTC_GRT_MUX	输出	1	EP:Not used RC： 0->1: The signal indicates that the controller received an Assert_INTC Message from the downstream device 1->0: The signal indicates that the controller received an Deassert_INTC Message from the downstream device
INTD_GRT_MUX	输出	1	EP:Not used RC： 0->1: The signal indicates that the controller received an Assert_INTD Message from the downstream device 1->0: The signal indicates that the controller received an Deassert_INTD Message from the downstream device
VEN_MSI_REQ	输入	1	Request from your application to send an MSI when MSI is enabled
VEN_MSI_TC	输入	3	Traffic Class of the MSI request, valid when ven_msi_req is asserted
VEN_MSI_VECTOR	输入	5	Used to modulate the lower five bits of the MSI Data register when multiple message mode is enabled

端口名称	方向	位宽	功能描述
VEN_MSI_GRANT	输出	1	One-cycle pulse that indicates that the controller has accepted the request to send an MSI
CFG_MSI_PENDING	输入	32	Indication from application about which functions have a pending associated message
CFG_MSI_EN	输出	1	Indicates that MSI is enabled (INTx message is not sent)
CFG_MSIX_EN	输出	1	The MSI-X Enable bit of the MSI-X Control register in the MSI-X Capability structure
MSIX_ADDR	输入	64	The address value for the MSI-X.
MSIX_DATA	输入	32	The data value for the MSI-X.
CFG_MSIX_FUNC_MASK	输出	1	The function Mask bit of the MSI-X Control register in the MSI-X Capability structure.
CFG_LINK_AUTO_BW_MUX	输出	1	cfg_link_auto_bw_int when legacy int is used, cfg_link_auto_bw_msi when MSI or MSI-X is enabled. Only for RC
CFG_BW_MGT_MUX	输出	1	cfg_bw_mgt_int when legacy int is used, cfg_bw_mgt_msi when MSI or MSI-X is enabled. Only for RC
CFG_PME_MUX	输出	1	cfg_pme_int when legacy int is used, cfg_pme_msi when MSI or MSI-X is enabled.
CFG_AER_RC_ERR_MUX	输出	1	cfg_aer_rc_err_int: when MSI/MSI-X is NOT enabled. Other wise used as cfg_aer_rc_err_msi
RADM_PM_TURNOFF	输出	1	One-clock-cycle pulse that indicates that the controller received a PME Turnoff message
RADM_MSG_UNLOCK	输出	1	One-cycle pulse that indicates that the controller received an Unlock message
OUTBAND_PWRUP_CMD	输入	1	Wake Up. Used by application logic to wake up the PMC state machine from a D1, D2 or D3 power state.
PM_XTLH_BLOCK_TLP	输出	1	Indicates that your application must stop generating new outgoing request TLPs due to the current power management state
PM_STATUS	输出	1	PME Status bit from the PMCSR
PM_DSTATE	输出	3	The current power management D-state of the function
AUX_PM_EN	输出	1	Auxiliary Power Enable bit in the Device Control register
PM_PME_EN	输出	1	PME Enable bit in the PMCSR
PM_LINKST_IN_L0S	输出	1	Power management is in L0s state.
PM_LINKST_IN_L1	输出	1	Power management is in L1 state.
PM_LINKST_IN_L2	输出	1	Power management is in L2 state.
PM_LINKST_L2_EXIT	输出	1	Power management is exiting L2 state
APP_REQ_ENTR_L1	输入	1	Application request to Enter L1 ASPM state
APP_READY_ENTR_L23	输入	1	Application Ready to Enter L23.
APP_REQ_EXIT_L1	输入	1	Application request to Exit L1
APP_XFER_PENDING	输入	1	Indicates that your application has transfers pending and prevents the controller from entering L1.
WAKE	输出	1	Wake Up. Wake up from power management unit.

端口名称	方向	位宽	功能描述
RADM_PM_PME	输出	1	One-clock-cycle pulse that indicates that the controller received a PM_PME message
RADM_PM_TO_ACK	输出	1	One-clock-cycle pulse that indicates that the controller received a PME_TO_Ack message
APPS_PM_XMT_TURNOFF	输入	1	Request from your application to generate a PM_Turn_Off message.
APP_UNLOCK_MSG	输入	1	Request from your application to generate an Unlock message
APPS_PM_XMT_PME	输入	1	Wake Up. Used by application logic to wake up the PMC state machine from a D1, D2 or D3 power state
APP_CLK_PM_EN	输入	1	Clock PM feature enabled by application.
PM_MASTER_STATE	输出	5	Power management master FSM state
PM_SLAVE_STATE	输出	5	Power management slave FSM state
SYS_AUX_PWR_DET	输入	1	Auxiliary Power Detected. Used to report to the host software that auxiliary power (Vaux) is present
CFG_MAX_RD_REQ_SIZE	输出	3	The value of the Max_Read_Request_Size field in the Device Control register.
CFG_BUS_MASTER_EN	输出	1	The state of the bus master enable bit in the PCI-compatible Command register.
CFG_MAX_PAYLOAD_SIZE	输出	3	The value of the Max_Payload_Size field in the Device Control register
CFG_EXT_TAG_EN	输出	1	When enabled, controller supports up to 8-bit tag values.
CFG_RCB	输出	1	The value of the RCB bit in the Link Control register.
CFG_MEM_SPACE_EN	输出	1	The state of the Memory Space Enable bit in the PCI-compatible Command register.
CFG_PM_NO_SOFT_RST	输出	1	This is the value of the No Soft Reset bit in the Power Management Control and Status Register
CFG_CRS_SW_VIS_EN	输出	1	Indicates the value of the CRS Software Visibility enable bit in the Root Control register
CFG_NO_SNOOP_EN	输出	1	Contents of the "Enable No Snoop" field (PCIE_CAP_EN_NO_SNOOP) in the "Device Control and Status" register (DEVICE_CONTROL_DEVICE_STATUS) register
CFG_RELAX_ORDER_EN	输出	1	Contents of the "Enable Relaxed Ordering" field (PCIE_CAP_EN_REL_ORDER) in the "Device Control and Status" register (DEVICE_CONTROL_DEVICE_STATUS) register
CFG_TPH_REQ_EN	输出	2	The 2-bit TPH Requester Enabled field of each TPH Requester Control register.
CFG_PF_TPH_ST_MODE	输出	3	Steering Tag Mode of Operation for Physical Function
CFG_PBUS_NUM	输出	8	The primary bus number assigned to the function
CFG_PBUS_DEV_NUM	输出	5	The device number assigned to the function
CFG_ATOMIC_REQ_EN	输出	1	The AtomicOp Requester Enable field of the Device Control 2 register
CFG_ ATOMIC_EGRESS_BLOCK	输出	1	The AtomicOp Egress Blocking field of the Device Control 2 register

端口名称	方向	位宽	功能描述
RBAR_CTRL_UPDATE	输出	1	Indicates that a resizable BAR control register has been updated
APP_HDR_VALID	输入	1	One-clock-cycle pulse indicating that the data app_hdr_log,
APP_HDR_LOG	输入	128	The header of the TLP that contained the error indicated app_err_bus, valid when app_hdr_valid is asserted； Provide app_tlp_prfx_log before app_hdr_valid is asserted if needed
APP_ERR_BUS	输入	13	The type of error that your application detected
APP_ERR_ADVISORY	输入	1	Indicates that your application error is an advisory error.
CFG_SEND_COR_ERR_MUX	输出	1	EP: cfg_send_cor_err Sent Correctable Error. RC: radm_correctable_err, One-clock-cycle pulse that indicates that the controller received an ERR_COR message.
CFG_SEND_NF_ERR_MUX	输出	1	EP: radm_nonfatal_err, Sent Non-Fatal Error RC: One-clock-cycle pulse that indicates that the controller received an ERR_NONFATAL message
CFG_SEND_F_ERR_MUX	输出	1	EP: radm_fatal_err, Sent Fatal Error RC: One-clock-cycle pulse that indicates that the controller received an ERR_FATAL message.
CFG_SYS_ERR_RC	输出	1	System error detected
RADM_CPL_TIMEOUT	输出	1	Indicates that the completion TLP for a request has not been received within the expected time window
RADM_TIMEOUT_CPL_TC	输出	3	The Traffic Class of the timed out completion
RADM_TIMEOUT_CPL_TAG	输出	8	The Tag field of the timed out completion
RADM_TIMEOUT_CPL_ATTR	输出	2	The Attributes field of the timed out completion.
RADM_TIMEOUT_CPL_LEN	输出	11	Length (in bytes) of the timed out completion. For a split completion, it indicates the number of bytes remaining to be delivered when the completion timed out.
DYN_DEBUG_INFO_SEL	输入	4	动态 debug_info_mux 选择
APP_RAS_DES_SD_HOLD_LTSSM	输入	1	Hold and release LTSSM. For as long as this signal is '1', thecontroller stays in the current LTSSM.
APP_RAS_DES_TBA_CTRL	输入	2	Controls the start/end of time based analysis. You must only set the pins to the required value for the duration of one clock cycle. ▪ 2'b00: No action ▪ 2'b01: Start ▪ 2'b10: End. This setting is only used when the TIME_BASED_DU-RATION_SELECT field of TIME_BASED_ANALYSIS_CON-TROL_REG is set to "manual control". ▪ 2'b11: Reserved
RADM_IDLE	输出	1	RADM activity status signal
RADM_Q_NOT_EMPTY	输出	1	Level indicating that the receive queues contain TLP header/data.
RADM_QOVERFLOW	输出	1	Pulse indicating that one or more of the P/NP/CPL receive queues have overflowed

端口名称	方向	位宽	功能描述
DIAG_CTRL_BUS	输入	2	Diagnostic Control Bus, 01: Insert LCRC error by inverting the LSB of LCRC 10: Insert ECRC error by inverting the LSB of ECRC
DEBUG_INFO_MUX	输出	133	When DYN_DEBUG_SEL_EN =0,use DEBUG_INFO_SEL When DYN_DUBUG_SEL_EN =1,use DYN_DEBUG_INFO_SEL *_DEBUG_INFO_SEL=0：MSI [31:0] cfg_msi_mask[31:0] [95:32] cfg_msi_addr[63:0] [127:96] cfg_msi_data[31:0] 128 cfg_msi_64 [131:129] cfg_multi_msi_en[2:0] 132 cfg_msi_ext_data_en *_DEBUG_INFO_SEL=1：MSI-X [10:0] cfg_msix_table_size[10:0] [13:11] cfg_msix_table_bir[2:0] [42:14] cfg_msix_table_offset[28:0] [45:43] cfg_msix_pba_bir[2:0] [74:46] cfg_msix_pba_offset[28:0] *_DEBUG_INFO_SEL=2：TX debug &DL debug 0 xadm_no_fc_credit[NVC-1:0] 1 xadm_notlp_pending 2 xadm_had_enough_credit[NVC-1:0] 3 xdlh_not_expecting_ack 4 xdlh_xmt_pme_ack 5 xdlh_nodllp_pending [14:6] rtfcgen_incr_amt[8:0] 15 rtfcgen_incr_enable [17:16] rtfcgen_fctype[1:0] 18 xdlh_xtlh_halt 19 xtlh_xdlh_badeot 20 xtlh_xdlh_eot 21 xtlh_xdlh_sot [26:22] active_grant[NCL+2-1:0] [31:27] grant_ack[NCL+2-1:0] [36:32] fc_cds_pass[(NCL+2)*NVC-1:0] [41:37] arb_reqs[NCL+2-1:0] 42 xmlh_xdlh_halt [44:43] xdlh_xmlh_sdp[1:0] [46:45] xdlh_xmlh_stp[1:0] [48:47] xdlh_xmlh_eot[1:0] [60:49] rdlh_xdlh_req_acknack_seqnum[11:0]

端口名称	方向	位宽	功能描述
			61 rdlh_xdlh_req2send_nack 62 rdlh_xdlh_req2send_ack_due2dup 63 rdlh_xdlh_req2send_ack [75:64] rdlh_xdlh_rcvd_acknack_seqnum[11:0] 76 rdlh_xdlh_rcvd_ack 77 rdlh_xdlh_rcvd_nack 78 cfg_link_retrain 79 rtlh_req_link_retrain 80 xdlh_smlh_start_link_retrain 81 rdlh_rtlh_tlp_dv [83:82] rdlh_rtlh_tlp_eot[1:0] [85:84] rdlh_rtlh_tlp_sot[1:0] 86 ecrc_err_asserted 87 lcrc_err_asserted *_ DEBUG_INFO_SEL=3： 0 unexpected_cpl_err 1 cpl_ca_err 2 cpl_ur_err 3 flt_q_cpl_last 4 flt_q_cpl_abort 5 cpl_mlf_err [8:6]flt_q_header_cpl_status[2:0] [10:9] flt_q_header_destination[1:0] 11 form_filt_ecrc_err 12 form_filt_malform_tlp_err 13 form_filt_dllp_err 14 form_filt_eot [16:15] form_filt_dwen[NW-1:0] 17 form_filt_dv 18 form_filt_hv [20:19] rmlh_rdlh_pkt_err[NW-1:0] 21 rmlh_rdlh_pkt_dv [23:22] rmlh_rdlh_pkt_edb[NW-1:0] [25:24] rmlh_rdlh_pkt_end[NW-1:0] [27:26] rmlh_rdlh_tlp_start[NW-1:0] [29:28] rmlh_rdlh_dllp_start[NW-1:0] [31:30] rmlh_rdlh_nak[NW-1:0] [35:32] smlh_lanes_rcving[NL-1:0] 36 rmlh_rcvd_eidle_set 37 rmlh_rcvd_idle0 38 rmlh_rcvd_idle1 39 smlh_rcvd_lane_rev 40 smlh_ts_link_num_is_k237 41 rmlh_deskew_alignment_err 42 smlh_ts_lane_num_is_k237 43 smlh_ts2_rcvd

端口名称	方向	位宽	功能描述
			44 smlh_ts1_rcvd 45 smlh_ts_rcv_err 46 smlh_inskip_rcv *_DEBUG_INFO_SEL=4： [48:0] cxpl_debug_info[63:0] [64:49] cxpl_debug_info_ei[15:0] [67:65] pm_curnt_state[2:0] 68 pm_sel_aux_clk 69 en_muxd_aux_clk_g 70 en_radm_clk_g 71 link_req_rst_not 72 pm_req_core_rst 73 pm_req_phy_rst 74 pm_req_sticky_rst 75 pm_req_non_sticky_rst *_DEBUG_INFO_SEL=5： [7:0]cfg_int_pin[7:0] [43:8] cfg_rbar_size[35:0] 44 cfg_br_ctrl_serren 45 xdlh_replay_timeout_err 46 xdlh_replay_num_rlover_err 47 rdlh_bad_dllp_err 48 rdlh_bad_tlp_err 49 rdlh_prot_err 50 rtlh_fc_prot_err 51 rmlh_rcvd_err 52 int_xadm_fc_prot_err 53 radm_unexp_cpl_err 54 radm_rcvd_cpl_ur 55 radm_rcvd_cpl_ca 56 radm_rcvd_req_ca 57 radm_rcvd_req_ur 58 radm_ecrc_err 59 radm_mlf_tlp_err 60 radm_rcvd_cpl_poisoned 61 radm_rcvd_wreq_poisoned 62 cfg_sys_err_rc_cor 63 cfg_sys_err_rc_nf 64 cfg_sys_err_rc_f *_DEBUG_INFO_SEL=6： 0 cdm_lbc_ack [4:1]lbc_cdm_wr[3:0] 5 lbc_cdm_cs [37:6] lbc_cdm_data[31:0]

端口名称	方向	位宽	功能描述
			[69:38] lbc_cdm_addr[31:0] *_debug_info_sel=7 0 smlh_eidle_inferred_in_l0: Level: Detect EI Infer 1 rmlh_rcvd_err: Pulse: Receiver Error 2 smlh_rx_rcvry_req: Level: Rx Recovery Request 3 smlh_timeout_nfts: Level: FTS Timeout 4 rmlh_framing_err: Pulse: Framing Error 5 rmlh_deskew_alignment_err: Level: Deskew Error 6 rdlh_bad_tlp_err_pertlp : Pulse: BAD TLP 7 rdlh_lcrc_tlp_err_pertlp : Pulse: LCRC Error 8 rdlh_bad_dllp_err_perdllp: Pulse: BAD DLLP 9 xdlh_replay_num_rlover_err: Pulse: Replay_Num Rollover 10 xdlh_replay_timeout_err: Pulse: Replay Timeout 11 rdlh_rcvd_nack_perdllp: Pulse: Rx Nak DLLP 12 xdlh_nak_sent: Pulse: Tx Nak DLLP 13 xdlh_retry_req: Pulse: Retry TLP 14 rtlh_req_link_retrain: Level: FC Timeout [16:15] cfg_poisned_tlp: Pulse: Poisoned TLP [18:17] cfg_ecrc_tlp_err: Pulse: ECRC Error [20:19] cfg_ur_tlp: Pulse: Unsupported Request [22:21] cfg_ca_tlp: Pulse: Completer Abort [24:23] cfg_cpl_timeout[1:0]: Pulse: Completion Timeout 25 smlh_l0_to_recovery: Pulse: L0 to Recovery Entry 26 smlh_l1_to_recovery: Pulse: L1 to Recovery Entry 27 smlh_in_l0s: Level: Tx L0s Entry 28 smlh_in_rl0s: Level: Rx L0s Entry 29 pm_asnak: Level: ASPM L1 reject 30 smlh_in_l1: Level: L1 Entry 31 pm_in_l11: Level: L1.1 Entry 32 pm_in_l12: Level: L1.2 Entry 33 pm_in_l1_short: Level: L1 short duration 34 pm_in_l1_cpm: Level: L1 Clock PM (L1 with REFCLK removal/PLL Off) 35 pm_in_l1_abort: Level: L1.2 abort 36 smlh_in_l23: Level: L2 Entry 37 smlh_spd_change: Pulse: Speed Change 38 smlh_lwd_change: Pulse: Link width Change 39 xdlh_ack_sent: Pulse: Tx Ack DLLP 40 xdlh_update_fc_sent: Pulse: Tx Update FC DLLP 41 rdlh_rcvd_ack_perdllp: Pulse: Rx Ack DLLP 42 rtlh_rcvd_ufc_perdllp: Pulse: Rx Update FC DLLP 43 rdlh_nulified_tlp_err_pertlp : Pulse: Rx Nullified TLP 44 xtlh_xadm_restore_enable: Pulse: Tx Nullified TLP 45 rdlh_duplicate_tlp_err_pertlp: Pulse: Rx Duplicate

端口名称	方向	位宽	功能描述
			TLP 46 xtlh_tx_memwr_evt: Pulse: Tx Memory Write 47 xtlh_tx_memrd_evt: Pulse: Tx Memory Read 48 xtlh_tx_cfgwr_evt: Pulse: Tx Config Write 49 xtlh_tx_cfgrd_evt: Pulse: Tx Config Read 50 xtlh_tx_iowr_evt: Pulse: Tx IO Write 51 xtlh_tx_iord_evt: Pulse: Tx IO Read 52 xtlh_tx_cplwod_evt: Pulse: Tx Completion wo data 53 xtlh_tx_cplwd_evt: Pulse: Tx Completion w data 54 xtlh_tx_msg_evt: Pulse: Tx Message 55 xtlh_tx_atmcop_evt: Pulse: Tx AtomicOp 56 xtlh_tx_tlpwprefix_evt: Pulse: Tx TLP with Prefix 57 rtlh_rx_memwr_evt: Pulse: Rx Memory Write 58 rtlh_rx_memrd_evt: Pulse: Rx Memory Read 59 rtlh_rx_cfgwr_evt: Pulse: Rx Config Write 60 rtlh_rx_cfgrd_evt: Pulse: Rx Config Read 61 rtlh_rx_iowr_evt: Pulse: Rx IO Write 62 rtlh_rx_iord_evt: Pulse: Rx IO Read 63 rtlh_rx_cplwod_evt: Pulse: Rx Completion wo data 64 rtlh_rx_cplwd_evt: Pulse: Rx Completion w data 65 rtlh_rx_msg_evt: Pulse: Rx Message TLP 66 rtlh_rx_atmcop_evt: Pulse: Rx Atomic 67 rtlh_rx_tlpwprefix_evt: Pulse: Rx TLP with Prefix 68 xtlh_tx_ccix_tlp_evt: Pulse: Tx CCIX TLP 69 rtlh_rx_ccix_tlp_evt: Pulse: Rx CCIX TLP 82:70 cdm_ras_des_ec_info_l0[12:0] 95:83 cdm_ras_des_ec_info_l1[12:0] 108:96 cdm_ras_des_ec_info_l2[12:0] 121:109 cdm_ras_des_ec_info_l3[12:0] 128:122 cdm_ras_des_tba_info_common[6:0] *_debug_info_sel=8 [4:0]pm_master_state[4:0]: Level: PM Internal State (Master) [8:5]pm_slave_state[3:0]: Level: PM Internal State (Slave) [15:9] rmlh_framing_err_ptr[6:0]: Pulse: 1st Framing Error Pointer [16] smlh_lane_reversed: Level: Lane Reversal Operation [17] pm_pme_resend_flag: Pulse: PME Re-Send flag [33:18] smlh_ltssm_variable [15:0]: Level: LTSSM Variable [36:34] ltssm_powerdown[1:0]: Level: PIPE: Power Down [44:37] latched_ts_nfts[7:0]: Level: Latched NFTS [46:45] rdlh_dlcntrl_state [1:0]: Level: DLCM

端口名称	方向	位宽	功能描述
			[47] rdlh_vc0_initfc1_status: Level: Init-FC Flag1 VC0 [48] rdlh_vc0_initfc2_status: Level: Init-FC Flag2 VC0 [60:49] rdlh_curnt_rx_ack_seqnum[11:0]: Level: Rx ACK SEQ# [72:61] xdlh_curnt_seqnum [11:0]: Level: Tx TLP SEQ# 85:73 cdm_ras_des_sd_info_l0[12:0] 98:86 cdm_ras_des_sd_info_l1[12:0] 111:99 cdm_ras_des_sd_info_l2[12:0] 124:112 cdm_ras_des_sd_info_l3[12:0] *_debug_info_sel=9 119:0 cdm_ras_des_sd_info_v0[239:120] *_debug_info_sel=10 119:0 cdm_ras_des_sd_info_v0[119:0]
CFG_IDO_REQ_EN	输出	1	ID-Based Ordering Requests Enabled
CFG_IDO_CPL_EN	输出	1	ID-Based Ordering Completions Enabled
XADM_PH_CDTS[7:0]	输出	8	The amount of posted header buffer space currently available at the receiver at the other end of the link
XADM_PD_CDTS[11:0]	输出	12	The amount of posted data buffer space currently available at the receiver at the other end of the link
XADM_NPH_CDTS[7:0]	输出	8	The amount of non-posted header buffer space currently available at the receiver at the other end of the link
XADM_NPD_CDTS[11:0]	输出	12	The amount of non-posted data buffer space currently available at the receiver at the other end of the link
XADM_CPLH_CDTS[7:0]	输出	8	The amount of completion header buffer space currently available at the receiver at the other end of the link
XADM_CPLD_CDTS[11:0]	输出	12	The amount of completion data buffer space currently available at the receiver at the other end of the link
MAC_PHY_POWERDOWN	输出	2	Power control bits to the PHY 00: P0 (L0): normal 01: P0s (L0s): low recovery time, power saving. 10: P1 (L1): longer recovery time, additional power saving. 11: P2 (L2): lowest power state.
PHY_MAC_RXELECIDLE	输入	4	Indicates receiver detection of an Electrical Idle for each lane
PHY_MAC_PHYSTATUS	输入	4	Communicates completion of PHY functions, including power management transitions, receiver detection, speed change.
PHY_MAC_RXDATA	输入	128	Parallel received data, 32 bits per lane
PHY_MAC_RXDATAK	输入	16	Control (K character) indicator bits for received data
PHY_MAC_RXVALID	输入	4	Indicates symbol lock and valid data for each lane
PHY_MAC_RXSTATUS	输入	12	Receive status and error codes for each lane(3bits per lane)

端口名称	方向	位宽	功能描述
MAC_PHY_TXDATA	输出	128	Parallel data for transmission
MAC_PHY_TXDATAK	输出	16	Control (K character) indicator bits for transmitted data:
MAC_PHY_TXDETECTRX_LOOPBACK	输出	4	Combined loopback and transmit detect control, as per PIPE specification.
MAC_PHY_TXELECIDLE_H	输出	4	Forces transmit output to Electrical Idle for each lane which it is asserted.
MAC_PHY_TXELECIDLE_L	输出	4	详见 pcie2_hard_pipe_adapter 章节
MAC_PHY_TXCOMPLIANCE	输出	4	Sets the running disparity to negative
MAC_PHY_RXPOLARITY	输出	4	Directs the PHY to perform a polarity inversion the received data the specified lanes
MAC_PHY_RATE	输出	1	Controls the link signaling rate
MAC_PHY_TXDEEMPH	输出	2	For Gen2 configurations, this two bits wide output selects transmitter de-emphasis as follows
MAC_PHY_TXMARGIN	输出	3	Selects transmitter voltage levels
MAC_PHY_TXSWING	输出	1	Controls the PHY transmitter voltage swing level
CFG_HW_AUTO_SP_DIS	输出	1	Autonomous speed disable.
RAM_TEST_EN	输入	1	external_ram 测试使能，高有效
RAM_TEST_ADDRH	输入	1	测试模式： 1：test addr 在数据高位 0：test addr 在数据低位
RETRY_TEST_DATA_EN	输入	1	测试模式(只用于在单口 ram)： 1：测试数据线 0：测试控制线
P_DATAQ_DATAOUT	输入	66	Data buffer 数据输出
P_DATAQ_ADDRA	输出	10	Data buffer 端口 a 地址
P_DATAQ_ADDRB	输出	10	Data buffer 端口 b 地址
P_DATAQ_DATAIN	输出	66	Data buffer 数据输入
P_DATAQ_ENA	输出	1	Data buffer 端口 a 使能
P_DATAQ_ENB	输出	1	Data buffer 端口 b 使能
P_DATAQ_WEA	输出	1	Data buffer 端口 a 写使能
RETRYRAM_XDLH_DATA	输入	68	retry buffer 数据输出
XDLH_RETRYRAM_ADDR	输出	10	retry buffer 地址
XDLH_RETRYRAM_DATA	输出	68	retry buffer 数据输入
XDLH_RETRYRAM_WE	输出	1	retry buffer 写使能
XDLH_RETRYRAM_EN	输出	1	retry buffer 使能
P_HDRQ_DATAOUT	输入	138	Hdr buffer 数据输出
P_HDRQ_ADDRA	输出	9	Hdr buffer 端口 a 地址
P_HDRQ_ADDRB	输出	9	Hdr buffer 端口 b 地址
P_HDRQ_DATAIN	输出	138	Hdr buffer 数据输入
P_HDRQ_ENA	输出	1	Hdr buffer 端口 a 使能
P_HDRQ_ENB	输出	1	Hdr buffer 端口 b 使能
P_HDRQ_WEA	输出	1	Hdr buffer 端口 a 写使能
RAM_TEST_MODE_N	输入	1	ram_test_mode_n 用于打开 ram 测试模式，Active low

注：以上端口为 function 工作模式下所有端口名及其功能描述，若为 DFT 测试模式下，将增加以下三个端口

端口名称	方向	位宽	功能描述
PCLK	输入	1	PIPE clock from external PHY DFT 模式下复用为 test_clk Gen1: 125Mhz Gen2: 250Mhz
PCLK_DIV2	输入	1	pclk_div2 clock from external PHY, two divided from PCLK DFT 模式下复用为 test_clk Gen1: 62.5Mhz Gen2: 125Mhz

7.17.4. 参数描述

表 313 GTP_ADC_E2 参数列表

参数名称	参数类型	有效值	默认值	功能描述
GRS_EN	<string>	″FALSE″,″TRUE″	FALSE	Bypass global rst
PIN_MUX_INT_FORCE_EN	<string>	″FALSE″,″TRUE″	FALSE	When setting "TRUE", it uses "PIN_MUX_INT_DISABLE" to judge whether "legacy int" should be disable .
PIN_MUX_INT_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	Replace internal signal: "cfg_int_disable" when setting this signal and "PIN_MUX_INT_FORCE_EN" are "TRUE".
DIAG_CTRL_BUS_B2	<string>	″NORMAL″, ″FAST_LINK_MODE″	NORMAL	Select fast Link Mode for simulation when it is"FAST_LINK_MODE "
DYN_DEBUG_SEL_EN	<string>	″FALSE″,″TRUE″	FALSE	FALSE: "DEBUG_INFO_SEL" controls "debug_info_mux" TRUE: "DYN_DEBUG_INFO_SEL" controls "debug_info_mux"
DEBUG_INFO_SEL	<integer>	0 to 15	0	Control "DEBUG_DEBUG_INFO_MUX"
BAR_RESIZABLE	<integer>	" 0 to 56" Note: Please do not set more than 3 resizable bars at the same time	21 Note: 6’b010101 in binary	高有效表示对应的 bar 设为 resizable，注意：该 BAR 必须已使能；有对应的 BAR_INDEX_0/1/2 指示，且同时有效的位数最大为 3 个。
NUM_OF_RBARS	<integer>	″0″, ″1″, ″2″, ″3″	3	Number of Resizable Bars in Resizable Bar Control Register
BAR_INDEX_0	<integer>	"0 to 5"	0	对应于 Resizable BAR Control Register(at offset 008h)中的 bar index
BAR_INDEX_1	<integer>	"0 to 5"	2	对应于 Resizable BAR Control Register(at offset 010h)中的 bar

参数名称	参数类型	有效值	默认值	功能描述
				index
BAR_INDEX_2	<integer>	"0 to 5"	4	对应于 Resizable BAR Control Register(at offset 018h)中的 bar index
TPH_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	Bypass "TLP Processing Hints Supported"
MSIX_CAP_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	Bypass "MSIX Capability"
MSI_CAP_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	Bypass "MSI Capability"
MSI_PVM_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	Bypass "Per vertor Masking Capable"
BAR_MASK_WRITABLE	<integer>	"0 to 63"	32	高有效表示对应的 bar_mask 值可写
APP_DEV_NUM	<integer >	″0 to 31″	0	Device number. Your application must drive this signal to set the device number in the Requester ID for RC mode.
APP_BUS_NUM	<integer>	"0 to 255"	0	Bus number. Your application must drive this signal to set the bus number in the Requester ID for RC mode.
RAM_MUX_EN	<string>	″FALSE″,″TRUE″	FALSE	rcv hdr ram 和 rcv data ram 输出合并使能
ATOMIC_DISABLE	<string>	″FALSE″,″TRUE″	FALSE	用来配置是否关闭 ATOMIC 功能，高有效

注：以上参数均可用来配置 PCIE 内部功能模块，可灵活选择

7.17.5. 例化模板

```
GTP_PCIEGEN2 #(
.GRS_EN("TRUE"),
.PIN_MUX_INT_FORCE_EN("FALSE"),
.PIN_MUX_INT_DISABLE("FALSE"),
.DIAG_CTRL_BUS_B2("NORMAL"),
.DYN_DEBUG_SEL_EN("FALSE"),
.DEBUG_INFO_SEL(0),
.BAR_RESIZABLE(21),
.NUM_OF_RBARS(3),
.BAR_INDEX_0(0),
.BAR_INDEX_1(2),
.BAR_INDEX_2(4),
.TPH_DISABLE("FALSE"),
.MSIX_CAP_DISABLE("FALSE"),
.MSI_CAP_DISABLE("FALSE"),
.MSI_PVM_DISABLE("FALSE"),
.BAR_MASK_WRITABLE(32),
```

```
.APP_DEV_NUM(0),
.APP_BUS_NUM(0),
.RAM_MUX_EN("FALSE"),
.ATOMIC_DISABLE("FALSE")
) GTP_PCIEGEN2_inst (
.AXIS_MASTER_TDATA          (axis_master_tdata          ),
.AXIS_MASTER_TKEEP          (axis_master_tkeep          ),
.AXIS_MASTER_TUSER          (axis_master_tuser          ),
.CFG_MAX_PAYLOAD_SIZE       (cfg_max_payload_size       ),
.CFG_MAX_RD_REQ_SIZE        (cfg_max_rd_req_size        ),
.CFG_PBUS_DEV_NUM           (cfg_pbus_dev_num           ),
.CFG_PBUS_NUM               (cfg_pbus_num               ),
.CFG_PF_TPH_ST_MODE         (cfg_pf_tph_st_mode         ),
.CFG_TPH_REQ_EN             (cfg_tph_req_en             ),
.DEBUG_INFO_MUX             (debug_info_mux             ),
.LBC_DBI_DOUT               (lbc_dbi_dout               ),
.MAC_PHY_POWERDOWN          (mac_phy_powerdown          ),
.MAC_PHY_RXPOLARITY         (mac_phy_rxpolarity         ),
.MAC_PHY_TXCOMPLIANCE       (mac_phy_txcompliance       ),
.MAC_PHY_TXDATA             (mac_phy_txdata             ),
.MAC_PHY_TXDATAK            (mac_phy_txdatak            ),
.MAC_PHY_TXDEEMPH           (mac_phy_txdeemph           ),
.MAC_PHY_TXDETECTRX_LOOPBACK(mac_phy_txdetectrx_loopback),
.MAC_PHY_TXELECIDLE_H       (mac_phy_txelecidle_h       ),
.MAC_PHY_TXELECIDLE_L       (mac_phy_txelecidle_l       ),
.MAC_PHY_TXMARGIN           (mac_phy_txmargin           ),
.PM_DSTATE                  (pm_dstate                  ),
.PM_MASTER_STATE            (pm_master_state            ),
.PM_SLAVE_STATE             (pm_slave_state             ),
.P_DATAQ_ADDRA              (p_dataq_addra              ),
.P_DATAQ_ADDRB              (p_dataq_addrb              ),
.P_DATAQ_DATAIN             (p_dataq_datain             ),
.P_HDRQ_ADDRA               (p_hdrq_addra               ),
.P_HDRQ_ADDRB               (p_hdrq_addrb               ),
.P_HDRQ_DATAIN              (p_hdrq_datain              ),
.RADM_GRANT_TLP_TYPE        (radm_grant_tlp_type        ),
.RADM_TIMEOUT_CPL_ATTR      (radm_timeout_cpl_attr      ),
.RADM_TIMEOUT_CPL_LEN       (radm_timeout_cpl_len       ),
.RADM_TIMEOUT_CPL_TAG       (radm_timeout_cpl_tag       ),
.RADM_TIMEOUT_CPL_TC        (radm_timeout_cpl_tc        ),
.SMLH_LTSSM_STATE           (smlh_ltssm_state           ),
.XADM_CPLD_CDTS             (xadm_cpld_cdts             ),
.XADM_CPLH_CDTS             (xadm_cplh_cdts             ),
.XADM_NPD_CDTS              (xadm_npd_cdts              ),
.XADM_NPH_CDTS              (xadm_nph_cdts              ),
.XADM_PD_CDTS               (xadm_pd_cdts               ),
.XADM_PH_CDTS               (xadm_ph_cdts               ),
.XDLH_RETRYRAM_ADDR         (xdlh_retryram_addr         ),
```

```
.XDLH_RETRYRAM_DATA          (xdlh_retryram_data          ),
.APP_ERR_BUS                 (app_err_bus                 ),
.APP_HDR_LOG                 (app_hdr_log                 ),
.AXIS_SLAVE0_TDATA           (axis_slave0_tdata           ),
.AXIS_SLAVE1_TDATA           (axis_slave1_tdata           ),
.AXIS_SLAVE2_TDATA           (axis_slave2_tdata           ),
.CFG_MSI_PENDING             (cfg_msi_pending             ),
.DBI_ADDR                    (dbi_addr                    ),
.DBI_DIN                     (dbi_din                     ),
.DBI_WR                      (dbi_wr                      ),
.DEVICE_TYPE                 (device_type                 ),
.DIAG_CTRL_BUS               (diag_ctrl_bus               ),
.DYN_DEBUG_INFO_SEL          (dyn_debug_info_sel          ),
.MSIX_ADDR                   (msix_addr                   ),
.MSIX_DATA                   (msix_data                   ),
.PHY_MAC_PHYSTATUS           (phy_mac_phystatus           ),
.PHY_MAC_RXDATA              (phy_mac_rxdata              ),
.PHY_MAC_RXDATAK             (phy_mac_rxdatak             ),
.PHY_MAC_RXELECIDLE          (phy_mac_rxelecidle          ),
.PHY_MAC_RXSTATUS            (phy_mac_rxstatus            ),
.PHY_MAC_RXVALID             (phy_mac_rxvalid             ),
.P_DATAQ_DATAOUT             (p_dataq_dataout             ),
.P_HDRQ_DATAOUT              (p_hdrq_dataout              ),
.RETRYRAM_XDLH_DATA          (retryram_xdlh_data          ),
.TRGT1_RADM_PKT_HALT         (trgt1_radm_pkt_halt         ),
.VEN_MSI_TC                  (ven_msi_tc                  ),
.VEN_MSI_VECTOR              (ven_msi_vector              ),
.AUX_PM_EN                   (aux_pm_en                   ),
.AXIS_MASTER_TLAST           (axis_master_tlast           ),
.AXIS_MASTER_TVALID          (axis_master_tvalid          ),
.AXIS_SLAVE0_TREADY          (axis_slave0_tready          ),
.AXIS_SLAVE1_TREADY          (axis_slave1_tready          ),
.AXIS_SLAVE2_TREADY          (axis_slave2_tready          ),
.CFG_AER_RC_ERR_MUX          (cfg_aer_rc_err_mux          ),
.CFG_ATOMIC_EGRESS_BLOCK     (cfg_atomic_egress_block     ),
.CFG_ATOMIC_REQ_EN           (cfg_atomic_req_en           ),
.CFG_BUS_MASTER_EN           (cfg_bus_master_en           ),
.CFG_BW_MGT_MUX              (cfg_bw_mgt_mux              ),
.CFG_CRS_SW_VIS_EN           (cfg_crs_sw_vis_en           ),
.CFG_HW_AUTO_SP_DIS          (cfg_hw_auto_sp_dis          ),
.CFG_IDO_CPL_EN              (cfg_ido_cpl_en              ),
.CFG_IDO_REQ_EN              (cfg_ido_req_en              ),
.CFG_INT_DISABLE             (cfg_int_disable             ),
.CFG_LINK_AUTO_BW_MUX        (cfg_link_auto_bw_mux        ),
.CFG_MEM_SPACE_EN            (cfg_mem_space_en            ),
.CFG_MSIX_EN                 (cfg_msix_en                 ),
.CFG_MSIX_FUNC_MASK          (cfg_msix_func_mask          ),
.CFG_MSI_EN                  (cfg_msi_en                  ),
```

```
.CFG_NO_SNOOP_EN          (cfg_no_snoop_en          ),
.CFG_PME_MUX              (cfg_pme_mux              ),
.CFG_PM_NO_SOFT_RST       (cfg_pm_no_soft_rst       ),
.CFG_RCB                  (cfg_rcb                  ),
.CFG_RELAX_ORDER_EN       (cfg_relax_order_en       ),
.CFG_SEND_COR_ERR_MUX     (cfg_send_cor_err_mux     ),
.CFG_SEND_F_ERR_MUX       (cfg_send_f_err_mux       ),
.CFG_SEND_NF_ERR_MUX      (cfg_send_nf_err_mux      ),
.CFG_SYS_ERR_RC           (cfg_sys_err_rc           ),
.CORE_RST_N               (core_rst_n               ),
.INTA_GRT_MUX             (inta_grt_mux             ),
.INTB_GRT_MUX             (intb_grt_mux             ),
.INTC_GRT_MUX             (intc_grt_mux             ),
.INTD_GRT_MUX             (intd_grt_mux             ),
.LBC_DBI_ACK              (lbc_dbi_ack              ),
.MAC_PHY_RATE             (mac_phy_rate             ),
.MAC_PHY_TXSWING          (mac_phy_txswing          ),
.PHY_RST_N                (phy_rst_n                ),
.PM_LINKST_IN_LOS         (pm_linkst_in_l0s         ),
.PM_LINKST_IN_L1          (pm_linkst_in_l1          ),
.PM_LINKST_IN_L2          (pm_linkst_in_l2          ),
.PM_LINKST_L2_EXIT        (pm_linkst_l2_exit        ),
.PM_PME_EN                (pm_pme_en                ),
.PM_STATUS                (pm_status                ),
.PM_XTLH_BLOCK_TLP        (pm_xtlh_block_tlp        ),
.P_DATAQ_ENA              (p_dataq_ena              ),
.P_DATAQ_ENB              (p_dataq_enb              ),
.P_DATAQ_WEA              (p_dataq_wea              ),
.P_HDRQ_ENA               (p_hdrq_ena               ),
.P_HDRQ_ENB               (p_hdrq_enb               ),
.P_HDRQ_WEA               (p_hdrq_wea               ),
.RADM_CPL_TIMEOUT         (radm_cpl_timeout         ),
.RADM_IDLE                (radm_idle                ),
.RADM_MSG_UNLOCK          (radm_msg_unlock          ),
.RADM_PM_PME              (radm_pm_pme              ),
.RADM_PM_TO_ACK           (radm_pm_to_ack           ),
.RADM_PM_TURNOFF          (radm_pm_turnoff          ),
.RADM_QOVERFLOW           (radm_qoverflow           ),
.RADM_Q_NOT_EMPTY         (radm_q_not_empty         ),
.RBAR_CTRL_UPDATE         (rbar_ctrl_update         ),
.RDLH_LINK_UP             (rdlh_link_up             ),
.SEDO                     (sedo                     ),
.SEDO_EN                  (sedo_en                  ),
.SMLH_LINK_UP             (smlh_link_up             ),
.TRAINING_RST_N           (training_rst_n           ),
.VEN_MSI_GRANT            (ven_msi_grant            ),
.WAKE                     (wake                     ),
.XDLH_RETRYRAM_EN         (xdlh_retryram_en         ),
```

```
.XDLH_RETRYRAM_WE          (xdlh_retryram_we          ),
.APPS_PM_XMT_PME           (apps_pm_xmt_pme           ),
.APPS_PM_XMT_TURNOFF       (apps_pm_xmt_turnoff       ),
.APP_CLK_PM_EN             (app_clk_pm_en             ),
.APP_DBI_RO_WR_DISABLE     (app_dbi_ro_wr_disable     ),
.APP_ERR_ADVISORY          (app_err_advisory          ),
.APP_HDR_VALID             (app_hdr_valid             ),
.APP_INIT_RST              (app_init_rst              ),
.APP_LTSSM_EN              (app_ltssm_en              ),
.APP_READY_ENTR_L23        (app_ready_entr_l23        ),
.APP_REQ_ENTR_L1           (app_req_entr_l1           ),
.APP_REQ_EXIT_L1           (app_req_exit_l1           ),
.APP_REQ_RETRY_EN          (app_req_retry_en          ),
.APP_UNLOCK_MSG            (app_unlock_msg            ),
.APP_XFER_PENDING          (app_xfer_pending          ),
.AXIS_MASTER_TREADY        (axis_master_tready        ),
.AXIS_SLAVE0_TLAST         (axis_slave0_tlast         ),
.AXIS_SLAVE0_TUSER         (axis_slave0_tuser         ),
.AXIS_SLAVE0_TVALID        (axis_slave0_tvalid        ),
.AXIS_SLAVE1_TLAST         (axis_slave1_tlast         ),
.AXIS_SLAVE1_TUSER         (axis_slave1_tuser         ),
.AXIS_SLAVE1_TVALID        (axis_slave1_tvalid        ),
.AXIS_SLAVE2_TLAST         (axis_slave2_tlast         ),
.AXIS_SLAVE2_TUSER         (axis_slave2_tuser         ),
.AXIS_SLAVE2_TVALID        (axis_slave2_tvalid        ),
.BUTTON_RST                (button_rst                ),
.DBI_CS                    (dbi_cs                    ),
.DBI_CS2                   (dbi_cs2                   ),
.OUTBAND_PWRUP_CMD         (outband_pwrup_cmd         ),
.PCLK                      (pclk                      ),
.PCLK_DIV2                 (pclk_div2                 ),
.PERST                     (perst                     ),
.POWER_UP_RST              (power_up_rst              ),
.RAM_TEST_ADDRH            (ram_test_addrh            ),
.RAM_TEST_EN               (ram_test_en               ),
.RAM_TEST_MODE_N           (ram_test_mode_n           ),
.RETRY_TEST_DATA_EN        (retry_test_data_en        ),
.RX_LANE_FLIP_EN           (rx_lane_flip_en           ),
.SEDI                      (sedi                      ),
.SEDI_ACK                  (sedi_ack                  ),
.SYS_AUX_PWR_DET           (sys_aux_pwr_det           ),
.SYS_INT                   (sys_int                   ),
.TX_LANE_FLIP_EN           (tx_lane_flip_en           ),
.VEN_MSI_REQ               (ven_msi_req               )
);
```